JP5216302B2 - オンチップ電流測定方法及び半導体集積回路 - Google Patents
オンチップ電流測定方法及び半導体集積回路 Download PDFInfo
- Publication number
- JP5216302B2 JP5216302B2 JP2007282958A JP2007282958A JP5216302B2 JP 5216302 B2 JP5216302 B2 JP 5216302B2 JP 2007282958 A JP2007282958 A JP 2007282958A JP 2007282958 A JP2007282958 A JP 2007282958A JP 5216302 B2 JP5216302 B2 JP 5216302B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- power switch
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
次に、実施の形態について更に詳述する。
、Vd−Vs電圧間の差分を算出して、電源スイッチPSW1に流れる電流を求める。
ADC1 アナログディジタルコンバータ
Amp1〜AmpN 幅器
Ampc1〜AmpcN 増幅器
Ampn1〜AmpnN 増幅器
An1〜An5‥アナログ回路領域
C1 回路ブロック
CTL1〜CTL3 コントローラ
DSP1〜DSP2‥ディジタルシグナルプロセッサ
FF フリップフロップ
FVC 周波数電圧変換回路
OPAmp オペアンプ
PAWAS 接地線側電源スイッチ
PSW1〜PSW5 電源スイッチ
PSWAD 電源線側電源スイッチ
Reg1 レギュレータ
ROM1 リードオンリメモリ
SF1〜SF2 ソースフォロア
SIG、SIG1 信号線
RM リソースマネージャ
DEC 命令デコーダ
CTL 制御部
CWM 電流管理部
TSKM タスク管理部
INTC 割込みコントローラ
PPC パフォーマンスカウンタ
CPU1〜CPU2 CPU
FB1〜FB2 機能ブロック
CD 電流測定回路
CLK クロック周波数制御部
BUS 内部バス
TMR タイマ
ARB バスアービタ
RAM ランダムアクセスメモリ
ROM リードオンリメモリ
INTA 割込みコントローラ
Amp 増幅器
SoC システムオンチップ
14 パフォーマンス検出回路
28 電源スイッチ
Claims (15)
- 所定の機能を有する回路ブロックと、
上記回路ブロックに対して動作用電源を供給可能な電源スイッチと、を含む半導体集積回路におけるオンチップ電流測定方法であって、
上記電源スイッチがオンされた状態における上記電源スイッチの端子間電圧を求める第1処理と、
上記電源スイッチの端子間電圧と、上記電源スイッチのオン抵抗とに基づいて、上記回路ブロックに流れる電流を算出する第2処理と、を含むことを特徴とするオンチップ電流測定方法。 - 上記第2処理で得られた電流算出結果を上記半導体集積回路の外部端子を介して外部に出力することで、上記電流算出結果の外部モニタを可能とする請求項1記載のオンチップ電流測定方法。
- 所定の機能を有する回路ブロックと、
上記回路ブロックに対して動作用電源を供給可能な電源スイッチと、
上記電源スイッチがオンされた状態における上記電源スイッチの端子間電圧と、上記電源スイッチのオン抵抗とに基づいて、上記回路ブロックに流れる電流を求めるオンチップ電流測定回路と、を含むことを特徴とする半導体集積回路。 - 上記オンチップ電流測定回路は、上記電源スイッチがオンされた状態における上記電源スイッチの端子間電圧をそれに応じた電流に変換するための増幅器と、
上記増幅器の出力信号をディジタル信号に変換するためのADコンバータと、
上記ADコンバータの変換出力に基づいて、上記回路ブロックに流れる電流を算出可能な演算回路と、を含んで成る請求項3記載の半導体集積回路。 - 上記回路ブロックとそれに対応する上記電源スイッチとが複数組設けられ、
上記増幅器は、上記電源スイッチに対応して複数個配置されて成る請求項4記載の半導体集積回路。 - 上記オンチップ電流測定回路は、上記複数の増幅器の出力信号を選択的に上記ADコンバータに出力可能なマルチプレクサを含む請求項5記載の半導体集積回路。
- 上記オンチップ電流測定回路は、上記複数の増幅器を制御することにより、上記複数の増幅器の出力信号を選択的に上記ADコンバータに出力可能なコントローラを含む請求項5記載の半導体集積回路。
- 上記オンチップ電流測定回路は、上記電源スイッチがオンされた状態における上記電源スイッチの端子間電圧をそれに応じた発振周波数に変換するための電圧周波数変換回路と、
上記電圧周波数変換回路の出力信号をそれに応じた電圧に変換するための周波数電圧変換回路と、
上記周波数電圧変換回路の変換出力に基づいて、上記回路ブロックに流れる電流を算出可能な演算回路と、を含んで成る請求項3記載の半導体集積回路。 - 上記回路ブロックとそれに対応する電源スイッチとが複数組設けられ、
上記電圧周波数変換回路は、上記電源スイッチに対応して複数個配置されて成る請求項8記載の半導体集積回路。 - 所定の機能を有する回路ブロックと、
電源電圧を降圧するためのトランジスタを備え、基準電圧に基づいて上記トランジスタのオン抵抗を制御することによって上記回路ブロックの動作用電圧を形成するためのレギュレータと、
上記トランジスタを介して上記回路ブロックに上記動作用電圧が供給された状態で、上記トランジスタのドレイン・ソース間電圧に基づいて上記回路ブロックに流れる電流を求めるオンチップ電流測定回路と、を含むことを特徴とする半導体集積回路。 - 上記オンチップ電流測定回路は、上記トランジスタを介して上記回路ブロックに上記動作用電圧が供給された状態における上記トランジスタのドレイン・ソース間電圧をそれに応じた電流に変換するための増幅器と、
上記増幅器の出力信号をディジタル信号に変換するためのADコンバータと、
上記ADコンバータの変換出力に基づいて、上記回路ブロックに流れる電流を算出可能な演算回路と、を含んで成る請求項10記載の半導体集積回路。 - 上記回路ブロックとそれに対応する上記レギュレータとが複数組設けられ、
上記増幅器は、上記レギュレータに対応して複数個配置されて成る請求項11記載の半導体集積回路。 - 上記半導体集積回路は、上記回路ブロックの動作クロック周波数を制御するリソースマネージャを更に具備し、
上記リソースマネージャは、上記オンチップ電流測定回路の測定結果と予め定められた最大電流値に基づいて、上記動作クロック周波数を決定することを特徴とする請求項3に記載の半導体集積回路。 - 所定の機能を有する複数の回路ブロックと、
上記複数の回路ブロック毎に設けられ、動作用電源を供給可能な複数の電源スイッチと、
上記複数の電源スイッチ毎に設けられ、上記複数の電源スイッチのうち対応する電源スイッチの端子間電圧と上記電源スイッチのオン抵抗とに基づいて、上記複数の回路ブロックのうち対応する回路ブロックに流れる電流を求める複数のオンチップ電流測定回路と、
上記複数の回路ブロックの夫々に供給される動作クロックの周波数を制御するリソースマネージャとを具備し、
上記リソースマネージャは、上記複数の回路ブロックで実行されている複数のタスクの進捗度を示すタスク情報を保持するタスク管理部を有し、上記複数のオンチップ電流測定回路で測定された電流値の和と予め定められた最大電流値とを比較し、上記複数のオンチップ電流測定回路で測定された電流値の和が最大電流値を超えた場合に、上記タスク管理部に格納された上記タスク情報に基づいて、上記複数の回路ブロックの夫々に供給される動作クロックのうちいずれの動作クロックの周波数を低減するかを決定することを特徴とする半導体集積回路。 - 上記リソースマネージャは、上記複数の回路ブロックで実行されている複数のタスクの進捗度を計測するパフォーマンスカウンタと、所定時間を計測するタイマとを更に有し、
上記タスク管理部は、上記タイマにより所定時間が計測された際に、上記パフォーマンスカウンタより上記タスクの進捗度を取り込むことを特徴とする請求項14に記載の半導体集積回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007282958A JP5216302B2 (ja) | 2006-12-13 | 2007-10-31 | オンチップ電流測定方法及び半導体集積回路 |
TW96147491A TW200844462A (en) | 2006-12-13 | 2007-12-12 | Method of on-chip current measurement and semiconductor IC |
US11/956,122 US7812628B2 (en) | 2006-12-13 | 2007-12-13 | Method of on-chip current measurement and semiconductor IC |
CN2007101998299A CN101201388B (zh) | 2006-12-13 | 2007-12-13 | 片内电流测量方法和半导体集成电路 |
US12/878,564 US8030956B2 (en) | 2006-12-13 | 2010-09-09 | Method of on-chip current measurement and semiconductor IC |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335314 | 2006-12-13 | ||
JP2006335314 | 2006-12-13 | ||
JP2007282958A JP5216302B2 (ja) | 2006-12-13 | 2007-10-31 | オンチップ電流測定方法及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008172199A JP2008172199A (ja) | 2008-07-24 |
JP5216302B2 true JP5216302B2 (ja) | 2013-06-19 |
Family
ID=39516654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007282958A Expired - Fee Related JP5216302B2 (ja) | 2006-12-13 | 2007-10-31 | オンチップ電流測定方法及び半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5216302B2 (ja) |
CN (1) | CN101201388B (ja) |
TW (1) | TW200844462A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11747393B2 (en) | 2021-04-01 | 2023-09-05 | Samsung Electronics Co., Ltd. | Integrated circuit device, semiconductor substrate, and test system including the integrated circuit device |
JP7396450B2 (ja) | 2018-11-30 | 2023-12-12 | 株式会社リコー | 現像装置及び画像形成装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4983688B2 (ja) * | 2008-03-27 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置 |
TWI402515B (zh) * | 2009-01-09 | 2013-07-21 | Hon Hai Prec Ind Co Ltd | 訊號測試裝置 |
TWI408375B (zh) * | 2009-06-05 | 2013-09-11 | Giga Byte Tech Co Ltd | 電流測量裝置以及電腦系統 |
CN104764923B (zh) * | 2015-03-18 | 2018-07-06 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种测量交流干扰幅度的方法 |
DE102015109285A1 (de) * | 2015-04-09 | 2016-10-13 | Weidmüller Interface GmbH & Co. KG | Elektrische Baugruppe sowie Messschaltung und Messverfahren zur Überwachung eines Bauelements der elektrischen Baugruppe |
US10382034B2 (en) * | 2016-11-22 | 2019-08-13 | Qualcomm Incorporated | Apparatus and method for sensing distributed load currents provided by power gating circuit |
CN109613430B (zh) * | 2019-02-18 | 2021-06-01 | 内蒙古伊泰准东铁路有限责任公司 | 电流确定方法及装置 |
CN112701210B (zh) * | 2020-12-29 | 2022-03-11 | 胡建伟 | 一种自动修复芯片的方法及装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0834221B2 (ja) * | 1986-03-21 | 1996-03-29 | 日本電装株式会社 | 電流検出機能付半導体装置 |
US6785826B1 (en) * | 1996-07-17 | 2004-08-31 | International Business Machines Corporation | Self power audit and control circuitry for microprocessor functional units |
JPH10253710A (ja) * | 1997-03-07 | 1998-09-25 | Citizen Watch Co Ltd | 半導体装置及びその測定方法 |
JP5030336B2 (ja) * | 2001-06-07 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4521546B2 (ja) * | 2003-01-24 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7282905B2 (en) * | 2004-12-10 | 2007-10-16 | Texas Instruments Incorporated | System and method for IDDQ measurement in system on a chip (SOC) design |
-
2007
- 2007-10-31 JP JP2007282958A patent/JP5216302B2/ja not_active Expired - Fee Related
- 2007-12-12 TW TW96147491A patent/TW200844462A/zh unknown
- 2007-12-13 CN CN2007101998299A patent/CN101201388B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7396450B2 (ja) | 2018-11-30 | 2023-12-12 | 株式会社リコー | 現像装置及び画像形成装置 |
US11747393B2 (en) | 2021-04-01 | 2023-09-05 | Samsung Electronics Co., Ltd. | Integrated circuit device, semiconductor substrate, and test system including the integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
TW200844462A (en) | 2008-11-16 |
CN101201388A (zh) | 2008-06-18 |
JP2008172199A (ja) | 2008-07-24 |
CN101201388B (zh) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5216302B2 (ja) | オンチップ電流測定方法及び半導体集積回路 | |
US8030956B2 (en) | Method of on-chip current measurement and semiconductor IC | |
JP6676188B2 (ja) | 計測システムのための基準回路 | |
US20080276105A1 (en) | Power managers for an integrated circuit | |
US20090033155A1 (en) | Semiconductor integrated circuits | |
US6272666B1 (en) | Transistor group mismatch detection and reduction | |
US20100115475A1 (en) | Integrated Circuit Performance Enhancement Using On-Chip Adaptive Voltage Scaling | |
US7962883B2 (en) | Developing semiconductor circuit design with conditional flipflops to save power consumption | |
US8000923B2 (en) | Semiconductor integrated circuit | |
Maeda et al. | A 0.41 µA standby leakage 32 kb embedded SRAM with low-voltage resume-standby utilizing all digital current comparator in 28 nm HKMG CMOS | |
Salvador et al. | A cortex-M3 based MCU featuring AVS with 34nW static power, 15.3 pJ/inst. active energy, and 16% power variation across process and temperature | |
JP5077986B2 (ja) | 半導体集積回路 | |
KR20130084029A (ko) | 탭리스 스탠다드 셀을 포함하는 시스템-온-칩의 설계 방법, 설계 시스템 및 시스템-온-칩 | |
JP2009016776A (ja) | 半導体集積回路 | |
JPWO2007034540A1 (ja) | 電源電圧調整装置 | |
US6814485B2 (en) | On-die thermal monitoring technique | |
JP3759069B2 (ja) | 内部電圧制御回路 | |
JP2011089950A (ja) | 半導体集積回路およびその動作方法 | |
US9471136B2 (en) | Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating | |
US8315830B2 (en) | On-chip variation, speed and power regulator | |
Simevski et al. | Comparative analyses of low-power ic design techniques based on chip measurements | |
JP2005183681A (ja) | 半導体集積回路 | |
Bannatyne et al. | Creation of an ARM® Cortex®-M0 microcontroller for high temperature embedded systems | |
Kilani et al. | Analysis and characterization of leakage reduction methodologies for stacking, body biasing and DLS in 65 nm CMOS technology | |
Sutanthavibul et al. | Statistical approach to low power and high volume pineview atom-based SoC design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |