JP2019037071A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】軽負荷時の電力効率を改善できるアクティブクランプ方式の電源装置を提供する。
【解決手段】電源装置は、フィードバック部１１６と、切替え制御部１１８と、入力電圧Ｖｉｎを検知する電圧検知部１０７と、ＦＥＴ１に流れる電流を検知する電流検知部１０９と、制御部１０１と、を備える。制御部１０１は、電流検知部１０９の検知結果と合わせて、電源装置の負荷の電力検知を行うことができる。制御部１０１は、ＦＢ端子電圧に基づきＦＥＴ１のオン時間を制御し、電流検知部１０９の検知結果であるＩＡ端子電圧に基づきＦＥＴ２のオン時間を制御する。制御部１０１は、ＦＢ端子電圧に基づきスイッチング期間が連続する動作を行うように制御する連続制御と、スイッチング期間とスイッチング停止期間が交互に繰り返される動作を行うように制御する間欠制御とを切り替える。
【選択図】図７

Description

本発明は、電源装置及び画像形成装置に関し、特に、フライバックトランスを用いた絶縁型コンバータに、アクティブクランプ方式を用いたスイッチング電源装置に関する。

商用電源等の交流電圧から直流電圧に変換するスイッチング電源において、スイッチング電源の消費電力を低減するため、スイッチング電源の効率を改善することが求められている。ここで、スイッチング電源の効率は、スイッチング電源に供給された電力に対する、スイッチング電源が出力する電力の比率で表される。

フライバックトランスを用いた絶縁型コンバータにアクティブクランプ方式を用いたスイッチング電源において、スイッチング電源が出力する電力が少ない状態の効率を改善する手段としては、例えば、特許文献１の構成が提案されている。以降、スイッチング電源が出力する電力が少ない状態を軽負荷状態という。

特許第４３７０８４４号公報

しかし、アクティブクランプ方式を用いたスイッチング電源では、軽負荷状態の効率を、更に改善することが求められている。

本発明は、このような状況のもとでなされたもので、アクティブクランプ方式の電源装置における軽負荷時の電力効率を改善することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する制御手段と、を備え、前記制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う第一の期間と、前記スイッチング動作を停止させる第二の期間と、を交互に繰り返す動作を行うことが可能である電源装置であって、前記第一のスイッチング素子に流れる電流を検知する電流検知手段を備え、前記制御手段は、前記フィードバック電圧に基づき前記第一のスイッチング素子のオン時間を制御し、前記電流検知手段の検知結果に基づき前記第二のスイッチング素子のオン時間を制御し、前記フィードバック電圧に基づき前記第一の期間が連続する動作を行うように制御する連続制御と前記第一の期間と前記第二の期間が交互に繰り返される動作を行うように制御する間欠制御とを切り替えることを特徴とする電源装置。

（２）一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する制御手段と、を備え、前記制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う第一の期間と、前記スイッチング動作を停止させる第二の期間と、を交互に繰り返す動作を行うことが可能である電源装置であって、前記第一のスイッチング素子に流れる電流を検知する電流検知手段と、前記トランスの一次側に供給される入力電圧を検知する電圧検知手段と、を備え、前記制御手段は、前記フィードバック電圧に基づき前記第一のスイッチング素子のオン時間を制御し、前記電流検知手段及び前記電圧検知手段の検知結果に基づき前記第二のスイッチング素子のオン時間を制御し、前記フィードバック電圧に基づき前記第一の期間が連続する動作を行うように制御する連続制御と前記第一の期間と前記第二の期間が交互に繰り返される動作を行うように制御する間欠制御とを切り替えることを特徴とする電源装置。

（３）記録材に画像形成を行う画像形成手段と、前記（１）又は前記（２）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、アクティブクランプ方式の電源装置における軽負荷時の電力効率を改善することができる。

実施例１の電源回路の概略図 実施例１、２の制御部１０１の機能ブロック図 実施例１の制御方法の説明図 実施例１の制御方法を説明する簡易回路図 実施例１のフィードバック制御方法の説明図 実施例１のスイッチング電源回路の制御を示すフローチャート 実施例２の電源回路の概略図 実施例２のフィードバック制御方法の説明図 実施例２の他のスイッチング電源回路の簡易回路図 実施例２のスイッチング電源回路の制御を示すフローチャート 実施例３の画像形成装置を示す図

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

［電源装置］
図１は実施例１のアクティブクランプ方式を用いたスイッチング電源回路の概略を示す回路図である。商用電源等の交流電源１０は交流電圧を出力しており、全波整流手段であるブリッジダイオードＢＤ１で整流された電圧は、スイッチング電源回路１００に入力されている。平滑用コンデンサＣ３は整流された電圧の平滑手段として用いられ、平滑用コンデンサＣ３の低い側の電位をＤＣＬ、高い側の電位をＤＣＨとする。スイッチング電源回路１００は、平滑用コンデンサＣ３に充電された入力電圧Ｖｉｎから、絶縁された二次側へ電源電圧Ｖ１１を出力する。実施例１では、スイッチング電源回路１００は、電源電圧Ｖ１１の一例として、例えば５Ｖの一定の電圧を出力する。

スイッチング電源回路１００は、一次側に一次巻線Ｐ１、補助巻線Ｐ２、二次側に二次巻線Ｓ１を備えた絶縁型のトランスＴ１を有している。トランスＴ１の一次巻線Ｐ１から二次巻線Ｓ１には、後述する図３で説明するスイッチング動作によってエネルギーが供給されている。トランスＴ１の補助巻線Ｐ２は、一次巻線Ｐ１に印加された入力電圧Ｖｉｎのフォワード電圧を、ダイオードＤ４及びコンデンサＣ４で整流平滑し、電源電圧Ｖ１を供給するために用いられる。

スイッチング電源回路１００の一次側には、トランスＴ１の一次巻線Ｐ１に第一のスイッチング素子である電界効果トランジスタ（以下、ＦＥＴとする）１が直列に接続されている。電圧クランプ用のコンデンサＣ２と第二のスイッチング素子であるＦＥＴ２は直列に接続されている。直列に接続された電圧クランプ用のコンデンサＣ２とＦＥＴ２は、トランスＴ１の一次巻線Ｐ１に並列に接続されている。スイッチング電源回路１００の一次側には、ＦＥＴ１及びＦＥＴ２の制御手段として、制御部１０１及びＦＥＴ駆動部１０２を有している。ＦＥＴ１と並列に接続された電圧共振用のコンデンサＣ１は、ＦＥＴ１及びＦＥＴ２のスイッチオフ時の損失を低減するために設けられている。電圧共振用のコンデンサＣ１を設けずに、ＦＥＴ１のドレイン端子とソース端子間の容量を用いてもよい。後述するゼロ電圧でスイッチング素子をオンする動作を容易にするため、電圧共振用のコンデンサＣ１は、電圧クランプ用のコンデンサＣ２に比べて、小さい静電容量のものが選択されている。なお、実施例１のダイオードＤ１は、ＦＥＴ１のボディーダイオードである。同様に、ダイオードＤ２はＦＥＴ２のボディーダイオードである。

スイッチング電源回路１００の二次側には、トランスＴ１の二次巻線Ｓ１に生じるフライバック電圧の二次側の整流平滑手段であるダイオードＤ１１及びコンデンサＣ１１を有している。トランスＴ１の二次巻線Ｓ１に誘起された電圧はダイオードＤ１１及びコンデンサＣ１１によって整流平滑され、電源電圧Ｖ１１として出力される。また、スイッチング電源回路１００の二次側には、二次側に出力される電源電圧Ｖ１１に応じた情報を一次側にフィードバックするフィードバック手段として、フィードバック部１１５を有している（図中、点線枠部）。なお、実施例１の制御部１０１には、発信器などによって生成されたクロックで動作するＣＰＵ、ＡＳＩＣ等の演算制御手段を有する制御回路を用いている。これにより、後述する制御信号ＤＲＶ１及び制御信号ＤＲＶ２の複雑な波形制御を簡易で安価な回路構成で実現できる。実施例１では、制御部１０１に半導体回路で一体形成されたマイコン（マイクロコンピュータ）を利用しており、詳細の説明は図２で行う。

制御部１０１のＶＣ端子とＧ端子の間には、ＤＣ／ＤＣコンバータ１０４によって生成された電源電圧Ｖ２が、ＤＣ／ＤＣコンバータ１０４のＯＵＴ端子から供給されている。制御部１０１は、フィードバック部１１５からＦＢ端子に入力された電圧信号に基づき、制御信号ＤＲＶ１及び制御信号ＤＲＶ２を出力しており、ＦＥＴ駆動部１０２を介してＦＥＴ１及びＦＥＴ２の制御を行っている。ここで、制御信号ＤＲＶ１はＦＥＴ１を駆動するための信号、制御信号ＤＲＶ２はＦＥＴ２を駆動するための信号である。制御部１０１の詳細は図２で説明する。

ＦＥＴ駆動部１０２は、制御部１０１から入力された制御信号ＤＲＶ１に応じてＦＥＴ１のゲート駆動信号ＤＬを、制御信号ＤＲＶ２に応じてＦＥＴ２のゲート駆動信号ＤＨを生成する回路である。ＦＥＴ駆動部１０２のＶＣ端子とＧ端子の間には、補助巻線Ｐ２で生成された電源電圧Ｖ１が供給されている。また、ＦＥＴ２を駆動するため、コンデンサＣ５及びダイオードＤ５で構成されるチャージポンプ回路によって、ＶＨ端子とＧＨ端子の間に電源電圧Ｖ１が供給されている。ＦＥＴ駆動部１０２は、ハイレベルの制御信号ＤＲＶ１が入力されると、ＦＥＴ１のゲート駆動信号ＤＬをハイレベルとし、これによりＦＥＴ１がオン状態となる。同様に、ＦＥＴ駆動部１０２は、ハイレベルの制御信号ＤＲＶ２が入力されると、ＦＥＴ２のゲート駆動信号ＤＨをハイレベルとし、これによりＦＥＴ２がオン状態となる。

ＤＣ／ＤＣコンバータ１０４は、３端子レギュレータ又は降圧型スイッチング電源回路であり、ＶＣ端子とＧ端子間に入力された電源電圧Ｖ１を変換して、ＯＵＴ端子から電源電圧Ｖ２を出力している。起動回路１０３は、３端子レギュレータ又は降圧型スイッチング電源であり、ＶＣ端子とＧ端子間に入力された入力電圧Ｖｉｎを変換して、ＯＵＴ端子から電源電圧Ｖ１を出力している。起動回路１０３は、補助巻線Ｐ２から供給される電源電圧Ｖ１が所定の電圧値以下の場合のみ動作する回路であり、スイッチング電源回路１００の起動時に電源電圧Ｖ１を供給するために用いられる。

（制御部１０１）
図２は実施例１〜実施例３に適用可能な、制御部１０１の回路構成の概要図を示している。制御部１０１はブロック１とブロック２に分割されている。ブロック１には、クロック発振部１２５、タイマー制御部１２６、ＰＷＭ出力部１２７、比較制御部１２８を備えている。ブロック２には、演算制御部１２１、ＲＡＭ等の記憶部１２２、ＦＬＡＳＨ、ＲＯＭ等の記憶部１２３、ＡＤ変換部１２４を備えている。制御部１０１は、１チップの集積回路で形成されたマイクロコンピュータである。

演算制御部１２１は、クロック発振部１２５のクロック信号に基づき動作しており、記憶部１２３に記憶された命令及びデータを、記憶部１２２に読み込んだうえで、逐次演算を行う制御部である。演算制御部１２１は、ＡＤ変換部１２４が検知した後述するＦＢ端子電圧に基づき、ＰＷＭ出力部１２７の出力波形である制御信号ＤＲＶ１、ＤＲＶ２の設定値（制御開始タイミング、周期、デューティ）を制御する。これにより、演算制御部１２１は、ＦＥＴ１及びＦＥＴ２の制御を行っている。ＡＤ変換部１２４は、後述するＩＡ端子電圧、ＶＡ端子電圧の電圧値も同様に検知している。ＶＡ端子電圧は、スイッチング電源回路１００の制御で用いられる。

タイマー制御部１２６は、図３で説明を行う間欠制御の最短の停止期間の長さを制御するために用いられるタイマーである。比較制御部１２８は、後述するＦＢ端子電圧と所定の比較電圧Ｖｒｅｆとを比較する回路であり、図３で説明を行う間欠制御に用いられる。比較電圧Ｖｒｅｆは、制御部１０１内部で生成された基準電圧である。ＩＯ入力部１２０は、後述するＳＬ端子電圧のハイレベルとローレベルの状態の検知を行っている。ＳＬ端子電圧は、スイッチング電源回路１００の制御で用いられる。

また、制御部１０１は、省電力用のスイッチ１２９を有しており、ブロック２への電源電圧Ｖ２の供給を停止することで、消費電力を低減する省電力モードを有している。この省電力用のスイッチ１２９は、後述する間欠制御のスイッチング停止期間において、制御部１０１の消費電力を低減するために用いられている。

省電力用のスイッチ１２９は、後述する間欠制御において、制御部１０１の省電力モードから復帰し、ブロック２に配置された演算制御部１２１の制御を再開させるために、次のような場合にオン状態とされる。例えば、省電力用のスイッチ１２９は、タイマー制御部１２６によって、後述する最短停止期間Ｔｍｉｎの経過を検知した場合にオン状態とされる。また、例えば、省電力用のスイッチ１２９は、比較制御部１２８によって、後述するＦＢ端子電圧が後述する基準電圧Ｖｒｅｆ（ＦＢＬ２）を上回ったことを検知した場合にオン状態とされる。

なお、スイッチ１２９を用いて、ブロック２への電源電圧Ｖ２の供給を停止する代わりに、ブロック２へ供給するクロック信号を停止することで、ブロック２の消費電力を低減させてもよい。

（電流検知部）
図１の説明に戻る。ＦＥＴ１に流れる平均電流値を検知するために用いられる、電流検知手段である電流検知部１０９について説明する。電流検知部１０９は、ＦＥＴ１に流れる電流検出抵抗として抵抗Ｒ９１を有している。抵抗Ｒ９１によって検出された電圧値は、抵抗Ｒ９２及びコンデンサＣ９３によって平滑され、制御部１０１のＩＡ端子に入力される。制御部１０１は、ＩＡ端子に入力された電圧（以下、ＩＡ端子電圧という）を検知する。ＦＥＴ１に流れる平均電流値は、スイッチング電源回路１００の負荷に比例する。このため、制御部１０１は。電流検知部１０９から出力されるＩＡ端子電圧に基づき、スイッチング電源回路１００の負荷を検知することができる。

（フィードバック部）
フィードバック部１１５は、電源電圧Ｖ１１を所定の一定電圧に制御するために用いられる。電源電圧Ｖ１１の電圧値は、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦの基準電圧、抵抗Ｒ５２及び抵抗Ｒ５３によって設定される。電源電圧Ｖ１１が所定の電圧（ここでは５Ｖ）以上になると、シャントレギュレータＩＣ５のカソード端子Ｋから電流が流れ、プルアップ抵抗Ｒ５１を介してフォトカプラＰＣ５の二次側ダイオードが導通状態となる。これにより、フォトカプラＰＣ５の一次側トランジスタが動作し、コンデンサＣ６から電荷が放電される。このため、制御部１０１のＦＢ端子の電圧（以下、ＦＢ端子電圧という）が低下する。一方、電源電圧Ｖ１１が５Ｖより低くなると、二次側ダイオードが非導通状態となる。これにより、フォトカプラＰＣ５の一次側のトランジスタがオフ状態となり、電源電圧Ｖ２から抵抗Ｒ２を介してコンデンサＣ６を充電する電流が流れる。このため、制御部１０１のＦＢ端子電圧が上昇する。このように、フィードバック部１１５は、電源電圧Ｖ１１の変動に応じて制御部１０１のＦＢ端子電圧を変化させる。

制御部１０１は、フィードバック部１１５から入力されたＦＢ端子電圧を検知することで、電源電圧Ｖ１１を所定の一定電圧に制御するためのフィードバック制御を行っている。このように、制御部１０１はＦＢ端子電圧を監視することによって、電源電圧Ｖ１１をフィードバック制御できる。実施例１では、制御部１０１のＦＢ端子電圧を利用し、スイッチング電源回路１００の軽負荷状態を検知する方法を用いることを特徴としている。ＦＢ端子電圧を利用した、軽負荷状態の検知方法については、図５で説明する。

［スイッチング電源回路の軽負荷状態の制御方法］
図３は、制御部１０１によるアクティブクランプ方式を用いたスイッチング電源回路１００の軽負荷状態の効率を改善するための制御方法の説明図である。図３において、（ｉ）はＦＥＴ１のゲート駆動信号ＤＬに対応する制御信号ＤＲＶ１を示す図、（ｉｉ）はＦＥＴ２のゲート駆動信号ＤＨに対応する制御信号ＤＲＶ２を示す図である。図３において、（ｉｉｉ）はＦＥＴ１のドレイン電流を示す図、（ｉｖ）はＦＥＴ１のドレイン端子とソース端子間の電圧を示す図、（ｖ）はＦＢ端子電圧を示す図である。横軸はいずれも時間を示す。図４は、図３に示す複数の期間（〔１〕〜〔９〕）における電流の流れを、簡易回路図とともに示したものである。以下に、各期間の動作を説明する。なお、図４では、トランスＴ１をリーケージインダクタンスＬｒ、結合インダクタンスＬｓ、理想トランスＴｉに分割して示している。また、図４の回路中に、それぞれの期間で流れる電流を濃い実線矢印で示している。実施例１では、ＦＥＴ１及びＦＥＴ２を制御する期間が、第一の期間であるスイッチング期間、停止前制御を実施する期間、第二の期間であるスイッチング停止期間、停止後制御を実施する期間、のように分けられる。なお、第一の期間が連続する動作を行うような制御を連続制御とし、第一の期間と第二の期間が交互に繰り返される動作を行うような制御を間欠制御とする。

（スイッチング期間）
図３のスイッチング期間は、制御部１０１が、ＦＥＴ１とＦＥＴ２をともにオフさせるデッドタイムを挟んでＦＥＴ１とＦＥＴ２を交互にオン又はオフさせて繰り返し制御する期間である。スイッチング期間におけるＦＥＴ２と電圧クランプ用のコンデンサＣ２を用いた動作（以下、アクティブクランプ動作という）を図３、図４の〔１〕〜〔３〕で説明する。

ＦＥＴ１がオン状態の間は、トランスＴ１のリーケージインダクタンスＬｒ、結合インダクタンスＬｓに電流が流れている（図３（ｉｉｉ）参照）。図４に示す〔１〕の期間は、ＦＥＴ１が時間ＴＬ１の間オン状態となった後オフ状態となり、デッドタイムを経てＦＥＴ２がオン状態となった期間である。ＦＥＴ１がオン状態の間に流れた電流によって、トランスＴ１から、ＦＥＴ２又はダイオードＤ２を介して、電圧クランプ用のコンデンサＣ２の＋端子側に充電を行う状態となる。リーケージインダクタンスＬｒによるキックバック電圧は電圧クランプ用のコンデンサＣ２によって吸収することができるため、ＦＥＴ１のドレイン端子とソース端子間に印加されるサージ電圧を抑制できる。電圧クランプ用のコンデンサＣ２の電圧が上昇すると、ダイオードＤ１１がオン状態となり、トランスＴ１の二次巻線Ｓ１を介して、スイッチング電源回路１００の二次側に電力が供給される状態になる。

図４に示す〔２〕の期間では、電圧クランプ用のコンデンサＣ２と、トランスＴ１のリーケージインダクタンスＬｒ及び結合インダクタンスＬｓとの共振によって、コンデンサＣ２の＋端子側からＦＥＴ２を介してトランスＴ１に電流が流れる状態となる。電圧クランプ用のコンデンサＣ２の電圧が低下すると、二次側のダイオードＤ１１が非導通状態となり、スイッチング電源回路１００の二次側に電力が供給されない状態になる。更に、ＦＥＴ２の導通状態を保持することで、電圧クランプ用のコンデンサＣ２からトランスＴ１のリーケージインダクタンスＬｒ及び結合インダクタンスＬｓに流れる電流が増加する。

図４に示す〔３〕の期間は、ＦＥＴ１及びＦＥＴ２がともにオフ状態となっているデッドタイム期間である。図４の〔３〕の期間では、ＦＥＴ２をオフ状態にすることで、トランスＴ１の一次巻線Ｐ１に接続されたコンデンサの容量が、電圧クランプ用のコンデンサＣ２と電圧共振用のコンデンサＣ１の合成容量の値から、電圧共振用のコンデンサＣ１の容量に減少する。そのため、トランスＴ１のリーケージインダクタンスＬｒ及び結合インダクタンスＬｓに流れる電流によって、電圧共振用のコンデンサＣ１に充電されていた電荷を、平滑用コンデンサＣ３に回生することができる。上述した回生の動作が終了すると、ダイオードＤ１が導通した状態となる。図４に示す〔３〕の期間が終了し、ダイオードＤ１が導通した状態で、ＦＥＴ１をオン状態にすることで、ＦＥＴ１はゼロボルトの状態でオフ状態からオン状態へと移行するスイッチング動作を行うことができる。ＦＥＴ１がゼロボルトの状態でオフ状態からオン状態へと移行するスイッチング動作を、以下、ゼロボルトスイッチングという。このように、ＦＥＴ２がオン状態となってから、平滑用コンデンサＣ３への回生の動作が終了するまでの動作を、アクティブクランプ動作という。ＦＥＴ１はその後時間ＴＬ２の間オン状態となる。

このように、図３、図４の〔１〕〜〔３〕で説明したアクティブクランプ動作における電圧クランプ用のコンデンサＣ２とＦＥＴ２の働きによって、ＦＥＴ１のサージ電圧を抑制することができる。また、電圧共振用のコンデンサＣ１の電荷を、平滑用コンデンサＣ３に回生することができ、更に、ＦＥＴ１のゼロボルトスイッチングを行うことができる。よって、アクティブクランプ方式を用いることで、図３に示すスイッチング期間において、スイッチング電源回路１００の効率を改善できる。

（間欠動作）
次に、上述したスイッチング期間と、後述するスイッチング停止期間を交互に繰り返し制御する間欠動作について説明を行う。スイッチング電源回路１００の軽負荷状態において、スイッチング期間の制御をそのまま継続すると、次のような課題が生じる。即ち、スイッチング電源回路１００の一次側の電流による抵抗損失や、ＦＥＴ１及びＦＥＴ２のスイッチング損失等によって、スイッチング電源回路１００の効率が低下してしまう。

そのため、スイッチング電源回路１００は、軽負荷状態において、スイッチング期間と後述するスイッチング停止期間を繰り返す間欠動作を行う。これにより、スイッチング電源回路１００の一次側の電流や、ＦＥＴ１及びＦＥＴ２のスイッチング回数を低減させて、スイッチング電源回路１００の軽負荷状態の電力効率を改善できる。

間欠動作を実現するために、スイッチング電源回路１００は、フィードバック部１１５からのＦＢ端子電圧が所定の閾値電圧ＦＢＬ１を下回った場合、スイッチング電源回路１００が軽負荷状態であることを検出する。そして、スイッチング電源回路１００は、後述する停止前制御を行った後、スイッチング停止期間に移行する。スイッチング停止期間は、ＦＢ端子電圧が所定の閾値ＦＢＬ２（制御部１０１の基準電圧Ｖｒｅｆ）より大きくなった場合に終了する。

なお、間欠制御の周波数が高周波になることで生じる、高周波音を防止するため、図６で説明するタイマー制御部１２６の制御によって、スイッチング停止期間は少なくとも最小停止期間Ｔｍｉｎより長くなるまでは継続している。

（停止前制御を実施する期間）
次に図４に示す〔４〕の期間で行う、停止前制御について説明する。スイッチング期間におけるＦＥＴ１のオン時間をＴＬ１、ＴＬ２、ＦＥＴ２のオン時間をＴＨ１とする。また、停止前制御を実施する期間におけるＦＥＴ２のオン時間をＴＨ２とし、ＦＥＴ２のオン時間がＴＨ２となる前のＦＥＴ１のオン時間をＴＬ２とする（図３参照）。更に、停止後制御を実施する期間におけるＦＥＴ２のオン時間をＴＨ３とする（後述する〔８〕の期間）。

図４に示す〔４〕の期間の動作は、前述した〔１〕期間の動作と同様である。実施例１では、スイッチング停止期間が継続する時間よりも短い時間でＦＥＴ２をオンさせる。また、スイッチング期間でＦＥＴ２をオンさせた時間（ＴＨ１）よりも短い時間（ＴＨ２）でＦＥＴ２をオンさせる（ＴＨ２＜ＴＨ１）。更に、スイッチング期間でＦＥＴ２をオンさせた時間（ＴＨ１）の半分以下の時間（ＴＨ２≦ＴＨ１／２）でＦＥＴ２をオンさせる。このように、実施例１では、停止前制御を実施する期間におけるＦＥＴ２のオン時間ＴＨ２（〔４〕の期間）は、スイッチング期間におけるＦＥＴ２のオン時間ＴＨ１（〔１〕と〔２〕の和の期間）よりも短くすることを特徴としている。実施例１の停止前制御を実施する期間では、ＦＥＴ１とＦＥＴ２のオン時間の比率を、スイッチング期間のオン時間の比率（ＴＬ１とＴＨ１の比率）の半分以下の比率（ＴＬ２とＴＨ２の比率）となるように制御している。ＦＥＴ２のオン時間を短くする類似の制御方法として、スイッチング期間の最後にオンしたＦＥＴ２のオン時間（ＴＨ１）に対して、ＦＥＴ２のオン時間（ＴＨ２）を半分以下の時間（ＴＨ２≦ＴＨ１／２）として制御する方法を用いてもよい。

このように、スイッチング期間におけるＦＥＴ１とＦＥＴ２のオン時間の比率（ＴＬ１とＴＨ１の比率）から、停止前制御時の最適なＦＥＴ２のオン時間（ＴＨ２）を決定する。これにより、電圧クランプ用のコンデンサＣ２の＋端子側からトランスＴ１に電流が流れる状態（図４の〔２〕の期間）になる前に、ＦＥＴ２をオフ状態とし、スイッチング停止期間、より詳細には〔５〕以降の状態に移行することができる。実施例１では、後述する〔５〕〜〔６〕の期間で説明するように、停止前制御時のＦＥＴ２のオン時間（ＴＨ２）を決定する。これにより、専用の検出手段を設けることなく、トランスＴ１と電圧クランプ用のコンデンサＣ２による共振のピーク電圧を電圧クランプ用のコンデンサＣ２に充電した状態で、スイッチング停止期間に移行することができる（図３（ｉｖ）参照）。このため、スイッチング電源回路１００の効率を改善できる。

図４に示す〔５〕の期間では、次のような動作となる。〔４〕の期間でトランスＴ１から電圧クランプ用のコンデンサＣ２に充電しきれなかった電流を、電圧共振用のコンデンサＣ１と、ダイオードＤ２を介して電圧クランプ用のコンデンサＣ２に流すことで、電圧クランプ用のコンデンサＣ２の更なる充電を行う。トランスＴ１から、電圧クランプ用のコンデンサＣ２の＋端子側に、トランスＴ１と電圧クランプ用のコンデンサＣ２と、電圧共振用のコンデンサＣ１による共振のピーク電圧が充電された後、〔６〕の状態に移行する。

図４に示す〔６〕の期間では、ＦＥＴ１及びＦＥＴ２がオフ状態のため、電圧クランプ用のコンデンサＣ２の＋端子側からは、トランスＴ１に対して電流が流れない。そのため、電圧クランプ用のコンデンサＣ２には、前述した共振のピーク電圧を保持することができる。この状態では、電圧共振用のコンデンサＣ１と、トランスＴ１の共振動作（図４〔６〕中、両矢印で示す）が生じる（図３（ｉｖ）参照）。電圧共振用のコンデンサＣ１の容量は低いため、スイッチング期間に比べて高い周波数の共振動作が生じ、この共振動作の振幅は、抵抗成分による損失等によって、比較的短時間で減衰する（図３の（ｉｖ））。

（スイッチング停止期間）
次に、図３に示すスイッチング停止期間の制御を説明する。図４に示す〔７〕の期間では、電圧クランプ用のコンデンサＣ２に電圧を保持したまま（図３（ｉｖ））、ＦＥＴ１及びＦＥＴ２をオフ状態として保持している。電圧クランプ用のコンデンサＣ２に電圧が保持されているため、所定の停止期間が経過した後でも、ＦＥＴ２をオンすることで、コンデンサＣ２の＋端子側からトランスＴ１に電流が流れる状態（図４の〔２〕の状態）となる。制御部１０１は、フィードバック部１１５から出力されるＦＢ端子電圧や、スイッチング電源回路１００の二次側の負荷に電力を供給すべき状態を検出した場合や、タイマー制御部１２６に基づき所定の時間が経過した場合等に、スイッチング停止期間を終了する。そして、制御部１０１は、後述する停止後制御を行った後、スイッチング期間に移行する。

（停止後制御を実施する期間）
次に図４に示す〔８〕〜〔９〕の停止後制御を説明する。図４に示す〔８〕の期間の動作は、前述した〔２〕の期間の動作と同様であるが、図４に示す〔８〕の期間では、ＦＥＴ２のオン時間を短くすることを特徴としている。実施例１では、スイッチング停止期間が継続する時間よりも短い時間でＦＥＴ２をオンさせる。また、スイッチング期間でＦＥＴ２をオンさせた時間（ＴＨ１）よりも短い時間でＦＥＴ２をオンさせる。更に、スイッチング期間でＦＥＴ２をオンさせた時間（ＴＨ１）の半分よりも短い時間（＜ＴＨ１／２）でＦＥＴ２をオンさせる。実施例１の制御では、ＦＥＴ１とＦＥＴ２のオン時間の比率を、スイッチング期間のオン時間の比率（ＴＬ１とＴＨ１の比率）の半分より小さい比率（ＴＬ２とＴＨ３の比率）となるように制御している。

更に、ＦＥＴ２のオン時間ＴＨ３を、停止前制御のＦＥＴ２のオン時間ＴＨ２より短い時間（ＴＨ３＜ＴＨ２）としてもよい。この場合、ＦＥＴ２のオン時間（ＴＨ３）について、「ＴＨ１／２≧ＴＨ２＞ＴＨ３」という関係が成り立つ。〔８〕の期間でのＦＥＴ２のオン時間を短くすることで、スイッチング電源回路１００の効率が改善される。即ち、電圧クランプ用のコンデンサＣ２からトランスＴ１のリーケージインダクタンスＬｒ及び結合インダクタンスＬｓに流れる電流が、必要以上に増加してしまわないようにすることができるため、スイッチング電源回路１００の効率が改善される。

続いて図４に示す〔９〕の期間では、〔３〕の期間と同様にＦＥＴ１及びＦＥＴ２はオフ状態となっており、デッドタイム期間となっている。図４の〔９〕のデッドタイム期間を経過した後、ＦＥＴ１をオン状態にすることで、期間〔３〕の説明と同様にＦＥＴ１はゼロボルトスイッチングを行うことができる。

実施例１の間欠動作では、図３、図４の〔１〕〜〔３〕で説明したスイッチング期間、〔４〕で説明した停止前制御、〔５〕〜〔７〕で説明したスイッチング停止期間、〔８〕〜〔９〕で説明した停止後制御を繰り返し行う。このとき、停止前制御及び停止後制御のＦＥＴ２のオン時間ＴＨ２、ＴＨ３に対して、十分に長いスイッチング停止期間を設ける構成とする。これにより、スイッチング電源回路１００の一次側の電流や、ＦＥＴ１及びＦＥＴ２のスイッチング回数を低減させて、スイッチング電源回路１００の軽負荷状態の電力効率を改善できる。

（電源電圧Ｖ１１の制御方法）
図５に示す、スイッチング期間が継続する場合における、二次側の電源電圧Ｖ１１の制御方法について説明する。スイッチング電源回路１００の二次側の電源電圧Ｖ１１の制御は、ＦＥＴ１とＦＥＴ２のオン時間の比率を変更することにより行っている。ＦＥＴ２に対するＦＥＴ１のオン時間の比率が高くなると、二次側の電源電圧Ｖ１１は上昇する。ＦＥＴ１とＦＥＴ２のオン時間の比率を制御する方法として、図５（Ａ）に示すように、ＦＥＴ１のオン時間をフィードバック部１１５から出力されるフィードバック情報、即ちＦＢ端子電圧に基づき可変にする方法を用いることができる。図５（Ａ）は、横軸にＦＢ端子電圧の電圧値（Ｖ）、縦軸にＦＥＴ１のオン時間（μｓｅｃ（マイクロ秒））を示す。また、図３（ｖ）に示した閾値電圧ＦＢＬ１、ＦＢＬ２も破線で示す。図５（Ａ）では、ＦＢ端子電圧が閾値電圧ＦＢＬ１を下回るまではＦＢ端子電圧に比例してＦＥＴ１のオン時間を長くする。一方、ＦＢ端子電圧が閾値電圧ＦＢＬ１を下回るとＦＥＴ１のオン時間を一定とする。軽負荷時にＦＥＴ１のオン時間を短くし過ぎると、効率が低下してしまうため、ＦＥＴ１のオン時間には下限値を設けている。

（軽負荷状態の検出方法）
実施例１では、電流検知部１０９から出力されるＩＡ端子電圧に基づき、電源の負荷が大きいか否かを検出する。図５（Ｂ）は、横軸にＩＡ端子電圧の値（電流値（Ａ）に換算）を示し、縦軸にＦＥＴ２のオン時間（μｓｅｃ）を示す。図５（Ｂ）に示すように、電源の負荷が大きくなったことを検知すると、すなわち、ＩＡ端子電圧に相当する電流値が大きくなると、ＦＥＴ２のオン時間を長くする制御を行う。このように負荷が大きくなったことを検知しＦＥＴ２のオン時間を長くする制御を行うと、出力電圧Ｖ１１を所定の目標電圧に保つため、ＦＥＴ１のオン時間が上昇する。図５（Ｃ）は、横軸にＩＡ端子電圧の値（電流値（Ａ）に換算）を示し、縦軸にＦＢ端子電圧の電圧値（Ｖ）を示す。また、閾値電圧ＦＢＬ１、ＦＢＬ２も破線で示す。図５（Ｃ）に示すように、ＩＡ端子電圧に相当する電流値が大きくなると、ＦＢ端子電圧が上昇する。なお、ＦＢ端子電圧が閾値電圧ＦＢＬ１を下回ると間欠制御に移行し、ＦＢ端子電圧はそれより下がることがなくなるため、図５（Ｃ）のグラフでは破線で示している。図５（Ｃ）の破線部分は、間欠制御を行わないと仮定した場合のＦＢ端子電圧を示している。

図５（Ｂ）、図５（Ｃ）から、ＦＥＴ２のオン時間を長くすると、ＦＢ端子電圧が上昇する。すなわち、スイッチング電源回路１００の負荷に基づき、ＦＥＴ２のオン時間を長くする制御を行うことで、スイッチング電源回路１００の重負荷時にはＦＢ端子電圧が上昇し、軽負荷時にはＦＢ端子電圧が低下する。図５（Ｃ）に示すように、スイッチング電源回路１００の負荷が低減し、ＦＢ端子電圧が、ＦＢＬ１まで低下すると、制御部１０１は軽負荷状態を判断し、図３で説明した、間欠制御のスイッチング停止期間に移行する。

（軽負荷状態の効率改善効果１）
ここで、実施例１の特徴である、ＦＢ端子電圧を用いた軽負荷状態の検出方法の効果について説明する。スイッチング電源回路１００では、ＦＥＴ２のオン時間を固定にし、ＦＢ端子電圧に基づきＦＥＴ１のオン時間を制御する場合や、ＦＢ端子電圧に基づきＦＥＴ１のオンデューティを制御する場合がある。このような場合、電源の負荷の変動によるＦＢ端子電圧の変動量は、小さい値となる。なお、負荷が増加した場合、出力電圧Ｖ１１の電圧低下を補う分だけ、ＦＢ端子電圧は若干上昇する。そのため、回路のばらつき等を考慮すると、ＦＢ端子電圧を用いて軽負荷状態の判断を行うことは困難であった。そこで、図５で説明した制御、すなわち、ＩＡ端子電圧に基づきＦＥＴ２のオン時間を制御する。これにより、ＦＢ端子電圧に基づく軽負荷状態の判断が容易になり、スイッチング電源回路１００の軽負荷状態において、確実に間欠制御を行うことができ、スイッチング電源回路１００の電源効率を改善できる。

（軽負荷状態の効率改善効果２）
更に、実施例１の特徴である、ＦＢ端子電圧を用いた軽負荷状態の検出方法を用いることで得られる効果として、下記に説明するように、軽負荷状態における制御部１０１の消費電力を低減する効果を得ることができる。スイッチング電源回路１００の間欠制御を実現する制御手段として、図３で示したように、ＦＢ端子電圧のオーバーシュートやアンダーシュートを利用して、スイッチング期間と、スイッチング停止期間の制御する方法を用いることができる。図３で説明したように、ＦＢ端子電圧が所定の閾値電圧ＦＢＬ１より低くなった際に間欠制御のスイッチング停止期間を開始させる。また、検知する閾値電圧は固定値（ＦＢＬ１、ＦＢＬ２）である。このため、ＦＢ端子電圧が所定の閾値電圧ＦＢＬ２より大きくなった際に間欠制御のスイッチング停止期間を終了させる制御を行う場合には、制御部１０１の比較制御部１２８を用いて、所定の閾値電圧（ＦＢＬ１、ＦＢＬ２）を検知できる。特に、スイッチング停止期間において、前述したように、省電力用のスイッチ１２９をオフ状態とし、制御部１０１のブロック２の消費電力を削減できるため、閾値電圧ＦＢＬ２を比較制御部１２８で検知する方法が有効である。なお、実施例１のスイッチング電源回路１００では、閾値電圧ＦＢＬ１の検知はＡＤ変換部１２４を用いて行っている。そのため、スイッチング停止期間において、消費電力の低い比較制御部１２８を用いて、ＦＢ端子電圧が閾値電圧ＦＢＬ２より大きくなったことを判断することで、制御部１０１の消費電力を低減でき、軽負荷時の電源効率を改善できる。

比較制御部１２８を用いる代わりに、ＡＤ変換部１２４と、演算制御部１２１を用いる方法でも、スイッチング停止期間において、ＦＢ端子電圧が閾値電圧ＦＢＬ２より大きくなったことを検知することができる。しかし、前述したように、ＡＤ変換部１２４と、演算制御部１２１を動作させると、比較制御部１２８を動作させるよりも、制御部１０１の消費電力が大きくなってしまう。

また、軽負荷状態の判断にＦＢ端子電圧を用いずに、電流検知部１０９の出力するＩＡ端子電圧に基づき軽負荷状態を判断し、間欠制御を行う場合、間欠制御に移行する際のＦＢ端子電圧は固定値とならない。このため、比較制御部１２８を用いた制御を行うことができなくなる。

［スイッチング電源回路の制御］
図６は実施例１の制御部１０１によるスイッチング電源回路１００の制御処理を説明するフローチャートである。制御部１０１は、交流電源１０がスイッチング電源回路１００に接続され、スイッチング電源回路１００に電力が供給される状態になると、以下の制御を開始する。

ステップ（以下、Ｓとする）３０２で制御部１０１は、フィードバック部１１５からＦＢ端子に入力されるＦＢ端子電圧に応じてＦＥＴ１のオン時間を制御する。例えば、制御部１０１は、ＦＥＴ１のオン時間をＴＬ１やＴＬ２としてＦＥＴ１の駆動を制御する。Ｓ３０３で制御部１０１は、スイッチング電源回路１００が軽負荷状態となっているか否かを判断するため、ＦＢ端子電圧が所定の閾値電圧ＦＢＬ１より小さいか（ＦＢ＜ＦＢＬ１）否かを判断する。ここで、軽負荷状態か否かの判断に用いられる所定の閾値電圧ＦＢＬ１を、以下、停止電圧という。Ｓ３０３で制御部１０１は、ＦＢ端子電圧が停止電圧ＦＢＬ１以上であると判断した場合、処理をＳ３０４に進める。Ｓ３０４で制御部１０１は、図５（Ｂ）で説明したように、ＩＡ端子電圧に応じた時間でＦＥＴ２のオン時間を決定し、処理をＳ３０２に戻す。例えば、制御部１０１は、ＦＥＴ２のオン時間をＴＨ１としてＦＥＴ２の駆動を制御する。制御部１０１は、内部に有するＲＡＭ等の記憶部１２２に、スイッチング期間におけるＦＥＴ２のオン時間（例えばＴＨ１）を記憶する。なお、制御部１０１は、ＦＥＴ１のオン時間と、ＦＥＴ２のオン時間の間に、上述した所定のデッドタイムを設けて制御を行っている。この場合、スイッチング電源回路１００は軽負荷状態ではないため、制御部１０１は、スイッチング期間を連続して実施する連続動作を行っている。

Ｓ３０３で制御部１０１は、ＦＢ端子電圧が停止電圧ＦＢＬ１より小さいと判断した場合、処理をＳ３０５に進める。Ｓ３０５で制御部１０１は、ＦＥＴ２のオン時間（ＴＨ２）が、ＩＡ端子電圧に応じたオン時間（ＴＨ１）の２分の１（半分）以下の時間（ＴＨ２≦ＴＨ１／２）となるように、ＦＥＴ２のオン時間を制御する。この制御は、上述した停止前制御に該当する。Ｓ３０６で制御部１０１は、Ｓ３０５で決定したＦＥＴ２のオン時間（ＴＨ２）が経過した後に、ＦＥＴ１及びＦＥＴ２をオフ状態とし、そのまま保持する。制御部１０１は、演算制御部１２１によりスイッチ１２９をオフする。この制御は、上述したスイッチング停止期間の制御に該当する。制御部１０１は、タイマー制御部１２６をリセットしてスタートさせる。

Ｓ３０７で制御部１０１は、スイッチング電源回路１００の二次側の電源電圧Ｖ１１として供給する電力が不足している状態か否かを検知するため、比較制御部１２８を用いてＦＢ端子電圧が所定の閾値電圧ＦＢＬ２より大きいか否かを判断する。ここで、スイッチング停止期間からスイッチング期間に遷移するか否かの判断に用いられる所定の閾値電圧ＦＢＬ２を、以下、復帰電圧という。停止電圧ＦＢＬ１と復帰電圧ＦＢＬ２の関係は、ヒステリシスをもたせるために、ＦＢＬ２＞ＦＢＬ１とする。なお、実施例１ではタイマー制御部１２６を用いた最短停止期間Ｔｍｉｎを設けているため、ＦＢＬ２＝ＦＢＬ１としても間欠制御を行うことができる。

前述したように、スイッチング停止期間（Ｓ３０７及びＳ３０８の処理を繰り返し行う期間）において、制御部１０１のスイッチ１２９をオフ状態にすることで、制御部１０１の消費電力を低減している。スイッチ１２９は、Ｓ３０９の処理を開始する際に、比較制御部１２８又はタイマー制御部１２６によってオン状態にしている。

Ｓ３０７で制御部１０１は、ＦＢ端子電圧が復帰電圧ＦＢＬ２より大きいと判断した場合は、処理をＳ３０８に進める。Ｓ３０７で制御部１０１は、ＦＢ端子電圧が復帰電圧ＦＢＬ２以下であると判断した場合、スイッチング停止期間を継続し、Ｓ３０７の処理を繰り返す。Ｓ３０８で制御部１０１は、Ｓ３０６の処理で開始されたスイッチング停止期間の長さが、制御部１０１のタイマー制御部１２６の設定値（メモリ）に記憶された所定の最短停止期間Ｔｍｉｎよりも長いか否かを判断する。なお、制御部１０１は、Ｓ３０８の判断時にタイマー制御部１２６を参照する。なお、最短停止期間Ｔｍｉｎは、間欠制御の周期（スイッチング期間と、停止期間を合わせた周期）が所定の周期よりも短くならないように演算された値が、制御部１０１によって演算され、タイマー制御部１２６の設定値として記憶されている。

Ｓ３０８で制御部１０１は、スイッチング停止期間が最短停止期間Ｔｍｉｎより長いと判断した場合、処理をＳ３０９に進める。Ｓ３０８で制御部１０１は、スイッチング停止期間が最短停止期間Ｔｍｉｎ以下であると判断した場合、Ｓ３０８の処理を繰り返し、スイッチング停止期間を継続する。このように、実施例１では、スイッチング停止期間からスイッチング期間への復帰の判断は、ＦＢ端子電圧と所定の時間経過に基づき行っている。しかし、スイッチング停止期間からスイッチング期間への復帰の判断は、ＦＢ端子電圧のみに基づき判断したり、時間経過のみに基づき判断したりしてもよい。

Ｓ３０９で制御部１０１は、ＩＡ端子電圧に応じた時間（ＴＨ１）をＳ３０４で記憶した記憶部１２２から読み出す。記憶部１２２がＦＲＡＭ（登録商標）等の不揮発性メモリではない場合、電源電圧Ｖ２をオフする場合、記憶部１２３等に退避させておく。制御部１０１は、スイッチング期間におけるＦＥＴ２のオン時間（ＴＨ１）の２分の１（半分）以下の時間として、ＦＥＴ２のオン時間（ＴＨ３≦ＴＨ１／２）を決定し、ＦＥＴ２をオン状態にし、処理をＳ３０２に戻す。この制御は、上述した停止後制御に該当する。なお、Ｓ３０５、Ｓ３０９において、ＦＥＴ２のオン時間を、（ＴＨ３≦ＴＨ１／２）の条件を満たす所定の固定値（制御部１０１の記憶部１２３の不揮発メモリに記憶）として制御してもよい。上述した制御を繰り返し行うことによって、制御部１０１は、スイッチング電源回路１００の制御を行っている。

以上説明したように、制御部１０１は、ＦＢ端子電圧に基づき、軽負荷状態を確実に判断することができ、図３で説明した、間欠制御を行うことができる。更に、比較制御部１２８を用いて、スイッチング停止期間の終了を判断することで、軽負荷時のスイッチング電源回路１００の電源効率を改善できる。

実施例１のスイッチング電源回路１００は次の特徴を有している。
・スイッチング電源回路１００の軽負荷状態において、スイッチング期間とスイッチング停止期間を繰り返し行う間欠動作を行う。
・ＦＢ端子電圧に基づき、ＦＥＴ１のオン時間を制御している。
・電源負荷の検知結果（実施例１ではＩＡ端子電圧に基づく、平均電流値）に基づき、ＦＥＴ２のオン時間（ＦＥＴ１のオフ時間）を制御している。
・ＦＢ端子電圧に基づき、軽負荷状態を判断している。

以上、実施例１によれば、アクティブクランプ方式の電源装置における軽負荷状態を確実に検知することができ、間欠制御を行うことができる。そして、アクティブクランプ方式の電源装置における軽負荷時の電力効率を改善することができる。

［スイッチング電源回路の構成］
次に、実施例２のスイッチング電源回路４００を説明する。実施例１と同様の構成には同一の符号を付し、説明を省略する。図７に示すスイッチング電源回路４００は、フィードバック手段としてフィードバック部１１６と、切替え制御部１１８とを有している。また、スイッチング電源回路４００は、入力電圧Ｖｉｎを検知する電圧検知手段である電圧検知部１０７を有しており、電流検知部１０９の検知結果と合わせて、制御部１０１はスイッチング電源回路４００の負荷の電力検知を行うことができる。

切替え制御部１１８は、２つの状態、即ち、二次側の電源電圧Ｖ１２として第一の電圧である２４Ｖ電圧を出力するスタンバイ状態と、第二の電圧である５Ｖ電圧を出力するスリープ状態とを切り替える。実施例２では、このように、スタンバイ状態とスリープ状態を切り替える切替え制御部１１８を有する点と、電力検知を行うために、電圧検知部１０７を有する点が実施例１の構成と異なる。

（フィードバック部）
フィードバック部１１６は、実施例１のフィードバック部１１５に対して、抵抗Ｒ５３、Ｒ５４、ＦＥＴ５１を用いたフィードバック電圧の切替え機能を有する点が異なる。ＦＥＴ５１のゲート端子とソース端子の間には、抵抗Ｒ５５が接続されている。フィードバック部１１６のＦＥＴ５１のゲート端子には、スイッチング電源回路４００を搭載している電子機器の制御部等から、フィードバック電圧を切り替えるための信号であるＳＴＡＮＢＹ信号が入力されている。ＳＴＡＮＢＹ信号がハイレベルになると、ＦＥＴ５１がオン状態になり、抵抗Ｒ５４がショートされる。このため、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦに入力される電圧は、電源電圧Ｖ１２を抵抗Ｒ５２、Ｒ５３で分圧した電圧となる。これにより、スイッチング電源回路４００は、二次側の電源電圧Ｖ１２として２４Ｖ電圧を出力する状態となる。

一方、ＳＴＡＮＢＹ信号がローレベルになると、ＦＥＴ５１がオフ状態になり、抵抗Ｒ５３と抵抗Ｒ５４が直列に接続される。このため、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦに入力される電圧は、電源電圧Ｖ１２を抵抗Ｒ５２と、抵抗Ｒ５３と抵抗Ｒ５４の合成抵抗とで分圧した電圧となる。これにより、スイッチング電源回路４００は、二次側の電源電圧Ｖ１２として５Ｖ電圧を出力する状態となる。以上のように実施例２では、スイッチング電源回路４００の外部から入力されたＳＴＡＮＢＹ信号に応じて、スイッチング電源回路４００の電源電圧Ｖ１２を２４Ｖ又は５Ｖに切り替える。

（切り替え制御部）
切替え制御部１１８は、ＳＴＡＮＢＹ信号に応じてスタンバイ状態とスリープ状態の切替え制御を行う。切替え制御部１１８のＦＥＴ８１のゲート端子には、スイッチング電源回路４００を搭載している電子機器の制御部等から、スイッチング電源回路４００の動作状態を切り替えるための信号であるＳＴＡＮＢＹ信号が入力されている。ＦＥＴ８１のゲート端子とソース端子の間には、抵抗Ｒ８２が接続されている。ハイレベルのＳＴＡＮＢＹ信号が切替え制御部１１８に入力されると、ＦＥＴ８１がオン状態となり、抵抗Ｒ８１を介してフォトカプラＰＣ８の二次側ダイオードが導通状態となる。これにより、フォトカプラＰＣ８の一次側トランジスタがオン状態となり、コンデンサＣ８に充電されていた電荷が放電される。コンデンサＣ８の一端は、制御部１０１のＳＬ端子に接続されており、コンデンサＣ８の電荷が放電されると、制御部１０１のＳＬ端子の電圧（以下、ＳＬ端子電圧という）はローレベルになる。

一方、ローレベルのＳＴＡＮＢＹ信号が切替え制御部１１８に入力されると、ＦＥＴ８１がオフ状態となり、フォトカプラＰＣ８の二次側ダイオードが非導通状態となる。これにより、フォトカプラＰＣ８の一次側トランジスタもオフ状態となり、コンデンサＣ８は、電源電圧Ｖ２から抵抗Ｒ１を介して充電され、制御部１０１のＳＬ端子電圧がハイレベルになる。制御部１０１は、ＳＬ端子電圧に応じて、スイッチング電源回路４００をスタンバイ状態とするかスリープ状態とするかの判断を行っている。

（電圧検知部）
入力電圧Ｖｉｎの電圧値を検知するために用いられる、電圧検知部１０７について説明する。電圧検知部１０７は、補助巻線Ｐ２から生じるフォワード電圧を、ダイオードＤ７４、抵抗Ｒ７１、コンデンサＣ７２によって整流平滑し、抵抗Ｒ７３と抵抗Ｒ７４で分圧した電圧を制御部１０１のＶＡ端子に出力する。制御部１０１は、ＶＡ端子に入力された電圧（以下、ＶＡ端子電圧という）を検知することで、入力電圧Ｖｉｎに比例する電圧を検知することができる。

（電力検知方法）
電流検知部１０９によって検知された電流値（ＩＡ端子電圧）と、電圧検知部１０７で検知された入力電圧（ＶＡ端子電圧）との乗算（電流×電圧）が制御部１０１により行われる。これにより、制御部１０１は、スイッチング電源回路４００の負荷の電力値を検知することができる。

実施例１のスイッチング電源回路１００で説明した、電流検知部１０９の出力するＩＡ端子電圧に基づき、スイッチング電源回路１００の負荷を検知する方法では、入力電圧Ｖｉｎが変動した場合に、負荷の検出精度が低下するおそれがある。具体的には、スイッチング電源回路１００の負荷が一定の場合に、入力電圧Ｖｉｎが上昇すると、電流検知部１０９の出力するＩＡ端子電圧の値は低下し、逆に、入力電圧Ｖｉｎが低下すると、電流検知部１０９の出力するＩＡ端子電圧の値は上昇する。そのため、スイッチング電源回路４００で説明した電力検知方法を用いることで、制御部１０１は、スイッチング電源回路４００の負荷を精度良く検知することができる。

（電源電圧Ｖ１２の制御方法）
図８に示す、スイッチング期間における、二次側の電源電圧Ｖ１２の制御方法について説明する。スイッチング電源回路４００の二次側の電源電圧Ｖ１２の制御は、ＦＥＴ１とＦＥＴ２のオン時間の比率を変更することにより行っている。図８（Ａ）は、横軸にＦＢ端子電圧の電圧値（Ｖ）を示し、縦軸にＦＥＴ１のオン時間（μｓｅｃ）を示す。また、実線はスリープ状態（ＳＬＥＥＰ）におけるグラフを示し、破線はスタンバイ状態（ＳＴＡＮＢＹ）におけるグラフを示す。それぞれ、入力電圧Ｖｉｎが１００Ｖ、１２０Ｖのときのグラフを示している。また、ＦＢ端子電圧には、閾値電圧ＦＢＬ１、ＦＢＬ２も破線で示している。図８（Ａ）に示すように、スイッチング電源回路４００では、ＦＥＴ１のオン時間をＦＢ端子電圧に基づき制御する。また、これとともに、スイッチング電源回路４００の状態（スタンバイ状態、スリープ状態）や、入力電圧Ｖｉｎの電圧値（ＶＡ端子電圧）に基づき、ＦＢ端子電圧に対してＦＥＴ１のオン時間が増加する傾きや、ＦＥＴ１のオン時間の初期値を変更している。

（ＶＡ端子電圧の検知結果を用いたＦＥＴ１の制御方法）
まずは、図８（Ａ）に示す、ＶＡ端子電圧の検知結果に基づき、ＦＥＴ１のオン時間を変更する方法について説明する。図８（Ａ）には、一例として、入力電圧Ｖｉｎが１００Ｖの場合と、１２０Ｖの場合のＦＥＴ１のオン時間の値を示している。制御部１０１は、入力電圧Ｖｉｎの電圧値が大きい場合に、ＦＥＴ１のオン時間を短くする制御を行っている。そのため、入力電圧Ｖｉｎが１２０Ｖの場合、入力電圧Ｖｉが１００Ｖの場合に比べて、ＦＢ端子電圧に対してＦＥＴ１のオン時間が増加する傾きや、ＦＥＴ１のオン時間の初期値を小さくしている。なお、入力電圧Ｖｉｎ（ＶＡ端子電圧）の検知結果に基づくＦＥＴ１のオン時間の制御は、上述した傾きと初期値のどちらか一方のみを行ってもよい。

このように、制御部１０１は、ＶＡ端子電圧の検知結果を用いて、ＦＥＴ１のオン時間を制御する。これにより、制御部１０１は、スイッチング電源回路４００のスリープ状態（５Ｖ出力時）において、間欠制御時（ＦＢ＜ＦＢＬ１の領域）におけるＦＥＴ１のオン時間を最適に制御できる。間欠制御のスイッチング期間において、ＦＥＴ１のオン時間が長すぎると、ＦＥＴ１のスイッチング動作一回あたりのエネルギーが増加し、トランスＴ１の高周波音が増加してしまう。また、ＦＥＴ１のオン時間が短過ぎると、スイッチング回数が増加し、電源効率が低下してしまう。そこで、入力電圧Ｖｉｎ（ＶＡ端子電圧）の検知結果を用いて、ＦＥＴ１のオン時間を最適値に制御する。これにより、入力電圧Ｖｉｎの変動による、スイッチング動作一回あたりのエネルギーの変動が与える影響を低減し、入力電圧Ｖｉｎが変動しても、間欠制御におけるトランスＴ１の高周波音の増加や、電源効率の低下を防止できる。

スイッチング電源回路４００のスタンバイ状態（２４Ｖ出力時）において、入力電圧Ｖｉｎ（ＶＡ端子電圧）の検知結果を用いて、ＦＥＴ１のオン時間を制御することで、連続制御時におけるＦＥＴ１のオン時間を最適に制御できる。スイッチング電源回路４００のスイッチング期間が連続する状態において、電源負荷に対して、ＦＥＴ１のオン時間が長すぎると、一次側に流れる電流が増大してしまい、スイッチング電源回路４００の電源効率が低下してしまう。また、電源負荷に対して、ＦＥＴ１のオン時間が短過ぎると、図３で説明したソフトスイッチング動作が継続できなくなり、スイッチング電源回路４００の電源効率が低下してしまう。そこで、ＶＡ端子電圧の検知結果を用いて、ＦＥＴ１のオン時間を制御する。これにより、入力電圧Ｖｉｎの変動による、スイッチング動作一回あたりのエネルギーの変動が与える影響を低減し、入力電圧Ｖｉｎが変動しても、スイッチング電源回路４００の電源効率の低下を防止できる。

（電力の検知結果を用いたＦＥＴ２の制御方法）
前述したように、制御部１０１は、ＩＡ端子電圧とＶＡ端子電圧とに基づき、スイッチング電源回路４００の負荷の電力値を検知している。ここで、図８（Ｂ）は、横軸にＩＡ端子電圧及びＶＡ端子電圧から求められた電力値（Ｗ）を示し、縦軸にＦＥＴ２のオン時間（μｓｅｃ）を示す。また、実線はスリープ状態を示し、破線はスタンバイ状態を示す。図８（Ｂ）に示すように、制御部１０１は、スイッチング電源回路４００の負荷の電力値が大きくなったことを検知すると、ＦＥＴ２のオン時間を長くする制御を行っている。なお、スリープ状態では、負荷（例えばモータ等）の接続が遮断されているため、負荷が軽い状態であり、電力値は５０Ｗ以下となっている。

（スタンバイ状態の制御）
スタンバイ状態（Ｖ１２＝２４Ｖ）では、出力電圧Ｖ１２の電圧値が大きいため、スリープ状態（Ｖ１２＝５Ｖ）に比べて、ＦＥＴ２のオン時間に対するＦＥＴ１のオン時間の比率が高くなるように制御する必要がある。また、スタンバイ状態ではスリープ状態に比べて負荷が大きいため、図３で説明したソフトスイッチングを継続させるためには、ＦＥＴ１のオン時間を長く設定する必要がある。そのため、図８（Ａ）に示すように、スタンバイ状態のＦＥＴ１のオン時間は、スリープ状態のオン時間に対して長い時間が設定されている。一方、図８（Ｂ）に示すように、スタンバイ状態のＦＥＴ２のオン時間は、スリープ状態のＦＥＴ２のオン時間に対して短い時間が設定されている。

また、スタンバイ状態では、基本的にスイッチング電源回路４００の重負荷時を想定した制御であり、図８（Ａ）に示すように、制御部１０１は、ＦＢ端子電圧が低下しても間欠制御を行っていない。なお、スリープ状態では、ＦＢ端子電圧が閾値電圧ＦＢＬ１以下となったときに、ＦＥＴ１のオン時間が一定に維持され、間欠制御が行われる。また、図８（Ｃ）は、横軸にＩＡ端子電圧及びＶＡ端子電圧から求められた電力値（Ｗ）を示し、縦軸にＦＥＴ１のオン時間の加算量（μｓｅｃ）を示す。また、破線はスタンバイ状態を示す。なお、実線はスリープ状態を示すが、スリープ状態では加算量はゼロとする。図８（Ｃ）に示すように、スタンバイ状態において、制御部１０１はスイッチング電源回路４００の負荷の電力値が大きくなったことを検知すると、ＦＥＴ１のオン時間を図８（Ａ）に示すＦＥＴ１のオン時間に加算する制御を行っている。例えば、制御部１０１は、スタンバイ状態において、ＦＢ端子電圧に基づき図８（Ａ）からＦＥＴ１のオン時間をＴｏｎ１［μｓｅｃ］と求めたとする。また、制御部１０１は、スタンバイ状態において、ＩＡ端子電圧とＶＡ端子電圧に基づき図８（Ｃ）からＦＥＴ１のオン時間の加算量をα［μｓｅｃ］と求めたとする。制御部１０１は、ＦＥＴ１のオン時間を、Ｔｏｎ１＋α［μｓｅｃ］と決定する。

実施例２では、スイッチング電源回路４００の負荷の電力値に応じて、ＦＥＴ１とＦＥＴ２のオン時間の両方を増加させる。ここで、図８（Ｅ）は、横軸にＩＡ端子電圧及びＶＡ端子電圧から求められた電力値（Ｗ）を示し、縦軸にＦＢ端子電圧（Ｖ）を示す。また、破線はスタンバイ状態を示す。図８（Ａ）〜図８（Ｃ）のように制御することで、図８（Ｅ）に示すように、スタンバイ状態では、電力値に対してＦＢ端子電圧は一定となっており、負荷の電力変動によるＦＢ端子電圧の変動を低く抑えることができる。このように、スタンバイ状態において、ＦＢ端子電圧の変動を少なく抑えることで、負荷の変動に対する応答性を改善することができる。そして、大きな負荷変動（例えば、スリープ状態は０〜５０Ｗ、スタンバイ状態は０〜５００Ｗの負荷変動とする）に対応できるようになる。

実施例２のスイッチング電源回路４００の特徴は、負荷の電力値が大きくなったことを検知すると、ＦＥＴ１のオン時間を図８（Ａ）の時間に加えて、電力値に応じて加算する（図８（Ｃ））。これにより、少なくとも、図８（Ｄ）に示すスリープ状態よりも、負荷の電力変動によるＦＢ端子電圧の変動を低減することを特徴としている。なお、図８（Ｄ）は、横軸にＩＡ端子電圧及びＶＡ端子電圧から求められた電力値（Ｗ）を示し、縦軸にＦＢ端子電圧（Ｖ）を示す。スリープ状態では、電力値が大きくなるとＦＢ端子電圧も大きくなる。スリープ状態においては、ＦＢ端子電圧が閾値電圧ＦＢＬ１を下回り軽負荷状態となったことを精度よく検知するために、図８（Ｄ）に示すようにＦＢ端子電圧が電力値に応じて変動することが好ましい。

（軽負荷状態の検知方法）
実施例２では、図８（Ｂ）に示すように、スリープ状態において、スイッチング電源回路４００の負荷の電力が大きくなったことを検知すると、ＦＥＴ２のオン時間を長くする制御を行っている。図８（Ｄ）に示すＦＢ端子電圧に基づく軽負荷状態の検知方法は、実施例１の図５（Ｃ）と同じため説明を省略する。

また、図８（Ｅ）に示すように、スタンバイ状態においては、ＦＢ端子電圧は一定であるため、ＦＢ端子電圧に基づく軽負荷状態の検知を行うことができない。しかし、スタンバイ状態においては間欠制御を行わないため、ＦＢ端子電圧に基づく軽負荷状態の検知は不要である。

（スイッチング電源回路１００、４００の変形例）
ところで、図９（Ａ）は、トランスＴ９１の二次側出力にフォワード電圧を利用する、アクティブクランプ方式を用いたスイッチング電源回路９０１である。スイッチング電源回路９０１においても、実施例１及び実施例２で説明したＦＢ端子電圧を利用した軽負荷状態の判断方法は有効である。また、図９（Ｂ）は、図９（Ａ）から、アクティブクランプ回路を削除し、スナバ回路ＳＫ１を追加したスイッチング電源回路９０２である。スイッチング電源回路９０２においても、実施例１及び実施例２で説明したＦＢ端子電圧を利用した軽負荷状態の判断方法は有効である。スイッチング電源回路９０１及びスイッチング電源回路９０２のコイルＬ２１及びダイオードＤ２１、Ｄ２２、コンデンサＣ２１は、二次側の整流平滑用の素子である。制御部１９１はＦＥＴ１及びＦＥＴ２のスイッチング動作を制御している。制御部１９２はＦＥＴ１のスイッチング動作を制御している。制御部１９１、１９２は、電源電圧ＶＣＣを供給されることで動作している。

スイッチング電源回路９０１は、スイッチング電源回路１００及びスイッチング電源回路４００と同様に、ＦＥＴ１のオン時間とＦＥＴ２のオン時間との比率によって、出力電圧Ｖｏｕｔが決定される。このような電源においては、電源の負荷を検知した結果に基づき、ＦＥＴ２のオン時間を制御する方法を用いることで、ＦＢ端子電圧に基づく軽負荷状態の判断が容易となる。なお、スイッチング電源回路９０２においては、ＦＥＴ１のオンデューティによって出力電圧Ｖｏｕｔが決定される。また、スイッチング電源回路９０２においては、実施例１の構成の場合には、電源の負荷を検知した結果（ＩＡ端子電圧）に基づき、ＦＥＴ１のオフ時間を制御する方法が用いられる。更に、実施例２の構成の場合には、電源の負荷を検知した結果（ＩＡ端子電圧×ＶＡ端子電圧）に基づき、ＦＥＴ１のオフ時間を制御する方法が用いられる。

［スイッチング電源回路の制御］
図１０は実施例２の制御部１０１によるスイッチング電源回路４００の制御処理を説明するフローチャートである。図６のフローチャートと同じ制御については、同一のステップ番号を付して説明を省略する。Ｓ８０１で制御部１０１は、ＳＬ端子電圧に基づきＳＴＡＮＢＹ信号がハイレベルか否かを判断する。制御部１０１は、この判断によりスタンバイ状態とスリープ状態の判断を行っている。Ｓ８０１で制御部１０１は、ＳＴＡＮＢＹ信号がハイレベルであると判断した場合、処理をＳ８０６に進める。制御部１０１は、スタンバイ状態（２４Ｖ出力）に移行する。Ｓ８０１で制御部１０１は、ＳＴＡＮＢＹ信号がローレベルであると判断した場合、処理をＳ８０２に進める。制御部１０１は、スリープ状態（５Ｖ出力）に移行する。

（スリープ状態の制御）
Ｓ８０２で制御部１０１は、図８（Ａ）で説明したように、ＦＢ端子電圧とＶＡ端子電圧とに基づき、スイッチング期間におけるＦＥＴ１のオン時間を制御する。Ｓ８０３で制御部１０１は、図８（Ｂ）で説明したように、ＩＡ端子電圧とＶＡ端子電圧に基づき、スイッチング電源回路４００の負荷の電力を演算し、演算結果に基づき、ＦＥＴ２のオン時間を制御している。Ｓ８０４で制御部１０１は、ＶＡ端子電圧及びＩＡ端子電圧に応じたＦＥＴ２のオン時間の２分の１（半分）以下の時間（ＴＨ２≦ＴＨ１／２）となるように、ＦＥＴ２のオン時間（ＴＨ２）を制御する。この制御は、停止前制御である。Ｓ８０５で制御部１０１は、ＶＡ端子電圧及びＩＡ端子電圧に応じたＦＥＴ２のオン時間の２分の１（半分）以下の時間（ＴＨ３≦ＴＨ１／２）となるように、ＦＥＴ２のオン時間（ＴＨ３）を制御する。この制御は、停止後制御である。

（スタンバイ状態の制御）
Ｓ８０６で制御部１０１は、図８（Ａ）で説明したように、ＦＢ端子電圧とＶＡ端子電圧に基づきＦＥＴ１のオン時間を制御する。制御部１０１は、更に、図８（Ｃ）で説明したように、ＩＡ端子電圧とＶＡ端子電圧に基づき、スイッチング電源回路４００の負荷の電力を演算し、電力演算結果に基づき、ＦＥＴ１のオン時間を加算している。この制御はスイッチング期間の制御である。Ｓ８０７で制御部１０１は、図８（Ｂ）で説明したように、ＩＡ端子電圧とＶＡ端子電圧に基づき、スイッチング電源回路４００の負荷の電力を演算し、電力演算結果に基づきＦＥＴ２のオン時間を制御している。この制御はスイッチング期間の制御である。

なお、Ｓ８０６及びＳ８０７で説明したスタンバイ状態では、図８（Ａ）、図８（Ｂ）に示すように、スリープ状態に比べて、ＦＥＴ１のオン時間が長くＦＥＴ２のオン時間が短くなるように制御されている。上述した制御を繰り返し行うことによって、制御部１０１は、スイッチング電源回路４００のスタンバイ状態及びスリープ状態の制御を行っている。

実施例２のスイッチング電源回路４００は、スイッチング電源回路１００の特徴に加えて、下記の特徴を有している。
・スイッチング電源回路４００の電源電圧Ｖ１２を複数の電圧（２４Ｖ電圧と５Ｖ電圧）に設定できる。
・スイッチング電源回路４００はスタンバイ状態とスリープ状態等の複数の状態を有する。
・スタンバイ状態（２４Ｖ電圧を出力する状態）ではスイッチング電源回路４００の間欠動作を無効にする。
・スリープ状態（５Ｖ電圧を出力する状態）ではスイッチング電源回路４００の間欠動作を有効にする。
・電源負荷の検知結果（実施例２ではＩＡ端子電圧とＶＡ端子電圧に基づく、平均電力値）に基づき、ＦＥＴ２のオン時間（ＦＥＴ１のオフ時間）を制御している。
・スタンバイ状態において、電源負荷の検知結果（実施例２ではＩＡ端子電圧とＶＡ端子電圧に基づく平均電力値）に基づき、ＦＥＴ１のオン時間を制御している。
なお、実施例１のスイッチング電源回路１００において、切替え制御部１１８を追加した構成としてもよい。また、実施例２のスイッチング電源回路４００において、切替え制御部１１８のない構成としてもよい。

以上、実施例２によれば、アクティブクランプ方式の電源装置における軽負荷時の電力効率を改善することができる。また、アクティブクランプ方式の電源装置において、スリープ状態における軽負荷時の電力効率を改善し、更に、スタンバイ状態における電力効率や応答性を改善することができる。

実施例１、２で説明した電源装置であるスイッチング電源回路１００、４００は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給するスイッチング電源として適用可能である。以下に、実施例１、２のスイッチング電源回路１００、４００が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１１に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、スイッチング電源回路５００を備えている。スイッチング電源回路５００は、実施例１のスイッチング電源回路１００又は実施例２のスイッチング電源回路４００である。なお、スイッチング電源回路５００を適用可能な画像形成装置は、図１１に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する制御部であるコントローラ３２０を備えており、スイッチング電源回路５００は、例えばコントローラ３２０に電力を供給する。また、スイッチング電源回路５００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。

また、実施例３の画像形成装置は、通常動作モード、スタンバイ状態又はスリープ状態で動作することが可能となっており、この場合、実施例２のスイッチング電源回路４００が画像形成装置に搭載される。スタンバイ状態（Ｖ１２＝２４Ｖの状態）は、画像形成動作を行う通常動作モードよりも消費する電力を低減させつつ、印刷指示を受信したらすぐに画像形成動作を実施できる状態となるモードである。スリープ状態は、スタンバイ状態より更に消費する電力を低減させた状態となるモードである（Ｖ１２＝５Ｖの状態）。

例えば、コントローラ３２０はスイッチング電源回路５００にＳＴＡＮＢＹ信号を出力する。スイッチング電源回路４００は、図８、図１０で説明したように、制御部１０１によりＳＬ端子電圧に基づいて、ＳＴＡＮＢＹ信号の状態を検知しており、スリープ状態と、スタンバイ状態（通常動作モード）に適した制御を行っている。なお、実施例３の画像形成装置は、通常動作モードにおいて、コントローラ３２０はＳＴＡＮＢＹ信号にハイレベルを出力している。なお、通常動作モードにおいては、スイッチング電源回路５００はスタンバイ状態である。これにより、スイッチング電源回路５００のスリープ状態における軽負荷時の電力効率を改善し、スタンバイ状態における電力効率や応答性を改善することができる。以上、実施例３によれば、アクティブクランプ方式の電源装置を搭載した画像形成装置においても、軽負荷時の電力効率を改善することができる。

Ｃ２ 電圧クランプ用のコンデンサ
ＦＥＴ１ 第一のスイッチング素子
ＦＥＴ２ 第二のスイッチング素子
Ｔ１ トランス
１０１ 制御部
１０９ 電流検知部
１１５ フィードバック部

Claims (15)

1. 一次巻線及び二次巻線を有するトランスと、
   前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、
   前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、
   前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、
   前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、
   前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する制御手段と、
   を備え、
   前記制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う第一の期間と、前記スイッチング動作を停止させる第二の期間と、を交互に繰り返す動作を行うことが可能である電源装置であって、
   前記第一のスイッチング素子に流れる電流を検知する電流検知手段を備え、
   前記制御手段は、前記フィードバック電圧に基づき前記第一のスイッチング素子のオン時間を制御し、前記電流検知手段の検知結果に基づき前記第二のスイッチング素子のオン時間を制御し、前記フィードバック電圧に基づき前記第一の期間が連続する動作を行うように制御する連続制御と前記第一の期間と前記第二の期間が交互に繰り返される動作を行うように制御する間欠制御とを切り替えることを特徴とする電源装置。
2. 前記制御手段は、前記電流検知手段により検知した電圧が高いほど前記第二のスイッチング素子のオン時間を長くすることを特徴とする請求項１に記載の電源装置。
3. 一次巻線及び二次巻線を有するトランスと、
   前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、
   前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、
   前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、
   前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、
   前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する制御手段と、
   を備え、
   前記制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う第一の期間と、前記スイッチング動作を停止させる第二の期間と、を交互に繰り返す動作を行うことが可能である電源装置であって、
   前記第一のスイッチング素子に流れる電流を検知する電流検知手段と、
   前記トランスの一次側に供給される入力電圧を検知する電圧検知手段と、
   を備え、
   前記制御手段は、前記フィードバック電圧に基づき前記第一のスイッチング素子のオン時間を制御し、前記電流検知手段及び前記電圧検知手段の検知結果に基づき前記第二のスイッチング素子のオン時間を制御し、前記フィードバック電圧に基づき前記第一の期間が連続する動作を行うように制御する連続制御と前記第一の期間と前記第二の期間が交互に繰り返される動作を行うように制御する間欠制御とを切り替えることを特徴とする電源装置。
4. 前記制御手段は、前記電流検知手段により検知した電圧と前記電圧検知手段により検知した電圧との積の値が大きいほど前記第二のスイッチング素子のオン時間を長くすることを特徴とする請求項３に記載の電源装置。
5. 前記制御手段は、前記電圧検知手段により検知した電圧が高いほど前記第一のスイッチング素子のオン時間を短くすることを特徴とする請求項３又は請求項４に記載の電源装置。
6. 外部から入力された信号に応じて、前記トランスの二次側から出力される出力電圧を第一の電圧と前記第一の電圧よりも低い第二の電圧に切り替える切替手段を備え、
   前記制御手段は、前記切替手段により前記第一の電圧を出力するように切り替えられた第一の状態では前記間欠制御を行わないことを特徴とする請求項３から請求項５のいずれか１項に記載の電源装置。
7. 前記制御手段は、前記第一の状態における前記第一のスイッチング素子のオン時間を、前記切替手段により前記第二の電圧を出力するように切り替えられた第二の状態における前記第一のスイッチング素子のオン時間よりも長くすることを特徴とする請求項６に記載の電源装置。
8. 前記制御手段は、前記第一の状態における第一のスイッチング素子のオン時間に、前記電流検知手段及び前記電圧検知手段の検知結果に応じた時間を加算することを特徴とする請求項７に記載の電源装置。
9. 前記制御手段は、前記第二の状態における前記第二のスイッチング素子のオン時間を、前記第一の状態における前記第二のスイッチング素子のオン時間よりも長くすることを特徴とする請求項６から請求項８のいずれか１項に記載の電源装置。
10. 前記制御手段は、前記フィードバック電圧が高くなるほど前記第一のスイッチング素子のオン時間を長くすることを特徴とする請求項３から請求項９のいずれか１項に記載の電源装置。
11. 前記制御手段は、前記フィードバック電圧が第一の閾値を下回ると前記連続制御から前記間欠制御に切り替えることを特徴とする請求項３から請求項１０のいずれか１項に記載の電源装置。
12. 前記制御手段は、前記間欠制御において、前記電圧検知手段により検知した電圧が変化しない場合は、前記第一のスイッチング素子のオン時間を一定とすることを特徴とする請求項１１に記載の電源装置。
13. 前記制御手段は、前記フィードバック電圧が前記第一の閾値よりも高い第二の閾値を上回ると前記間欠制御から前記連続制御に切り替えることを特徴とする請求項１１又は請求項１２に記載の電源装置。
14. 記録材に画像形成を行う画像形成手段と、
    請求項１から請求項１３のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。
15. 記録材に画像形成を行う画像形成手段と、
    請求項６から請求項９のいずれか１項に記載の電源装置と、
    前記画像形成手段及び前記電源装置を制御する制御部と、
    を備え、
    前記制御部は、前記切替手段により前記第一の電圧と前記第二の電圧を切り替えるための前記信号を前記電源装置に出力することを特徴とする画像形成装置。

Images