JP2019032235A - 検査装置 - Google Patents
検査装置 Download PDFInfo
- Publication number
- JP2019032235A JP2019032235A JP2017153483A JP2017153483A JP2019032235A JP 2019032235 A JP2019032235 A JP 2019032235A JP 2017153483 A JP2017153483 A JP 2017153483A JP 2017153483 A JP2017153483 A JP 2017153483A JP 2019032235 A JP2019032235 A JP 2019032235A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output terminal
- output
- control
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
最初に、図1を参照して、本実施形態に係る検査装置の概略構成について説明する。
第1実施形態における検査装置10に対して、グランド電位とする端子を変更した形態について説明する。
上記した各実施形態では、検査対象の半導体パッケージ20において、半導体パッケージ20を構成するスイッチング素子にIGBTやnチャネルMOSFETが含まれる例について説明したが、スイッチング素子としてpチャネルMOSFETを含む半導体パッケージ30を検査対象とすることもできる。
上記した各実施形態で説明した検査装置10の検査対象は、2in1の半導体パッケージ20,30に限定されない。例えば、図4に例示する半導体パッケージ40は、上アーム側スイッチング素子Truと下アーム側スイッチング素子Trbとが直列に接続された構造が並列に接続されたものである。すなわち、半導体パッケージ40は、上アーム側スイッチング素子Truを2つ有し、下アーム側スイッチング素子Trbを2つ有する4in1の半導体パッケージである。
(その他の実施形態)
以上、好ましい実施形態について説明したが、上記した実施形態になんら制限されることなく、この明細書に開示する主旨を逸脱しない範囲において、種々変形して実施することが可能である。
Claims (4)
- 出力端子としての第1出力端子(T1)および第2出力端子(T2)と、前記第1出力端子と前記第2出力端子との間に流れる電流を制御する第1制御端子(P1)と、を有する上アーム側スイッチング素子(Tru)と、
出力端子としての第3出力端子(T3)および第4出力端子(T4)と、前記第3出力端子と前記第4出力端子との間に流れる電流を制御する第2制御端子(P2)と、を有する下アーム側スイッチング素子(Trb)と、を含み、
前記第2出力端子と前記第3出力端子とが接続されて構成される半導体パッケージ(20,40)の検査装置であって、
前記第1出力端子、前記第2出力端子および前記第1制御端子と、前記第4出力端子および前記第2制御端子と、に所定の電圧を印加して検査するものであり、
前記電圧を印加する電源として、
前記第1出力端子と前記第2出力端子との間に接続され、前記第2出力端子よりも前記第1出力端子を高電位にする第1電源(V1)と、
前記第2出力端子と前記第1制御端子との間に接続され、前記第2出力端子よりも前記第1制御端子を低電位にする第2電源(V2)と、
前記第3出力端子と前記第4出力端子との間に接続され、前記第4出力端子よりも前記第3出力端子を高電位にする第3電源(V3)と、
前記第4出力端子と前記第2制御端子との間に接続され、前記第4出力端子よりも前記第2制御端子を低電位にする第4電源(V4)と、を備え、
さらに、前記第1出力端子、前記第2出力端子、前記第1制御端子、前記第4出力端子および前記第2制御端子のうち、接地されるグランド端子を除く端子と前記電源との間に保護抵抗(R1,R2,R3,R4)を備え、
さらに、前記第1出力端子、前記第2出力端子、前記第1制御端子、前記第4出力端子および前記第2制御端子のうち、前記グランド端子から2つ以上の前記電源が介在して電圧が印加されるフローティング端子と、前記グランド端子と前記フローティング端子との間に介在する前記電源のうち前記グランド端子側に接続された前記電源により電圧が印加される端子との間において、低電位側から高電位側に順方向となるツェナーダイオード(Dz,Dz1,Dz2)を備える、検査装置。 - 前記第2出力端子が前記グランド端子であり、前記第2制御端子が前記フローティング端子であり、前記第2制御端子と前記第4出力端子との間において、前記第2制御端子から前記第4出力端子に向かう方向が順方向となる前記ツェナーダイオードを備える、請求項1に記載の検査装置。
- 出力端子としての第1出力端子(T1)および第2出力端子(T2)と、前記第1出力端子と前記第2出力端子との間に流れる電流を制御する第1制御端子(P1)と、を有する上アーム側スイッチング素子(Tru)と、
出力端子としての第3出力端子(T3)および第4出力端子(T4)と、前記第3出力端子と前記第4出力端子との間に流れる電流を制御する第2制御端子(P2)と、を有する下アーム側スイッチング素子(Trb)と、を含み、
前記第2出力端子と前記第3出力端子とが接続されて構成される半導体パッケージ(30)の検査装置であって、
前記第1出力端子、前記第2出力端子および前記第1制御端子と、前記第4出力端子および前記第2制御端子と、に所定の電圧を印加して検査するものであり、
前記電圧を印加する電源として、
前記第1出力端子と前記第2出力端子との間に接続され、前記第2出力端子よりも前記第1出力端子を高電位にする第1電源(V1)と、
前記第1出力端子と前記第1制御端子との間に接続され、前記第1出力端子よりも前記第1制御端子を低電位にする第2電源(V2)と、
前記第3出力端子と前記第4出力端子との間に接続され、前記第4出力端子よりも前記第3出力端子を低電位にする第3電源(V3)と、
前記第3出力端子と前記第2制御端子との間に接続され、前記第3出力端子よりも前記第2制御端子を低電位にする第4電源(V4)と、を備え、
さらに、前記第1出力端子、前記第2出力端子、前記第1制御端子、前記第4出力端子および前記第2制御端子のうち、接地されるグランド端子を除く端子と前記電源との間に保護抵抗(R1,R2,R3,R4)を備え、
さらに、前記第1出力端子、前記第2出力端子、前記第1制御端子、前記第4出力端子および前記第2制御端子のうち、前記グランド端子から2つ以上の前記電源が介在して電圧が印加されるフローティング端子と、前記グランド端子と前記フローティング端子との間に介在する前記電源のうち前記グランド端子側に接続された前記電源により電圧が印加される端子との間において、低電位側から高電位側に順方向となるツェナーダイオード(Dz)を備える、検査装置。 - 前記第2出力端子が前記グランド端子であり、前記第1制御端子が前記フローティング端子であり、前記第1制御端子と前記第1出力端子との間において、前記第1制御端子から前記第1出力端子に向かう方向が順方向となる前記ツェナーダイオードを備える、請求項3に記載の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017153483A JP7024244B2 (ja) | 2017-08-08 | 2017-08-08 | 検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017153483A JP7024244B2 (ja) | 2017-08-08 | 2017-08-08 | 検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019032235A true JP2019032235A (ja) | 2019-02-28 |
JP7024244B2 JP7024244B2 (ja) | 2022-02-24 |
Family
ID=65523397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017153483A Active JP7024244B2 (ja) | 2017-08-08 | 2017-08-08 | 検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7024244B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162255A (ja) * | 1995-12-06 | 1997-06-20 | Fuji Electric Co Ltd | 半導体素子の試験装置 |
JP2005064042A (ja) * | 2003-08-13 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその評価方法 |
US20060076972A1 (en) * | 2004-10-11 | 2006-04-13 | Lsi Logic Corporation | Reliability circuit for applying an AC stress signal or DC measurement to a transistor device |
JP2007240368A (ja) * | 2006-03-09 | 2007-09-20 | Fuji Electric Holdings Co Ltd | 半導体素子の劣化検知方法 |
JP2013160572A (ja) * | 2012-02-02 | 2013-08-19 | Top:Kk | パワー半導体用試験装置 |
-
2017
- 2017-08-08 JP JP2017153483A patent/JP7024244B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162255A (ja) * | 1995-12-06 | 1997-06-20 | Fuji Electric Co Ltd | 半導体素子の試験装置 |
JP2005064042A (ja) * | 2003-08-13 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその評価方法 |
US20060076972A1 (en) * | 2004-10-11 | 2006-04-13 | Lsi Logic Corporation | Reliability circuit for applying an AC stress signal or DC measurement to a transistor device |
JP2007240368A (ja) * | 2006-03-09 | 2007-09-20 | Fuji Electric Holdings Co Ltd | 半導体素子の劣化検知方法 |
JP2013160572A (ja) * | 2012-02-02 | 2013-08-19 | Top:Kk | パワー半導体用試験装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7024244B2 (ja) | 2022-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7696650B2 (en) | Driving circuit for switching elements | |
CN109729752A (zh) | 绝缘栅型半导体器件驱动电路 | |
KR20190035815A (ko) | 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드 | |
JP4851357B2 (ja) | 半導体装置およびそのテスト方法 | |
US7227351B2 (en) | Apparatus and method for performing parallel test on integrated circuit devices | |
KR20100099325A (ko) | 고용량 및 고전류를 위한 전자이주 시험기 | |
JP7024244B2 (ja) | 検査装置 | |
US20180061822A1 (en) | Semiconductor integrated circuit | |
JP2903946B2 (ja) | マルチチップ半導体装置 | |
JP5151320B2 (ja) | 電力用半導体装置 | |
JP5976565B2 (ja) | 電子部品検査装置 | |
US10284189B1 (en) | Redundant isolating switch control circuit | |
JP6977486B2 (ja) | 半導体装置の試験装置 | |
JP2008198707A (ja) | 半導体集積回路 | |
JP4487604B2 (ja) | 電力変換装置 | |
JP4591772B2 (ja) | 電気回路の検査方法及び電気回路の製造方法 | |
JP5590507B2 (ja) | 半導体集積回路 | |
JP2012042226A (ja) | 半導体装置およびその試験方法 | |
KR101652648B1 (ko) | 반도체 장치의 검사 장치, 검사 시스템, 검사 방법, 및 검사가 완료된 반도체 장치의 생산 방법 | |
JP7321094B2 (ja) | 能動負荷回路における消費出力の低減 | |
US20230411312A1 (en) | Semiconductor chip and semiconductor device | |
KR20040003773A (ko) | 반도체 메모리장치의 동작전압 모드 선택회로 및 그 방법 | |
TWI708064B (zh) | 測試系統、用於測試系統的測試方法以及測試載具 | |
JP2023108333A (ja) | オン電圧測定回路およびオン電圧測定方法 | |
JP2019158573A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220124 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7024244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |