JP2019024060A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019024060A5 JP2019024060A5 JP2017143162A JP2017143162A JP2019024060A5 JP 2019024060 A5 JP2019024060 A5 JP 2019024060A5 JP 2017143162 A JP2017143162 A JP 2017143162A JP 2017143162 A JP2017143162 A JP 2017143162A JP 2019024060 A5 JP2019024060 A5 JP 2019024060A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- signal
- clock signals
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003111 delayed Effects 0.000 description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 235000019832 sodium triphosphate Nutrition 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000164466 Palaemon adspersus Species 0.000 description 1
- 101710011978 SCT1 Proteins 0.000 description 1
- 230000001186 cumulative Effects 0.000 description 1
- 230000002542 deteriorative Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
3.物理量測定装置
図7、図8に物理量測定装置50(振動デバイス)の構成例を示す。図7は、物理量測
定装置50を上側から見た平面図であり、図8は斜め上側から見た斜視図である。物理量測定装置50は発振子XTAL1、XTAL2、XTAL3と集積回路装置10を含む。なお発振子の個数は2つでもよいし、4つ以上でもよい。本実施形態では集積回路装置10から発振子XTAL1〜XTAL3へと向かう方向を上方向とし、その反対方向を下方向としている。例えば物理量測定装置50のパッケージ52の蓋部側が上方向側であり、底部側が下方向側である。下方向である方向DR3は集積回路装置10の基板に直交する方向である。
図7、図8に物理量測定装置50(振動デバイス)の構成例を示す。図7は、物理量測
定装置50を上側から見た平面図であり、図8は斜め上側から見た斜視図である。物理量測定装置50は発振子XTAL1、XTAL2、XTAL3と集積回路装置10を含む。なお発振子の個数は2つでもよいし、4つ以上でもよい。本実施形態では集積回路装置10から発振子XTAL1〜XTAL3へと向かう方向を上方向とし、その反対方向を下方向としている。例えば物理量測定装置50のパッケージ52の蓋部側が上方向側であり、底部側が下方向側である。下方向である方向DR3は集積回路装置10の基板に直交する方向である。
これに対して本実施形態では、製造ばらつきや環境変動に起因するクロック周波数の変動があった場合にも、例えばPLL回路120、130(同期化回路)により、クロック信号CK1、CK2が所与の周波数関係又は位相関係になるように、発振回路101、102の少なくとも一方の発振回路が制御される。これにより、製造ばらつきや環境変動に起因する変動が補償されるように、クロック信号CK1、CK2の周波数関係や位相関係が調整される。従って、このような変動があった場合にも、適正な時間デジタル変換の実現が可能になる。また位相同期タイミングTMA、TMBでのクロック信号CK1、CK2の遷移タイミングのズレに起因する変換精度の低下を防止でき、時間デジタル変換の高性能化を図れるようになる。
図13、図14では、期間TABよりも短い期間T12毎にCK1とCKRの位相同期が行われ、期間TABよりも短い期間T34毎にCK2とCKRの位相同期が行われる。
従って、1つのPLL回路しか設けない後述の構成例に比べて、位相比較を行う頻度が多くなり、クロック信号CK1、CK2のジッター(累積ジッター)や位相ノイズの低減等を図れる。特に高分解能のΔtを実現するためにN1、M1、N2、M2を大きな数に設定した場合に、1つのPLL回路しか設けない構成例では、期間TABの長さが非常に長くなってしまい、誤差が積算されることでジッターや位相誤差が大きくなってしまう。これに対して図13、図14では期間TABよりも短い期間T12、T34毎に位相比較が行われるため、積算誤差を小さくでき、ジッターや位相誤差を小さくできる。
従って、1つのPLL回路しか設けない後述の構成例に比べて、位相比較を行う頻度が多くなり、クロック信号CK1、CK2のジッター(累積ジッター)や位相ノイズの低減等を図れる。特に高分解能のΔtを実現するためにN1、M1、N2、M2を大きな数に設定した場合に、1つのPLL回路しか設けない構成例では、期間TABの長さが非常に長くなってしまい、誤差が積算されることでジッターや位相誤差が大きくなってしまう。これに対して図13、図14では期間TABよりも短い期間T12、T34毎に位相比較が行われるため、積算誤差を小さくでき、ジッターや位相誤差を小さくできる。
図18の時間デジタル変換回路20は、調整回路320、DLL回路310(DLL:Delay locked Loop)、セレクター312、位相比較回路330を含む。DLL回路31
0は複数の遅延素子DE1〜DEnを含む。第1のモードでは、クロック信号CK1を選択し、CK1が信号SLQとしてDLL回路310に入力される。そして調整回路320は、遅延素子DE1〜DEnからの遅延クロック信号DLCK1〜DLCKnとクロック信号CK2とに基づいて、各遅延素子での遅延量がΔt=|1/f1−1/f2|となるように調整する。DE1〜DEnの各遅延素子は、バッファー回路と、バッファー回路の出力ノードに接続される可変容量キャパシター、或いはバッファー回路に電流を供給する可変電流源を有する。そして調整回路320が、SCT1〜SCTnの各制御信号を用いて、可変容量キャパシターの容量値又は可変電流源の電流値を調整することで、各遅延素子での遅延量がΔt=|1/f1−1/f2|となるように調整される。第2のモードでは、セレクター312が信号STAを選択し、信号STAが信号SLQとしてDLL回路310に入力される。そして位相比較回路330の位相比較器LT1〜LTnが、DLL回路310からの遅延クロック信号DLCK1〜DLCKnの位相と信号STPの位相を比較する。そして信号STPの遷移タイミングが、遅延クロック信号DLCKi−1とDLCKiとの間にある場合には、位相比較器LTiの出力信号LQiがアクティブになる。これにより信号STAとSTPの遷移タイミングの時間差TDFが例えばi×Δtであると特定でき、分解能Δt=|1/f1−1/f2|での時間デジタル変換が可能になる。
0は複数の遅延素子DE1〜DEnを含む。第1のモードでは、クロック信号CK1を選択し、CK1が信号SLQとしてDLL回路310に入力される。そして調整回路320は、遅延素子DE1〜DEnからの遅延クロック信号DLCK1〜DLCKnとクロック信号CK2とに基づいて、各遅延素子での遅延量がΔt=|1/f1−1/f2|となるように調整する。DE1〜DEnの各遅延素子は、バッファー回路と、バッファー回路の出力ノードに接続される可変容量キャパシター、或いはバッファー回路に電流を供給する可変電流源を有する。そして調整回路320が、SCT1〜SCTnの各制御信号を用いて、可変容量キャパシターの容量値又は可変電流源の電流値を調整することで、各遅延素子での遅延量がΔt=|1/f1−1/f2|となるように調整される。第2のモードでは、セレクター312が信号STAを選択し、信号STAが信号SLQとしてDLL回路310に入力される。そして位相比較回路330の位相比較器LT1〜LTnが、DLL回路310からの遅延クロック信号DLCK1〜DLCKnの位相と信号STPの位相を比較する。そして信号STPの遷移タイミングが、遅延クロック信号DLCKi−1とDLCKiとの間にある場合には、位相比較器LTiの出力信号LQiがアクティブになる。これにより信号STAとSTPの遷移タイミングの時間差TDFが例えばi×Δtであると特定でき、分解能Δt=|1/f1−1/f2|での時間デジタル変換が可能になる。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017143162A JP6870518B2 (ja) | 2017-07-25 | 2017-07-25 | 集積回路装置、物理量測定装置、電子機器及び移動体 |
US16/043,681 US10403679B2 (en) | 2017-07-25 | 2018-07-24 | Integrated circuit device, physical quantity measuring device, electronic apparatus, and vehicle |
CN201810818132.3A CN109298621B (zh) | 2017-07-25 | 2018-07-24 | 集成电路装置、物理量测量装置、电子设备和移动体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017143162A JP6870518B2 (ja) | 2017-07-25 | 2017-07-25 | 集積回路装置、物理量測定装置、電子機器及び移動体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019024060A JP2019024060A (ja) | 2019-02-14 |
JP2019024060A5 true JP2019024060A5 (ja) | 2020-07-02 |
JP6870518B2 JP6870518B2 (ja) | 2021-05-12 |
Family
ID=65039105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017143162A Active JP6870518B2 (ja) | 2017-07-25 | 2017-07-25 | 集積回路装置、物理量測定装置、電子機器及び移動体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10403679B2 (ja) |
JP (1) | JP6870518B2 (ja) |
CN (1) | CN109298621B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7404632B2 (ja) * | 2019-03-28 | 2023-12-26 | セイコーエプソン株式会社 | 出力回路、回路装置、発振器、電子機器及び移動体 |
JP7418159B2 (ja) * | 2019-04-19 | 2024-01-19 | キヤノン株式会社 | 情報処理装置 |
CN114114211B (zh) * | 2021-12-03 | 2022-09-06 | 武汉市聚芯微电子有限责任公司 | Tdc单元、tdc阵列以及测距系统 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786538B2 (ja) * | 1985-08-28 | 1995-09-20 | カシオ計算機株式会社 | ストップウオッチ装置 |
JP3196254B2 (ja) | 1991-09-28 | 2001-08-06 | スズキ株式会社 | 微小時間計測方法及び微小時間計測装置 |
US5812626A (en) * | 1995-06-13 | 1998-09-22 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit sampling circuit skew adjusting circuit and logic analyzing circuit |
JP3446031B2 (ja) * | 1999-11-11 | 2003-09-16 | 独立行政法人通信総合研究所 | タイムインターバルカウンタ装置 |
US7127018B2 (en) * | 2001-03-20 | 2006-10-24 | Advantest Corporation | Apparatus for and method of measuring clock skew |
US20050088160A1 (en) * | 2003-09-19 | 2005-04-28 | Matsushita Electric Industrial Co., Ltd. | Multi output DC-DC converter |
JP4380439B2 (ja) * | 2004-07-16 | 2009-12-09 | ソニー株式会社 | データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器 |
US7138845B2 (en) * | 2004-07-22 | 2006-11-21 | Micron Technology, Inc. | Method and apparatus to set a tuning range for an analog delay |
JP2006172868A (ja) * | 2004-12-15 | 2006-06-29 | Haneron:Kk | 放電管の点灯監視方法および点灯監視装置 |
US8022849B2 (en) * | 2008-04-14 | 2011-09-20 | Qualcomm, Incorporated | Phase to digital converter in all digital phase locked loop |
US7741917B2 (en) * | 2008-11-07 | 2010-06-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Noise shaping time to digital converter |
US8634503B2 (en) * | 2011-03-31 | 2014-01-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast lock clock-data recovery for phase steps |
JP5725091B2 (ja) * | 2013-07-01 | 2015-05-27 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP6369191B2 (ja) * | 2014-07-18 | 2018-08-08 | セイコーエプソン株式会社 | 回路装置、電子機器、移動体及び無線通信システム |
US9473157B2 (en) * | 2014-07-24 | 2016-10-18 | Mediatek Inc. | Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof |
US9294237B2 (en) * | 2014-07-30 | 2016-03-22 | Tektronix, Inc. | Method for performing joint jitter and amplitude noise analysis on a real time oscilloscope |
US9379714B1 (en) * | 2015-06-01 | 2016-06-28 | Liming Xiu | Circuits and methods of TAF-DPS vernier caliper for time-of-flight measurement |
JP6567403B2 (ja) * | 2015-12-09 | 2019-08-28 | 株式会社メガチップス | 周波数校正回路および周波数校正方法 |
-
2017
- 2017-07-25 JP JP2017143162A patent/JP6870518B2/ja active Active
-
2018
- 2018-07-24 US US16/043,681 patent/US10403679B2/en active Active
- 2018-07-24 CN CN201810818132.3A patent/CN109298621B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6911046B2 (ja) | デジタルフラクショナルn乗算注入同期発振器 | |
US8143925B2 (en) | Delay locked loop | |
US10374617B2 (en) | Injection-locked digital bang-bang phase-locked loop with timing calibration | |
JP2011205328A (ja) | 局部発振器 | |
US11327523B2 (en) | Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems | |
JPWO2006033203A1 (ja) | 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路 | |
US9024693B2 (en) | Crystal-less clock generator and operation method thereof | |
JP2019024060A5 (ja) | ||
JP2019024061A5 (ja) | ||
US10613483B2 (en) | Integrated circuit device, physical quantity measuring device, electronic apparatus, and vehicle | |
JP2008219866A (ja) | 半導体メモリ装置及びその駆動方法 | |
KR102140117B1 (ko) | 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치 | |
JP6990313B2 (ja) | 半導体集積回路 | |
KR102376745B1 (ko) | 위상 고정 루프 및 그것의 동작 방법 | |
JPWO2010134287A1 (ja) | Pll周波数シンセサイザ | |
JP2007053685A (ja) | 半導体集積回路装置 | |
TW201316150A (zh) | 多相位時脈產生系統及其時脈校準方法 | |
JP2011004248A (ja) | 半導体集積回路 | |
JP4976060B2 (ja) | スペクトラム拡散クロックジェネレータ | |
KR100911191B1 (ko) | 주파수 조정 장치 및 이를 포함하는 dll 회로 | |
JP2015015572A (ja) | 発振回路、発振装置および発振方法 | |
JP7040141B2 (ja) | 逓倍クロック生成回路 | |
JP5495779B2 (ja) | 送信装置および通信システム | |
JP4930605B2 (ja) | 適応的遅延調整を有する位相補間器 | |
JP6284727B2 (ja) | クロック位相シフト回路 |