JP2019009318A - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2019009318A
JP2019009318A JP2017124547A JP2017124547A JP2019009318A JP 2019009318 A JP2019009318 A JP 2019009318A JP 2017124547 A JP2017124547 A JP 2017124547A JP 2017124547 A JP2017124547 A JP 2017124547A JP 2019009318 A JP2019009318 A JP 2019009318A
Authority
JP
Japan
Prior art keywords
cone
layer
angle
light emitting
light extraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017124547A
Other languages
English (en)
Other versions
JP6719424B2 (ja
Inventor
紀隆 丹羽
Noritaka Niwa
紀隆 丹羽
哲彦 稲津
Tetsuhiko Inazu
哲彦 稲津
須崎　泰正
Yasumasa Suzaki
泰正 須崎
晃史 縄田
Akishi Nawata
晃史 縄田
田中　覚
Satoru Tanaka
覚 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Scivax Corp
Original Assignee
Nikkiso Co Ltd
Scivax Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd, Scivax Corp filed Critical Nikkiso Co Ltd
Priority to JP2017124547A priority Critical patent/JP6719424B2/ja
Priority to EP18822830.8A priority patent/EP3648182A4/en
Priority to PCT/JP2018/022684 priority patent/WO2019003932A1/ja
Publication of JP2019009318A publication Critical patent/JP2019009318A/ja
Priority to US16/727,465 priority patent/US11222995B2/en
Application granted granted Critical
Publication of JP6719424B2 publication Critical patent/JP6719424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】光取出効率を高めた半導体発光素子を提供する。【解決手段】半導体発光素子１０は、光取出面２２ｂを有する光取出層を備える。半導体発光素子１０は、光取出面２２ｂにアレイ状に形成される複数の錐形状部５２を備える。錐形状部５２は、側面の傾斜角が第１角度である第１部分５３と、側面の傾斜角が第１角度より小さい第２角度である第２部分５４とを有する。第２部分５４は、第１部分５３より錐形状部の頂部に近く、第１部分より高さが大きい。【選択図】図１

Description

本発明は、半導体発光素子に関する。
近年、青色光を出力する発光ダイオードやレーザダイオード等の半導体発光素子が実用化されており、さらに波長の短い深紫外光を出力する発光素子の開発が進められている。このような深紫外光用の発光素子は、基板上に順に積層される窒化アルミニウムガリウム（ＡｌＧａＮ）系のｎ型クラッド層、活性層、ｐ型半導体層などを有し、活性層が発する深紫外光が基板の光取出面から出力される（例えば、特許文献１参照）。
特許第５５９４５３０号公報
Applied physics express 3 (2010) 061004
深紫外の発光素子では、基板の光取出面を通じて出力される深紫外光の外部量子効率が数％程度と低く、発光波長を短波長化するにつれて外部量子効率がより低くなることが知られている（例えば、非特許文献１参照）。
本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、半導体発光素子の光取出効率を高める技術を提供することにある。
本発明のある態様の半導体発光素子は、光取出面を有する光取出層を備える半導体発光素子であって、光取出面にアレイ状に形成される複数の錐形状部を備える。錐形状部は、側面の傾斜角が第１角度である第１部分と、側面の傾斜角が第１角度より小さい第２角度である第２部分とを有する。第２部分は、第１部分より錐形状部の頂部に近く、第１部分より高さが大きい。
この態様によると、光取出面にアレイ状の複数の錐形状部を形成して凹凸構造を設けることで、光取出面の内側で生じる光の全反射を抑制し、光取出面からの光出力効率を高めることができる。また、錐形状部の側面の傾斜角が段階的に変化するような形状にするとともに、傾斜角が大きい第１部分の高さよりも傾斜角が小さい第２部分の高さを大きくすることにより、光取出効率を好適に向上させることができるしたがって、本態様によれば、光取出効率を好適に向上できる。
第２部分の高さは、錐形状部の高さの５０％以上８０％以下であってもよい。
第１角度は、６０度以上８５度以下であり、第２角度は、４０度以上６０度以下であってもよい。
第１角度と第２角度の差は、２０度以上であってもよい。
光取出面の平面視において、光取出面の単位面積あたりに複数の錐形状部が占める面積の割合が６５％以上９５％以下であってもよい。
錐形状部の高さ方向に直交する断面視において、第１部分が六角形または六角形と円形の中間の形状であり、第２部分が前記第１部分より円形に近い形状であってもよい。
半導体発光素子は、サファイア（Ａｌ２Ｏ３）層および窒化アルミニウム（ＡｌＮ）層の少なくとも一方を含むベース構造体と、ベース構造体の上に形成され、波長２００ｎｍ以上４００ｎｍ以下の紫外光を発する窒化アルミニウムガリウム（ＡｌＧａＮ）系または窒化ガリウム（ＧａＮ）系半導体層を含む発光構造体と、を備えてもよい。光取出層は、ベース構造体のサファイア層、ＡｌＮ層または酸化シリコン（ＳｉＯｘ）層、窒化ケイ素層（ＳｉＮｘ）もしくは酸化アルミニウム層（Ａｌ２Ｏ３）であってもよい。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、光取出面を有する光取出層を備える半導体発光素子の製造方法であって、光取出層上にアレイ状のパターンを有するマスクを形成する工程と、マスクの上からマスクおよび光取出層をエッチングする工程と、を備える。エッチングする工程は、マスクの全体が除去されるまでドライエッチングする第１ドライエッチング工程と、マスクが除去されてから光取出層をさらにドライエッチングする第２ドライエッチング工程とを含む。第１ドライエッチング工程にて、光取出面に複数の錐形状部がアレイ状に形成され、第２ドライエッチング工程にて、複数の錐形状部がさらにエッチングされ、側面の傾斜角が第１角度である第１部分と、側面の傾斜角が第１角度より小さい第２角度である第２部分とを有する錐形状部が形成される。
この態様によると、第１ドライエッチング工程により錐形状部を形成した後にさらに第２ドライエッチング工程を実行することにより、側面の傾斜角が段階的に変化するような形状の錐形状部を形成できる。したがって、本態様によれば、光取出効率のより高い光取出面をより簡便に製造することができる。
本発明によれば、半導体発光素子の光取出効率を高めることができる。
実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 凹凸構造の構成を概略的に示す断面図である。 凹凸構造の構成を概略的に示す上面図である。 半導体発光素子の製造方法を示すフローチャートである。 凹凸構造の製造工程を模式的に示す図である。 凹凸構造の製造工程を模式的に示す図である。 凹凸構造の製造工程を模式的に示す図である。 凹凸構造の製造工程を模式的に示す図である。 凹凸構造の製造工程を模式的に示す図である。 図１０（ａ）−（ｅ）は、実施例に係る凹凸構造を示す電子顕微鏡画像である。 実施例に係る凹凸構造の第２部分の高さの割合と光出力の関係を示すグラフである。 実施例に係る凹凸構造の第１角度と第２角度の差と光出力の関係を示すグラフである。 実施例に係る凹凸構造の面積割合と光出力の関係を示すグラフである。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、ベース構造体２０と、発光構造体３０とを備える。ベース構造体２０は、基板２２、第１ベース層２４、第２ベース層２６を含む。発光構造体３０は、ｎ型クラッド層３２、活性層３４、電子ブロック層３６、ｐ型クラッド層３８、ｐ側電極４０、ｎ側電極４２を含む。
半導体発光素子１０は、中心波長が約３６５ｎｍ以下となる「深紫外光」を発するように構成される半導体発光素子である。このような波長の深紫外光を出力するため、活性層３４は、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料で構成される。本実施の形態では、特に中心波長が約３１０ｎｍ以下の深紫外光を発する場合について示す。
本明細書において、「ＡｌＧａＮ系半導体材料」とは、主に窒化アルミニウム（ＡｌＮ）と窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０≦ｘ≦１、０≦ｙ≦１）の組成で表すことができ、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）を含むものとする。
また「ＡｌＧａＮ系半導体材料」のうち、ＡｌＮを実質的に含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、主にＧａＮやＩｎＧａＮが含まれ、これらに微量のＡｌＮを含有する材料も含まれる。同様に、「ＡｌＧａＮ系半導体材料」のうち、ＧａＮを実質的に含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、主にＡｌＮやＩｎＡｌＮが含まれ、これらに微量のＧａＮが含有される材料も含まれる。
基板２２は、サファイア（Ａｌ２Ｏ３）基板である。基板２２は、変形例において窒化アルミニウム（ＡｌＮ）基板であってもよい。基板２２は、第１主面２２ａと、第１主面２２ａの反対側の第２主面２２ｂとを有する。第１主面２２ａは、結晶成長面となる一主面であり、例えば、サファイア基板の（０００１）面である。第２主面２２ｂは、光取出面となる一主面であり、サブミクロン程度の微小な凹凸構造（テクスチャ構造）５０が形成される。凹凸構造５０の詳細な構造については別途後述する。
基板２２の厚さｔは、１μｍ以上であり、例えば、５μｍ、１０μｍ、１００μｍ、３００μｍ、５００μｍ程度の厚さを有する。基板２２の厚さｔは、凹凸構造５０の高さｈＡの２倍以上であり、典型的には凹凸構造５０の高さｈＡの１０倍以上である。したがって、基板２２の第１主面２２ａから凹凸構造５０との境界面２２ｃまでの高さｈＢは、凹凸構造５０の高さｈＡより大きく、凹凸構造５０の高さｈＡの２倍以上である。
基板２２の第１主面２２ａ上には、第１ベース層２４および第２ベース層２６が積層される。第１ベース層２４は、ＡｌＮ系半導体材料で形成される層であり、例えば、高温成長させたＡｌＮ（ＨＴ−ＡｌＮ）層である。第２ベース層２６は、ＡｌＧａＮ系半導体材料で形成される層であり、例えば、アンドープのＡｌＧａＮ（ｕ−ＡｌＧａＮ）層である。
基板２２、第１ベース層２４および第２ベース層２６は、ｎ型クラッド層３２から上の層を形成するための下地層（テンプレート）として機能する。またこれらの層は、活性層３４が発する深紫外光を外部に取り出すための光取出層として機能し、活性層３４が発する深紫外光を透過する。第１ベース層２４および第２ベース層２６は、活性層３４からの深紫外光の透過率が高まるように、活性層３４よりもＡｌＮ比率の高いＡｌＧａＮ系またはＡｌＮ系材料で構成されることが好ましく、活性層３４より低屈折率の材料で構成されることが好ましい。また、第１ベース層２４および第２ベース層２６は、基板２２より高屈折率の材料で構成されることが好ましい。例えば、基板２２がサファイア基板（屈折率ｎ１＝１．８程度）であり、活性層３４がＡｌＧａＮ系半導体材料（屈折率ｎ３＝２．４〜２．６程度）である場合、第１ベース層２４や第２ベース層２６は、ＡｌＮ層（屈折率ｎ２＝２．１程度）や、ＡｌＮ組成比が相対的に高いＡｌＧａＮ系半導体材料（屈折率ｎ２＝２．２〜２．３程度）で構成されることが好ましい。
ｎ型クラッド層３２は、第２ベース層２６の上に設けられるｎ型半導体層である。ｎ型クラッド層３２は、ｎ型のＡｌＧａＮ系半導体材料で形成され、例えば、ｎ型の不純物としてシリコン（Ｓｉ）がドープされるＡｌＧａＮ層である。ｎ型クラッド層３２は、活性層３４が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。ｎ型クラッド層３２は、活性層３４が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように形成される。ｎ型クラッド層３２は、１００ｎｍ〜３００ｎｍ程度の厚さを有し、例えば、２００ｎｍ程度の厚さを有する。
活性層３４は、ｎ型クラッド層３２の一部領域上に形成される。活性層３４は、ＡｌＧａＮ系半導体材料で形成され、ｎ型クラッド層３２と電子ブロック層３６に挟まれてダブルヘテロ接合構造を構成する。活性層３４は、単層もしくは多層の量子井戸構造を構成してもよい。このような量子井戸構造は、例えば、アンドープのＡｌＧａＮ系半導体材料で形成されるバリア層と、アンドープのＡｌＧａＮ系半導体材料で形成される井戸層とを積層させることにより形成される。活性層３４は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３１０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
電子ブロック層３６は、活性層３４の上に形成される。電子ブロック層３６は、ｐ型のＡｌＧａＮ系半導体材料で形成される層であり、例えば、アンドープのＡｌＧａＮ層である。電子ブロック層３６は、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。電子ブロック層３６は、ＡｌＮのモル分率が８０％以上となるように形成されてもよく、実質的にＧａＮを含まないＡｌＮ系半導体材料で形成されてもよい。電子ブロック層３６は、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ系半導体材料またはＡｌＮ系半導体材料で形成されてもよい。電子ブロック層３６は、１ｎｍ〜１０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜５ｎｍ程度の厚さを有する。
ｐ型クラッド層３８は、電子ブロック層３６の上に形成される。ｐ型クラッド層３８は、ｐ型のＡｌＧａＮ系半導体材料で形成される層であり、例えば、ＭｇドープのＡｌＧａＮ層である。ｐ型クラッド層３８は、電子ブロック層３６よりもＡｌＮのモル分率が低くなるように組成比が選択される。ｐ型クラッド層３８は、３００ｎｍ〜７００ｎｍ程度の厚さを有し、例えば、４００ｎｍ〜６００ｎｍ程度の厚さを有する。
ｐ側電極４０は、ｐ型クラッド層３８の上に設けられる。ｐ側電極４０は、ｐ型クラッド層３８との間でオーミック接触が実現できる材料で形成され、例えば、ニッケル（Ｎｉ）／金（Ａｕ）の積層構造により形成される。
ｎ側電極４２は、ｎ型クラッド層３２の上に設けられる。ｎ側電極４２は、Ｔｉ／Ａｌ系電極であり、例えば、チタン（Ｔｉ）／Ａｌ／Ｔｉ／ＡｕまたはＴｉ／Ａｌ／Ｎｉ／Ａｕの積層構造により形成される。
凹凸構造５０は、光取出層である基板２２の第２主面（光取出面ともいう）２２ｂに形成される。凹凸構造５０は、第２主面２２ｂにおける反射または全反射を抑制し、第２主面２２ｂから出力される深紫外光の外部取出効率を高める。凹凸構造５０は、光取出面にアレイ状に形成される複数の錐形状部５２を有する。錐形状部５２は、基板２２と同じ材料で構成され、例えばサファイア（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）で構成される。
錐形状部５２は、側面の傾斜角が相対的に大きい第１部分５３と、側面の傾斜角が相対的に小さい第２部分５４とを有する。第１部分５３は、錐形状部５２の底部側（図１の紙面の上側）に位置し、第２部分５４は、錐形状部５２の頂部側（図１の紙面の下側）に位置する。
図１において、凹凸構造５０は、第２主面２２ｂのほぼ全面に形成される。凹凸構造５０は、第２主面２２ｂの一部領域にのみ形成されてもよく、例えば、第２主面２２ｂの内側領域Ｃ１のみに形成され、外周領域Ｃ２には形成されなくてもよい。外周領域Ｃ２の大きさは特に限られないが、例えば、１μｍ〜５０μｍ程度の範囲である。
図２は、凹凸構造５０の構成を概略的に示す断面図であり、図１の部分拡大図に相当する。図２では、図１とは上下方向を逆にしている。複数の錐形状部５２（５２ａ，５２ｂ、５２ｃ）は、所定のピッチｐで並ぶように形成される。ここで、錐形状部５２のピッチｐは、隣接する錐形状部５２（例えば、５２ｂ，５２ｃ）の頂部５６の間の距離である。錐形状部５２のピッチｐは、１００ｎｍ以上１０００ｎｍ以下となるよう形成され、例えば、２５０ｎｍ以上６００ｎｍ以下となるように形成される。
複数の錐形状部５２は、ほぼ均一な高さｈＡを有するように形成される。錐形状部５２の高さｈＡは、１５０ｎｍ以上９００ｎｍ以下であり、好ましくは２４０ｎｍ以上６００ｎｍ以下である。錐形状部５２の高さｈＡは、錐形状部５２のピッチｐの０．３倍以上１．５倍以下であり、好ましくはピッチｐの０．５倍以上１．０倍以下である。例えば、錐形状部５２のピッチｐが４００ｎｍであれば、錐形状部５２の高さｈは１２０ｎｍ以上６００ｎｍ以下であり、好ましくは２００ｎｍ以上４００ｎｍ以下である。錐形状部５２の高さｈＡは、ある程度（例えば、５％〜３０％程度）のばらつきを有してもよい。
錐形状部５２は、側面の傾斜角が第１角度θ１である第１部分５３と、側面の傾斜角が第２角度θ２である第２部分５４とを有する。第１部分５３は、錐形状部５２の底部５５を含む部分であり、第２部分５４は、錐形状部５２の頂部５６を含む部分である。ここで、第１部分５３の第１角度θ１とは、錐形状部５２の側面と、錐形状部５２の底面とみなすことのできる境界面２２ｃとのなす角度であり、錐形状部５２の底部５５における側面の傾斜角である。一方、第２部分５４の第２角度θ２とは、第１部分５３と第２部分５４の境界付近における側面の傾斜角である。
第１角度θ１と第２角度θ２を比較すると、第１角度θ１の方が第２角度θ２より大きい（つまり、θ１＞θ２）。したがって、錐形状部５２は、底部５５の近傍よりも頂部５６の近傍において側面の傾斜がなだらかとなる形状を有する。第１角度θ１は、４５度以上であり、６０度以上８５度以下であることが好ましい。第２角度θ２は、６０度以下であり、４０度以上６０度以下であることが好ましい。第１角度θ１と第２角度θ２の角度差Δθ（θ１−θ２）は、１０度以上であることが好ましく、１５度以上または２０度以上であることがより好ましい。
錐形状部５２において、第１部分５３の高さｈ１よりも第２部分５４の高さｈ２が大きい。第２部分５４の高さｈ２は、第１部分５３の高さｈ１の１．１倍以上であることが好ましく、１．５倍以上であることが好ましい。第２部分５４の高さｈ２は、例えば、第１部分５３の高さｈ１の２倍〜３倍程度である。したがって、第２部分５４の高さｈ２は、錐形状部５２の全体の高さｈＡの５０％以上を占めることが好ましく、６０％〜７５％程度を占めることが好ましい。また、第２部分５４の高さｈ２は、錐形状部５２の全体の高さｈＡの８０％以下であることが好ましく、第１部分５３がある程度の割合（２０％以上）を占めることが好ましい。
図示される錐形状部５２は、第１部分５３および第２部分５４のそれぞれの側面の傾斜角が一定であり、境界面２２ｃに直交する図２の断面視において側面が直線的に形成されている。しかしながら、第１部分５３および第２部分５４のそれぞれの側面の傾斜角は一定でなくてもよく、傾斜角が徐々に変化するような形状を有してもよい。例えば、第１部分５３の傾斜角θ１が実質的に一定であり、第２部分５４の傾斜角θ２が頂部５６に向けて徐々に小さくなる形状を有してもよい。例えば、第２部分５４の側面は、錐形状部５２の外側に向かって凸となる曲面形状を有してもよい。
図３は、凹凸構造５０の構成を模式的に示す上面図であり、図２の複数の錐形状部５２の配置を模式的に示す。図２は、図３のＡ−Ａ線断面に対応する。複数の錐形状部５２は、図示されるように三角格子状に並んで配置される。錐形状部５２は、光取出面２２ｂの
平面視において、外郭が六角形に近似した形状を有しており、六角形と円形の中間の形状を有する。ここで、「六角形と円形の中間の形状」とは、六角形とその内接円の間の領域内に輪郭線がおおむね位置するような形状であり、七角形以上の多角形（例えば、八角形、十二角形、二十四角形）や、六角形以上の多角形の角に丸みを持たせたような形状のことをいう。例えば、六角形とその内接円の間の領域の面積の１０％以上、好ましくは２０％以上が輪郭線の内側に含まれるような形状であってもよい。このような「六角形と円形の中間の形状」の場合、基準となる円形（例えば、内接円）の面積に比べて占める面積が大きくなる。このようにして、錐形状部５２の外郭を六角形に近似させて「六角形と円形の中間の形状」にすることにより、第２主面２２ｂの平面視の単位面積あたりに複数の錐形状部５２が占める面積の割合を大きくすることができる。例えば、円形状の錐形状部を六方最密充填した場合には充填率が９０％程度となるが、錐形状部５２の外郭を六角形に近似させることにより、充填率を９１％以上にできる。
錐形状部５２は、第２主面２２ｂの平面視、つまり、錐形状部５２の高さ方向に直交する断面が高さ方向に変化する形状を有してもよい。例えば、高さ方向に直交する第１部分５３の断面形状と、高さ方向に直交する第２部分５４の断面形状とが異なってもよい。第
１部分５３は、高さ方向に直交する断面形状が六角形または六角形と円形の中間の形状を有する一方、第２部分５４は、高さ方向に直交する断面形状が第１部分に比べて円形に近い形状を有してもよい。例えば、第２部分５４の高さ方向に直交する断面形状は、第１部分５３の高さ方向に直交する断面形状に比べて角部の丸みが大きく、角部の曲率が小さい（つまり、曲率半径が大きい）形状を有してもよい。なお、第１部分５３と第２部分５４の形状差を真円度により規定してもよく、例えばＪＩＳ規格（ＪＩＳ Ｂ ０６２１−１９８４）に定める最大曲率半径と最小曲率半径の差の大小により円形に相対的に近い形状であるか否かが判別されてもよい。この場合、第２部分５４は、第１部分５３よりも真円度の小さい形状であってもよい。
複数の錐形状部５２は、隣接する錐形状部５２（例えば、５２ａ，５２ｂ）の隙間が小さいことが好ましく、錐形状部５２の幅ないし直径φと、隣接する錐形状部５２のピッチｐが同程度であることが好ましい。錐形状部５２の直径φは、ピッチｐの０．８５倍以上となるように形成され、ピッチｐの０．９倍以上となるように形成されることが好ましい。錐形状部５２の直径φをピッチｐの０．８５倍以上とすることにより、第２主面２２ｂの平面視の単位面積あたりに占める複数の錐形状部５２の充填率を６５％以上にできる。
つづいて、半導体発光素子１０の製造方法について述べる。
図４は、半導体発光素子１０の製造方法を示すフローチャートである。まず、光取出層を備える発光素子を準備し（Ｓ１０）、光取出層上にアレイ状パターンの樹脂マスクを形成する（Ｓ１２）。つづいて、マスクの上からマスクと光取出層をドライエッチングし、マスク全体が除去されるまでエッチングする第１ドライエッチング工程を実行する（Ｓ１４）。つづいて、第１ドライエッチング工程にてマスクが除去されてから光取出層をさらにドライエッチングする第２ドライエッチング工程を実行する（Ｓ１６）。本実施の形態では、マスクが除去されるまでの第１ドライエッチング工程と、マスクが除去されてからさらにオーバエッチングする第２ドライエッチング工程とを実行する。
発光素子を準備する工程では、凹凸構造５０が形成されていない基板２２を用意し、基板２２の第１主面２２ａ上に第１ベース層２４、第２ベース層２６、ｎ型クラッド層３２、活性層３４、電子ブロック層３６、ｐ型クラッド層３８を順に積層させる。ＡｌＧａＮ系またはＧａＮ系半導体材料で形成される第２ベース層２６、ｎ型クラッド層３２、活性層３４、電子ブロック層３６およびｐ型クラッド層３８は、有機金属化学気相成長（ＭＯＶＰＥ）法や、分子線エピタキシ（ＭＢＥ）法などの周知のエピタキシャル成長法を用いて形成できる。
次に、ｎ型クラッド層３２の上に積層される活性層３４、電子ブロック層３６、ｐ型クラッド層３８の一部を除去し、ｎ型クラッド層３２の一部領域を露出させる。例えば、ｐ型クラッド層３８の一部領域を避けてマスクを形成し、反応性イオンエッチングやプラズマ等を用いたドライエッチングを行うことにより、活性層３４、電子ブロック層３６、ｐ型クラッド層３８の一部を除去し、ｎ型クラッド層３２の一部領域を露出させることができる。
次に、露出したｎ型クラッド層３２の一部領域上にｎ側電極４２が形成され、ｐ型クラッド層３８の上にｐ側電極４０が形成される。ｐ側電極４０およびｎ側電極４２を構成する各金属層は、例えば、電子ビーム蒸着法やスパッタリング法などの周知の方法により形成することができる。
次に、基板２２の第２主面２２ｂに凹凸構造５０が形成される。図５〜図９は、凹凸構造５０の製造工程を模式的に示す図であり、凹凸構造５０が未形成の光取出層６０の被処理面６０ｃに対する処理工程を示す。光取出層６０は、光取出面が形成されるべき層であり、図１に示す半導体発光素子１０の基板２２に対応する層である。
図５は、光取出層６０の上にマスク６２を形成する工程を示す。光取出層６０の被処理面６０ｃは、例えばサファイア基板の（０００１）面（ｃ面）である。マスク６２は、凹凸構造５０の錐形状部５２に対応したアレイ状のパターンを有し、アレイ状に配置される複数の柱状部６４を有する。複数の柱状部６４は、三角格子状に配置され、それぞれが角柱または円柱形状を有する。柱状部６４にはわずかなテーパ角が設けられてもよく、角錐台または円錐台形状であってもよい。マスク６２は、例えば、ナノインプリント技術を用いてレジスト樹脂により形成される。なお、マスク６２を形成する方法は特に限定されず、露光や電子ビーム描画などによるリソグラフィ技術を用いて形成されてもよい。
マスク６２は、隣接する柱状部６４のピッチｐＣが錐形状部５２のピッチｐと同じとなるように形成される。柱状部６４の高さｈＣは、第１ドライエッチング工程にて形成される錐形状部６６の高さｈ０（図７参照、詳細は後述）と、光取出層６０およびマスク６２のエッチングレート比とに基づいて決められる。光取出層６０のエッチングレートをｅ、マスク６２のエッチングレートをｅＣとすると、柱状部６４の高さはｈＣ≒ｈ０・ｅＣ／ｅの式から求めることができる。なお、柱状部６４の高さｈＣは、上記式で算出される値よりも少しだけ大きくてもよく、ｈ０・ｅＣ／ｅの値より５％〜１５％程度大きくてもよい。柱状部６４の直径φＣは、柱状部６４のピッチｐＣよりも小さく、例えば、ピッチｐＣの８０％〜９５％程度である。柱状部６４の直径φＣは、最終的に形成される錐形状部５２の直径φより小さくてもよい。
つづいて、マスク６２の上からドライエッチング処理が実行される。光取出層６０およびマスク６２のドライエッチング方法として、反応性イオンエッチング（ＲＩＥ；Reactive Ion Etching）を用いることができ、より具体的には、誘導結合型プラズマ（ＩＣＰ；Inductive Coupling Plasma）によるプラズマエッチングを用いることができる。プラズマエッチングに用いるガス種は特に限定されないが、エッチングガスとして塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）などの塩素系ガスを用いることが好ましい。これらのエッチングガスを用いることにより、光取出層６０を構成するサファイアまたは窒化アルミニウム、および、マスク６２を構成するレジスト樹脂を好適にエッチングできる。
図６は、ドライエッチングされる光取出層６０およびマスク６２を模式的に示し、上述の第１ドライエッチング工程の中途の状態を示す。第１ドライエッチング工程では、柱状部６４が上方および側方から等方的にエッチングされ、エッチング工程が進むにつれて柱状部６４の高さｈＣおよび直径φＣが小さくなっていく。一方、マスク６２の下に位置する光取出層６０は、マスク６２に覆われていない箇所がエッチングされていく。柱状部６４の被覆領域は時間経過とともに柱状部６４の中心に向かって縮小していくため、光取出層６０がエッチングされる領域は時間経過とともに増大していく。その結果、柱状部６４の中心からの距離に応じて光取出層６０の深さ方向のエッチング量が異なり、マスク６２の下方には傾斜面６７を有する円錐台または角錐台に近似した錐形状部６６が形成される。錐形状部６６は、マスク６２のアレイ状パターンに対応する位置に形成され、複数の柱状部６４のそれぞれに対応する位置に形成される。
図７は、ドライエッチングされる光取出層６０およびマスク６２を模式的に示し、第１ドライエッチング工程の終了直前の状態を示す。図６に示す状態からさらにドライエッチング工程を進めると、柱状部６４はさらに小さくなり、最終的には光取出層６０の上からマスク６２の全体が除去される。光取出層６０は、錐形状部６６の頂部６８の幅（直径）がより小さくなるようエッチングされる。その結果、頂部６８が尖った円錐または角錐に近似した形状の錐形状部６６が形成される。
第１ドライエッチング工程により形成される錐形状部６６の高さｈ０は、第１ドライエッチング工程により光取出層６０がエッチングされる深さ方向のエッチング量（第１エッチング量ともいう）に相当し、ｈ０＝ｈＣ・ｅ／ｅＣの式で表すことができる。ここで、ｈＣはマスク６２の初期の高さであり、ｅは光取出層６０のエッチングレートであり、ｅＣはマスク６２のエッチングレートである。
第１ドライエッチング工程後の錐形状部６６は、ピッチｐ０に対する高さｈ０の割合であるアスペクト比ｈ０／ｐ０が１以上となるように形成されることが好ましく、１．１以上となるように形成されることが好ましい。例えば、錐形状部６６のピッチｐ０が４００ｎｍであれば、錐形状部６６の高さｈ０は４４０ｎｍ以上であることが好ましい。第１ドライエッチング工程後の錐形状部６６のアスペクト比を１以上とすることにより、第２ドライエッチング工程後に形成される錐形状部５２のアスペクト比ｈ／ｐを適切な値（例えば、０．３以上１．０以下）にできる。
第１ドライエッチング工程後の錐形状部６６は、上述の図２に示す錐形状部５２と異なり、傾斜面６７が一定の傾斜角θ０を有するように形成される。つまり、第１ドライエッチング工程後の錐形状部６６は、傾斜角が段階的に変化するような第１部分および第２部分を有していない。第１ドライエッチング工程後の錐形状部６６の傾斜面６７の傾斜角θ０は、上述のアスペクト比にもよるが、例えば、５０度以上であり、６０度以上である。傾斜面６７の傾斜角θ０は、典型的には、上述の第１角度θ１よりも小さく、第２角度θ２よりも大きい（つまり、θ１＞θ０＞θ２）。
図８は、図７に示す複数の錐形状部６６（例えば、６６ａ，６６ｂ，６６ｃ）の構造を模式的に示す上面図であり、マスク６２として円柱状の柱状部６４を用いた場合の例を示す。図７は、図８のＢ−Ｂ線断面に対応する。図示されるように、被処理面６０ｃの平面視において、第１ドライエッチング工程後の錐形状部６６の外郭は柱状部６４の形状に対応した円形状である。複数の錐形状部６６の間には隙間ｄ０（＝ｐ０−φ０）が存在し、隙間ｄ０の大きさは、例えば、ピッチｐ０の５％〜２０％程度である。第１ドライエッチング工程において、隙間ｄ０が設けられるようにすることで、形成される錐形状部６６のアスペクト比を大きく（典型的には１．１以上に）できる。
本実施の形態では、第１ドライエッチング工程にてマスク６２全体が除去された後、光取出層６０をさらにドライエッチングする第２ドライエッチング工程が実行される。第２ドライエッチング工程は、第１ドライエッチング工程とエッチング条件が実質的に同じエッチング工程であり、第１ドライエッチング工程と連続して実行される。つまり、エッチング処理室に発光素子を入れたままの状態で第１ドライエッチング工程につづいて第２ドライエッチング工程が実行される。変形例においては、第２ドライエッチング工程が第１ドライエッチング工程と分離して実行されてもよく、第１ドライエッチング工程と第２ドライエッチング工程の間に何らかの追加処理が実行されてもよい。また、第１ドライエッチング工程と第２ドライエッチング工程の処理条件を異ならせてもよい。例えば、エッチングガス、エッチングレートなどの処理条件を異ならせてもよい。
図９は、第２ドライエッチング工程後に形成される複数の錐形状部５２の構造を模式的に示す断面図である。図７に示す円錐状の錐形状部６６に対してドライエッチング処理をさらに加えることにより、傾斜角の異なる第１部分５３および第２部分５４を有する錐形状部５２が形成される。第２ドライエッチング工程は、マスク６２が存在しない状態で実行される、いわゆるマスクレスでのフリーランニングのドライエッチング処理である。
第２ドライエッチング工程の開始時は、錐形状部６６の頂部６８が尖っているため、プラズマエッチング中に印加される電界が頂部６８に集中しやすく、頂部６８の近傍におけるエッチングレートが相対的に高くなる。その結果、頂部６８の付近がより多くエッチングされ、相対的に小さい傾斜角θ２の第２部分５４が頂部５６側に形成されると考えられる。
第２ドライエッチング工程では、ドライエッチングにより生じる反応生成物がランダムに光取出層６０の表面に付着（再付着）しうる。図７に示す錐形状部６６の底部６９付近は、頂部６８付近と比べて相対的にエッチングレートが低いため、ドライエッチングにより生じる反応生成物が付着しやすいと考えられる。その結果、錐形状部６６の底部６９付近に反応生成物がより多く付着し、図７に示す錐形状部６６の直径φ０に比べて、第２ドライエッチング後の錐形状部５２の直径φが大きくなり、隣接する錐形状部６６の隙間ｄ０も縮小すると考えられる。このようにして、第２部分５４に比べて相対的に大きい傾斜角θ１の第１部分５３が形成される。また、被処理面６０ｃの平面視において、外郭が円形よりも六角形に近い錐形状部５２が形成され、単位面積あたりに占める複数の錐形状部５２の面積割合が図７に示す錐形状部６６に比べて大きくなる。
第２ドライエッチング工程後に形成される錐形状部５２の形状は、第２ドライエッチング工程前の錐形状部６６の形状と、第２ドライエッチング工程のエッチング量ｈＤとを調整することにより好適に制御できる。具体的には、第２ドライエッチング工程前の錐形状部６６のアスペクト比ｈ０／ｐ０をある一定値以上とすることで、第２ドライエッチング工程後の錐形状部５２のアスペクト比ｈ／ｐを好適な値にすることができる。また、第２ドライエッチング工程でのエッチング量ｈＤを一定範囲とすることにより、第１部分５３の高さｈ１よりも第２部分５４の高さｈ２が大きい錐形状部５２を形成できる。
図１０（ａ）−（ｅ）は、実施例に係る凹凸構造５０を示す電子顕微鏡画像である。図１０（ａ）は、第１ドライエッチング工程後の錐形状部６６に対応する凹凸構造であり、錐形状部の側面の傾斜角が一定となっている。図１０（ｂ）−（ｅ）は、第２ドライエッチング工程後の錐形状部５２に対応する凹凸構造であり、錐形状部の側面の傾斜角が高さ方向の位置に応じて変化している。分かりやすさのため、図１０（ｂ）−（ｅ）では、錐形状部５２の第１部分５３および第２部分５４に相当する部分を破線で示している。
図１０（ａ）の第１実施例は、ピッチｐが約４６０ｎｍ、直径φが約４１０ｎｍ、高さｈが約６００ｎｍ、斜面の傾斜角θが約７５度である。アスペクト比ｈ／ｐは、約１．３であり、単位面積あたりに複数の錐形状部が占める面積割合は、約７２％である。第１実施例では、凹凸構造が設けられない発光素子に比べて、約１０％の光出力向上が見られた。
図１０（ｂ）の第２実施例は、ピッチｐが約４６０ｎｍ、直径φが約３８０ｎｍ、高さｈが約５５０ｎｍであり、アスペクト比ｈ／ｐが約１．２であり、単位面積あたりに複数の錐形状部が占める面積割合は、約６１％である。第１部分の高さｈ１は、約３４０ｎｍであり、第１部分の傾斜角θ１は、約８０度である。第２部分の高さｈ２は、約２１０ｎｍであり、第２部分の傾斜角θ２は、約６２度である。第２部分の高さの割合ｈ２／ｈＡは、約３９％であり、第１角度θ１と第２角度θ２の角度差Δθは、約１８度である。第２実施例では、凹凸構造が設けられない発光素子に比べて、約２５％の光出力向上が見られた。
図１０（ｃ）の第３実施例は、ピッチｐが約４６０ｎｍ、直径φが約４２０ｎｍ、高さｈが約４２０ｎｍであり、アスペクト比ｈ／ｐが約１．０であり、単位面積あたりに複数の錐形状部が占める面積割合は、約６８％である。第１部分の高さｈ１は、約１６０ｎｍであり、第１部分の傾斜角θ１は、約８２度である。第２部分の高さｈ２は、約２６０ｎｍであり、第２部分の傾斜角θ２は、約５５度である。第２部分の高さの割合ｈ２／ｈＡは、約６２％であり、第１角度θ１と第２角度θ２の角度差Δθは、約２７度である。第３実施例では、凹凸構造が設けられない発光素子に比べて、約３４％の光出力向上が見られた。
図１０（ｄ）の第４実施例は、ピッチｐが約４６０ｎｍ、直径φが約４６０ｎｍ、高さｈが約３５０ｎｍであり、アスペクト比ｈ／ｐが約０．７６であり、単位面積あたりに複数の錐形状部が占める面積割合は、約９１％である。第１部分の高さｈ１は、約１２０ｎｍであり、第１部分の傾斜角θ１は、約８５度である。第２部分の高さｈ２は、約２３０ｎｍであり、第２部分の傾斜角θ２は、約４７度である。第２部分の高さの割合ｈ２／ｈＡは、約６６％であり、第１角度θ１と第２角度θ２の角度差Δθは、約３８度である。第４実施例では、凹凸構造が設けられない発光素子に比べて、約３４％の光出力向上が見られた。
図１０（ｅ）の第５実施例は、ピッチｐが約３１０ｎｍ、直径φが約３１０ｎｍ、高さｈが約１８０ｎｍであり、アスペクト比ｈ／ｐが約０．５８である。単位面積あたりに複数の錐形状部が占める面積割合は、約９２％である。第１部分の高さｈ１は、約５５ｎｍであり、第１部分の傾斜角θ１は、約６５度である。第２部分の高さｈ２は、約１２５ｎｍであり、第２部分の傾斜角θ２は、約４３度である。したがって、第２部分の高さの割合ｈ２／ｈＡは、約７０％であり、第１角度θ１と第２角度θ２の角度差Δθは、約２２度である。第５実施例では、凹凸構造が設けられない発光素子に比べて、約３０％の光出力向上が見られた。
図１１は、実施例に係る凹凸構造５０の第２部分５４の高さｈ２の割合と光出力の関係を示すグラフである。図示されるように、第２部分５４の高さ割合を大きくすることにより光出力の向上が見られ、第２部分５４の高さ割合を５０％以上とする、つまり、第１部分５３の高さｈ１よりも第２部分５４の高さｈ２を大きくすることにより、光出力を好適に向上できることが分かる。また、第２部分５４の高さ割合が６６％を超える、つまり、第２部分５４の高さｈ２が第１部分５３の高さｈ１の２倍を大きく超えると、光出力の向上率が低下する傾向にあることが分かる。したがって、第２部分５４の高さｈ２は、第１部分５３の高さｈ１の２倍前後であることが好ましく、第１部分５３の高さｈ１の１．１倍以上３倍以下程度とすることが好ましいと言える。
図１２は、実施例に係る凹凸構造５０の第１角度θ１と第２角度θ２の差Δθと光出力の関係を示すグラフである。図示されるように、第１角度θ１と第２角度θ２の差Δθを大きくすることにより光出力の向上が見られ、角度差Δθを２０度以上にすることにより、光出力を好適に向上させることができることが分かる。
図１３は、実施例に係る凹凸構造５０の面積割合と光出力の関係を示すグラフである。グラフ中には、凹凸構造５０のアスペクト比ｈ／ｐの値も示される。グラフより、凹凸構造５０のアスペクト比ｈ／ｐを高くすることを優先するのではなく、アスペクト比ｈ／ｐを１．０以下にしつつ錐形状部５２が占める面積割合を大きくした方が光出力を好適に向上できることが分かる。例えば、凹凸構造５０のアスペクト比ｈ／ｐを１．２にして面積割合を６０％程度とする場合よりも、凹凸構造５０のアスペクト比ｈ／ｐを１．０にして面積割合を６８％程度とする場合の方が高い光出力を得られる。したがって、アスペクト比をある程度（例えば、０．３以上１．０以下に）犠牲にする場合であっても、面積割合を６５％以上とすることにより、光出力を好適に向上させることができる。また、錐形状部５２の外郭形状を円形よりも六角形に近い形状とすることで、面積割合を９１％以上とすることができ、アスペクト比ｈ／ｐが０．８以下であっても、光出力を好適に向上させることができる。
本実施の形態によれば、側面の傾斜角が大きい第１部分５３の高さｈ１よりも側面の傾斜角が小さい第２部分５４の高さｈ２を大きくすることにより、凹凸構造５０の光出力を向上できる。このような作用効果は、本発明者らが予期していた内容とは正反対の結果であることに留意すべきである。本発明者らは、第１部分５３および第２部分５４の高さｈ１，ｈ２と、凹凸構造５０の光出力との相関を数値計算（シミュレーション）によっても求めたが、上述の実施の形態とは逆の結果が得られた。つまり、数値計算によれば、第２部分５４の高さｈ２より第１部分５３の高さｈ１を大きくすることで、光出力の増大が見られた。数値計算による凹凸構造５０の光出力値と実際に製造した凹凸構造５０の光出力値とが相違する理由は定かではないが、凹凸構造５０の内部での多重反射や多重散乱の影響、製造した凹凸構造５０の個々の錐形状部５２の形状や大きさのばらつきの影響などが考えられる。
凹凸構造５０の個々の錐形状部５２の形状や大きさのばらつきは、光取出層６０に形成するマスク６２（柱状部６４）の形状ばらつきに起因すると考えられる。上述の錐形状部５２の形状は、マスク６２の柱状部６４が除去された後の第２ドライエッチング工程におけるエッチング量の影響を大きく受ける。そのため、マスク６２の形状にばらつきがあれば、第２ドライエッチング工程の開始タイミングのずれが面内で生じ、そのずれに起因して錐形状部５２の形状に差が生じうる。例えば、一般的な成膜装置を用いてマスク６２を形成する場合、面内で±５％程度の膜厚のばらつきが生じることから、最大で１０％程度の膜厚のばらつきがマスク６２に生じる。また、マスク６２と光取出層６０のドライエッチングの選択比は３〜５倍程度あるため、マスク６２の膜厚の３０％〜５０％程度のばらつきが錐形状部５２に生じる。さらに、ドライエッチング工程でのエッチング量のばらつきが面内で±５％程度生じる。その結果、一例として、マスク６２の初期膜厚ｈＣを１５０ｎｍとし、第１ドライエッチング工程後に高さｈ０が６００ｎｍの錐形状部６６が形成されるとした場合、マスク６２に起因するばらつき（最大で約７５ｎｍ）と、ドライエッチング工程でのばらつき（最大で約６０ｎｍ）とを合計した約１３５ｎｍのばらつきが錐形状部５２の高さｈＡに対して生じうる。
上述の錐形状部５２の高さのばらつき量は、最終的に形成される錐形状部５２の高さｈＡの１０〜５０％程度に相当し、光取出面の面内においてランダムに発生しうる。本実施の形態では、錐形状部５２の形状を均一化することによる得られる回折効果等を積極的に利用していないため、錐形状部５２の形状ばらつきによる取出効率の低下は考えにくい。むしろ、複数の錐形状部５２の形状にばらつきが生じることにより、個々の錐形状部５２にて取出可能となる光の向きをばらつかせ、凹凸構造５０の全体として様々な方向の光を取出可能とする効果が期待できる。このようにして本実施の形態によれば、数値計算に基づく結果からは容易に想起することのできない顕著な作用効果を実現できる。
本実施の形態によれば、第１ドライエッチング工程により高アスペクト比の錐形状部６６を形成し、その後に第２ドライエッチング工程を施すことで最終的な錐形状部５２が占める面積割合が高まるようにしている。そのため、本実施の形態では、錐形状部５２のアスペクト比と面積割合とがトレードオフの関係にあると言える。従来、凹凸構造による光出力の向上には高アスペクト比の凹凸形状が望ましいとされており、できる限り凹凸構造のアスペクト比を高めることが重要とされてきた。しかしながら、本発明者らの知見によれば、アスペクト比をある程度（例えば、０．３以上１．０以下に）犠牲にしたとしても、凹凸形状が占める面積割合を６５％以上に高めることで、光出力の向上を実現できることが分かった。さらに、錐形状部５２の第１部分５３を六角形に近い外郭形状とすることにより、凹凸形状が占める面積割合を９１％以上とし、光出力のさらなる向上を実現することができた。したがって、本実施の形態によれば、光取出面からの光出力を向上させ、より外部出力効率の高い半導体発光素子１０を提供できる。
本実施の形態によれば、第１部分５３と第２部分５４を有する錐形状部５２を１種類のマスクのみを用いて形成できるため、製造工程を簡略化し、製造コストを下げることができる。従来では、傾斜が段階的に異なるような凹凸形状を形成しようとする場合、形成しようとする凹凸形状に合わせて複数種類のマスクを適用する必要があり、使用するマスクの種類数に対応する工程数が必要であった。一方、本実施の形態によれば、１種類のマスクのみを用いればよく、第１ドライエッチング工程と第２ドライエッチング工程を連続的に実行すればよいため、製造工程数が少なくて済む。したがって、本実施の形態によれば、製造コストの増加を抑えながら、半導体発光素子１０の光取出効率を高めることができる。
以上、本発明を実施例にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
上述の実施の形態では、基板２２の第２主面２２ｂに凹凸構造５０を形成する場合を示した。変形例においては、基板２２の第２主面２２ｂ上に形成される別の層上に凹凸構造５０が形成されてもよい。例えば、第２主面２２ｂ上に第３ベース層が形成され、第３ベース層上に凹凸構造５０が形成されてもよい。第３ベース層は、活性層３４が発する深紫外光の波長に対して、活性層３４より屈折率が低く、基板２２より屈折率が高い材料で構成されることが好ましい。基板２２がサファイア（屈折率ｎ１＝１．８程度）であり、活性層３４がＡｌＧａＮ系半導体材料（屈折率ｎ３＝２．４〜２．６程度）である場合、第３ベース層は、ＡｌＮ（屈折率ｎ４＝２．１程度）や、ＡｌＮ組成比の相対的に高いＡｌＧａＮ系半導体材料（屈折率ｎ４＝２．２〜２．３程度）で構成されることが好ましい。第３ベース層は、窒化シリコン（ＳｉＮｘ、屈折率ｎ４＝１．９〜２．１程度）、酸窒化シリコン（ＳｉＯＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）であってもよい。第３ベース層は、活性層３４が発する深紫外光の透過率が高いと好ましく、内部透過率が９０％以上となるよう構成されることが好ましい。
上述の実施の形態では、１種類のマスクを用いて第１部分５３および第２部分５４を有する錐形状部５２を形成する方法を示したが、錐形状部５２の製造方法は、上述の方法に限られず、異なる方法が用いられてもよい。例えば、２種類以上のマスクを組み合わせることにより、第１部分５３および第２部分５４を有する錐形状部５２が形成されてもよい。また、複数のドライエッチング工程に対して異なる種類のマスクが適用されてもよく、例えば、第１種類のマスクを用いた第１エッチング工程後に、第２種類のマスクを適用して第２エッチング工程が実行されてもよい。
上述の実施の形態および変形例では、発光構造体３０を形成した後に光取出層に凹凸構造５０を形成する場合を示した。さらなる変形例においては、光取出層に凹凸構造５０を形成した後に発光構造体３０を形成してもよい。例えば、凹凸構造５０があらかじめ形成された基板２２を用意し、その基板上に発光構造体３０を形成してもよい。
上述の実施の形態および変形例では、深紫外光を出力する半導体発光素子１０に対して凹凸構造５０を形成する場合を示した。さらなる変形例においては、深紫外光以外の光を出力する半導体発光素子に対して上述の凹凸構造５０を適用してもよい。例えば、３６０ｎｍ〜４００ｎｍの紫外光を出力する発光素子、４００ｎｍ〜４５０ｎｍの青色光を出力する発光素子に凹凸構造５０を適用してもよい。また、凹凸構造５０は、緑色、黄色、赤色などの可視光を出力する発光素子に適用されてもよいし、赤外光を出力する発光素子に適用されてもよい。
本実施の形態の一態様は以下の通りである。
１．光取出面を有する光取出層を備える半導体発光素子であって、前記光取出面にアレイ状に形成される複数の錐形状部を備え、
前記光取出面の平面視において、前記光取出面の単位面積あたりに前記複数の錐形状部が占める面積の割合が６５％以上９５％以下であり、
隣接する錐形状部の頂点間の距離ｐに対する前記錐形状部の高さｈの割合であるアスペクト比ｈ／ｐが０．３以上１．０以下であることを特徴とする半導体発光素子。
２．前記光取出面の平面視において、前記錐形状部の底部が六角形または六角形と円形の中間の形状であり、前記光取出面の単位面積あたりに前記複数の錐形状部が占める面積の割合が９１％以上９５％以下であってよい。
３．前記錐形状部の高さ方向に直交する断面視において、前記錐形状部の底部付近が六角形または六角形と円形の中間の形状であり、前記錐形状部の頂部付近が前記底部付近より円形に近い形状であってよい。
４．前記錐形状部は、側面の傾斜角が第１角度である第１部分と、側面の傾斜角が前記第１角度より小さい第２角度である第２部分とを有し、
前記第２部分は、前記第１部分より前記錐形状部の頂部に近く、前記第１部分より高さが大きくてよい。
５．前記第２部分の高さは、前記第１部分の高さの１．１倍以上３倍以下であってよい。
６．前記第１角度は、６０度以上８５度以下であり、前記第２角度は、４０度以上６０度以下であることを特徴とする請求項４または５に記載の半導体発光素子。
７．前記半導体発光素子は、サファイア（Ａｌ２Ｏ３）層および窒化アルミニウム（ＡｌＮ）層の少なくとも一方を含むベース構造体と、前記ベース構造体の上に形成され、波長２００ｎｍ以上４００ｎｍ以下の紫外光を発する窒化アルミニウムガリウム（ＡｌＧａＮ）系または窒化ガリウム（ＧａＮ）系半導体層を含む発光構造体と、を備え、
前記光取出層は、前記ベース構造体のサファイア層、ＡｌＮ層または酸化シリコン（ＳｉＯｘ）層、窒化ケイ素層（ＳｉＮｘ）もしくは酸化アルミニウム層（Ａｌ２Ｏ３）であってよい。
８．光取出面を有する光取出層を備える半導体発光素子の製造方法であって、
前記光取出層上にアレイ状のパターンを有するマスクを形成する工程と、
前記マスクの上から前記マスクおよび前記光取出層をエッチングする工程と、を備え、
前記エッチングする工程は、前記マスクの全体が除去されるまでドライエッチングする第１ドライエッチング工程と、前記マスクが除去されてから前記光取出層をさらにドライエッチングする第２ドライエッチング工程とを含み、
前記第１ドライエッチング工程にて、前記光取出面に複数の錐形状部がアレイ状に形成され、隣接する錐形状部の頂点間の距離ｐに対する前記錐形状部の高さｈの割合であるアスペクト比ｈ／ｐが１．１以上となり、
前記第２ドライエッチング工程にて、前記複数の錐形状部がさらにエッチングされ、前記錐形状部のアスペクト比ｈ／ｐが０．３以上１．０以下となってよい。
９．光取出面を有する光取出層を備える半導体発光素子であって、前記光取出面にアレイ状に形成される複数の錐形状部を備え、
前記錐形状部は、側面の傾斜角が第１角度である第１部分と、側面の傾斜角が前記第１角度より小さい第２角度である第２部分とを有し、
前記第２部分は、前記第１部分より前記錐形状部の頂部に近く、前記第１部分より高さが大きいことを特徴とする半導体発光素子。
１０．前記第２部分の高さは、前記錐形状部の高さの５０％以上８０％以下であってよい。
１１．前記第１角度は、６０度以上８５度以下であり、前記第２角度は、４０度以上６０度以下であってよい。
１２．前記第１角度と前記第２角度の差は、２０度以上であってよい。
１３．前記光取出面の平面視において、前記光取出面の単位面積あたりに前記複数の錐形状部が占める面積の割合が６５％以上９５％以下であってよい。
１４．前記錐形状部の高さ方向に直交する断面視において、前記第１部分が六角形または六角形と円形の中間の形状であり、前記第２部分が前記第１部分より円形に近い形状であってよい。
１５．光取出面を有する光取出層を備える半導体発光素子の製造方法であって、
前記光取出層上にアレイ状のパターンを有するマスクを形成する工程と、
前記マスクの上から前記マスクおよび前記光取出層をエッチングする工程と、を備え、
前記エッチングする工程は、前記マスクの全体が除去されるまでドライエッチングする第１ドライエッチング工程と、前記マスクが除去されてから前記光取出層をさらにドライエッチングする第２ドライエッチング工程とを含み、
前記第１ドライエッチング工程にて、前記光取出面に複数の錐形状部がアレイ状に形成され、
前記第２ドライエッチング工程にて、前記複数の錐形状部がさらにエッチングされ、側面の傾斜角が第１角度である第１部分と、側面の傾斜角が前記第１角度より小さい第２角度である第２部分とを有する錐形状部が形成されることを特徴とする半導体発光素子の製造方法。
１０…半導体発光素子、２０…ベース構造体、２２…基板、２２ａ…第１主面、２２ｂ…第２主面、２８ｂ…光取出面、３０…発光構造体、５０…凹凸構造、５２…錐形状部、５３…第１部分、５４…第２部分、５５…底部、５６…頂部、６０…光取出層、６２…マスク。

Claims (8)

  1. 光取出面を有する光取出層を備える半導体発光素子であって、前記光取出面にアレイ状に形成される複数の錐形状部を備え、
    前記錐形状部は、側面の傾斜角が第１角度である第１部分と、側面の傾斜角が前記第１角度より小さい第２角度である第２部分とを有し、
    前記第２部分は、前記第１部分より前記錐形状部の頂部に近く、前記第１部分より高さが大きいことを特徴とする半導体発光素子。
  2. 前記第２部分の高さは、前記錐形状部の高さの５０％以上８０％以下であることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記第１角度は、６０度以上８５度以下であり、前記第２角度は、４０度以上６０度以下であることを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記第１角度と前記第２角度の差は、２０度以上であることを特徴とする請求項１または３のいずれか一項に記載の半導体発光素子。
  5. 前記光取出面の平面視において、前記光取出面の単位面積あたりに前記複数の錐形状部が占める面積の割合が６５％以上９５％以下であることを特徴とする請求項１または２に記載の半導体発光素子。
  6. 前記錐形状部の高さ方向に直交する断面視において、前記第１部分が六角形または六角形と円形の中間の形状であり、前記第２部分が前記第１部分より円形に近い形状であることを特徴とする請求項１から５のいずれか一項に記載の半導体発光素子。
  7. 前記半導体発光素子は、サファイア（Ａｌ２Ｏ３）層および窒化アルミニウム（ＡｌＮ）層の少なくとも一方を含むベース構造体と、前記ベース構造体の上に形成され、波長２００ｎｍ以上４００ｎｍ以下の紫外光を発する窒化アルミニウムガリウム（ＡｌＧａＮ）系または窒化ガリウム（ＧａＮ）系半導体層を含む発光構造体と、を備え、
    前記光取出層は、前記ベース構造体のサファイア層、ＡｌＮ層または酸化シリコン（ＳｉＯｘ）層、窒化ケイ素層（ＳｉＮｘ）もしくは酸化アルミニウム層（Ａｌ２Ｏ３）であることを特徴とする請求項１から６のいずれか一項に記載の半導体発光素子。
  8. 光取出面を有する光取出層を備える半導体発光素子の製造方法であって、
    前記光取出層上にアレイ状のパターンを有するマスクを形成する工程と、
    前記マスクの上から前記マスクおよび前記光取出層をエッチングする工程と、を備え、
    前記エッチングする工程は、前記マスクの全体が除去されるまでドライエッチングする第１ドライエッチング工程と、前記マスクが除去されてから前記光取出層をさらにドライエッチングする第２ドライエッチング工程とを含み、
    前記第１ドライエッチング工程にて、前記光取出面に複数の錐形状部がアレイ状に形成され、
    前記第２ドライエッチング工程にて、前記複数の錐形状部がさらにエッチングされ、側面の傾斜角が第１角度である第１部分と、側面の傾斜角が前記第１角度より小さい第２角度である第２部分とを有する錐形状部が形成されることを特徴とする半導体発光素子の製造方法。
JP2017124547A 2017-06-26 2017-06-26 半導体発光素子および半導体発光素子の製造方法 Active JP6719424B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017124547A JP6719424B2 (ja) 2017-06-26 2017-06-26 半導体発光素子および半導体発光素子の製造方法
EP18822830.8A EP3648182A4 (en) 2017-06-26 2018-06-14 LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING A LIGHT-EMITTING SEMICONDUCTOR ELEMENT
PCT/JP2018/022684 WO2019003932A1 (ja) 2017-06-26 2018-06-14 半導体発光素子および半導体発光素子の製造方法
US16/727,465 US11222995B2 (en) 2017-06-26 2019-12-26 Semiconductor light emitting device and method of manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017124547A JP6719424B2 (ja) 2017-06-26 2017-06-26 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2019009318A true JP2019009318A (ja) 2019-01-17
JP6719424B2 JP6719424B2 (ja) 2020-07-08

Family

ID=64740584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017124547A Active JP6719424B2 (ja) 2017-06-26 2017-06-26 半導体発光素子および半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US11222995B2 (ja)
EP (1) EP3648182A4 (ja)
JP (1) JP6719424B2 (ja)
WO (1) WO2019003932A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022002264A (ja) * 2020-06-22 2022-01-06 日機装株式会社 半導体発光素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7169513B2 (ja) * 2019-12-23 2022-11-11 日亜化学工業株式会社 発光素子の製造方法
WO2024129716A1 (en) * 2022-12-15 2024-06-20 Lumileds Llc Microleds with nanopatterned surface

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700993B1 (ko) * 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
DE10111501B4 (de) * 2001-03-09 2019-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
US7524686B2 (en) * 2005-01-11 2009-04-28 Semileds Corporation Method of making light emitting diodes (LEDs) with improved light extraction by roughening
JP2006222288A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 白色ｌｅｄ及びその製造方法
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
JP5282503B2 (ja) * 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8981397B2 (en) * 2010-02-12 2015-03-17 Tsmc Solid State Lighting Ltd. Light-emitting devices on textured substrates
JP4928652B2 (ja) * 2010-08-06 2012-05-09 パナソニック株式会社 半導体発光素子
CN103003963A (zh) * 2010-08-06 2013-03-27 松下电器产业株式会社 半导体发光元件
TWI532214B (zh) * 2010-10-12 2016-05-01 Ｌｇ伊諾特股份有限公司 發光元件及其封裝
JP5594530B2 (ja) 2010-10-21 2014-09-24 創光科学株式会社 窒化物半導体紫外線発光素子
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
TWI464910B (zh) * 2011-05-23 2014-12-11 Lextar Electronics Corp 半導體發光結構
TWI466323B (zh) * 2011-11-07 2014-12-21 Ind Tech Res Inst 發光二極體
CN104160520A (zh) * 2012-02-01 2014-11-19 松下电器产业株式会社 半导体发光元件、其制造方法和光源装置
US8981534B2 (en) * 2012-09-14 2015-03-17 Tsmc Solid State Lighting Ltd. Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
JP2016012684A (ja) * 2014-06-30 2016-01-21 旭化成イーマテリアルズ株式会社 半導体発光素子
JP2016139780A (ja) * 2015-01-23 2016-08-04 旭化成株式会社 発光素子用基板及び発光素子
JP2016149462A (ja) * 2015-02-12 2016-08-18 豊田合成株式会社 発光素子およびその製造方法
US10069037B2 (en) * 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
TWI605616B (zh) * 2015-08-12 2017-11-11 固美實國際股份有限公司 用於發光二極體的圖案化基板
CN108604626B (zh) * 2015-10-19 2022-02-18 亮锐控股有限公司 具有纹理化衬底的波长转换发光设备
JP6564348B2 (ja) * 2016-06-06 2019-08-21 日機装株式会社 深紫外発光素子
JP6871706B2 (ja) * 2016-09-30 2021-05-12 日機装株式会社 半導体発光素子の製造方法
JP7255965B2 (ja) * 2017-08-24 2023-04-11 日機装株式会社 半導体発光素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022002264A (ja) * 2020-06-22 2022-01-06 日機装株式会社 半導体発光素子
JP7390258B2 (ja) 2020-06-22 2023-12-01 日機装株式会社 半導体発光素子

Also Published As

Publication number Publication date
EP3648182A1 (en) 2020-05-06
US20200144449A1 (en) 2020-05-07
WO2019003932A1 (ja) 2019-01-03
JP6719424B2 (ja) 2020-07-08
US11222995B2 (en) 2022-01-11
EP3648182A4 (en) 2021-03-10

Similar Documents

Publication Publication Date Title
JP6871706B2 (ja) 半導体発光素子の製造方法
JP7255965B2 (ja) 半導体発光素子の製造方法
TWI611595B (zh) Led元件
US11222995B2 (en) Semiconductor light emitting device and method of manufacturing semiconductor light emitting device
US20180097144A1 (en) Method for manufacturing light emitting element and light emitting element
US8501510B2 (en) Optoelectronic component with three-dimension quantum well structure and method for producing the same
TWI689109B (zh) 垂直式紫外線發光裝置及其製造方法
WO2017195507A1 (ja) 深紫外発光素子
US11430914B2 (en) Semiconductor light emitting device and method of manufacturing semiconductor light emitting device
JP6306443B2 (ja) 発光ダイオード及び発光ダイオードの製造方法
JP5866044B1 (ja) 発光素子の製造方法及び発光素子
KR101216500B1 (ko) 반도체 발광소자 및 그 제조방법
WO2015194382A1 (ja) 発光素子の製造方法及び発光素子
JP2017069463A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250