JP2018530795A5

JP2018530795A5 -

Info

Publication number: JP2018530795A5
Application number: JP2018539248A
Authority: JP
Filing date: 2016-10-17
Publication date: 2019-10-03

Description

本発明を例示的な実施形態を参照しながら具体的に図示および説明してきたが、当業者であれば、添付の特許請求の範囲により包含される本発明の範疇を逸脱することなく形態や細部について様々な変更が施されてもよいことを理解するであろう。
なお、本発明は、実施の態様として以下の内容を含む。
〔態様１〕
画素アレイを駆動する方法であって、
前記画素アレイの１つ以上の列にランプ信号を供給する過程と、
前記ランプ信号のサイクルごとに、前記画素アレイの第１の行に第１の行駆動信号を供給し、かつ、前記画素アレイの第２の行に第２の行駆動信号を供給する過程と、
を備える、方法。
〔態様２〕
態様１に記載の方法において、さらに、
第１の増幅器および第２の増幅器を設ける過程であって、当該第１および第２の増幅器がそれぞれＤＡ変換器から入力ランプ信号を受け取り、前記第１の増幅器は第１の増幅されたランプ信号を生成し、かつ、前記第２の増幅器は第２の増幅されたランプ信号を生成する、過程、
を備える、方法。
〔態様３〕
態様２に記載の方法において、前記第１の増幅器および前記第２の増幅器が、ユニティゲイン増幅器である、方法。
〔態様４〕
態様２に記載の方法において、さらに、
前記第１の増幅器の出力を画素アレイの第１の画素セットに接続し、かつ、前記第２の増幅器の出力を前記画素アレイの第２の画素セットに接続する過程であって、前記画素アレイの前記第１の画素セットが第１の画素列セットであり、前記画素アレイの前記第２の画素セットが第２の画素列セットであり、前記第１の画素列セットおよび前記第２の画素列セットは、当該第１の画素列セットにおける列が当該第２の画素列セットにおける列と互い違いになるように前記画素アレイ上に空間的に配置されている、過程、
を備える、方法。
〔態様５〕
態様４に記載の方法において、さらに、
前記画素アレイの前記第１の画素セットに前記第１の増幅されたランプ信号を供給し、かつ、前記画素アレイの前記第２の画素セットに前記第２の増幅されたランプ信号を供給する過程、
を備える、方法。
〔態様６〕
態様２に記載の方法において、さらに、
前記第１の増幅器の出力を画素アレイの第１の画素セットに接続し、かつ、前記第２の増幅器の出力を前記画素アレイの第２の画素セットに接続する過程であって、前記画素アレイの前記第１の画素セットがＮ個ある行のうちの第１の画素行セットであり、前記画素アレイの前記第２の画素セットがＮ個ある行のうちの第２の画素行セットであり、前記第１の画素行セットが１行目〜Ｍ行目の画素を含み、前記第２の画素セットがＭ＋１行目〜Ｎ行目の画素を含み、ＭおよびＮは整数である、過程、
を備える、方法。
〔態様７〕
態様６に記載の方法において、さらに、
前記第１の増幅されたランプ信号を前記第１の画素行セットに供給し、かつ、前記第２の増幅されたランプ信号を前記第２の画素行セットに供給する過程、
を備える、方法。
〔態様８〕
態様２に記載の方法において、さらに、
前記第１の増幅器の出力を画素アレイの第１の画素セットに接続し、かつ、前記第２の増幅器の出力を前記画素アレイの第２の画素セットに接続する過程であって、前記画素アレイの前記第１の画素セットが第１の画素行セットであり、前記画素アレイの前記第２の画素セットが第２の画素行セットであり、前記第１の画素行セットおよび前記第２の画素行セットは、当該第１の画素行セットにおける行が当該第２の画素行セットにおける行と互い違いになるように前記画素アレイ上に空間的に配置されている、過程、
を備える、方法。
〔態様９〕
態様１に記載の方法において、さらに、
前記ランプ信号を生成するように構成されたＤＡ変換器を設ける過程、
を備える、方法。
〔態様１０〕
ランプ信号を生成するように構成されたランプ信号発生器と、
前記ランプ信号を受け取って第１の増幅されたランプ信号を生成するように構成された第１の増幅器と、
前記ランプ信号を受け取って第２の増幅されたランプ信号を生成するように構成された第２の増幅器と、
を備え、前記第１の増幅されたランプ信号が画素アレイの第１の画素セットに電気的に接続され、かつ、前記第２の増幅されたランプ信号が前記画素アレイの第２の画素セットに電気的に接続される、画素アレイドライバ。
〔態様１１〕
態様１０に記載の画素アレイドライバにおいて、前記画素アレイの前記第１の画素セットが第１の画素列セットであり、前記画素アレイの前記第２の画素セットが第２の画素列セットであり、前記第１の画素列セットおよび前記第２の画素列セットは、当該第１の画素列セットにおける列が当該第２の画素列セットにおける列と互い違いになるように前記画素アレイ上に空間的に配置されている、画素アレイドライバ。
〔態様１２〕
態様１１に記載の画素アレイドライバにおいて、前記第１の画素列セットがＮ番目の画素列を含み、前記第２の画素列セットが（Ｎ＋１）番目の画素列を含み、Ｎは２から始まる２つ以上の連続する偶数を示す、画素アレイドライバ。
〔態様１３〕
態様１１に記載の画素アレイドライバにおいて、前記第１の画素列セットが前記第１の増幅されたランプ信号を受け取り、かつ、前記第２の画素列セットが前記第２の増幅されたランプ信号を受け取る、画素アレイドライバ。
〔態様１４〕
態様１０に記載の画素アレイドライバにおいて、前記画素アレイの前記第１の画素セット及び前記第２の画素セットがＮ個の行に配置されており、前記第１の画素セットが１行目〜Ｍ行目の画素を含み、前記第２の画素セットがＭ＋１行目〜Ｎ行目の画素を含み、ＭおよびＮは整数である、画素アレイドライバ。
〔態様１５〕
態様１４に記載の画素アレイドライバにおいて、前記１行目〜Ｍ行目の画素が前記第１の増幅されたランプ信号を受け取り、かつ、前記Ｍ＋１行目〜Ｎ行目の画素が前記第２の増幅されたランプ信号を受け取る、画素アレイドライバ。
〔態様１６〕
態様１０に記載の画素アレイドライバにおいて、前記画素アレイの前記第１の画素セットが第１の画素行セットであり、前記画素アレイの前記第２の画素セットが第２の画素行セットであり、前記第１の画素行セットおよび前記第２の画素行セットは、当該第１の画素行セットにおける行が当該第２の画素行セットにおける行と互い違いになるように前記画素アレイ上に空間的に配置されている、画素アレイドライバ。
〔態様１７〕
態様１６に記載の画素アレイドライバにおいて、前記第１の画素行セットの画素が前記第１の増幅されたランプ信号を受け取り、かつ、前記第２の画素行セットの画素が前記第２の増幅されたランプ信号を受け取る、画素アレイドライバ。
〔態様１８〕
態様１０に記載の画素アレイドライバにおいて、前記ランプ信号発生器がＤＡ変換器を含む、画素アレイドライバ。
〔態様１９〕
態様１８に記載の画素アレイドライバにおいて、さらに、
デジタルワードを生成して当該デジタルワードを前記ＤＡ変換器に供給するように構成されたカウンタ、
を備え、前記デジタルワードが、初期値から終値までカウントし、前記初期値に戻って、当該カウントを前記初期値から繰り返す、画素アレイドライバ。
〔態様２０〕
態様１０に記載の画素アレイドライバにおいて、前記第１および第２の増幅器が、ユニティゲイン増幅器である、画素アレイドライバ。

Claims

画素アレイを駆動する方法であって、
前記画素アレイの１つ以上の列にランプ信号を供給する過程と、
前記ランプ信号のサイクルごとに、前記画素アレイの第１の行に第１の行駆動信号を供給し、かつ、前記画素アレイの第２の行に第２の行駆動信号を供給する過程と、
を備える、方法。
請求項１に記載の方法において、さらに、
第１の増幅器および第２の増幅器を設ける過程であって、当該第１および第２の増幅器がそれぞれＤＡ変換器から入力ランプ信号を受け取り、前記第１の増幅器は第１の増幅されたランプ信号を生成し、かつ、前記第２の増幅器は第２の増幅されたランプ信号を生成する、過程、
を備える、方法。
請求項２に記載の方法において、前記第１の増幅器および前記第２の増幅器が、ユニティゲイン増幅器である、方法。
請求項２に記載の方法において、さらに、
前記第１の増幅器の出力を画素アレイの第１の画素セットに接続し、かつ、前記第２の増幅器の出力を前記画素アレイの第２の画素セットに接続する過程であって、前記画素アレイの前記第１の画素セットが第１の画素列セットであり、前記画素アレイの前記第２の画素セットが第２の画素列セットであり、前記第１の画素列セットおよび前記第２の画素列セットは、当該第１の画素列セットにおける列が当該第２の画素列セットにおける列と互い違いになるように前記画素アレイ上に空間的に配置されている、過程、
を備える、方法。
請求項４に記載の方法において、さらに、
前記画素アレイの前記第１の画素セットに前記第１の増幅されたランプ信号を供給し、かつ、前記画素アレイの前記第２の画素セットに前記第２の増幅されたランプ信号を供給する過程、
を備える、方法。
請求項２に記載の方法において、さらに、
前記第１の増幅器の出力を画素アレイの第１の画素セットに接続し、かつ、前記第２の増幅器の出力を前記画素アレイの第２の画素セットに接続する過程であって、前記画素アレイの前記第１の画素セットがＮ個ある行のうちの第１の画素行セットであり、前記画素アレイの前記第２の画素セットがＮ個ある行のうちの第２の画素行セットであり、前記第１の画素行セットが１行目〜Ｍ行目の画素を含み、前記第２の画素行セットがＭ＋１行目〜Ｎ行目の画素を含み、ＭおよびＮは整数である、過程、
を備える、方法。
請求項６に記載の方法において、さらに、
前記第１の増幅されたランプ信号を前記第１の画素行セットに供給し、かつ、前記第２の増幅されたランプ信号を前記第２の画素行セットに供給する過程、
を備える、方法。
請求項２に記載の方法において、さらに、
前記第１の増幅器の出力を画素アレイの第１の画素セットに接続し、かつ、前記第２の増幅器の出力を前記画素アレイの第２の画素セットに接続する過程であって、前記画素アレイの前記第１の画素セットが第１の画素行セットであり、前記画素アレイの前記第２の画素セットが第２の画素行セットであり、前記第１の画素行セットおよび前記第２の画素行セットは、当該第１の画素行セットにおける行が当該第２の画素行セットにおける行と互い違いになるように前記画素アレイ上に空間的に配置されている、過程、
を備える、方法。
請求項１に記載の方法において、さらに、
前記ランプ信号を生成するように構成されたＤＡ変換器を設ける過程、
を備える、方法。
ランプ信号を生成するように構成されたランプ信号発生器と、
前記ランプ信号を受け取って第１の増幅されたランプ信号を生成するように構成された第１の増幅器と、
前記ランプ信号を受け取って第２の増幅されたランプ信号を生成するように構成された第２の増幅器と、
を備え、前記第１の増幅されたランプ信号が画素アレイの第１の画素セットに電気的に接続され、かつ、前記第２の増幅されたランプ信号が前記画素アレイの第２の画素セットに電気的に接続される、画素アレイドライバ。
請求項１０に記載の画素アレイドライバにおいて、前記画素アレイの前記第１の画素セットが第１の画素列セットであり、前記画素アレイの前記第２の画素セットが第２の画素列セットであり、前記第１の画素列セットおよび前記第２の画素列セットは、当該第１の画素列セットにおける列が当該第２の画素列セットにおける列と互い違いになるように前記画素アレイ上に空間的に配置されている、画素アレイドライバ。
請求項１１に記載の画素アレイドライバにおいて、前記第１の画素列セットがＮ番目の画素列を含み、前記第２の画素列セットが（Ｎ＋１）番目の画素列を含み、Ｎは２から始まる２つ以上の連続する偶数を示す、画素アレイドライバ。
請求項１１に記載の画素アレイドライバにおいて、前記第１の画素列セットが前記第１の増幅されたランプ信号を受け取り、かつ、前記第２の画素列セットが前記第２の増幅されたランプ信号を受け取る、画素アレイドライバ。
請求項１０に記載の画素アレイドライバにおいて、前記画素アレイの前記第１の画素セット及び前記第２の画素セットがＮ個の行に配置されており、前記第１の画素セットが１行目〜Ｍ行目の画素を含み、前記第２の画素セットがＭ＋１行目〜Ｎ行目の画素を含み、ＭおよびＮは整数である、画素アレイドライバ。
請求項１４に記載の画素アレイドライバにおいて、前記１行目〜Ｍ行目の画素が前記第１の増幅されたランプ信号を受け取り、かつ、前記Ｍ＋１行目〜Ｎ行目の画素が前記第２の増幅されたランプ信号を受け取る、画素アレイドライバ。
請求項１０に記載の画素アレイドライバにおいて、前記画素アレイの前記第１の画素セットが第１の画素行セットであり、前記画素アレイの前記第２の画素セットが第２の画素行セットであり、前記第１の画素行セットおよび前記第２の画素行セットは、当該第１の画素行セットにおける行が当該第２の画素行セットにおける行と互い違いになるように前記画素アレイ上に空間的に配置されている、画素アレイドライバ。
請求項１６に記載の画素アレイドライバにおいて、前記第１の画素行セットの画素が前記第１の増幅されたランプ信号を受け取り、かつ、前記第２の画素行セットの画素が前記第２の増幅されたランプ信号を受け取る、画素アレイドライバ。
請求項１０に記載の画素アレイドライバにおいて、前記ランプ信号発生器がＤＡ変換器を含む、画素アレイドライバ。
請求項１８に記載の画素アレイドライバにおいて、さらに、
デジタルワードを生成して当該デジタルワードを前記ＤＡ変換器に供給するように構成されたカウンタ、
を備え、前記デジタルワードが、初期値から終値までカウントし、前記初期値に戻って、当該カウントを前記初期値から繰り返す、画素アレイドライバ。
請求項１０に記載の画素アレイドライバにおいて、前記第１および第２の増幅器が、ユニティゲイン増幅器である、画素アレイドライバ。