JP2018527754A - キャビティ構造を使用するウェハレベルパッケージ（ｗｌｐ）ボール支持体 - Google Patents

Abstract

ウェハレベルパッケージ（ＷＬＰ）中の集積回路デバイスが、はんだ接合の信頼性を改善するために、キャビティを接着剤で満たして製造されるボールグリッドアレイ（ＢＧＡ）のボールを含む。

Description

本明細書に記載される様々な例は、集積回路デバイスに関し、より詳細には、ウェハレベルパッケージ（ＷＬＰ）ボール支持体を有する集積回路デバイスに関する。

コンデンサまたはインダクタなどのアナログ構成要素を有する集積化受動デバイス（ＩＰＤ）は、小さいフォームファクタで電子製品に実装されている。集積化受動デバイス（ＩＰＤ）は、たとえばウェハレベルパッケージ（ＷＬＰ）といった、小さい占有面積を有する集積回路パッケージ中に製造されることが望ましい。ＩＰＤでは、ＷＬＰ中のボールグリッドアレイ（ＢＧＡ）のボールのために利用可能な面積を減少させる大きいインダクタによってパッケージ面積のかなりの部分が占有される傾向がある場合がある。ＷＬＰ中のＢＧＡのボールにとって利用可能な面積が比較的狭いことにより、ダイパッド、またはＷＬＰのアンダーバンプメタライゼーション（ＵＢＭ）区域の近くのＢＧＡのボールが機械的な脆弱性を呈し、それによって、ＢＧＡのボールのはんだ接合の信頼性に悪影響を及ぼす場合がある。したがって、特にＢＧＡのボールが利用可能なパッケージの面積が全パッケージ面積に対して小さい場合に、ＷＬＰ中のＢＧＡのボールのはんだ接合の信頼性を改善する必要がある。

本開示の実施例は、集積回路デバイスおよびそれを作製する方法を対象とする。

一例では、集積回路デバイスが提供され、集積回路デバイスが、パッケージと、第１の面および第２の面を有する誘電体層であって、誘電体層の第１の面がパッケージ上に配設され、誘電体層の第２の面からくぼんでいる複数のキャビティを有する誘電体層と、誘電体層内に配設される複数の導電性パッドと、導電性パッド上に配設される複数の導体であって、それぞれ、キャビティによって少なくとも部分的に誘電体層から分離される導体と、キャビティ中に配設される接着剤とを備える。

別の例では、集積化受動デバイスが提供され、集積化受動デバイスは、パッケージと、第１の面および第２の面を有する誘電体層であって、誘電体層の第１の面がパッケージ上に配設され、誘電体層の第２の面からくぼんでいる複数のキャビティを有する誘電体層と、誘電体層内に配設される複数の導電性パッドであって、複数の積み重ねられた再分配層（ＲＤＬ）を備える導電性パッドと、導電性パッド上に配設される複数の導体であって、それぞれ、キャビティによって少なくとも部分的に誘電体層から分離される導体と、キャビティ中に配設される接着剤とを備える。

さらに別の例では、集積回路デバイスを作る方法が提供され、方法は、パッケージを設けるステップと、パッケージ上に配設される第１の面、および第１の面と反対の第２の面を有する誘電体層を形成するステップと、誘電体層の第２の面からくぼんでいる複数のキャビティを形成するステップと、誘電体層内に複数の導電性パッドを形成するステップと、導電性パッド上に複数の導体を形成するステップと、キャビティ中に接着剤を設けるステップとを含む。

添付図面は、本開示の例の記載を援助するために提示され、例の説明のためにだけ提供されており、例を制限する意図はない。

集積回路デバイスの例の断面図である。 集積回路デバイスの別の例の断面図である。 図１または図２の集積回路デバイスの底面図である。 図１に示されるような集積回路デバイスの例の製造における第１のプロセスの例を図示する断面図である。 図１に示されるような集積回路デバイスの例の製造における第２のプロセスの例を図示する断面図である。 図１に示されるような集積回路デバイスの例の製造における第３のプロセスの例を図示する断面図である。 図１に示されるような集積回路デバイスの例の製造における第４のプロセスの例を図示する断面図である。 図２に示されるような集積回路デバイスの例の製造における第１のプロセスの例を図示する断面図である。 図２に示されるような集積回路デバイスの例の製造における第２のプロセスの例を図示する断面図である。 図２に示されるような集積回路デバイスの例の製造における第３のプロセスの例を図示する断面図である。 集積回路デバイスを作る方法の例を図示するフローチャートである。

本開示の態様は、具体的な例を対象とする以下の記載および関係する図面中に記載される。本開示の範囲から逸脱することなく、代替の例が考案され得る。加えて、よく知られている要素は、本開示の関連する詳細を不明瞭にしないように、詳細には記載しない、または省略することとする。

「例示的（ｅｘｅｍｐｌａｒｙ）」という言葉は、本明細書では、「例、事例、または説明として働くこと」を意味するように使用される。本明細書において「例示的」として説明されるどんな例も、他の例に比べて好ましいまたは有利であると必ずしも解釈すべきではない。同様に、「例（ｅｘａｍｐｌｅ）」という用語は、論じられる特徴、利点、または動作モードをすべての例が含むことを要求するものではない。

本明細書で使用される用語法は、特定の例を記載することのみのためであり、例を制限することを意図していない。本明細書で使用するとき、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈がそうでないと明らかに示さない限り、複数形を同様に含むことを意図している。「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備えている、含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用するとき、明記される特徴、整数、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、動作、要素、構成要素、またはそれらのグループの存在または追加を排除しないことをさらに理解されよう。さらに、「または、もしくは（ｏｒ）」という言葉は、ブール演算子の「ＯＲ」と同じ意味を有しており、すなわち、「いずれか」および「両方」の可能性を包含しており、別段に明記されていない限り、「排他的ｏｒ」（「ＸＯＲ」）に限定されない。２つの隣接する語の間の記号「／」は、別段に明記されていない限り、「または」と同じ意味を有することも理解される。さらに、「〜に接続される」、「〜に結合される」、または「〜と通信している」などの語句は、別段に明記されていない限り、直接の接続に限定されない。

図１は集積回路デバイスの例の断面図である。図１に示される例では、誘電体層１０４がパッケージ１０２上に設けられる。誘電体１０４は、パッケージ１０２と直接接触する第１の面１０６、および第１の面１０６と反対の第２の面１０８を有する。接着剤１２２が誘電体層１０４内に設けられる。導電性パッドの１つまたは複数の層、たとえば、図１に示されるような、それぞれ導電性ビア１１４ａ〜ｃによって接続される導電性パッド１１２ａ〜ｃと導電性パッド１１６ａ〜ｃの２つの層が誘電体層１０４内に設けられ、接着剤１２２によって少なくとも部分的に囲繞される。

導電性パッド（たとえば、１１６ａ〜ｃ）の最も外側の層のみが、部分的にくぼみまたはキャビティ内にあってよい。言い換えると、導電性パッド（たとえば、１１６ａ〜ｃ）の最も外側の層は、その面を別の導体に電気的に接続するために露出される面を有することができる。この例では、導電性パッド１１２ａ、１１２ｂ、１１２ｃ、１１４ａ、１１４ｂ、１１４ｃ、１１６ａ、１１６ｂ、および１１６ｃの側壁が、接着剤１２２と直接接触する。あるいは、導電性パッドの単一の層、２つの層、または３つ以上の層を設けることができる。一例では、複数の導体１２０ａ、１２０ｂ、および１２０ｃが、それぞれ導電性パッド１１６ａ、１１６ｂ、および１１６ｃ上に設けられる。

一例では、パッケージ１０２は、ウェハレベルパッケージ（ＷＬＰ）などのパッケージ、またはボールグリッドアレイ（ＢＧＡ）のボールを利用するインターポーザ技術を使用する別のタイプのデバイスであってよい。一例では、誘電体層１０４は、ポリイミド（ＰＩ）層などのパッシベーション層であって、外側の要素との化学反応から導電性パッドを保護することができる。一例では、導電性パッド１１２ａ、１１２ｂ、１１２ｃ、１１４ａ、１１４ｂ、１１４ｃ、１１６ａ、１１６ｂ、および１１６ｃは、たとえば、２つの再分配層（ＲＤＬ）および２つのＲＤＬを接続するビアとして設けることができる。一例では、導体１２０ａ、１２０ｂ、および１２０ｃは、たとえば、ＢＧＡのボールなどの金属ボールまたは銅のピラーなどのピラーであってよい。図１に図示される例における集積回路デバイスの底面図が図３に示されており、それは、下でより詳細に記載されることになる。図１の集積回路デバイスを作るためのプロセスの例は、図４Ａ〜図４Ｄに関して下でより詳細に記載されることになる。

図２は、集積回路デバイスの代替例の断面図である。図１に示される例のように、図２に図示される例は、パッケージ１０２と直接接触する第１の面１０６、および第１の面１０６と反対の第２の面１０８を有する誘電体層１０４を含む。導電性パッドの１つまたは複数の層、たとえば、図２に示されるような、それぞれ導電性ビア１１４ａ〜ｃによって接続される導電性パッド１１２ａ〜ｃと導電性パッド１１６ａ〜ｃの２つの層が誘電体層１０４内に設けられ、接着剤１２２によって少なくとも部分的に囲繞される。図２に示される代替例では、導電性パッド１１２ａ〜ｃおよび導電性パッド１１６ａ〜ｃの側壁ならびに導電性ビア１１４ａ〜ｃは、図１に示されるような接着剤１２２の代わりに、誘電体層１０４によって囲繞される。図２では、接着剤１２２が誘電体層１０４内に設けられる。接着剤１２２は、導電性パッド１１２ａ〜ｃおよび導電性パッド１１６ａ〜ｃならびに導電性ビア１１４ａ〜ｃを囲繞する誘電体層１０４内のドーナツ型のくぼみまたはキャビティ内に設けることができる。その底面図が、図３に示される。あるいは、接着剤１２２が設けられる円形のドーナツ型のキャビティの代わりに、そのようなキャビティは、矩形、六角形、八角形、または他の多角形として形成することができる。

導電性パッド（たとえば、１１６ａ〜ｃ）の最も外側の層のみが、部分的にくぼみまたはキャビティ内にあってよい。言い換えると、導電性パッド（たとえば、１１６ａ〜ｃ）の最も外側の層は、その面を別の導体に電気的に接続するために露出される面を有することができる。図２に示される例では、導電性パッド１１２ａ、１１２ｂ、１１２ｃ、１１４ａ、１１４ｂ、１１４ｃ、１１６ａ、１１６ｂ、および１１６ｃの側壁が、誘電体層１０４と直接接触する。あるいは、導電性パッドの単一の層、２つの層、または３つ以上の層を設けることができる。一例では、複数の導体１２０ａ、１２０ｂ、および１２０ｃが、それぞれ導電性パッド１１６ａ、１１６ｂ、および１１６ｃ上に設けられる。

一例では、図２に示されるようなパッケージ１０２は、ＷＬＰなどのパッケージ、またはＢＧＡのボールを利用するインターポーザ技術を使用する別のタイプのデバイスであってよい。一例では、誘電体層１０４は、ＰＩ層などのパッシベーション層であり、外側の要素との化学反応から導電性パッドを保護することができる。一例では、導電性パッド１１２ａ、１１２ｂ、１１２ｃ、１１４ａ、１１４ｂ、１１４ｃ、１１６ａ、１１６ｂ、および１１６ｃは、たとえば、２つのＲＤＬおよび２つのＲＤＬを接続するビアによって形成することができる。一例では、導体１２０ａ、１２０ｂ、および１２０ｃは、ＢＧＡのボールなどの金属ボールまたは銅のピラーなどのピラーであってよい。図２に図示される例における集積回路デバイスの底面図が図３に示されており、それは、下でより詳細に記載されることになる。図２の集積回路デバイスを作るためのプロセスの例は、図５Ａ〜図５Ｃに関して下でより詳細に記載されることになる。

図３は、図１の集積回路デバイスと図２の集積回路デバイスの両方の例に当てはまる底面図である。言い換えると、図１および図２は、たとえば、図３の分割線３０２ａ〜３０２ｂに沿った断面図と考えることができる。集積回路デバイスの底面図の一部を示す図３を参照すると、複数の導体３０４ａ、３０４ｂ、…３０４ｆが、３行２列の配列で設けられる。この底面図では、接着剤１２２が、ＷＬＰの誘電体層１０４から導体３０４ａ、３０４ｂ、…３０４ｆの各々を分離する。一例では、導体３０４ａ、３０４ｂ、…３０４ｆはＢＧＡのボールを備える。あるいは、導体３０４ａ、３０４ｂ、…３０４ｆは、電気的な接続を実現するため、たとえば、銅のピラーなどのピラーといった、他のタイプの導体を備える場合がある。

接着剤１２２は樹脂を含む場合がある。あるいは、接着剤１２２は、シリコーン、エポキシ、室温加硫（ＲＴＶ）材料、または熱可塑材を含む場合がある。誘電体層１０４は、ＰＩ層などのパッシベーション層を備える場合がある。図１および図２の断面図に示されるような２つの例では、接着剤１２２の一部は、導体１２０ａ、１２０ｂ、および１２０ｃのためのさらなる支持を提供するために、導体１２０ａ、１２０ｂ、および１２０ｃの部分をカバーする。図３では、接着剤１２２は、底面図において、導体３０４ａ、３０４ｂ、…３０４ｆの各々を囲繞するように示される。図３に示される構造では、接着剤１２２は、導体３０４ａ、３０４ｂ、…３０４ｆのための機械的な支持を提供する。導体３０４ａ、３０４ｂ、…３０４ｆが、プリント回路板（ＰＣＢ）に対する電気的な接続のためのはんだ接合として機能するＢＧＡのボールを備える例では、たとえば、はんだ接合の機械的な信頼性は、導体３０４ａ、３０４ｂ、…３０４ｆを囲繞する接着剤１２２によって提供される機械的な支持によって改善することができる。

図４Ａは、図１に示される集積回路デバイスの例の製造における第１のプロセスの例を図示する断面図である。図４Ａでは、パッケージ１０２が設けられ、第１の面１０６および第２の面１０８を有する誘電体層１０４がパッケージ１０２上に設けられる。図４Ａに示される例では、誘電体層１０４の第１の面１０６は、パッケージ１０２と直接接触する。パッケージ１０２は、シリコンまたはウェハレベルパッケージ（ＷＬＰ）に好適な別のタイプの材料を含む場合がある。一例では、誘電体層１０４は、ポリイミド（ＰＩ）誘電体などの誘電体材料を含む。代替例では、他のタイプの誘電体材料を誘電体層１０４のために実装することもできる。一例では、誘電体層１０４は、外側の要素との化学的な反応から金属層を保護するパッシベーション層としても機能するように実装することができる。

集積回路デバイスの例を製造する第１のプロセスを図示する図４Ａに示される例では、誘電体層１０４の第２の面１０８からくぼんでいる複数のキャビティ１１０ａ、１１０ｂ、および１１０ｃが設けられる。キャビティは、１つまたは複数のパッシベーション材料を含む場合がある、誘電体層１０４をパターニングおよびエッチングすることで形成することができる。あるいは、キャビティ１１０ａ、１１０ｂ、および１１０ｃは、たとえばレーザアブレーションによるといった、他のプロセスを使用することによって形成することができる。

一例では、第１の複数の導電性パッド１１２ａ、１１２ｂ、および１１２ｃは、それぞれ誘電体層１０４のキャビティ１１０ａ、１１０ｂ、および１１０ｃ内に設けられる。図１Ａに示される例では、第１の複数の導電性パッド１１２ａ、１１２ｂ、および１１２ｃは、導電性パッドの第１の層として設けられる。図４Ｂに示されるように、導電性パッドの１つまたは複数の追加の層を、キャビティ１１０ａ、１１０ｂ、および１１０ｃ内に設けることもできる。一例では、導電性パッド１１２ａ、１１２ｂ、および１１２ｃは、再分配層（ＲＤＬ）として設けられる。ＲＤＬは、当業者に知られている方法で、ＷＬＰ中に、誘電体層、たとえばＰＩ材料から作られる誘電体層上に形成することができる。

図４Ｂは、図４Ａの集積回路デバイスの例の製造における第２のプロセスの例を図示する断面図である。図４Ｂに図示される例では、複数の導電性ビア１１４ａ、１１４ｂ、および１１４ｃは、それぞれ導電性パッド１１２ａ、１１２ｂ、および１１２ｃの第１の層上に設けられる。さらに、別の複数の導電性パッド１１６ａ、１１６ｂ、および１１６ｃが、それぞれ、導電性ビア１１４ａ、１１４ｂ、および１１４ｃ上の導電性パッドの別の層として設けられる。この例では、導電性パッド１１２ａ〜ｃおよび導電性パッド１１６ａ〜ｃは、２つの別個のＲＤＬとして設けられ、導電性ビア１１４ａ〜ｃは、それぞれ、導電性パッド１１２ａ〜ｃと導電性パッド１１６ａ〜ｃを接続するために設けられる。代替例では、キャビティの各々の中の導電性パッドは、当業者に知られている様々な方法で、単一の層、２つの層、または３つ以上の層によって形成することができる。

図４Ｃは、図４Ａ〜図４Ｂの集積回路デバイスの例の製造における第３のプロセスの例を図示する断面図である。複数の導体１２０ａ、１２０ｂ、および１２０ｃが、それぞれ導電性パッド１１６ａ、１１６ｂ、および１１６ｃ上に設けられる。一例では、第３の層の中の導電性パッド１１６ａ、１１６ｂ、および１１６ｃは、それぞれ、導体１２０ａ、１２０ｂ、および１２０ｃと直接接触し導体１２０ａ、１２０ｂ、および１２０ｃによって支持されるボールパッドである。一例では、導体１２０ａ、１２０ｂ、および１２０ｃは、たとえば、ＷＬＰ中のボールグリッドアレイ（ＢＧＡ）のボールなどの金属ボールまたは銅のピラーである。

図４Ｄは、図４Ａ〜図４Ｃの集積回路デバイスの例の製造における第４のプロセスの例を図示する断面図である。接着剤１２２は、図４Ａ〜図４Ｃにおいて、キャビティ１１０ａ、１１０ｂ、および１１０ｃの各々の中に設けられる。図４Ｄに示される例では、導電性パッド１１２ａ、１１２ｂ、１１２ｃ、１１４ａ、１１４ｂ、１１４ｃ、１１６ａ、１１６ｂ、および１１６ｃの側壁がキャビティ１１０ａ、１１０ｂ、および１１０ｃの各々の中で接着剤１２２と直接接触するように、接着剤１２２がキャビティ１１０ａ、１１０ｂ、および１１０ｃの各々を満たす。図１Ｄに示される例では、導体１２０ａ、１２０ｂ、および１２０ｃは誘電体層１０４と直接接触しない。一例では、接着剤１２２は、樹脂材料からなる。あるいは、たとえば、シリコーン、エポキシ、ＲＴＶ材料、または熱可塑材を含む他のタイプの接着剤を使用することもできる。図４Ｄに示されるように、接着剤１２２の一部は、導体１２０ａ、１２０ｂ、および１２０ｃのためのさらなる支持を提供するために、それぞれ、導電性パッド１１６ａ、１１６ｂ、および１１６ｃの底部層の近くの導体１２０ａ、１２０ｂ、および１２０ｃの部分をカバーする場合がある。

図５Ａは、図２に示されるような集積回路デバイスの代替例の製造における第１のプロセスの例を図示する断面図である。図５Ａでは、パッケージ１０２が設けられ、第１の面１０６および第２の面１０８を有する誘電体層１０４が、上で記載された図４Ａと同様の方法でパッケージ１０２上に設けられる。図５Ａに示される例では、誘電体層１０４の第１の面１０６は、パッケージ１０２と直接接触する。パッケージ１０２は、シリコンまたはＷＬＰに好適な別のタイプの材料を含む場合がある。誘電体層１０４は、ＰＩ誘電体、あるいは、ＷＬＰに好適な別のタイプの誘電体材料などの誘電体材料を含む場合がある。一例では、誘電体層１０４は、外側の要素との化学的な反応から金属層を保護するパッシベーション層としても機能することができる。

図５Ａでは、第１の複数の導電性パッド１１２ａ、１１２ｂ、および１１２ｃは、導電性パッドの第１の層として設けられる。一例では、導電性パッド１１２ａ、１１２ｂ、および１１２ｃは、再分配層（ＲＤＬ）として設けられる。ＲＤＬは、当業者に知られている方法で、ＷＬＰ中に、誘電体層、たとえばＰＩ材料から作られる誘電体層上に形成することができる。図５Ａに示される例では、複数の導電性ビア１１４ａ、１１４ｂ、および１１４ｃは、それぞれ導電性パッド１１２ａ、１１２ｂ、および１１２ｃの第１の層上に設けられる。さらに、別の複数の導電性パッド１１６ａ、１１６ｂ、および１１６ｃが、それぞれ、導電性ビア１１４ａ、１１４ｂ、および１１４ｃ上の導電性パッドの別の層として設けられる。

この例では、導電性パッド１１２ａ〜ｃおよび導電性パッド１１６ａ〜ｃは、２つの別個のＲＤＬとして設けられ、導電性ビア１１４ａ〜ｃは、それぞれ、導電性パッド１１２ａ〜ｃと導電性パッド１１６ａ〜ｃを接続するために設けられる。代替例では、キャビティの各々の中の導電性パッドは、当業者に知られている様々な方法で、単一の層、２つの層、または３つ以上の層によって形成することができる。導電性パッド（たとえば、１１６ａ〜ｃ）の最も外側の層は、その面を別の導体に電気的に接続するために露出される面を有することができる。図５Ａに示される例では、導電性パッド１１２ａ〜ｃ、導電性パッド１１６ａ〜ｃの２つの層および導電性パッドの２つの層を接続する導電性ビア１１４ａ〜ｃは、誘電体１０４と直接接触する側壁を有する。一例では、複数の導体１２０ａ、１２０ｂ、および１２０ｃが、それぞれ導電性パッド１１６ａ、１１６ｂ、および１１６ｃ上に設けられる。

図５Ａに示される例では、複数のキャビティ１１０ａ、１１０ｂ、および１１０ｃは、導電性パッド１１２ａ〜ｃおよび導電性パッド１１６ａ〜ｃの層ならびに導電性ビア１１４ａ〜ｃが位置する誘電体１０４を囲繞するドーナツ型のキャビティとして設けられる。ドーナツ型のキャビティ１１０ａ、１１０ｂ、および１１０ｃは、円形のドーナツ型のキャビティとして設けることができる。あるいは、たとえば、矩形、六角形、八角形、または他の多角形といった他の形状のキャビティを、導電性パッド１１２ａ〜ｃおよび導電性パッド１１６ａ〜ｃならびに導電性ビア１１４ａ〜ｃが位置する誘電体１０４を囲繞するように設けることができる。キャビティは、１つまたは複数のパッシベーション材料を含む場合がある、誘電体層１０４をパターニングおよびエッチングすることで形成することができる。あるいは、キャビティ１１０ａ、１１０ｂ、および１１０ｃは、たとえばレーザアブレーションによるといった、他のプロセスを使用することによって形成することができる。

図５Ｂは、図５Ａの集積回路デバイスの例の製造における第２のプロセスの例を図示する断面図である。図５Ｂに図示される例では、複数の導体１２０ａ、１２０ｂ、および１２０ｃが、それぞれ導電性パッド１１６ａ、１１６ｂ、および１１６ｃの底部層の底面１１８ａ、１１８ｂ、および１１８ｃ上に設けられる。しかし、図５Ｂに示される例では、導電性パッド１１２ａ〜ｃおよび導電性パッド１１６ａ〜ｃの層の側壁ならびに導電性ビア１１４ａ〜ｃは、キャビティ１１０ａ〜ｃに露出されず、導電性パッド１１６ａ、１１６ｂ、および１１６ｃの底面１１８ａ、１１８ｂ、および１１８ｃのすべてまたは少なくとも大部分は、それぞれ、導体１２０ａ、１２０ｂ、および１２０ｃによってカバーされる。一例では、導体１２０ａ、１２０ｂ、および１２０ｃは、たとえば、ＷＬＰ中のボールグリッドアレイ（ＢＧＡ）のボールなどの金属ボールである。

図５Ｃは、図５Ａ〜図５Ｂの集積回路デバイスの例の製造における第３のプロセスの例を図示する断面図である。図５Ｃに図示される例では、接着剤１２２は、キャビティ１１０ａ、１１０ｂ、および１１０ｃの各々の中に設けられる。この例では、接着剤１２２は、誘電体層１０４内のキャビティ１１０ａ、１１０ｂ、および１１０ｃの各々を完全に満たす。この例では、接着剤１２２ではなく誘電体層１０４が、導電性パッド１１２ａ〜ｃ、導電性パッド１１６ａ〜ｃの層の側壁および導電性ビア１１４ａ〜ｃと直接接触する。接着剤１２２は、樹脂、またはたとえばシリコーン、エポキシ、ＲＴＶ材料、もしくは熱可塑材といった別のタイプの接着材料を含む場合がある。また、接着剤１２２の一部は、導体１２０ａ、１２０ｂ、および１２０ｃのための機械的な支持を提供するために、それぞれ、導電性パッド１１６ａ、１１６ｂ、および１１６ｃの底部層の近くの導体１２０ａ、１２０ｂ、および１２０ｃの部分をカバーする場合がある。

図６は、集積回路デバイスを作る方法の例を図示するフローチャートである。図６を参照すると、ブロック６０５でパッケージが設けられ、ブロック６１０でパッケージ上に配設される第１の面、および第１の面と反対の第２の面を有する誘電体層が形成される。ブロック６１５で誘電体層の第２の面からくぼんでいる複数のキャビティが形成され、ブロック６２０で誘電体層内に複数の導電性パッドが形成される。ブロック６２５で導電性パッド上に複数の導体が形成される。ブロック６３０でキャビティ中に接着剤が設けられる。

一例では、たとえば、アンダーバンプメタライゼーション（ＵＢＭ）プロセスを使用することにより、誘電体層内に導電性パッドが形成される。ＵＢＭプロセスは、集積回路（ＩＣ）結合パッドをバンプ形成するためのフリップチッププロセスであり、集積回路（ＩＣ）結合パッドは、アルミニウムがほとんどのはんだによって簡単に結合可能でないために、容易にはんだ付け可能な面を有さない場合があるアルミニウムなどの金属で作られる場合がある。ＵＢＭプロセスは、ＩＣ結合パッドの上に導電性パッドを設けて、ＩＣ結合パッドへの強く安定で低い抵抗の電気的な接続を実現し、ＩＣ結合パッド上のアルミニウムなどの金属を、外部環境に露出することから保護する。ＵＢＭプロセスにより形成される導電性パッド、たとえば、上に記載された図１および図２に示された例における導電性パッド１１６ａ〜ｃの最も外の層は、はんだリフローのために簡単に結合可能となることができる。言い換えると、導電性パッド１１６ａ〜ｃの最も外の層は、たとえば、ＢＧＡのボールを備える場合がある導体１２０ａ〜ｃによって容易にはんだ付け可能な面を有することができる。ＵＢＭ以外の金属プロセスを、当業者に知られている方法で、導電性パッドを形成するために使用することもできる。

前述の開示は、例証となる実施例を示しているが、添付の特許請求の範囲に記載の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。別段に明記されていない限り、本明細書に記載される例にしたがう方法クレームの機能、または行為を、任意の特定の順序で実施する必要はない。さらに、要素は、単数形で記載され、特許請求される場合があるが、単数形への限定が明示的に言及されない限り、複数形が意図される。

１０２ パッケージ
１０４ 誘電体層、誘電体
１０６ 第１の面
１０８ 第２の面
１１０ａ キャビティ
１１０ｂ キャビティ
１１０ｃ キャビティ
１１２ａ 導電性パッド
１１２ｂ 導電性パッド
１１２ｃ 導電性パッド
１１４ａ 導電性ビア、導電性パッド
１１４ｂ 導電性ビア、導電性パッド
１１４ｃ 導電性ビア、導電性パッド
１１６ａ 導電性パッド
１１６ｂ 導電性パッド
１１６ｃ 導電性パッド
１２０ａ 導体
１２０ｂ 導体
１２０ｃ 導体
１２２ 接着剤
３０２ａ 分割線
３０２ｂ 分割線
３０４ａ 導体
３０４ｂ 導体
３０４ｃ 導体
３０４ｄ 導体
３０４ｅ 導体
３０４ｆ 導体

Claims (20)

1. パッケージと、
   第１の面および第２の面を有する誘電体層であって、前記誘電体層の前記第１の面が前記パッケージ上に設けられ、前記誘電体層の前記第２の面からくぼんでいる複数のキャビティを有する誘電体層と、
   前記複数のキャビティ内の複数の導電性パッドと、
   前記導電性パッド上の複数の導体であって、それぞれ、前記キャビティによって少なくとも部分的に前記誘電体層から分離される導体と、
   前記キャビティ中の接着剤と
   を備えるデバイス。
2. 前記導電性パッドが前記接着剤と接触する側壁を備える、請求項１に記載のデバイス。
3. 前記導電性パッドが前記誘電体層と接触する側壁を備える、請求項１に記載のデバイス。
4. 前記キャビティがドーナツ型のキャビティを備える、請求項３に記載のデバイス。
5. 前記キャビティが、前記導電性パッドを囲繞する円形および多角形からなるグループから選択される形状のキャビティを備える、請求項３に記載のデバイス。
6. 前記誘電体層がパッシベーション層を備える、請求項１に記載のデバイス。
7. 前記導電性パッドが再分配層（ＲＤＬ）を備える、請求項１に記載のデバイス。
8. 前記導体が、ボールグリッドアレイ（ＢＧＡ）のボールおよびピラーからなるグループから選択される導体を備える、請求項１に記載のデバイス。
9. 前記接着剤が、樹脂、シリコーン、エポキシ、室温加硫（ＲＴＶ）材料、および熱可塑材からなるグループから選択される接着剤を含む、請求項１に記載のデバイス。
10. 前記複数の導体が、前記パッケージ上に複数の行および複数の列で配置される、請求項１に記載のデバイス。
11. パッケージと、
    第１の面および第２の面を有する誘電体層であって、前記誘電体層の前記第１の面が前記パッケージ上に配設され、前記誘電体層の前記第２の面からくぼんでいる複数のキャビティを有する誘電体層と、
    前記誘電体層内に配設される複数の導電性パッドであって、複数の積み重ねられた再分配層（ＲＤＬ）を備える、パッドと、
    前記導電性パッド上に配設される複数の導体であって、それぞれ、前記キャビティによって少なくとも部分的に前記誘電体層から分離される導体と、
    前記キャビティ中に配設される接着剤と
    を備えるデバイス。
12. 前記導電性パッドが前記接着剤と直接接触する側壁を有する、請求項１１に記載のデバイス。
13. 前記導電性パッドが前記誘電体層と直接接触する側壁を有する、請求項１１に記載のデバイス。
14. 前記キャビティがドーナツ型のキャビティを備える、請求項１３に記載のデバイス。
15. 前記導体がボールグリッドアレイ（ＢＧＡ）のボールを備える、請求項１１に記載のデバイス。
16. 前記複数の導体が、前記パッケージ上に複数の行および複数の列で配置される、請求項１１に記載のデバイス。
17. 集積回路デバイスを作る方法であって、
    パッケージを設けるステップと、
    誘電体層を形成するステップであって、前記パッケージ上に前記誘電体層の第１の面を形成すること、および前記第１の面と反対の前記誘電体の第２の面を形成することを含む、ステップと、
    前記誘電体層の前記第２の面において複数のキャビティを形成するステップと、
    前記キャビティ内に複数の導電性パッドを形成するステップと、
    前記導電性パッド上に複数の導体を形成するステップと、
    前記キャビティ中に接着剤を設けるステップと
    を含む、方法。
18. 前記誘電体層内に前記複数の導電性パッドを形成するステップが、アンダーバンプメタライゼーション（ＵＢＭ）によって前記導電性パッドを形成するステップを含む、請求項１７に記載の方法。
19. 前記接着剤を設けるステップが、前記導電性パッドに接触する前記接着剤を設けるステップを含む、請求項１７に記載の方法。
20. 前記複数の導電性パッドを形成するステップが、前記誘電体層と接触する側壁を有する前記導電性パッドを形成するステップを含む、請求項１７に記載の方法。

Images