JP2018518773A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018518773A5 JP2018518773A5 JP2017565127A JP2017565127A JP2018518773A5 JP 2018518773 A5 JP2018518773 A5 JP 2018518773A5 JP 2017565127 A JP2017565127 A JP 2017565127A JP 2017565127 A JP2017565127 A JP 2017565127A JP 2018518773 A5 JP2018518773 A5 JP 2018518773A5
- Authority
- JP
- Japan
- Prior art keywords
- event
- interrupt
- generator
- task
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral Effects 0.000 claims 42
- 238000001514 detection method Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
Claims (24)
- プロセッサと、
複数個の周辺機器と、
プログラマブル周辺機器相互接続器と、
イベント発生装置と、
ソフトウェアを記憶するメモリと、を備えたマイクロコントローラであって、
前記イベント発生装置は、前記プロセッサによってアドレス可能なイベント発生レジスタを備え、
前記イベント発生装置は、前記プログラマブル周辺機器相互接続器に接続され、
前記イベント発生装置は、前記イベント発生レジスタの内容に対する所定の変更を検出することができて、このような所定の変更を検出すると前記プログラマブル周辺機器相互接続器にイベントを伝えるように設定され、
前記周辺機器の各々は、前記プログラマブル周辺機器相互接続器に接続され、
前記周辺機器の各々は、それぞれのタスクを実行することによって前記プログラマブル周辺機器相互接続器からのタスク信号に対処するように構成され、
前記プログラマブル周辺機器相互接続器は、各々が前記イベント発生装置のイベントを前記周辺機器の一つに属するタスクにマッピングさせる複数のマッピング関係を格納できるマッピングメモリにアクセスするように構成され、
前記プログラマブル周辺機器相互接続器は、前記イベント発生装置のイベントから前記周辺機器の一つに属するタスクへのマッピング関係が前記マッピングメモリに格納されているとき、前記プログラマブル周辺機器相互接続器がタスク信号を前記周辺機器に送信することによって前記イベント発生装置からのイベントの信号に対処するように構成され、
前記プログラマブル周辺機器相互接続器は、前記マッピングメモリが前記イベント発生装置の一つのイベントから二つ以上の異なるタスクへのマッピング関係を格納しているとき、前記イベントの信号を受信してから所定の最大時間内に前記二つ以上のタスク信号をそれぞれ送信するように構成され、
前記ソフトウェアは、(i)前記イベント発生装置の一つのイベントから少なくとも二つの異なる周辺機器タスクへのマッピング関係を前記マッピングメモリに格納し、(ii)前記イベント発生レジスタの前記内容に対する前記所定の変更を行うための、前記プロセッサによって実行可能な命令を含む
ことを特徴とするマイクロコントローラ。 - 前記所定の最大時間は、10マイクロ秒以下である
ことを特徴とする、請求項1に記載のマイクロコントローラ。 - 前記プログラマブル周辺機器相互接続器は、それぞれの前記二つ以上のタスク信号を同時に送信するように設定される
ことを特徴とする、請求項1または2に記載のマイクロコントローラ。 - 起こり得るすべてのマッピング関係について、前記プログラマブル周辺機器相互接続器がイベントの信号を受信してから前記イベントにマッピングされた二つ以上のタスク信号を送信するまでに一定の時間遅延が存在する
ことを特徴とする、請求項3に記載のマイクロコントローラ。 - イベントを前記プログラマブル周辺機器相互接続器に伝えるように構成された、イベント発生を行う一つ以上の周辺機器を備え、前記プログラマブル周辺機器相互接続器は、第一周辺機器のイベントと第二周辺機器のタスクとの間のマッピング関係が前記マッピングメモリに格納されていると、前記第一周辺機器からの前記イベントの信号に対処して前記第二周辺機器にタスク信号を送信することによってチャンネルを形成するように設定される
ことを特徴とする、請求項1乃至請求項4のいずれかに記載のマイクロコントローラ。 - 前記イベント発生装置は、複数の異なるイベントを伝えるように設定される
ことを特徴とする、請求項1乃至請求項5のいずれかに記載のマイクロコントローラ。 - 前記イベント発生装置は、前記プロセッサによってアドレス可能な複数のイベント発生レジスタを有しており、各イベント発生レジスタは、それぞれ異なるイベントと関係付けられる
ことを特徴とする、請求項6に記載のマイクロコントローラ。 - 前記イベント発生装置は、前記プログラマブル周辺機器相互接続器からタスク信号を受信できる
ことを特徴とする、請求項1乃至請求項7のいずれかに記載のマイクロコントローラ。 - 前記プログラマブル周辺機器相互接続器は、イベントおよびタスクごとのそれぞれの回線によって前記周辺機器および前記イベント発生装置に接続される
ことを特徴とする、請求項1乃至請求項8のいずれかに記載のマイクロコントローラ。 - 前記プログラマブル周辺機器相互接続器は、前記プロセッサによってアドレス可能で前記イベント発生装置のイベントと関係付けられた、少なくとも一つのイベントレジスタを備える
ことを特徴とする、請求項1乃至請求項9のいずれかに記載のマイクロコントローラ。 - 前記イベントレジスタは、前記イベント発生レジスタとは別個であり、前記イベント発生装置は、前記イベント発生レジスタの内容に対して所定の変更が行われると前記イベントレジスタの内容に対して所定の変更がもたらされるように構成される
ことを特徴とする、請求項10に記載のマイクロコントローラ。 - 前記イベント発生装置は、複数のイベント発生レジスタおよび複数のイベントレジスタを備えており、各イベント発生レジスタは、前記イベント発生レジスタの一つに対して変更が行われると前記イベントレジスタのうち関係付けられた一つに対して変更をもたらすように、前記イベントレジスタのそれぞれと関係付けられる
ことを特徴とする、請求項1乃至請求項11のいずれかに記載のマイクロコントローラ。 - 前記イベント発生レジスタは前記イベントレジスタである
ことを特徴とする、請求項10に記載のマイクロコントローラ。 - 前記イベント発生装置は、前記プログラマブル周辺機器相互接続器への一つ以上のイベント回線、前記プロセッサへのゼロ個以上の割り込み回線、およびゼロ個以上のレジスタ以外の出力は全く有さない
ことを特徴とする、請求項1乃至請求項13のいずれかに記載のマイクロコントローラ。 - 前記イベント発生装置は、クロック入力、一つ以上のレジスタ、およびゼロ個以上のタスク回線以外の入力は全く有さない
ことを特徴とする、請求項1乃至請求項14のいずれかに記載のマイクロコントローラ。 - イベントを伝えるときに割り込みを前記プロセッサに送信するための回路を備える
ことを特徴とする、請求項1乃至請求項15のいずれかに記載のマイクロコントローラ。 - 各々が割り込み回線群によって前記プロセッサに接続された複数のイベント発生装置を備え、各割り込み回線群がそれぞれ異なる割り込み優先レベルを有する
ことを特徴とする、請求項1乃至請求項16のいずれかに記載のマイクロコントローラ。 - プロセッサと、
複数の周辺機器と、
プログラマブル周辺機器相互接続器と、
割り込み発生装置と、を備えたマイクロコントローラであって、
前記周辺機器のうちのイベント発生周辺機器は、前記プログラマブル周辺機器相互接続器にイベントを伝えるように構成され、
前記割り込み発生装置は、前記プログラマブル周辺機器相互接続器からタスク信号を受信すると、前記プロセッサに割り込みを送信するように設定され、
前記プログラマブル周辺機器相互接続器は、(i)前記イベント発生周辺機器のイベントと(ii)前記割り込み発生装置との間のマッピング関係を格納できるマッピングメモリにアクセスするように構成され、
前記プログラマブル周辺機器相互接続器は、前記イベント発生周辺機器のイベントと前記割り込み発生装置のタスクとの間のマッピング関係が前記マッピングメモリに格納されていると、前記タスクの実行を求めるタスク信号を前記割り込み発生装置に送信して前記割り込み発生装置に前記プロセッサへの割り込みを送信させることによって前記イベント発生周辺機器からの前記イベントの信号に対処するように構成される
ことを特徴とするマイクロコントローラ。 - 前記割り込み発生装置は、イベント発生レジスタの内容に対する所定の変更を検出するように設定され、当該の所定の変更を検出すると、前記プログラマブル周辺機器相互接続器にイベントを伝えるイベント発生装置でもある
ことを特徴とする、請求項18に記載のマイクロコントローラ。 - 前記割り込み発生装置は、前記タスク信号を受信してから所定の最大時間内に前記割り込みを送信するように設定される
ことを特徴とする、請求項18または19に記載のマイクロコントローラ。 - 前記割り込み発生装置は、前記タスク信号の受信後に一定時間遅延してから前記割り込みを送信するように設定される
ことを特徴とする、請求項18乃至請求項20のいずれかに記載のマイクロコントローラ。 - 各々が割り込み回線群によって前記プロセッサに接続された複数の割り込み発生装置を備え、各割り込み回線群がそれぞれ異なる割り込み優先レベルを有する
ことを特徴とする、請求項18乃至請求項21のいずれかに記載のマイクロコントローラ。 - 前記プロセッサによって実行可能であって、前記イベント発生周辺機器のイベントから前記割り込み発生装置のタスクへのマッピング関係を前記マッピングメモリに格納する命令を含むソフトウェアを格納するメモリを備える
ことを特徴とする、請求項18乃至請求項22のいずれかに記載のマイクロコントローラ。 - 前記割り込み発生装置は、タイミング機構を有せず、クロック入力、一つ以上のレジスタ、およびゼロ個以上のタスク回線以外の入力は有しない
ことを特徴とする、請求項18乃至請求項23のいずれかに記載のマイクロコントローラ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1510597.6 | 2015-06-16 | ||
GB1510597.6A GB2540341B (en) | 2015-06-16 | 2015-06-16 | Event generating unit |
PCT/GB2016/051310 WO2016203193A1 (en) | 2015-06-16 | 2016-05-06 | Event generating unit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018518773A JP2018518773A (ja) | 2018-07-12 |
JP2018518773A5 true JP2018518773A5 (ja) | 2019-06-06 |
JP6803859B2 JP6803859B2 (ja) | 2020-12-23 |
Family
ID=53784844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017565127A Active JP6803859B2 (ja) | 2015-06-16 | 2016-05-06 | イベント発生装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10515024B2 (ja) |
EP (1) | EP3311289B1 (ja) |
JP (1) | JP6803859B2 (ja) |
KR (1) | KR20180017178A (ja) |
CN (1) | CN107690631B (ja) |
GB (2) | GB2541133B (ja) |
TW (1) | TWI695266B (ja) |
WO (1) | WO2016203193A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201801572D0 (en) * | 2018-01-31 | 2018-03-14 | Nordic Semiconductor Asa | Inter-processor communication |
GB201806465D0 (en) | 2018-04-20 | 2018-06-06 | Nordic Semiconductor Asa | Memory-access controll |
GB201810663D0 (en) * | 2018-06-28 | 2018-08-15 | Nordic Semiconductor Asa | Peripheral Power Domains |
GB201810659D0 (en) | 2018-06-28 | 2018-08-15 | Nordic Semiconductor Asa | Secure-Aware Bus System |
GB201810662D0 (en) | 2018-06-28 | 2018-08-15 | Nordic Semiconductor Asa | Peripheral Access On A Secure-Aware Bus System |
GB201810653D0 (en) * | 2018-06-28 | 2018-08-15 | Nordic Semiconductor Asa | Secure peripheral interconnect |
JP7377459B2 (ja) * | 2020-03-24 | 2023-11-10 | マツダ株式会社 | エンジンルーム排熱構造 |
TWI817747B (zh) * | 2022-09-29 | 2023-10-01 | 旺宏電子股份有限公司 | 記憶體裝置及其管理方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3632139A1 (de) | 1986-09-22 | 1988-04-07 | Bbc Brown Boveri & Cie | Verfahren zur ausfuehrung von zwei in verschiedenen programmiersprachen geschriebenen programmen |
JPH05307617A (ja) * | 1992-04-28 | 1993-11-19 | Mitsubishi Electric Corp | 半導体装置 |
JPH07105022A (ja) * | 1993-10-04 | 1995-04-21 | Mitsubishi Electric Corp | マイクロコンピュータ |
US5689713A (en) | 1995-03-31 | 1997-11-18 | Sun Microsystems, Inc. | Method and apparatus for interrupt communication in a packet-switched computer system |
GB9611715D0 (en) | 1996-06-05 | 1996-08-07 | Int Computers Ltd | Peripheral device control |
US6243785B1 (en) | 1998-05-20 | 2001-06-05 | 3Com Corporation | Hardware assisted polling for software drivers |
US7089344B1 (en) | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
US6748548B2 (en) | 2000-12-29 | 2004-06-08 | Intel Corporation | Computer peripheral device that remains operable when central processor operations are suspended |
US7519802B2 (en) * | 2004-05-05 | 2009-04-14 | Hewlett-Packard Development Company, L.P. | System and method for configuring a computer system |
FR2905819B1 (fr) | 2006-09-12 | 2013-01-18 | Wavecom | Procede de gestion de l'architecture logicielle d'un circuit de radiocommunication,application,produit programme d'ordinateur et circuit correspondants. |
US7822899B2 (en) | 2007-03-08 | 2010-10-26 | Renesas Electronics Corporation | Data processor and control system |
US8026739B2 (en) * | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US20080276073A1 (en) | 2007-05-02 | 2008-11-06 | Analog Devices, Inc. | Apparatus for and method of distributing instructions |
GB0724439D0 (en) | 2007-12-14 | 2008-01-30 | Icera Inc | Data transfer |
JP2012522536A (ja) * | 2008-04-04 | 2012-09-27 | コンバテック テクノロジーズ インコーポレイテッド | 排水可能なオストミーパウチ |
WO2011045678A1 (en) | 2009-10-14 | 2011-04-21 | Energy Micro AS | Direct peripheral interconnect |
KR20110045949A (ko) * | 2009-10-28 | 2011-05-04 | 삼성전자주식회사 | 회전 변환을 이용한 영상 부호화, 복호화 방법 및 장치 |
FR2953308B1 (fr) | 2009-12-01 | 2011-12-09 | Bull Sas | Systeme autorisant des transferts directs de donnees entre des memoires de plusieurs elements de ce systeme |
FR2953307B1 (fr) | 2009-12-01 | 2011-12-16 | Bull Sas | Controleur d'acces direct a une memoire pour le transfert direct de donnees entre memoires de plusieurs dispositifs peripheriques |
US20110197004A1 (en) * | 2010-02-05 | 2011-08-11 | Serebrin Benjamin C | Processor Configured to Virtualize Guest Local Interrupt Controller |
US8606975B2 (en) * | 2010-05-21 | 2013-12-10 | Oracle International Corporation | Managing interrupts in a virtualized input/output device supporting multiple hosts and functions |
GB2497528B (en) * | 2011-12-12 | 2020-04-22 | Nordic Semiconductor Asa | Peripheral communication |
GB2521607B (en) | 2013-12-23 | 2016-03-23 | Nordic Semiconductor Asa | Integrated-Circuit Radio |
US9952987B2 (en) * | 2014-11-25 | 2018-04-24 | Intel Corporation | Posted interrupt architecture |
-
2015
- 2015-06-16 GB GB1617254.6A patent/GB2541133B/en active Active
- 2015-06-16 GB GB1510597.6A patent/GB2540341B/en not_active Expired - Fee Related
-
2016
- 2016-05-06 JP JP2017565127A patent/JP6803859B2/ja active Active
- 2016-05-06 TW TW105114116A patent/TWI695266B/zh active
- 2016-05-06 WO PCT/GB2016/051310 patent/WO2016203193A1/en active Application Filing
- 2016-05-06 CN CN201680033126.6A patent/CN107690631B/zh active Active
- 2016-05-06 KR KR1020187001251A patent/KR20180017178A/ko active IP Right Grant
- 2016-05-06 US US15/578,665 patent/US10515024B2/en active Active
- 2016-05-06 EP EP16721906.2A patent/EP3311289B1/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018518773A5 (ja) | ||
JP2018092577A5 (ja) | ||
HRP20201935T1 (hr) | Postupci i uređaj za distribuiranu bazu podataka unutar mreže | |
JP6803859B2 (ja) | イベント発生装置 | |
US9053811B2 (en) | Memory device refresh | |
JP2018528524A5 (ja) | ||
GB2533256A (en) | Data processing systems | |
US11467892B2 (en) | Inter-processor communication | |
US9390043B2 (en) | Trigger routing unit | |
JP2017191603A5 (ja) | ||
JP2009271724A (ja) | ハードウェアエンジン制御装置 | |
EP3244318A1 (en) | Method and unit for handling interrupts in a system | |
JP2019502201A5 (ja) | ||
TWI607316B (zh) | 高效率輸入輸出操作 | |
JP2017153683A5 (ja) | ||
JP2015179411A (ja) | 複数cpuの起動回路、複数cpuの起動方法及び複数cpuの起動回路のプログラム | |
WO2015024491A3 (en) | Enhanced data transfer in multi-cpu systems | |
JP2017045199A5 (ja) | 情報処理装置 | |
JP2010534888A5 (ja) | ||
KR102392473B1 (ko) | 인터페이싱 장치 및 사용자 입력 처리 방법 | |
US7831746B2 (en) | Direct memory access engine for data transfers | |
US11663314B2 (en) | Method for authenticating an on-chip circuit and associated system on-chip | |
US20220164308A1 (en) | Systolic array processor and operating method of systolic array processor | |
SU877541A1 (ru) | Устройство управлени обращением к пам ти | |
JP2014215724A5 (ja) |