JP2017153683A5

JP2017153683A5 -

Info

Publication number: JP2017153683A5
Application number: JP2016039111A
Authority: JP
Filing date: 2016-03-01
Publication date: 2019-03-14
Anticipated expiration: 2036-03-01

Description

実施形態によれば、超音波診断装置は、超音波の少なくとも受信に関する処理を実行する複数の処理回路と、前記複数の処理回路を制御する制御回路と、を具備し、前記制御回路は、前記複数の処理回路それぞれに接続された複数の処理回路インターフェースと、前記複数の処理回路インターフェースそれぞれに接続された複数の内部メモリと、前記少なくとも受信に係る制御情報を、前記複数の内部メモリのうちの前記少なくとも受信に係る内部メモリへ転送する制御情報インターフェースと、を備える。

Claims

超音波の少なくとも受信に関する処理を実行する複数の処理回路と、
前記複数の処理回路を制御する制御回路と、
を具備し、
前記制御回路は、
前記複数の処理回路それぞれに接続された複数の処理回路インターフェースと、
前記複数の処理回路インターフェースそれぞれに接続された複数の内部メモリと、
前記少なくとも受信に係る制御情報を、前記複数の内部メモリのうちの前記少なくとも受信に係る内部メモリへ転送する制御情報インターフェースと、
を備える超音波診断装置。
前記制御情報を記憶するメモリをさらに具備し、
前記制御情報インターフェースは、前記メモリに記憶された制御情報を前記内部メモリへ転送し、
前記内部メモリは、前記メモリから転送された制御情報を前記複数の処理回路インターフェースのうちの前記内部メモリに接続された処理回路インターフェースへ転送し、
前記処理回路インターフェースは、前記内部メモリから転送された制御情報を前記複数の処理回路のうちの前記処理回路インターフェースに接続された処理回路へ転送する、
請求項１記載の超音波診断装置。
前記制御回路は、
前記制御情報インターフェースによる前記メモリから前記内部メモリへの前記制御情報の転送要求を管理する第１調停回路と、
前記内部メモリによる前記処理回路インターフェースへの前記制御情報の転送要求と、前記処理回路インターフェースによる前記処理回路への前記制御情報の転送要求とを管理する第２調停回路と、
をさらに具備する請求項２記載の超音波診断装置。
前記制御情報インターフェースは、前記複数の内部メモリのうちの転送対象の処理回路に対応する転送対象の内部メモリへ前記制御情報を予め転送し、
前記転送対象の内部メモリは、前記転送対象の処理回路による処理期間の前段において、前記複数の処理回路インターフェースのうちの転送対象の処理回路インターフェースに前記制御情報を略同時に転送する請求項３記載の超音波診断装置。
前記第１調停回路は、前記複数の処理回路インターフェースのうちの特定の処理回路インターフェースからビジー信号が供給された場合、前記制御情報インターフェースからの転送要求に呼応して前記制御情報インターフェースに前記メモリから前記内部メモリへの前記制御情報の転送許可信号を出力する請求項４記載の超音波診断装置。
ユーザインターフェースに接続されたホスト制御回路をさらに具備し、
前記制御情報インターフェースは、前記ホスト制御回路から転送された前記ユーザインターフェースを介してユーザにより入力された制御情報を前記処理回路インターフェースへ転送し、
前記処理回路インターフェースは、前記制御情報インターフェースから転送された前記ユーザにより入力された制御情報を前記処理回路へ転送する、
請求項５記載の超音波診断装置。
前記第１調停回路は、前記制御情報インターフェースによる前記処理回路インターフェースへの前記ユーザにより入力された制御情報の転送要求を管理する請求項６記載の超音波診断装置。
前記第１調停回路は、前記複数の処理回路インターフェースのうちの特定の処理回路インターフェースからビジー信号が供給された場合、前記制御情報インターフェースからの転送要求に呼応して前記制御情報インターフェースに前記ユーザにより入力された制御情報の転送許可信号を出力しない請求項７記載の超音波診断装置。
前記制御回路は、所定のパルス繰り返し期間において出力されるパルス信号により、前記制御情報インターフェースによる前記メモリから前記内部メモリへの前記制御情報の転送期間と、前記内部メモリによる前記処理回路インターフェースへの前記制御情報の転送期間と、前記処理回路インターフェースによる前記処理回路への前記制御情報の転送期間と、を制御する請求項２乃至８のうちいずれか一項記載の超音波診断装置。
前記複数の処理回路には、前記超音波の受信に関する処理を実行する受信回路が含まれ、
前記メモリは、前記超音波の受信に係る制御情報として受信パラメータを記憶し、
前記超音波の受信に係る処理回路インターフェースは、前記パルス繰り返し期間に含まれる前記超音波の送信期間の前段において、前記受信パラメータを前記受信回路へ転送し、
前記制御情報インターフェースは、次の送受信開始前までの期間において、前記受信パラメータを前記メモリから前記内部メモリへ転送し、
前記内部メモリは、前記メモリから転送された受信パラメータを前記超音波の受信に係る処理回路インターフェースへ転送する、
請求項９記載の超音波診断装置。
前記複数の処理回路には、前記超音波の受信に関する所定の信号処理を実行する信号処理回路が含まれ、
前記メモリは、前記信号処理に係る制御情報として信号処理パラメータを記憶し、
前記信号処理に係る処理回路インターフェースは、前記パルス繰り返し期間に含まれる前記超音波の送信期間の前段において、前記信号処理パラメータを前記信号処理回路へ転送し、
前記制御情報インターフェースは、次の送受信開始前までの期間において、前記信号処理パラメータを前記メモリから前記内部メモリへ転送し、
前記内部メモリは、前記メモリから転送された受信パラメータを前記信号処理に係る処理回路インターフェースへ転送する、
請求項９又は１０記載の超音波診断装置。
前記複数の処理回路には、前記超音波の送信に関する処理を実行する送信回路が含まれ、
前記メモリは、前記超音波の送信に係る制御情報として送信パラメータを記憶し、
前記超音波の送信に係る処理回路インターフェースは、前記パルス繰り返し期間に含まれる前記超音波の送信期間の前段において、前記送信パラメータを前記送信回路へ転送し、
前記制御情報インターフェースは、次の送受信開始前までの期間において、前記送信パラメータを前記メモリから前記内部メモリへ転送し、
前記内部メモリは、前記メモリから転送された送信パラメータを前記超音波の送信に係る処理回路インターフェースへ転送する、
請求項９乃至１１のうちいずれか一項記載の超音波診断装置。
超音波の少なくとも受信に関する処理を実行する複数の処理回路を具備するコンピュータに、
前記複数の処理回路のうちの少なくとも受信に関する処理回路を制御するための制御情報を、前記処理回路に接続された処理回路インターフェースに接続された内部メモリに転送する制御情報インターフェース機能と、
前記内部メモリに転送された制御情報を前記内部メモリから前記処理回路へ転送する処理回路インターフェース機能と、
を実現させるための超音波診断装置制御プログラム。