JP2017209869A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017209869A5 JP2017209869A5 JP2016104430A JP2016104430A JP2017209869A5 JP 2017209869 A5 JP2017209869 A5 JP 2017209869A5 JP 2016104430 A JP2016104430 A JP 2016104430A JP 2016104430 A JP2016104430 A JP 2016104430A JP 2017209869 A5 JP2017209869 A5 JP 2017209869A5
- Authority
- JP
- Japan
- Prior art keywords
- processor
- information
- power mode
- pcie device
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims description 12
- 230000002093 peripheral Effects 0.000 claims description 4
Description
本発明は、情報処理装置であって、プロセッサと、プロセッサとＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）バスを介して通信可能なＰＣＩｅデバイスと、を備え、プロセッサは、情報処理装置のパワーモードに対応するパワーモード情報をＰＣＩｅデバイスに送信し、ＰＣＩｅデバイスは、パワーモード情報に対応する時間情報をプロセッサに送信し、プロセッサは、少なくとも時間情報に基づいて決定される状態に移行する。
Claims (17)
- 情報処理装置であって、
プロセッサと、
前記プロセッサとＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）バスを介して通信可能なＰＣＩｅデバイスと、を備え、
前記プロセッサは、前記情報処理装置のパワーモードに対応するパワーモード情報を前記ＰＣＩｅデバイスに送信し、
前記ＰＣＩｅデバイスは、前記パワーモード情報に対応する時間情報を前記プロセッサに送信し、
前記プロセッサは、少なくとも前記時間情報に基づいて決定される状態に移行する、ことを特徴とする情報処理装置。 - 前記プロセッサとＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）バスを介して通信可能な他のＰＣＩｅデバイスをさらに備え、
前記プロセッサは、前記情報処理装置のパワーモードに対応するパワーモード情報を前記他のＰＣＩｅデバイスに送信し、
前記他のＰＣＩｅデバイスは、前記パワーモード情報に対応する時間情報を前記プロセッサに送信し、
前記プロセッサは、少なくとも前記ＰＣＩｅデバイスからの時間情報および前記他のＰＣＩｅデバイスからの時間情報に基づいて決定される状態に移行する、ことを特徴とする請求項１に記載の情報処理装置。 - 前記プロセッサは、前記情報処理装置を所定のパワーモードに移行させる条件を満たしたときに、前記所定のパワーモードに対応するパワーモード情報を前記ＰＣＩｅデバイスに送信する、ことを特徴とする請求項１又は２に記載の情報処理装置。
- 前記パワーモード情報が第１パワーモードに対応する場合、前記ＰＣＩｅデバイスは、第１の時間情報を前記プロセッサに送信し、前記パワーモード情報が前記第１パワーモードより省電力の第２パワーモードに対応する場合、前記ＰＣＩｅデバイスは、前記第１の時間情報とは異なる第２の時間情報を前記プロセッサに送信する、ことを特徴とする請求項１乃至３の何れか１項に記載の情報処理装置。
- 前記ＰＣＩｅデバイスは、前記ＰＣＩｅバスを介して、前記パワーモード情報に対応する時間情報を前記プロセッサに送信する、ことを特徴とする請求項１乃至４の何れか１項に記載の情報処理装置。
- 前記ＰＣＩｅデバイスは、前記パワーモード情報に対応する時間情報として、ＬＴＲ（Ｌａｔｅｎｃｙ Ｔｏｌｅｒａｎｃｅ Ｒｅｐｏｒｔｉｎｇ）を前記プロセッサに送信する、ことを特徴とする請求項１乃至５の何れか１項に記載の情報処理装置。
- 前記ＰＣＩｅデバイスは、前記パワーモード情報と前記時間情報とが関連したテーブルを持つ、ことを特徴とする請求項１乃至６の何れか１項に記載の情報処理装置。
- 前記プロセッサは、前記ＰＣＩｅデバイスからの時間情報および前記他のＰＣＩｅデバイスからの時間情報の中から選択された時間情報に基づいて決定される状態に移行する、ことを特徴とする請求項２に記載の情報処理装置。
- 印刷手段をさらに備える、ことを特徴とする請求項１乃至８の何れか１項に記載の情報処理装置。
- 前記ＰＣＩｅデバイスは、画像処理を行うプロセッサであって、画像処理した画像データを前記印刷手段に送信する、ことを特徴とする請求項９に記載の情報処理装置。
- 読取手段をさらに備える、ことを特徴とする請求項１乃至１０の何れか１項に記載の情報処理装置。
- 前記ＰＣＩｅデバイスは、前記読取手段から受信した画像データに画像処理を行うプロセッサである、ことを特徴とする請求項１１に記載の情報処理装置。
- 前記ＰＣＩｅデバイスは、前記パワーモード情報および前記ＰＣＩｅデバイスの状態に基づいて、前記プロセッサに送信する時間情報を決定する、ことを特徴とする請求項１乃至１２の何れか１項に記載の情報処理装置。
- 前記ＰＣＩｅデバイスの状態が第１電力状態の場合、前記パワーモード情報に基づいて、第１時間を送信し、前記ＰＣＩｅデバイスの状態が前記第１電力状態より省電力の第２電力状態の場合、前記パワーモード情報に基づいて、第２時間を送信する、ことを特徴とする請求項１乃至１３の何れか１項に記載の情報処理装置。
- 前記他のＰＣＩｅデバイスは、ネットワークを介して外部装置からデータを受信するネットワークコントローラである、ことを特徴とする請求項２に記載の情報処理装置。
- 前記他のＰＣＩｅデバイスは、前記パワーモード情報及び前記他のＰＣＩｅデバイスの状態に基づいて、前記プロセッサに送信する時間情報を決定する、ことを特徴とする請求項１３に記載の情報処理装置。
- 情報処理装置の電力制御方法であって、
プロセッサにＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）バスを介して通信可能に接続されたＰＣＩｅデバイスに、前記情報処理装置のパワーモードに対応するパワーモード情報を送信するステップと、
前記パワーモード情報に対応する時間情報を、前記プロセッサに送信するステップと、
前記プロセッサを少なくとも前記時間情報に基づいて決定される状態に移行するステップと、を有することを特徴とする情報処理装置の電力制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016104430A JP7163002B2 (ja) | 2016-05-25 | 2016-05-25 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
| US15/599,216 US10168761B2 (en) | 2016-05-25 | 2017-05-18 | Information processing apparatus for determining level of power saving of processor |
| CN201710356314.9A CN107436849B (zh) | 2016-05-25 | 2017-05-19 | 信息处理装置和处理器的省电方法及存储介质 |
| US16/201,908 US10606334B2 (en) | 2016-05-25 | 2018-11-27 | Information processing apparatus for determining level of power saving of processor according to return time notified by device connected to processor, and power saving method for processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016104430A JP7163002B2 (ja) | 2016-05-25 | 2016-05-25 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017209869A JP2017209869A (ja) | 2017-11-30 |
| JP2017209869A5 true JP2017209869A5 (ja) | 2019-06-20 |
| JP7163002B2 JP7163002B2 (ja) | 2022-10-31 |
Family
ID=60417908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016104430A Active JP7163002B2 (ja) | 2016-05-25 | 2016-05-25 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10168761B2 (ja) |
| JP (1) | JP7163002B2 (ja) |
| CN (1) | CN107436849B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7163002B2 (ja) * | 2016-05-25 | 2022-10-31 | キヤノン株式会社 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
| JP2019034490A (ja) * | 2017-08-18 | 2019-03-07 | 富士ゼロックス株式会社 | 情報処理装置 |
| JP6409240B1 (ja) * | 2017-09-06 | 2018-10-24 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、制御方法、及びプログラム |
| US10545568B2 (en) * | 2018-01-26 | 2020-01-28 | Dell Products L.P. | Modified sleep state graphics processing system |
| CN108446010A (zh) * | 2018-03-30 | 2018-08-24 | 联想(北京)有限公司 | 信息处理方法及电子设备 |
| JP6810720B2 (ja) | 2018-05-10 | 2021-01-06 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、情報処理システム、情報処理方法、及びプログラム |
| US11552892B2 (en) * | 2019-08-30 | 2023-01-10 | Ati Technologies Ulc | Dynamic control of latency tolerance reporting values |
| KR20210073225A (ko) | 2019-12-10 | 2021-06-18 | 삼성전자주식회사 | 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4136228B2 (ja) * | 1999-11-17 | 2008-08-20 | 株式会社リコー | 印刷装置、制御方法及び記録媒体 |
| JP2001285543A (ja) | 2000-03-31 | 2001-10-12 | Minolta Co Ltd | 複合型画像処理装置 |
| JP4278884B2 (ja) * | 2001-03-29 | 2009-06-17 | 株式会社リコー | 通信機能を有する画像形成装置およびその制御方法 |
| JP2004106456A (ja) | 2002-09-20 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、情報処理装置、画像形成装置や情報処理装置に使用される接続デバイス |
| JP4316399B2 (ja) * | 2004-02-18 | 2009-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラム、記録媒体、制御方法、及び情報処理装置 |
| JP2006221557A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 情報処理装置および該情報処理装置の状態制御方法 |
| JP5207792B2 (ja) * | 2008-02-19 | 2013-06-12 | キヤノン株式会社 | 情報処理装置及び情報処理方法 |
| US8176341B2 (en) | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
| US8601296B2 (en) * | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
| JP2011008310A (ja) * | 2009-06-23 | 2011-01-13 | Ricoh Co Ltd | データ処理装置、省電力制御方法、省電力制御プログラム及び記録媒体 |
| JP5475790B2 (ja) * | 2009-09-24 | 2014-04-16 | 株式会社東芝 | 無線通信装置および通信プログラム |
| JP5644429B2 (ja) * | 2010-11-30 | 2014-12-24 | 株式会社リコー | データ処理装置、画像形成装置、省電力制御方法、省電力制御プログラム及び記録媒体 |
| JP5750899B2 (ja) * | 2011-01-17 | 2015-07-22 | 株式会社リコー | 画像形成装置およびその制御方法 |
| US8560749B2 (en) * | 2011-02-11 | 2013-10-15 | Intel Corporation | Techniques for managing power consumption state of a processor involving use of latency tolerance report value |
| JP5741245B2 (ja) * | 2011-06-24 | 2015-07-01 | 株式会社リコー | 画像処理装置、画像処理制御方法及び画像処理制御プログラム |
| JP5821406B2 (ja) * | 2011-08-23 | 2015-11-24 | 株式会社リコー | 画像処理装置、省電力制御方法及び省電力制御プログラム |
| JP5773064B2 (ja) * | 2012-03-19 | 2015-09-02 | 富士通株式会社 | 検出装置、通知方法、および通知プログラム |
| US20140173306A1 (en) * | 2012-12-19 | 2014-06-19 | Barnes Cooper | System and method for providing for power savings in a processor environment |
| JP2014157432A (ja) * | 2013-02-15 | 2014-08-28 | Ricoh Co Ltd | 情報処理装置、画像形成装置、データアクセス方法 |
| JP2015001800A (ja) | 2013-06-14 | 2015-01-05 | レノボ・シンガポール・プライベート・リミテッド | スリープ状態からレジュームする方法、携帯式電子機器およびコンピュータ・プログラム |
| US9229525B2 (en) * | 2013-06-17 | 2016-01-05 | Apple Inc. | Adaptive latency tolerance for power management of memory bus interfaces |
| JP5891214B2 (ja) * | 2013-10-28 | 2016-03-22 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
| DE112014006183T5 (de) * | 2014-01-16 | 2016-09-22 | Intel Corporation | Vorrichtung, Verfahren und System für einen Schnellkonfigurationsmechanismus |
| JP2016103704A (ja) * | 2014-11-27 | 2016-06-02 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法およびプログラム |
| JP7163002B2 (ja) * | 2016-05-25 | 2022-10-31 | キヤノン株式会社 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
-
2016
- 2016-05-25 JP JP2016104430A patent/JP7163002B2/ja active Active
-
2017
- 2017-05-18 US US15/599,216 patent/US10168761B2/en active Active
- 2017-05-19 CN CN201710356314.9A patent/CN107436849B/zh active Active
-
2018
- 2018-11-27 US US16/201,908 patent/US10606334B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017209869A5 (ja) | ||
| JP2012118570A5 (ja) | ||
| JP2016530653A5 (ja) | ||
| JP2017520053A5 (ja) | ||
| JP2016076257A5 (ja) | ||
| JP2015154185A5 (ja) | ||
| JP2017217821A5 (ja) | ||
| US9742548B2 (en) | Method and apparatus for using serial port in time division multiplexing manner | |
| JP2017211864A5 (ja) | ||
| JP2015102737A5 (ja) | ||
| JP2014010575A5 (ja) | 情報端末及びその制御方法、並びにプログラム | |
| EP2667549A3 (en) | Control Method for Image Processing Apparatus | |
| JP2014215664A5 (ja) | ||
| JP2017514394A5 (ja) | ||
| GB2537855A9 (en) | Controlling transitions of devices between normal state and quiescent state | |
| JP2016081340A5 (ja) | ||
| JP2016040905A5 (ja) | ||
| JP2017076284A5 (ja) | ||
| JP2016218923A5 (ja) | ||
| JP6496747B2 (ja) | 通信するホストから離れた、シリアル半二重トランシーバにおけるｔｘ／ｒｘモード制御 | |
| JP2015121971A5 (ja) | 情報処理システム、情報処理装置、画像形成装置、情報処理方法および情報処理プログラム | |
| JP2014002511A5 (ja) | 画像処理コントローラ及びその制御方法 | |
| JP2008210380A5 (ja) | ||
| JP2017021690A5 (ja) | ||
| JP2016111560A5 (ja) |