JP2016081340A5 - - Google Patents

Claims (10)

1. 同一の入力信号から変換された三つ以上の入力値に対して同一の演算を並列に実行して、同一の被制御対象を制御するための出力信号に変換される出力値を出力する三つ以上の演算部を備え、
   前記演算部の各々は、
   前記入力値の各々を取得する第１の判定部であって、取得した複数の前記入力値のうち過半数の入力値が一致するか否か判定する第１の判定部と、
   前記第１の判定部により過半数の入力値が一致すると判定された場合、前記一致した入力値を用いて演算を実行して出力値を生成する演算実行部と、
   前記演算実行部の各々から前記出力値を取得する第２の判定部であって、過半数が一致する出力値が前記出力信号への変換の使用対象となるよう、取得した複数の前記出力値のうち過半数の出力値が一致するか否か判定する第２の判定部と、
   を備える多重化制御装置。
2. 前記第１の判定部により前記過半数の入力値が一致しないと判定された場合、前記被制御対象の制御は停止され、
   前記第２の判定部により前記過半数の出力値が一致しないと判定された場合、前記被制御対象の制御は停止される
   請求項１に記載の多重化制御装置。
3. 前記演算部の各々は、
   対応する入力値として得た入力値を他の通信部へ送信する第１の通信部であって、前記第１の通信部が内蔵された演算部以外の演算部が対応する入力値として得た入力値を前記他の通信部から受信する第１の通信部と、
   対応する演算実行部が演算して得た出力値を他の通信部へ送信する第２の通信部であって、前記第２の通信部が内蔵された演算部以外の演算部が有する演算実行部が演算して得た出力値を前記他の通信部から受信する第２の通信部と、
   を備える請求項１または２に記載の多重化制御装置。
4. 前記第１の通信部は、他の第１の通信部から入力値を受信した場合、受信した入力値を送信元以外の他の第１の通信部へ送信する
   請求項３に記載の多重化制御装置。
5. 前記第２の通信部は、他の第２の通信部から出力値を受信した場合、受信した出力値を送信元以外の第２の通信部へ送信する
   請求項３または４に記載の多重化制御装置。
6. 前記第１の通信部同士がバスを介して接続されており、
   前記第２の通信部同士がバスを介して接続されている
   請求項３から５のいずれか一項に記載の多重化制御装置。
7. 前記第１の通信部同士がネットワークを介して接続されており、
   前記第２の通信部同士がネットワークを介して接続されている
   請求項３から５のいずれか一項に記載の多重化制御装置。
8. 前記演算部の各々は、外部の端末装置から閾値を示す閾値情報を取得し、前記閾値情報を保存する閾値設定部を備え、
   前記第１の判定部は、前記複数の入力値の差が前記閾値以内であれば、互いに一致すると判定し、
   前記第２の判定部は、前記複数の出力値の差が前記閾値以内であれば、互いに一致すると判定する
   請求項１に記載の多重化制御装置。
9. 前記演算部の各々は、
   前記閾値設定部に保存された前記閾値情報を前記三つ以上の演算部のうち自演算部以外の演算部へ送信し、前記三つ以上の演算部のうち自演算部以外の演算部から送信された複数の閾値情報を受信する通信部と、
   前記受信された複数の閾値情報が示す閾値と前記送信された閾値情報が示す閾値が異なるか否か判定する第３の判定部と、
   を備え、
   前記第３の判定部により閾値が異なると判定された場合、前記閾値設定部は、警告信号を前記端末装置へ送信する
   請求項８に記載の多重化制御装置。
10. 前記三つ以上の演算部を含み、前記同一の入力信号に対して同一の演算を並列に実行して、前記同一の被制御対象を制御するための前記出力信号を出力する三つ以上の制御部と、
    前記三つ以上の制御部が出力した前記出力信号のうち、過半数が一致する出力信号を、前記被制御対象を制御する制御信号として前記被制御対象へ出力する多数決部と、
    を備え、
    前記制御部の各々は、
    前記入力信号を取得して前記入力値に変換する入力部と、
    前記第２の判定部により過半数の出力値が一致すると判定された場合、前記一致した出力値を変換して前記出力信号を生成し、前記出力信号を前記多数決部へ出力する出力部と、
    を備える請求項１から９のいずれか１項に記載の多重化制御装置。