JP7091085B2 - 超音波診断装置、及び制御プログラム - Google Patents

Description

本発明の実施形態は、超音波診断装置、及び制御プログラムに関する。

一般に、超音波診断装置における超音波の送受信に関する処理は、診断モード毎に送受信条件に応じて決定されるパルス繰り返し期間（ＰＲＩ：Pulse Repetition Interval）毎に行われる。例えば、超音波診断装置は、１つのＰＲＩに必要な数、すなわち一回の送受信に必要な数の超音波送受信に関する制御パラメータをＲＡＭ（Random Access Memory）等の記憶回路から読み出し、読み出した制御パラメータを例えば超音波送受信に関する処理を行う送信回路、受信回路、及び信号処理回路へ転送する。送信回路、受信回路、及び信号処理回路は、受信した制御パラメータに基づいて、対応するＰＲＩにおいて超音波送受信に関する処理を実行する。

ここで、超音波診断装置は、例えば送信回路に送信パラメータを転送する送信回路ＩＦ（Interface）、受信回路に受信パラメータを転送する受信回路ＩＦ、及び信号処理回路に信号処理パラメータを転送する信号処理回路ＩＦを有している。さらに、送信回路ＩＦ、受信回路ＩＦ、及び信号処理回路ＩＦは、記憶回路から送信回路、受信回路、及び信号処理回路へ転送される制御パラメータを一時的に記憶する内部メモリをそれぞれ有している。このとき、ＰＲＩ毎に超音波の送受信に関する処理を遅滞なく実行するには、例えば、ＰＲＩのうち送信準備期間の前に、当該ＰＲＩにおいて用いる制御パラメータを、送信回路ＩＦ、受信回路ＩＦ、及び信号処理回路ＩＦがそれぞれ有する内部メモリへ転送しておく必要がある。

一方、超音波診断装置では、制御パラメータが転送される内部バスが、転送を要求する複数の転送要求者により共有されている。例えば、内部バスは、記憶回路に記憶された制御パラメータを送信回路ＩＦ、受信回路ＩＦ、及び信号処理回路ＩＦがそれぞれ有する内部メモリへ転送するメモリＩＦ、入力インターフェースを介して入力された制御パラメータを送信回路ＩＦ、受信回路ＩＦ、及び信号処理回路ＩＦがそれぞれ有する内部メモリへ転送するホスト制御回路ＩＦ等により共有されている。この内部バスの使用権は、例えば一つの調停回路によりラウンドロビン方式で管理されている。このラウンドロビン方式の下では、例えばメモリＩＦ、及びホスト制御回路ＩＦは、調停回路に対して制御パラメータの転送のために内部バスの使用権をそれぞれ要求する。そして、調停回路は、メモリＩＦ、又はホスト制御回路ＩＦに対して、均等に内部バスの使用権を与える。メモリＩＦは、調停回路から内部パスの使用権を与えられると、例えば記憶回路に記憶された送信パラメータを送信回路ＩＦが有する内部メモリに一度転送する。また、ホスト制御回路ＩＦは、調停回路から内部パスの使用権を与えられると、例えば入力インターフェースを介して入力された受信パラメータを受信回路ＩＦに一度転送する。

しかしながら、このようなラウンドロビン方式に基づく転送では、調停回路から内部バスの使用権を与えられたメモリＩＦ、及びホスト制御回路ＩＦが一度に転送できる制御パラメータの転送量は、所定の量、例えば１ＱＷ（Quad Word）に固定されていた。このため、一回の送受信に必要な制御パラメータの数に増加に対し、転送完了に必要な転送回数が比例的に増加する。このように転送回数が増加すると、例えば制御パラメータを転送する際に必ず付加されるアドレスデータ等を転送する時間の分だけ転送時間が比例的に増加する。

また、例えばメモリＩＦを介して記憶回路から送信回路ＩＦが有する内部メモリへ送信パラメータを複数回転送する場合に、ホスト制御回路ＩＦが内部バスの使用権を要求していない場合でも、メモリＩＦは、転送動作間において所定の期間待機する必要があった。このとき、一回の送受信に必要な制御パラメータの数に対して転送回数が比例的に増加すると、転送回数に対応する転送動作間の待機時間の分だけ転送時間が比例的に増加する。したがって、制御パラメータの転送効率が悪くなってしまう。

特開２０１７－１５３６８３号公報

発明が解決しようとする課題は、超音波送受信に関する制御パラメータの転送効率を向上させることにある。

実施形態によれば、超音波診断装置は、第１のメモリ、制御部、及び第２のメモリを備える。第１のメモリは、超音波の送受信に関する第１の制御パラメータを記憶する。制御部は、一回の前記超音波の送受信に必要な前記第１の制御パラメータの量に基づいて、当該第１の制御パラメータの転送量を設定し、設定した転送量で前記第１の制御パラメータを転送する。第２のメモリは、前記転送された前記第１の制御パラメータを一時的に記憶する。

図１は、実施形態に係る超音波診断装置の構成を示す図である。 図２は、図１に示される送受信制御回路の内部構成を示すブロック図である。 図３は、実施形態に係る調停回路によるＲｘバスの使用権の管理方法について説明するための図である。 図４は、実施形態に係るシーケンサがメモリから制御パラメータを転送する期間を説明するための図である。 図５は、実施形態に係る超音波診断装置が制御パラメータの転送量を制御する際のシーケンサの動作を示すフローチャートである。 図６は、実施形態に係る制御パラメータ関連情報の内容を示す図である。 図７は、実施形態に係るシーケンサによる制御パラメータの転送量制御について説明するための図である。 図８は、変形例に係る超音波診断装置が制御パラメータの転送量を制御する際のシーケンサの動作を示すフローチャートである。 図９は、変形例に係る制御パラメータ関連情報の内容を示す図である。 図１０は、変形例に係るシーケンサによる制御パラメータの転送量制御について説明するための図である。

以下、実施の形態について、図面を参照して説明する。

本実施形態に係る超音波診断装置を図１のブロック図を参照して説明する。

図１に示されるように、本実施形態に係る超音波診断装置は、超音波プローブ１、送信回路２、受信回路３、送受信制御回路４、メモリ５、信号処理回路６、画像生成回路７、記憶回路８、ディスプレイ９、入力インターフェース（ＩＦ：Interface）１０、及びホスト制御回路１１を備えている。

超音波プローブ１は、送信回路２から供給される送信信号を超音波信号に変換し、被検体へ送信する。また、超音波プローブ１は、被検体より反射してきた超音波エコー信号を受信し、電気信号に変換して受信回路３に出力する。

送信回路２は、送受信制御回路４から与えられるパルス繰り返し周波数（ＰＲＦ：Pulse Repetition Frequency）、送信位置、送信開口、送信遅延等の送信パラメータに従って、超音波プローブ１から所望の超音波信号が送信されるように駆動する。

受信回路３は、送受信制御回路４ から与えられる受信素子位置、受信開口、受信遅延、受信座標等の受信パラメータに従って超音波プローブ１で取得される超音波エコー信号からビームデータを生成する。

送受信制御回路４は、超音波の送受信に関する処理を実行する送受信処理回路を制御するプロセッサである。具体的には、送受信制御回路４は、ホスト制御回路１１からの指示に従い、送信回路２、受信回路３、信号処理回路６等の送受信処理回路を制御する。送受信制御回路４は、診断モード毎に送受信条件に応じたＰＲＩを決定し、ＰＲＩ毎に送信パラメータ転送、受信パラメータ転送、信号処理パラメータ転送、超音波信号の送信、超音波エコー信号の受信を制御する。ここで、診断モードとは、例えば、Ｂモード、Ｂモード＋Ｃモード、Ｂモード＋ＰＷモード、Ｂモード＋Ｍモード、及びＣＷモード等である。また、送受信条件とは、例えば、走査対象範囲における視野深度の変更、関心領域（ＲＯＩ：Region of Interest）サイズ変更、カーソル移動、信号強度変更、及びスケール変更等である。

送受信制御回路４は、ホスト制御回路１１から指示された送受信条件等に応じて制御パラメータを送受信処理回路へ転送する。制御パラメータは、例えば、送信パラメータ、受信パラメータ、信号処理パラメータの総称である。送受信制御回路４は、ホスト制御回路１１から指示されたビーム数、フレーム数、フレームレート、走査方向、走査対象範囲における視野深度等に応じて、メモリ５に記憶されたＰＲＦ、送信位置、送信開口、送信遅延等の送信パラメータを送信回路２へ転送する。また、送受信制御回路４は、受信素子位置、受信開口、受信遅延、受信座標等の受信パラメータを受信回路３へ転送する。また、送受信制御回路４は、ディジタルフィルタ処理条件等の信号処理パラメータを信号処理回路６へ転送する。また、送受信制御回路４は、信号処理回路６において当該ビームデータから生成された処理データをホスト制御回路１１を介して画像生成回路７へ出力する。

なお、送受信制御回路４ は、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（ＳＰＬＤ：Simple Programmable Logic Device）、および複合プログラマブル論理デバイス（ＣＰＬＤ：Complex Programmable Logic Device））の少なくとも一つにより構成されてもよい。

メモリ５は、本実施形態に係る超音波診断装置が備える各種回路を制御するための制御パラメータを記憶するＲＡＭ（Random Access Memory）である。メモリ５に記憶される制御パラメータ（第１の制御パラメータ）は、ホスト制御回路１１からの出力により更新可能である。メモリ５は、各種超音波スキャンモード、接続する超音波プローブ１、並列同時受信数等の情報に応じて設定される、送信回路２の送信パラメータと、受信回路３の受信パラメータと、信号処理回路６の信号処理パラメータとを記憶する。

例えば、メモリ５は、送信パラメータとして、送信位置、送信遅延、送信開口を記憶する。また、メモリ５は、受信パラメータとして、受信素子位置、受信開口、受信遅延、受信座標を記憶する。また、メモリ５は、信号処理パラメータとして、ディジタルフィルタ係数を記憶する。また、制御パラメータは、実質的なデータとヘッダ情報とを含む。ヘッダ情報は、転送先アドレスを含み、制御パラメータは当該転送先アドレスに対応する送受信処理回路へ転送される。

信号処理回路６は、受信回路３から出力されたビームデータにフィルタリング処理等の信号処理を施した処理データを生成する。信号処理回路６は、生成した処理データを、送受信制御回路４を介してホスト制御回路１１へ出力する。なお、信号処理回路６は、転送可能な配線方式の関係上、送受信制御回路４を経由して、処理データをホスト制御回路１１へ出力しているが、信号処理回路６からホスト制御回路１１への専用の転送経路を設けてもよい。

画像生成回路７は、ホスト制御回路１１から出力された処理データをスキャンコンバートして、被検体に関する二次元または三次元の超音波画像を生成する。

また、記憶回路８は、比較的大容量のデータを記憶可能なＨＤＤ（Hard Disk Drive）およびＳＳＤ（Solid State Drive）等である。例えば、記憶回路８は、入力インターフェース１０を介して入力される記憶操作に従い、画像生成回路７で生成された各種超音波画像データ、及び当該各種超音波画像データに付加された付加情報等を記憶する。なお、記憶回路８は、ＨＤＤ等の磁気ディスク以外にも、光磁気ディスクやＣＤ（Compact Disc
）、ＤＶＤ（ Digital Versatile Disc）等の光ディスクを利用してもよい。また、記憶回路８の記憶領域は、超音波診断装置内にあってもよいし、ネットワークで接続された外部記憶装置内にあってもよい。

ディスプレイ９は、ホスト制御回路１１による制御に従い、画像生成回路７において生成された超音波画像、および各種の診断用パラメータ等を表示する。ディスプレイ９としては、例えば、ＣＲＴディスプレイ（Cathode Ray Tube Display）、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、有機ＥＬディスプレイ（ＯＥＬＤ：Organic Electro Luminescence Display）、プラズマディスプレイまたは当技術分野で知られている他の任意のディスプレイが適宜利用可能である。

入力インターフェース１０は、トラックボール、スイッチボタン、マウス、キーボード、操作面へ触れることで入力操作を行うタッチパッド、および表示画面とタッチパッドとが一体化されたタッチパネルディスプレイ等によって実現される。入力インターフェース１０は、超音波診断装置に対して各種の診断モードや診断モードに付随する制御パラメータを設定するための入力デバイスである。入力インターフェース１０は、操作者から受け取った入力操作を電気信号へ変換しホスト制御回路１１へ出力する。なお、本実施形態において、入力インターフェース１０は、トラックボール、スイッチボタン、マウス、キーボード等の物理的な操作部品を備えるものだけに限られない。例えば、装置とは別体に設けられた外部の入力機器から入力操作に対応する電気信号を受け取り、この電気信号をホスト制御回路１１へ出力する電気信号の処理回路も入力インターフェース１０の例に含まれる。

ホスト制御回路１１は、入力インターフェース１０で設定された診断モードや各種パラメータに基づいて、超音波診断装置における各構成の制御を実行する。ホスト制御回路１１は、ハードウェア資源として、ＣＰＵ やＭＰＵ（Micro Processing Unit）等のプロセッサと、ＲＯＭ（Read Only Memory）やＲＡＭ等のメモリとを含む。ホスト制御回路１１のメモリは、画像収集プログラムを記憶する。ホスト制御回路１１のプロセッサは、入力インターフェース１０からの入力信号に基づいて、メモリに記憶された画像収集プログラムを実行することにより、超音波診断装置における各構成の制御を実行する。例えば、ホスト制御回路１１は、入力インターフェース１０からの入力信号に基づく制御パラメータ（第２の制御パラメータ）を、送受信制御回路４を介して各送受信処理回路へ転送する。例えば、ホスト制御回路１１は、当該制御パラメータ（受信パラメータ）として、入力インターフェース１０からの入力信号に基づくＴＧＣ（Time Gain Control）を変更するためのＴＧＣパラメータ（ゲイン値）を、送受信制御回路４を介して受信回路３へ転送する。

（送受信制御回路４の内部構成）
次に、実施形態における送受信制御回路４の内部構成について詳しく説明する。

図２は、図１に示される送受信制御回路４の内部構成を示すブロック図である。送受信制御回路４は、ホスト制御回路インターフェース４１（以下、ホスト制御回路ＩＦ４１と称する）、メモリインターフェース４２（以下、メモリＩＦ４２と称する）、シーケンサ４３、送信回路インターフェース４４（以下、送信回路ＩＦ４４と称する）、送信回路ＩＦ４４専用の内部メモリ４５、受信回路インターフェース４６（以下、受信回路ＩＦ４６と称する）、受信回路ＩＦ４６専用の内部メモリ４７、信号処理回路インターフェース４８（以下、信号処理回路ＩＦ４８と称する）、信号処理回路ＩＦ４８専用の内部メモリ４９、データ収集インターフェース５０（以下、データ収集ＩＦ５０と称する）、調停回路（Arbiter、アービタ回路とも呼ばれる）Ａ１、及び調停回路Ａ２を備える。実施形態における送受信制御回路４は、超音波送受信における機能毎に、送受信処理回路インターフェース（以下、送受信処理回路ＩＦと称する）、内部メモリ、及び調停回路を設けた機能別回路構成を有する。

ホスト制御回路ＩＦ４１、メモリＩＦ４２、シーケンサ４３、送信回路ＩＦ４４、内部メモリ４５、受信回路ＩＦ４６、内部メモリ４７、信号処理回路ＩＦ４８、内部メモリ４９、データ収集ＩＦ５０は、共用の内部バスにより接続されている。

ホスト制御回路ＩＦ４１は、外部バスを介してホスト制御回路１１に接続される。ホストＩＦ４１は、超音波診断装置の送受信開始前において、ホスト制御回路１１から転送された制御パラメータをメモリＩＦ４２を介してメモリ５へ予め転送しておく。また、ホスト制御回路ＩＦ４１は、超音波診断装置の送受信開始後において、ホスト制御回路１１から転送された制御パラメータを送信回路ＩＦ４４、受信回路ＩＦ４６、又は信号処理回路ＩＦ４８に転送する。

メモリＩＦ４２は、外部バスを介してメモリ５に接続される。メモリＩＦ４２は、メモリ５に記憶された制御パラメータを、対応する内部メモリ４５、内部メモリ４７、及び内部メモリ４９へ転送する。

データ収集ＩＦ５０は、外部バスを介して信号処理回路６に接続される。データ収集ＩＦ５０は、信号処理回路６で生成された処理データをホスト制御回路１１へ転送する。

シーケンサ４３は、制御パラメータの転送を制御するプロセッサである。シーケンサ４３は、例えば、診断モード毎に送受信条件に応じてＰＲＩを決定する。ＰＲＩを決定するためのＰＲＩ情報は、ホスト制御回路１１からシーケンサ４３に通知される。また、シーケンサ４３は、メモリＩＦ４２を介し、ＰＲＩとは非同期に、メモリ５から制御パラメータを読み出して、読み出した制御パラメータを内部メモリ４５、内部メモリ４７、又は内部メモリ４９に転送する。このとき、シーケンサ４３は、メモリＩＦ４２から内部メモリ４５、内部メモリ４７、又は内部メモリ４９へ転送する制御パラメータの転送量を制御する。シーケンサ４３による制御パラメータの転送量制御の詳細については後述する。

送信回路ＩＦ４４は、外部バスを介して送信回路２に接続される。送信回路ＩＦ４４は、内部メモリ４５に記憶された送信パラメータを送信回路２へ転送する。このとき、内部メモリ４５に記憶されている送信パラメータは、ＦＩＦＯ（First In First Out）方式で処理される。また、送信回路ＩＦ４４は、ホスト制御回路ＩＦ４１から転送された送信パラメータを送信回路２へ転送する。内部メモリ４５は、例えば格納する送信パラメータの数について所定の上限が設けられたＦＩＦＯキューを有している。

受信回路ＩＦ４６は、外部バスを介して受信回路３に接続される。受信回路ＩＦ４６は、内部メモリ４７に記憶された受信パラメータを受信回路３へ転送する。このとき、内部メモリ４７に記憶されている受信パラメータは、ＦＩＦＯ方式で処理される。また、受信回路ＩＦ４６は、ホスト制御回路ＩＦ１１から転送された受信パラメータを受信回路３へ転送する。内部メモリ４７は、例えば格納する受信パラメータの数について所定の上限が設けられたＦＩＦＯキューを有している。

信号処理回路ＩＦ４８は、外部バスを介して信号処理回路６に接続される。信号処理ＩＦ４８は、内部メモリ４９に記憶された信号処理パラメータを信号処理回路６へ転送する。このとき、内部メモリ４９に記憶されている信号処理パラメータは、ＦＩＦＯ方式で処理される。また、信号処理回路ＩＦ４８は、ホスト制御回路ＩＦ４１から転送された信号処理パラメータを信号処理回路６へ転送する。内部メモリ４９は、例えば格納する信号処理パラメータの数について所定の上限が設けられたＦＩＦＯキューを有している。

ホスト制御回路ＩＦ４１から内部メモリ４５の方向への内部バスをＲｘバスと呼称する。例えば、Ｒｘバスは、メモリＩＦ４２から内部メモリ４５、内部メモリ４７、及び内部メモリ４９への制御パラメータの転送、又はホスト制御回路ＩＦ４１から送信回路２、受信回路３、及び信号処理回路６への制御パラメータの転送に使用する。また、内部メモリ４５からホスト制御回路ＩＦ４１の方向への内部バスをＴｘバスと呼称する。例えば、Ｔｘバスは、内部メモリ４５から送信回路ＩＦ４４、内部メモリ４７から受信回路ＩＦ４６、及び内部メモリ４９から信号処理回路ＩＦ４８への制御パラメータの転送に使用する。

調停回路Ａ１は、ホスト制御回路ＩＦ４１、メモリＩＦ４２、及びデータ収集ＩＦ５０からの要求（リクエスト）に応じて、Ｒｘバスの使用権を管理する。調停回路Ａ１は、ホスト制御回路ＩＦ４１と、メモリＩＦ４２と、データ収集ＩＦ５０とに接続される。

調停回路Ａ１は、例えば、ホスト制御回路ＩＦ４１によるＲｘバスを介した各送受信処理回路インターフェースへの制御パラメータの転送要求と、メモリＩＦ４２によるＲｘバスを介した各内部メモリへの制御パラメータの転送要求と、データ収集ＩＦ５０によるＲｘバスを介した各送受信処理回路インターフェースへの制御パラメータの転送要求とに応じて、例えばラウンドロビン方式により、ホスト制御回路ＩＦ４１、メモリＩＦ４２、及びデータ収集ＩＦ５０に対してそれぞれＲｘバスの使用権を与える。

図３は、本実施形態に係る調停回路Ａ１によるＲｘバスの使用権の管理（調停）方法について説明するための図である。図３によれば、ホスト制御回路ＩＦ４１、メモリＩＦ４２、及びデータ収集ＩＦ５０は、Ｒｘバスの使用権を調停回路Ａ１に対して要求する。調停回路Ａ１は、Ｒｘバスの使用権を要求するホスト制御回路ＩＦ４１、メモリＩＦ４２、及びデータ収集ＩＦ５０に対し、ラウンドロビン方式により当該要求を許可する。これにより、ホスト制御回路ＩＦ４１、メモリＩＦ４２、及びデータ収集ＩＦ５０の要求に対して、Ｒｘバスの使用権が均等に許可される。Ｒｘバスの使用権の要求が調停回路Ａ１により許可された場合、ホスト制御回路ＩＦ４１、メモリＩＦ４２、及びデータ収集ＩＦ５０は、Ｒｘバスを使用して各種制御パラメータの転送を行うことができる。

ここで、ラウンドロビン方式において、メモリＩＦ４２は、例えば、ホスト制御回路ＩＦ４１、及び／又はデータ収集ＩＦ５０から調停回路Ａ１に対して転送要求されている場合、制御パラメータを一回転送する毎に、調停回路Ａ１に対する要求を一旦終了してホスト制御回路ＩＦ４１、及び／又はデータ収集ＩＦ５０に対してＲｘバスの使用権を譲渡しなければならない。また、メモリＩＦ４２は、ホスト制御回路ＩＦ４１、及びデータ収集ＩＦ５０から調停回路Ａ１に対して転送要求されていない場合であっても、調停回路Ａ１に対する要求を一旦終了しなければならない。このため、メモリＩＦ４２は、連続して制御パラメータを転送する場合、転送動作間に所定のクロック数分、例えば４クロック分休止期間を設けて転送する必要がある。

調停回路Ａ２は、メモリＩＦ４２、シーケンサ４３、送信回路ＩＦ４４、受信回路ＩＦ４６、信号処理回路ＩＦ４８、及びデータ収集ＩＦ５０からの要求に応じて、Ｔｘバスの使用権を管理する。調停回路Ａ２は、メモリＩＦ４２と、シーケンサ４３と、送信回路ＩＦ４４と、内部メモリ４５と、受信回路ＩＦ４６と、内部メモリ４７と、信号処理回路ＩＦ４８と、内部メモリ４９と、データ収集ＩＦ５０とに接続される。

調停回路Ａ２は、Ｔｘバスの使用権について、例えば、送信回路ＩＦ４４によるホスト制御回路ＩＦ４１への送信パラメータの転送要求と、受信回路ＩＦ４６によるホスト制御回路ＩＦ４１への受信パラメータの転送要求と、信号処理回路ＩＦ４８によるホスト制御回路ＩＦ４１への信号処理パラメータの転送要求と、シーケンサ４３によるメモリＩＦ４２への制御パラメータの転送要求と、メモリＩＦ４２によるホスト制御回路ＩＦ４１への制御パラメータの転送要求と、データ収集ＩＦ５０によるホスト制御回路ＩＦ４１への処理データの転送要求とに応じて、例えばラウンドロビン方式により、送信回路ＩＦ４４、受信回路ＩＦ４６、信号処理回路ＩＦ４８、シーケンサ４３、メモリＩＦ４２、及びデータ収集ＩＦ５０に対してそれぞれＴｘバスの使用権を与える。

次に、本実施形態に係るシーケンサ４３による制御パラメータの転送量制御の詳細について、図を参照して説明する。

まず、本実施形態に係るシーケンサ４３がメモリ５から制御パラメータを転送する期間について説明する。図４は、本実施形態に係るシーケンサ４３がメモリ５から制御パラメータを転送する期間を説明するための図である。図４に示すように、シーケンサ４３は、ＰＲＩ毎に用いられる超音波送受信に関する制御パラメータの転送を制御する。ＰＲＩには、送信準備期間Ｔｐ、送信期間Ｔｔ、及び受信期間Ｔｒが含まれる。送信準備期間Ｔｐには、メモリ５に記憶されていた制御パラメータを送信回路２、受信回路３、及び信号処理回路６へ転送する転送期間が含まれる。例えば、図４に示されるｎ（ｎは自然数）回目の送受信における送信準備期間Ｔｐにおいて、ｎ回目の送受信に必要な送信パラメータが内部メモリ４５から送信回路２へ転送される。また、図４に示されるｎ回目の送受信における送信準備期間Ｔｐにおいて、ｎ回目の送受信に必要な受信パラメータが内部メモリ４７から受信回路３へ転送される。また、図４に示されるｎ回目の送受信における送信準備期間Ｔｐにおいて、ｎ回目の送受信に必要な信号処理パラメータが内部メモリ４９から信号処理回路６へ転送される。送信期間Ｔｔは、例えば、超音波信号の送信期間である。受信期間Ｔｒは、例えば、超音波エコー信号の受信期間である。

シーケンサ４３は、例えば、図４に示されるｎ回目の送受信における送信準備期間Ｔｐが開始されるまでに、少なくともｎ回目の送受信に必要な制御パラメータをメモリＩＦ４２から各内部メモリに転送する。内部メモリ４５に転送されたｎ回目の送受信に必要な送信パラメータは、ｎ回目の送受信における送信準備期間Ｔｐにおいて、送信回路ＩＦ４４により内部メモリ４５から送信回路２へ転送される。

また、シーケンサ４３は、例えば、図４に示される（ｎ＋１）回目の送受信における送信準備期間Ｔｐが開始されるまでに、少なくとも（ｎ＋１）回目の送受信に必要な送信パラメータをメモリＩＦ４２から内部メモリ４５に転送する。内部メモリ４５に転送された送信パラメータは、（ｎ＋１）回目の送受信における送信準備期間Ｔｐにおいて、送信回路ＩＦ４４により内部メモリ４５から送信回路２へ転送される。なお、シーケンサ４３は、受信パラメータ、及び信号処理パラメータについても、送信パラメータと同様に転送する。

次に、本実施形態に係るシーケンサ４３が制御パラメータの転送量を制御する流れについて説明する。図５は、本実施形態に係る超音波診断装置が制御パラメータの転送量を制御する際のシーケンサ４３の動作の例を示すフローチャートである。以下の説明では、シーケンサ４３は、超音波スキャンが開始されてから終了されるまでの間、超音波送受信に関する制御パラメータの転送を制御するものとする。また、シーケンサ４３、データ収集ＩＦ５０、及びホスト制御回路ＩＦ４１のうち、シーケンサ４３のみが調停回路Ａ１に対して転送要求しているものとする。

また、シーケンサ４３は、当該シーケンサ４３が備える不図示の内部メモリに、必要な各種制御パラメータの量を表す制御パラメータ関連情報を記憶しているものとする。この制御パラメータ関連情報は、ホスト制御回路１１からシーケンサ４３に予め供給されているものとする。制御パラメータ関連情報は、メモリ５から各送受信回路に対応する内部メモリに転送することが必要な制御パラメータの数を、例えば、ベクター毎、及び送受信回路毎に表している。１ベクターは、例えば一回の超音波送受信を表す。一回の超音波送受信に必要な制御パラメータの数は、例えば、チャンネル数、ビームの並列同時受信数、及び新たな超音波診断サービスの開始に伴い必要となるパラメータ等により変動する。

図６は、本実施形態に係る制御パラメータ関連情報の内容の例を示す図である。図６に示される制御パラメータ関連情報は、例えば、先頭（ベクター番号０）のベクターについて、送信パラメータの数が７、受信パラメータの数が５、及び信号処理パラメータの数が３であることを表す。また、図６に示される制御パラメータ関連情報は、例えば、２番目（ベクター番号１）のベクターについて、送信パラメータの数が１０、受信パラメータの数が８、及び信号処理パラメータの数が６であることを表す。なお本実施形態では、例えば、制御パラメータの数１は１ＱＷを表すものとする。なお、図６に示される制御パラメータ関連情報には、少なくとも２つのベクターに対応する制御パラメータの数に関する情報が含まれているものとする。

また、シーケンサ４３は、制御パラメータをメモリ５から内部メモリ４５、内部メモリ４７、及び内部メモリ４９のいずれかに１度転送すると、その後４クロックの間メモリ５から制御パラメータの転送を行わないものとする。

図５において、シーケンサ４３は、超音波スキャンが開始されると、転送が必要な制御パラメータの量を取得する（ステップＳＡ１）。具体的には、シーケンサ４３は、不図示の内部メモリ（若しくはメモリ５）に記憶されている制御パラメータ関連情報を参照し、ベクター番号毎の送信パラメータの数、受信パラメータの数、及び信号処理パラメータの数を取得する。

シーケンサ４３は、取得した制御パラメータの量に応じて、当該制御パラメータの転送量を設定する（ステップＳＡ２）。具体的には、例えば、シーケンサ４３は、ベクター番号０に対応する制御パラメータについて、制御パラメータの数が多い順に、送信パラメータ、受信パラメータ、及び信号処理パラメータに対して、転送に関する優先度を設定する。具体的には、シーケンサ４３は、ベクター番号０に対応する送信パラメータの数、受信パラメータの数、及び信号処理パラメータの数が７、５、及び３であるため、送信パラメータ、受信パラメータ、及び信号処理パラメータの順に転送されるように、各パラメータに対して転送に関する優先度を設定する。これにより、シーケンサ４３は、最も優先度の高い制御パラメータを送信パラメータと認識する。また、シーケンサ４３は、次に優先度の高い制御パラメータを受信パラメータと認識する。また、シーケンサ４３は、最も優先度の低い制御パラメータを信号処理パラメータと認識する。

次に、シーケンサ４３は、送信パラメータの数が７であるため、転送する送信パラメータの転送量を、例えば７以下の値のうち２の２乗である４つの送信パラメータに対応する４ＱＷに設定する。また、ベクター番号０に対応する送信パラメータについて、シーケンサ４３は、次に送信する送信パラメータの転送量を、例えば残りの３以下の値のうち２の１乗に対応する２ＱＷに設定する。また、ベクター番号０に対応する送信パラメータについて、シーケンサ４３は、次に送信する送信パラメータの転送量を、次に送信する送信パラメータの転送量を、例えば残りの１以下の値のうち２の０乗に対応する１ＱＷに設定する。なお、転送量は、１ＱＷ以上であればどのように設定されてもかまわない。

また、シーケンサ４３は、ベクター番号０に対応する受信パラメータについて、例えば、一回目の送信の転送量を５以下の値のうち２の２乗に対応する４ＱＷ、２回目の送信の転送量を残りの１以下の値のうち２の０乗に対応する１ＱＷに設定する。

また、シーケンサ４３は、ベクター番号０に対応する信号処理パラメータについて、例えば、一回目の送信の転送量を３以下の値のうち２の１乗に対応する２ＱＷ、２回目の送信の転送量を残りの１以下の値のうち２の０乗に対応する１ＱＷに設定する。

次に、シーケンサ４３は、ベクター番号０に対応する制御パラメータについて、メモリＩＦ４２を介し、ステップＳＡ２において設定した優先度、及び転送量に基づいて、送信パラメータ、受信パラメータ、及び信号処理パラメータを、メモリ５から内部メモリ４５、内部メモリ４７、及び内部メモリ４９にそれぞれ送信する（ステップＳＡ３）。具体的には、まず、シーケンサ４３は、例えば、メモリＩＦ４２を介し、調停回路Ａ１から４ＱＷ分の送信パラメータを転送可能なＲｘバスの使用権を要求する。シーケンサ４３は、当該要求した使用権が調停回路Ａ１により与えられると、与えられた使用権に相当する期間において、４ＱＷ分の送信パラメータをメモリ５から内部メモリ４５に送信する。

そして、シーケンサ４３は、例えばベクター番号０に対応する制御パラメータについて、送信パラメータを４ＱＷ、２ＱＷ、及び１ＱＷの転送量で順番に３回転送する。次に、シーケンサ４３は、受信パラメータを３ＱＷ、及び２ＱＷの転送量で順番に２回転送する。最後に、シーケンサ４３は、信号処理パラメータを２ＱＷ、及び１ＱＷの転送量で順番に２回転送する。

なお、シーケンサ４３は、制御パラメータの転送前に、内部メモリ４５、内部メモリ４７、及び内部メモリ４９がそれぞれ有するＦＩＦＯキューに格納されている制御パラメータの数が予め設定された上限値に達しているか否かを判定するものとする。本実施形態では、内部メモリ４５、内部メモリ４７、及び内部メモリ４９がそれぞれ有するＦＩＦＯキューに格納されている制御パラメータの数は、予め設定された上限値に達しておらず、ＦＩＦＯキューの空き容量は十分確保されているものとする。

また、シーケンサ４３は、設定した転送に関する優先度に基づいて、同一のベクター番号の制御パラメータについて、例えば、送信パラメータを一回送った後、１ベクター分の送信パラメータを全て転送していない場合であっても、続いて送信パラメータを転送するのではなく、送信パラメータの転送に続けて受信パラメータ、及び信号処理パラメータの順に転送するようにしてもよい。具体的には、シーケンサ４３は、例えばベクター番号０に対応する制御パラメータについて、送信パラメータ４ＱＷ、受信パラメータ３ＱＷ、及び信号処理パラメータ２ＱＷの順番で転送するようにしてもよい。

図７は、本実施形態に係るシーケンサ４３による制御パラメータの転送量制御の例について説明するための図である。図７は、ベクター番号０に対応する送信パラメータを転送する際のタイミングチャートを表している。図７に示される「ＣＬＫ」が付された波形は、送受信制御回路４等のシステムクロックに関する連続パルス波形を表している。図６では、１番目のクロックから２２番目のクロックまでの連続パルス波形が描かれている。

また、図７に示される「ＲＥＱ」が付された波形は、シーケンサ４３により調停回路Ａ１に対するＲｘバスの使用権が転送要求された期間を表している。図７によれば、図７に示されるシステムクロックに関する連続パルス波形のうち、２クロックから７クロックまでの期間、１１クロックから１４クロックまでの期間、及び１８クロックから２０クロックまでの期間において、シーケンサ４３は、調停回路Ａ１に対し、メモリＩＦ４２についてＲｘバスの使用権を要求している。

また、図７に示される「ＧＲＡＮＴ」が付された波形は、上記要求に応じて、メモリＩＦ４２についてＲｘバスの使用権が許可された期間を表している。図７によれば、図７に示されるシステムクロックに関する連続パルス波形のうち、３番目のクロックから８番目のクロックに対応する期間、１２クロックから１５クロックまでの期間、及び１９クロックから２１クロックまでの期間において、シーケンサ４３は、調停回路Ａ１から、メモリＩＦ４２についてＲｘバスの使用権を許可されている。

図７によれば、シーケンサ４３は、図５に示されるステップＳＡ２で決定した制御パラメータの転送量に基づいて、制御パラメータを、例えば、送信回路ＩＦ４４に対応する内部メモリ４５に３回連続で転送している。図７に示される「ＡＤ」が付された領域は、例えば転送先アドレスを含むヘッダ情報を送信する期間を表す。図７に示される「ＤＴ」が付された領域は、例えば制御パラメータの値を含む実質的なデータを送信する期間を表す。

図７において、シーケンサ４３は、４クロックから８クロックまでに対応する期間において４ＱＷ分の制御パラメータを転送している。また、シーケンサ４３は、１３クロックから１５クロックまでに対応する期間において、２ＱＷ分の制御パラメータを転送している。また、シーケンサ４３は、２０クロックから２１クロックまでに対応する期間において、１ＱＷ分制御パラメータを転送している。これにより、シーケンサ４３は、ベクター番号０に対応する送信パラメータを全て内部メモリ４５に転送できる。従来、一回に転送できる制御パラメータの量は、１ＱＷ分と固定されていたため、７ＱＷ分の制御パラメータを転送するには、７回転送する必要がった。このため、本実施形態に係るシーケンサ４３によれば、転送回数を７回から３回に削減することが可能となる。

図５に戻って、シーケンサ４３は、次のベクターの制御パラメータが存在するか否か判定する（ステップＳＡ４）。

シーケンサ４３は、次のベクターであるベクター番号１に対応する制御パラメータが存在するため（ステップＳＡ４のＹｅｓ）、ベクター番号１に対応する制御パラメータについて、ベクター番号０に対応する制御パラメータと同様に、転送に関する優先度、及び転送量を設定する（ステップＳＡ２）。

次に、シーケンサ４３は、ベクター番号１に対応する制御パラメータについて、ベクター番号０に対応する制御パラメータと同様に、メモリＩＦ４２を介し、ステップＳＡ２において設定した優先度、及び転送量に基づいて、送信パラメータ、受信パラメータ、及び信号処理パラメータを、メモリ５から内部メモリ４５、内部メモリ４７、及び内部メモリ４９にそれぞれ送信する（ステップＳＡ３）。

さらに、シーケンサ４３は、ベクター番号２以降に対応する制御パラメータについても、ベクター番号０、及び１に対応する制御パラメータと同様に、転送に関する優先度、及び転送量を設定する（ステップＳＡ２）。そして、シーケンサ４３は、ベクター番号２以降に対応する制御パラメータについても、ベクター番号０、及び１に対応する制御パラメータと同様に、メモリＩＦ４２を介し、ステップＳＡ２において設定した優先度、及び転送量に基づいて、送信パラメータ、受信パラメータ、及び信号処理パラメータを、メモリ５から内部メモリ４５、内部メモリ４７、及び内部メモリ４９にそれぞれ送信する（ステップＳＡ３）。

シーケンサ４３は、ステップＳＡ４において、次のベクターの制御パラメータが存在しない場合（ステップＳＡ４のＮｏ）、超音波スキャンが終了したか否か判定する（ステップＳＡ５）。

シーケンサ４３は、超音波スキャンが終了していない場合（ステップＳＡ５のＮｏ）、転送が必要な制御パラメータの量を再び取得する（ステップＳＡ１）。具体的には、シーケンサ４３は、不図示の内部メモリに記憶されている制御パラメータ関連情報を参照し、例えば、ステップＳＡ２からステップＳＡ５までの処理を実行している間に新たにホスト制御回路１１からシーケンサ４３に供給された制御パラメータ関連情報について、ベクター番号毎の送信パラメータの数、受信パラメータの数、及び信号処理パラメータの数を取得する。

シーケンサ４３は、新たに取得した制御パラメータについて、ステップＳＡ２からステップＳＡ５までの処理を再び実行する。

シーケンサ４３は、ステップＳＡ５において超音波スキャンが終了している場合（ステップＳＡ５のＹｅｓ）、転送制御処理を終了する。

以上のように、本実施形態に係る超音波診断装置が備えるメモリ５は、超音波の送受信に関する制御パラメータを記憶している。また、シーケンサ４３は、一回の前記超音波の送受信に必要な制御パラメータの量に基づいて、当該制御パラメータの転送量を設定し、設定した転送量の制御パラメータをまとめて転送する。また、超音波診断装置が備える内部メモリ４５、４７、及び４９は、転送された制御パラメータを一時的に記憶する。

これにより、例えば、一回の超音波の送受信に必要な制御パラメータの量が多い場合であっても、制御パラメータの転送量を大きくする、すなわち一度に転送する制御パラメータを複数まとめてバースト転送することが可能となる。よって、転送回数を削減することが可能となり、削減された転送回数に対応する転送動作間の待機時間、及び、転送先アドレスを示すアドレスデータの転送時間分だけ所要時間を削減することができる。

したがって、超音波送受信に関する制御パラメータの転送効率を向上させることが可能となる。

（変形例）
上記実施形態では、超音波診断装置が備えるシーケンサ４３が、制御パラメータ関連情報を参照し、一回の超音波の送受信に必要な制御パラメータの量を認識して、認識した制御パラメータの量に応じて、各内部メモリに転送する当該制御パラメータの転送量を設定する場合について説明した。変形例では、超音波診断装置が備えるシーケンサ４３が、各内部メモリに転送された制御パラメータの量に応じて、各内部メモリに転送する当該制御パラメータの転送量を設定する場合について説明する。

変形例に係る超音波診断装置の構成及び機能は、図１及び図２に示される超音波診断装置の構成及び機能と同様である。

次に、以上のように構成された変形例に係る超音波診断装置による動作を、シーケンサ４３の処理手順に従って説明する。図８は、変形例に係る超音波診断装置が制御パラメータの転送量を制御する際のシーケンサ４３の動作を示すフローチャートである。

以下の説明では、上記実施形態と同様に、シーケンサ４３は、超音波スキャンが開始されてから終了されるまでの間、超音波送受信に関する制御パラメータの転送を制御するものとする。また、シーケンサ４３は、当該シーケンサ４３が備える不図示の内部メモリ（若しくはメモリ５）に、必要な各種制御パラメータの量を表す制御パラメータ関連情報を記憶しているものとする。この制御パラメータ関連情報は、ホスト制御回路１１からシーケンサ４３に予め供給されているものとする。

図９は、変形例に係る制御パラメータ関連情報の内容の例を示す図である。図９に示される制御パラメータ関連情報は、例えば、先頭（ベクター番号０）のベクターについて、送信パラメータの数が１００、受信パラメータの数が５０、及び信号処理パラメータの数が２０であることを表す。また、図９に示される制御パラメータ関連情報は、例えば、２番目（ベクター番号１）のベクターについて、送信パラメータの数が５０、受信パラメータの数が２５、及び信号処理パラメータの数が１５であることを表す。なお、図９に示される制御パラメータ関連情報には、少なくとも２つのベクターに対応する制御パラメータの数に関する情報が含まれているものとする。

また、シーケンサ４３は、制御パラメータをメモリ５から各送受信回路に対応する内部メモリのいずれかに１度転送すると、その後４クロックの間メモリ５から制御パラメータの転送を行えないものとする。また、内部メモリ４５、内部メモリ４７、及び内部メモリ４９には、メモリ５から内部メモリ４５、内部メモリ４７、及び内部メモリ４９へそれぞれ転送された制御パラメータの数を示すＦＩＦＯ計数が記憶されているものとする。ＦＩＦＯ計数は、例えば、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に制御パラメータが転送される度に、送信回路ＩＦ４４、受信回路ＩＦ４６、及び信号処理回路ＩＦ４８により、それぞれ転送された数だけ加算されるものとする。

図８において、シーケンサ４３は、超音波スキャンが開始されると、転送が必要な制御パラメータの量を取得する（ステップＳＢ１）。具体的には、シーケンサ４３は、不図示の内部メモリに記憶されている制御パラメータ関連情報を参照し、ベクター番号毎の送信パラメータの数、受信パラメータの数、及び信号処理パラメータの数を取得する。

シーケンサ４３は、ＦＩＦＯ計数を取得する（ステップＳＢ２）。具体的には、シーケンサ４３は、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数をそれぞれ参照する。このとき、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数は、それぞれ０であるものとする。

次に、シーケンサ４３は、ステップＳＡ１において取得した制御パラメータの量、及び、ステップＳＡ２において取得したＦＩＦＯ計数に基づいて、制御パラメータの転送量を設定する（ステップＳＢ３）。具体的には、シーケンサ４３は、取得した制御パラメータの数と、及び取得したＦＩＦＯ計数とを比較する。シーケンサ４３は、ＦＩＦＯ計数が制御パラメータの数より大きい場合、転送量を最小の転送量（ＭＩＮ）、例えば１ＱＷに設定する。また、シーケンサ４３は、ＦＩＦＯ計数が制御パラメータの数以下である場合、転送量を最大の転送量（ＭＡＸ）、例えば４ＱＷに設定する。

より具体的には、シーケンサ４３は、ベクター番号０に対応する送信パラメータの数と、内部メモリ４５から取得したＦＩＦＯ計数とを比較する。シーケンサ４３は、ＦＩＦＯ計数が送信パラメータの数より小さいため、転送量を最大の転送量である４ＱＷに設定する。また、シーケンサ４３は、ベクター番号０に対応する受信パラメータの数と、内部メモリ４７から取得したＦＩＦＯ計数とを比較する。シーケンサ４３は、ＦＩＦＯ計数が受信パラメータの数より小さいため、転送量を最大の転送量である４ＱＷに設定する。また、シーケンサ４３は、ベクター番号０に対応する信号処理パラメータの数と、内部メモリ４９から取得したＦＩＦＯ計数とを比較する。シーケンサ４３は、ＦＩＦＯ計数が信号処理パラメータの数より小さいため、転送量を最大の転送量である４ＱＷに設定する。

次に、シーケンサ４３は、メモリＩＦ４２を介し、ステップＳＢ３において設定した転送量に基づいて、まず、メモリ５から内部メモリ４５に送信パラメータを４ＱＷ転送する（ステップＳＢ４）。

シーケンサ４３は、ステップＳＢ４において転送した回数が所定の転送回数に到達したか否か判定する（ステップＳＢ５）。このとき、所定の転送回数は、内部メモリ４９に記憶される信号処理パラメータの数がベクター番号０に対応する信号処理パラメータの数２０に到達するまでに必要な転送回数であるものとする。具体的には、内部メモリ４９に記憶されている信号処理パラメータの数は０であり、送信パラメータ、受信パラメータ、及び信号処理パラメータの順で４ＱＷずつ送信されるため、所定の転送回数は１５である。シーケンサ４３は、転送した回数は一回であるため（ステップＳＢ５のＮｏ）、次に、メモリ５から内部メモリ４７に受信パラメータを４ＱＷ転送する（ステップＳＢ４）。

そして、シーケンサ４３は、転送回数が１５に到達するまで、例えば、送信パラメータ、受信パラメータ、及び信号処理パラメータの順で、ステップＳＢ４の転送処理を実行する。

シーケンサ４３は、１５回目の転送処理において、信号処理パラメータを４ＱＷ転送すると（ステップＳＢ４）、転送した回数が所定の転送回数に到達したと判定し（ステップＳＢ５のＹｅｓ）し、転送が完了したか否か判定する（ステップＳＢ６）。

シーケンサ４３は、例えば、制御パラメータ関連情報が示す制御パラメータを全て送信していないため、転送が完了していないと判定し（ステップＳＢ６のＮｏ）、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数をそれぞれ取得する（ステップＳＢ２）。

次に、シーケンサ４３は、ステップＳＡ１において取得した制御パラメータの量、及び、ステップＳＡ２において取得した最新のＦＩＦＯ計数に基づいて、制御パラメータの転送量を設定する（ステップＳＢ３）。

具体的には、シーケンサ４３は、ベクター番号０に対応する送信パラメータの数と、内部メモリ４５から取得したＦＩＦＯ計数とを比較する。シーケンサ４３は、ＦＩＦＯ計数が送信パラメータの数１００より小さいため、転送量を最大の転送量である４ＱＷに設定する。また、シーケンサ４３は、ベクター番号０に対応する受信パラメータの数と、内部メモリ４７から取得したＦＩＦＯ計数とを比較する。シーケンサ４３は、ＦＩＦＯ計数が受信パラメータの数５０より小さいため、転送量を最大の転送量である４ＱＷに設定する。また、シーケンサ４３は、ベクター番号０に対応する信号処理パラメータの数と、内部メモリ４９から取得したＦＩＦＯ計数とを比較する。シーケンサ４３は、ＦＩＦＯ計数が信号処理パラメータの数２０と等しいため、転送量を最小の転送量である１ＱＷに設定する。これにより、信号処理パラメータの転送量は、４ＱＷから１ＱＷに変更される。

次に、シーケンサ４３は、転送回数が所定の回数に達するまで、ステップＳＢ４及びステップＳＢ５を繰り返し実行する。このとき、所定の回数は、内部メモリ４７に記憶される受信パラメータの数がベクター番号０に対応する受信パラメータの数５０に到達するまでに必要な転送回数であるものとする。具体的には、内部メモリ４７に記憶されている受信パラメータの数は２０であり、送信パラメータ、受信パラメータ、及び信号処理パラメータの順で４ＱＷ、４ＱＷ、１ＱＷずつ送信されるため、所定の転送回数は３９である。

そして、シーケンサ４３は、転送回数が３９に到達するまで、送信パラメータ、受信パラメータ、及び信号処理パラメータの順で、ステップＳＢ４の転送処理を実行する。

シーケンサ４３は、３９回目の転送処理において、信号処理パラメータを１ＱＷ転送すると（ステップＳＢ４）、転送した回数が所定の転送回数に到達したと判定し（ステップＳＢ５のＹｅｓ）、転送が完了したか否か判定する（ステップＳＢ６）。

シーケンサ４３は、例えば、制御パラメータ関連情報が示す制御パラメータを全て送信していないため、転送が完了していないと判定し（ステップＳＢ６のＮｏ）、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数をそれぞれ取得する（ステップＳＢ２）。

以下、シーケンサ４３は、制御パラメータ関連情報が示す制御パラメータの転送が全て完了するまで、ステップＳＢ２からステップＳＢ６までの処理を繰り返し実行する。

シーケンサ４３は、制御パラメータ関連情報が示す制御パラメータの転送が全て完了すると（ステップＳＢ６のＹｅｓ）、超音波スキャンが終了したか否か判定する（ステップＳＢ７）。

シーケンサ４３は、超音波スキャンが終了していない場合（ステップＳＢ７のＮｏ）、転送が必要な制御パラメータの量を再び取得する（ステップＳＢ１）。具体的には、シーケンサ４３は、不図示の内部メモリに記憶されている制御パラメータ関連情報を参照し、例えば、ステップＳＢ２からステップＳＢ７までの処理を実行している間に新たにホスト制御回路１１からシーケンサ４３に供給された制御パラメータ関連情報について、ベクター番号毎の送信パラメータの数、受信パラメータの数、及び信号処理パラメータの数を取得する。

シーケンサ４３は、新たに取得した制御パラメータについて、ステップＳＢ２からステップＳＢ７までの処理を再び実行する。

シーケンサ４３は、超音波スキャンが終了している場合（ステップＳＢ７のＹｅｓ）、転送制御処理を終了する。

図１０は、変形例に係るシーケンサ４３による制御パラメータの転送量制御について説明するための図である。

シーケンサ４３は、図１０に示される時点ｔ＝ｔ０において、図８に示されるステップＳＢ２を実行し、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数をそれぞれ取得する。図１０に示されるように、時点ｔ＝ｔ０では、内部メモリ４５、内部メモリ４７、及び内部メモリ４９のＦＩＦＯキューに制御パラメータは滞留していない。このため、シーケンサ４３は、図８に示されるステップＳＢ３において、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に対して転送するデータの転送量をそれぞれＭＡＸ、例えば４ＱＷにそれぞれ設定する。そして、シーケンサ４３は、調停回路Ａ１にＲｘバスの使用権を要求し、例えば、送信パラメータ、受信パラメータ、及び信号処理パラメータを、送信パラメータ、受信パラメータ、及び信号処理パラメータの順で内部メモリ４５、内部メモリ４７、及び内部メモリ４９にそれぞれ繰り返し転送する。

シーケンサ４３は、図１０に示される時点ｔ＝ｔ１（＞ｔ０）において、図８に示されるステップＳＢ５を実行し、ベクター番号０について転送すべき２０の信号処理パラメータを全て内部メモリ４９に転送し終えたと認識する（ステップＳＢ５のＹｅｓ）。その後、シーケンサ４３は、図８に示されるステップＳＢ２において、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数をそれぞれ取得する。そして、シーケンサ４３は、図８に示されるステップＳＢ３を実行し、内部メモリ４９に対して転送するデータの転送量をＭＩＮ、例えば１ＱＷに変更する。そして、シーケンサ４３は、例えば、送信パラメータ、受信パラメータ、及び信号処理パラメータを、送信パラメータ、受信パラメータ、及び信号処理パラメータの順で内部メモリ４５、内部メモリ４７、及び内部メモリ４９にそれぞれ繰り返し転送する。

シーケンサ４３は、図１０に示される時点ｔ＝ｔ２（＞ｔ１）において、図８に示されるステップＳＢ５を実行し、ベクター番号０について転送すべき５２の信号処理パラメータを全て内部メモリ４９に転送し終えたと認識する（ステップＳＢ５のＹｅｓ）。その後、シーケンサ４３は、図８に示されるステップＳＢ２において、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数をそれぞれ取得する。そして、シーケンサ４３は、図８に示されるステップＳＢ３を実行し、内部メモリ４７に対して転送するデータの転送量をＭＩＮ、例えば１ＱＷに変更する。そして、シーケンサ４３は、例えば、送信パラメータ、受信パラメータ、及び信号処理パラメータを、送信パラメータ、受信パラメータ、及び信号処理パラメータの順で内部メモリ４５、内部メモリ４７、及び内部メモリ４９にそれぞれ繰り返し転送する。

このように、シーケンサ４３は、１ベクター内の送信パラメータの量、受信パラメータの量、及び信号処理パラメータの量に差がある場合、一回の超音波送受信に必要な量が相対的に多い制御パラメータを優先的にバースト転送することができる。これにより、一回の超音波送受信に必要な量が相対的に多い制御パラメータの転送回数を削減することが可能となり、削減された転送回数に対応する転送動作間の待機時間、及び、転送先アドレスを示すアドレスデータの転送時間分だけ所要時間を削減することができる。

［他の実施形態］
なお、この発明は上記実施形態に限定されるものではない。上記実施形態、及び変形例では、メモリＩＦ４２から調停回路Ａ１に対して送信パラメータ、受信パラメータ、信号処理パラメータ等の制御パラメータの転送が要求される場合について説明したがこれに限定されない。シーケンサ４３は、例えば、メモリＩＦ４２から調停回路Ａ１に対する制御パラメータの転送要求と、ホスト制御回路ＩＦ４１から調停回路Ａ１に対する制御パラメータの転送要求とが競合する場合について、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数の値に応じて、制御パラメータの転送量を設定するようにしてもよい。

具体的には、シーケンサ４３は、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数の値が、例えば、７、５、３であった場合、ホスト制御回路ＩＦ４１から送信回路ＩＦ４４、受信回路ＩＦ４６、及び信号処理回路ＩＦ４８に転送する制御パラメータの転送量を、４ＱＷ、４ＱＷ、及び１ＱＷにそれぞれ設定する。シーケンサ４３は、設定した転送量に基づいて、ホスト制御回路ＩＦ４１を介し、ホスト制御回路１１から送信回路ＩＦ４４、受信回路ＩＦ４６、及び信号処理回路ＩＦ４８へ制御パラメータをそれぞれ転送する。なお、シーケンサ４３は、内部メモリ４５、内部メモリ４７、及び内部メモリ４９に記憶されているＦＩＦＯ計数の合計値に基づいて、ホスト制御回路１１から送信回路ＩＦ４４、受信回路ＩＦ４６、及び信号処理回路ＩＦ４８へ転送される制御パラメータの転送量を設定するようにしてもよい。

ホスト制御回路１１から送信回路ＩＦ４４、受信回路ＩＦ４６、及び信号処理回路ＩＦ４８へ転送される制御パラメータの転送量は１ＱＷである場合が多い。メモリＩＦ４２から調停回路Ａ１に対する制御パラメータの転送要求と、ホスト制御回路ＩＦ４１から調停回路Ａ１に対する制御パラメータの転送要求とが競合する場合、ラウンドロビン方式の下では、調停回路Ａ１は、例えば、メモリＩＦ４２及びホスト制御回路ＩＦ４１に対して要求に応じて均等にＲｘバスの使用権を許可しなければならない。このため、ホスト制御回路ＩＦ４１から調停回路Ａ１に対する制御パラメータの転送要求の回数が多い場合には、メモリＩＦ４２が調停回路Ａ１によりＲｘバスの使用権を許可される回数が相対的に少なくなってしまう場合ある。

他の実施形態に係るシーケンサ４３によれば、ＦＩＦＯ計数、すなわち内部メモリ４５、内部メモリ４７、及び内部メモリ４９転送された制御パラメータの量に応じて、ホスト制御回路ＩＦ４１から送信回路ＩＦ４４、受信回路ＩＦ４６、及び信号処理回路ＩＦ４８へ制御パラメータをバースト転送する。このため、最小の転送量である１ＱＷずつ転送する場合と比して、制御パラメータの転送回数を削減することができ、ホスト制御回路ＩＦ４１から調停回路Ａ１に対する転送要求の回数を削減することが可能となる。したがって、相対的に、メモリＩＦ４２から調停回路Ａ１に対する制御パラメータの転送要求が許可される回数を増加させることができ、メモリＩＦ４２から内部メモリ４５、内部メモリ４７、及び内部メモリ４９へ転送される制御パラメータの転送速度を向上することができる。

また、実施形態に係る各機能は、当該処理を実行するプログラムをワークステーション等のコンピュータにインストールし、これらをメモリ上で展開することによっても実現することができる。このとき、コンピュータに当該手法を実行させることのできるプログラムは、磁気ディスク（ハードディスクなど）、光ディスク（ＣＤ－ＲＯＭ、ＤＶＤなど）、半導体メモリなどの記憶媒体に格納して頒布することも可能である。

上記説明において用いた「プロセッサ」という文言は、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ(Graphics Processing Unit)、或いは、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ））、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（Simple Programmable Logic Device：ＳＰＬＤ）、複合プログラマブル論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ））等の回路を意味する。プロセッサは記憶回路に保存されたプログラムを読み出し実行することで機能を実現する。なお、本実施形態の各プロセッサは、プロセッサごとに単一の回路として構成される場合に限らず、複数の独立した回路を組み合わせて１つのプロセッサとして構成し、その機能を実現するようにしてもよい。さらに、図１における複数の構成要素を１つのプロセッサへ統合してその機能を実現するようにしてもよい。

以上説明した少なくとも１つの実施形態によれば、超音波送受信に関する制御パラメータの転送効率を向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…超音波プローブ
２…送信回路
３…受信回路
４…送受信制御回路
５…メモリ
６…信号処理回路
７…画像生成回路
８…記憶回路
９…ディスプレイ
１０…入力インターフェース
１１…ホスト制御回路
４１…ホスト制御回路インターフェース
４２…メモリインターフェース
４３…シーケンサ
４４…送信回路インターフェース
４５、４７、４９…内部メモリ
４６…受信回路インターフェース
４８…信号処理回路インターフェース
５０…データ収集インターフェース

Claims (5)

1. 超音波の送受信に関する第１の制御パラメータを記憶する第１のメモリと、
   一回の前記超音波の送受信に必要な前記第１の制御パラメータの量に基づいて、当該第１の制御パラメータの転送量を設定し、設定した転送量の前記第１の制御パラメータをまとめて転送する転送制御部と、
   前記転送された前記第１の制御パラメータを一時的に記憶する第２のメモリと、
   を具備する超音波診断装置。
2. 前記転送制御部は、一回の前記超音波の送受信に必要な前記第１の制御パラメータの量、及び前記第２のメモリに記憶されている前記第１の制御パラメータの量を比較した結果に基づいて前記転送量を設定する、
   請求項１に記載の超音波診断装置。
3. 前記転送制御部は、前記第２のメモリに記憶されている前記第１の制御パラメータの量に応じて、前記超音波の送受信に関する前記第１の制御パラメータの転送量を設定する、
   請求項１又は２に記載の超音波診断装置。
4. 前記第１の制御パラメータは、超音波の送信に必要な送信パラメータ、超音波の受信に必要な受信パラメータ、超音波のエコー信号の信号処理に必要な信号処理パラメータを含み、
   前記転送制御部は、一回の前記超音波の送受信に必要な前記送信パラメータの量、前記受信パラメータの量、及び前記信号処理パラメータの量に基づいて、前記送信パラメータ、前記受信パラメータ、又は前記信号処理パラメータの転送順を設定する、
   請求項１乃至３のうちいずれかに記載の超音波診断装置。
5. 超音波の送受信に関する第１の制御パラメータを記憶する第１のメモリ、及び前記第１のメモリから転送される前記第１の制御パラメータを一時的に記憶する第２のメモリを具備するコンピュータに、
   一回の前記超音波の送受信に必要な前記第１の制御パラメータの量に基づいて、当該第１の制御パラメータの転送量を設定し、設定した転送量の前記第１の制御パラメータをまとめて転送する転送制御機能を実現させる、
   制御プログラム。

Images