JP6622115B2 - 超音波診断装置および制御プログラム - Google Patents

Description

本発明の実施形態は、超音波診断装置および制御プログラムに関する。

一般に、超音波診断装置における超音波の送受信に関する処理は、診断モード毎に送受信条件に応じて決定されるパルス繰り返し期間（ＰＲＩ：Pulse Repetition Interval）毎に行われる。例えば、ＰＲＩ毎に、ＲＡＭ（Random Access Memory）等の記憶回路に記憶された制御パラメータを読み出し、該当するデバイスへ転送する制御パラメータ転送、転送された制御パラメータに基づく超音波信号の送信、送信された超音波信号に関する超音波エコー信号の受信、受信された超音波エコー信号に対する信号処理が行われる。超音波の送受信に関する処理は、専用の送受信制御回路により制御している。

ここで、送受信制御回路では、該当するデバイスへの制御パラメータ転送を行う内部バス（Bus）を共用しており、一つの調停回路（Arbiter）がラウンドロビン（Round Robin）方式により内部バスの使用権を管理している。ここで、ラウンドロビン方式とは、内部バスを利用して超音波の送受信に関する制御パラメータを転送しようとする複数の制御回路に対して、内部バスの使用権を順番に与える方式のことである。例えば、超音波の送受信に関する送信、受信、信号処理の順で処理を実行する。送受信制御回路は、超音波送受信に関するそれぞれの処理に必要な制御パラメータを、内部バスを利用して、該当するデバイスに転送する。すなわち、１つの処理に関する制御パラメータ転送が完了するまで、他の処理に関する制御パラメータ転送に上記内部バスを利用することができなかった。また、転送速度の遅い外部バスへのパラメータ転送には時間がかかり、ＰＲＩに含まれる所定の期間内に制御パラメータ転送を完了できなくなるため、ＰＲＩを伸ばす必要がある。

また、ＴＧＣ（Time Gain Control）パラメータ設定のように、送受信制御回路の上位にあるホストＣＰＵ（Central Processing Unit）から制御パラメータ設定を同時に行う場合、さらに外部バスがビジーとなり、超音波送受信制御の効率が低下する。これにより、フレームレートの低下をもたらし、画像分解能の低下につながる。また、超音波送受信チャンネル数が増加するほど制御パラメータ転送量が増えるため、従来のラウンドロビン方式を採用した超音波診断装置では転送可能な情報量に限界がある。

特許第３９６７１４９号明細書

本実施形態の目的は、高フレームレートを実現することができる超音波診断装置および制御プログラムを提供することにある。

実施形態によれば、超音波診断装置は、超音波の少なくとも受信に関する処理を実行する複数の処理回路と、前記複数の処理回路を制御する制御回路と、を具備し、前記制御回路は、前記複数の処理回路それぞれに接続された複数の処理回路インターフェースと、前記複数の処理回路インターフェースそれぞれに接続された複数の内部メモリと、前記少なくとも受信に係る制御情報を、前記複数の内部メモリのうちの前記少なくとも受信に係る内部メモリへ転送する制御情報インターフェースと、を備える。

図１は、実施形態に係る超音波診断装置の構成を示すブロック図である。 図２は、図１に示す送受信制御回路の内部構成を示すブロック図である。 図３は、図２に示す送受信制御回路における超音波送受信に関する制御パラメータの転送およびデータの転送の流れを示す図である。 図４は、パルス繰り返し期間を基準とする、メモリからの制御パラメータの転送シーケンスを示す図である。 図５は、パルス繰り返し期間を基準とする、ホスト制御回路からの制御パラメータの転送シーケンスを示す図である。 図６は、図２に示す調停回路における各インターフェースからの転送要求と、与えられる転送許可との関係を示す図である。 図７は、従来の送受信制御回路４の内部構成を示すブロック図である。 図８は、従来の送受信制御回路４に備えられる調停回路における各インターフェースからの転送要求と、与えられる転送許可との関係を示す図である。 図９は、実施形態における送受信制御回路の内部構成の変形例を示すブロック図である。

以下、実施形態に係る超音波診断装置について、図面を参照して説明する。

図１は、実施形態に係る超音波診断装置の構成を示すブロック図である。図１に示すように、超音波診断装置は、例えば、超音波プローブ１、送信回路２、受信回路３、送受信制御回路４、メモリ５、信号処理回路６、画像生成回路７、表示回路８、入力インターフェース（ＩＦ）回路９、記憶回路１０、ホスト制御回路１１を備える。

超音波プローブ１は、送信回路２から供給される送信信号を超音波信号に変換し、被検体へ送信する。また、超音波プローブ１は、被検体より反射してきた超音波エコー信号を受信し、電気信号に変換して受信回路３に出力する。送信回路２は、送受信制御回路４から与えられるパルス繰り返し周波数（ＰＲＦ：Pulse Repetition Frequency）、送信位置、送信開口、送信遅延等の送信パラメータに従って、超音波プローブ１から所望の超音波信号が送信されるように駆動する。受信回路３は、送受信制御回路４から与えられる受信素子位置、受信開口、受信遅延、受信座標等の受信パラメータに従って超音波プローブ１で取得される超音波エコー信号からビームデータを生成する。

送受信制御回路４は、超音波の送受信に関する処理を実行する送受信処理回路を制御するためのフィールドプログラマブルゲートアレイ（ＦＰＧＡ：Field Programmable Gate Array）である。具体的には、送受信制御回路４は、ホスト制御回路１１からの指示に従い、送信回路２、受信回路３、信号処理回路６等の送受信処理回路を制御する。送受信制御回路４は、診断モード毎に送受信条件に応じたＰＲＩを決定し、ＰＲＩ毎に送信パラメータ転送、受信パラメータ転送、信号処理パラメータ転送、超音波信号の送信、超音波エコー信号の受信を制御する。ここで、診断モードとは、例えば、Ｂモード、Ｂモード＋Ｃモード、Ｂモード＋ＰＷモード、Ｂモード＋Ｍモード、ＣＷモードのことである。また、送受信条件とは、例えば、走査対象範囲における視野深度の変更、関心領域（ＲＯＩ：Region of Interest）サイズ変更、カーソル移動、信号強度変更、スケール変更のことである。送受信制御回路４は、ホスト制御回路１１から指示された送受信条件等に応じて制御パラメータを送受信処理回路へ転送する。制御パラメータは、送信パラメータ、受信パラメータ、信号処理パラメータの総称である。送受信制御回路４は、ホスト制御回路１１から指示されたビーム数、フレーム数、フレームレート、走査方向、走査対象範囲における視野深度等に応じて、メモリ５に記憶されたＰＲＦ、送信位置、送信開口、送信遅延等の送信パラメータを送信回路２へ転送する。また、送受信制御回路４は、受信素子位置、受信開口、受信遅延、受信座標等の受信パラメータを受信回路３へ転送する。また、送受信制御回路４は、ディジタルフィルタ処理条件等の信号処理パラメータを信号処理回路６へ転送する。また、送受信制御回路４は、信号処理回路６において当該ビームデータから生成された処理データをホスト制御回路１１を介して画像生成回路７へ出力する。

なお、送受信制御回路４は、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（ＳＰＬＤ：Simple Programmable Logic Device）、および複合プログラマブル論理デバイス（ＣＰＬＤ：Complex Programmable Logic Device））の少なくとも一つにより構成されてもよい。

メモリ５は、各送受信処理回路の制御パラメータ等を記憶するＲＡＭ（Random Access Memory）である。メモリ５に記憶される制御パラメータは、ホスト制御回路１１からの出力により更新可能である。メモリ５は、各種超音波スキャンモード、接続する超音波プローブ１、並列同時受信数等の情報に応じて設定される、送信回路２の送信パラメータと、受信回路３の受信パラメータと、信号処理回路６の信号処理パラメータとを記憶する。例えば、メモリ５は、送信パラメータとして、送信位置、送信遅延、送信開口を記憶する。また、メモリ５は、受信パラメータとして、受信素子位置、受信開口、受信遅延、受信座標を記憶する。また、メモリ５は、信号処理パラメータとして、ディジタルフィルタ係数を記憶する。また、制御パラメータは、実質的なデータとヘッダ情報とを含む。ヘッダ情報は、転送先アドレスを含み、制御パラメータは当該転送先アドレスに対応する送受信処理回路へ転送される。

信号処理回路６は、受信回路３から出力されたビームデータにフィルタリング処理等の信号処理を施した処理データを生成する。信号処理回路６は、生成した処理データを、送受信制御回路４を介してホスト制御回路１１へ出力する。なお、信号処理回路６は、転送可能な配線方式の関係上、送受信制御回路４を経由して、処理データをホスト制御回路１１へ出力しているが、信号処理回路６からホスト制御回路１１への専用の転送経路を設けてもよい。画像生成回路７は、ホスト制御回路１１から出力された処理データをスキャンコンバートして、被検体に関する二次元または三次元の超音波画像を生成する。

表示回路８は、ホスト制御回路１１による制御に従い、画像生成回路７において生成された超音波画像、および各種の診断用パラメータ等を表示する。具体的には、表示回路８は、表示インターフェース回路と表示機器とを有する。表示インターフェース回路は、表示対象を表すデータをビデオ信号に変換する。表示信号は、表示機器に供給される。表示機器は、表示対象を表すビデオ信号を表示する。表示機器としては、例えば、ＣＲＴディスプレイ（Cathode Ray Tube Display）、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、有機ＥＬディスプレイ（ＯＥＬＤ：Organic Electro Luminescence Display）、プラズマディスプレイまたは当技術分野で知られている他の任意のディスプレイが適宜利用可能である。

入力インターフェース回路９は、トラックボール、スイッチボタン、マウス、キーボード、操作面へ触れることで入力操作を行うタッチパッド、および表示画面とタッチパッドとが一体化されたタッチパネルディスプレイ等によって実現される。入力インターフェース回路９は、超音波診断装置に対して各種の診断モードや診断モードに付随する各種制御パラメータを設定するための入力デバイスである。入力インターフェース回路９は、操作者から受け取った入力操作を電気信号へ変換しホスト制御回路１１へ出力する。なお、本実施形態において、入力インターフェース回路９は、トラックボール、スイッチボタン、マウス、キーボード等の物理的な操作部品を備えるものだけに限られない。例えば、装置とは別体に設けられた外部の入力機器から入力操作に対応する電気信号を受け取り、この電気信号をホスト制御回路１１へ出力する電気信号の処理回路も入力インターフェース回路９の例に含まれる。

記憶回路１０は、比較的大容量のデータを記憶可能なＨＤＤ（Hard Disk Drive）およびＳＳＤ（Solid State Drive）等である。例えば、記憶回路１０は、画像生成回路７から供給される超音波画像と、当該超音波画像に付加された付加情報を記憶する。なお、記憶回路１０は、ＨＤＤ等の磁気ディスク以外にも、光磁気ディスクやＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）等の光ディスクを利用してもよい。また、記憶回路１０の保存領域は、超音波診断装置内にあってもよいし、ネットワークで接続された外部記憶装置内にあってもよい。

ホスト制御回路１１は、入力インターフェース回路９で設定された診断モードや各種パラメータに基づいて、超音波診断装置における各構成の制御を実行する。ホスト制御回路１１は、ハードウェア資源として、ＣＰＵやＭＰＵ（Micro Processing Unit）等のプロセッサと、ＲＯＭ（Read Only Memory）やＲＡＭ等のメモリとを含む。ホスト制御回路１１のメモリは、画像収集プログラムを記憶する。ホスト制御回路１１のプロセッサは、入力インターフェース回路９からの入力信号に基づいて、メモリに記憶された画像収集プログラムを実行することにより、超音波診断装置における各構成の制御を実行する。例えば、ホスト制御回路１１は、送受信制御回路４を介して各送受信処理回路に入力インターフェース回路９からの入力信号に基づく制御パラメータを転送する。例えば、ホスト制御回路１１は、当該制御パラメータとして、入力インターフェース回路９からの入力信号に基づく、ＴＧＣを変更するためのＴＧＣパラメータを送受信制御回路４を介して受信回路３へ転送する。

（送受信制御回路４の内部構成）
ここで、実施形態における送受信制御回路４の内部構成について詳しく説明する。

図２は、図１に示す送受信制御回路４の内部構成を示すブロック図である。図３は、図２に示す送受信制御回路４における超音波送受信に関する制御パラメータの転送およびデータの転送の流れを示す図である。送受信制御回路４は、ホスト制御回路インターフェース（ＩＦ）４１、メモリインターフェース４２、シーケンサ４３、送信回路インターフェース４４、送信用内部メモリ４５、受信回路インターフェース（ＩＦ）４６、受信用内部メモリ４７、信号処理回路インターフェース（ＩＦ）４８、信号処理用内部メモリ４９、データ収集インターフェース（ＩＦ）５０、調停回路（アービタ回路とも呼ばれる）Ａ１〜Ａ６を備える。実施形態における送受信制御回路４は、超音波送受信における機能毎に、送受信処理回路インターフェース、内部メモリ、調停回路を設けた機能別回路構成を有する。

ここで、説明の便宜上、ホスト制御回路インターフェース４１をホストＩＦ４１、メモリインターフェース４２をメモリＩＦ４２、送信回路インターフェース４４を送信ＩＦ４４、送信用内部メモリ４５を送信メモリ４５、受信回路インターフェース４６を受信ＩＦ４６、受信用内部メモリ４７を受信メモリ４７、信号処理回路インターフェース４８を信号処理ＩＦ４８、信号処理用内部メモリ４９を信号処理メモリ４９、データ収集インターフェース５０を収集ＩＦ５０と記載する。

ホストＩＦ４１、メモリＩＦ４２、シーケンサ４３、送信ＩＦ４４、送信メモリ４５、受信ＩＦ４６、受信メモリ４７、信号処理ＩＦ４８、信号処理メモリ４９、収集ＩＦ５０は、共用の内部バスにより接続されている。

ホストＩＦ４１は、外部バスを介してホスト制御回路１１に接続される。ホストＩＦ４１は、超音波診断装置の送受信開始前において、ホスト制御回路１１から転送された各種制御パラメータをメモリＩＦ４２を介してメモリ５へ予め転送しておく。また、ホストＩＦ４１は、超音波診断装置の送受信開始後において、ホスト制御回路１１から転送された各種制御パラメータを各送受信処理回路に対応する送受信処理回路インターフェースへ転送する。

メモリＩＦ４２は、外部バスを介してメモリ５に接続される。メモリＩＦ４２は、メモリ５に記憶された各種制御パラメータを各送受信処理回路に対応する内部メモリへ転送する。また、メモリＩＦ４２は、各送受信処理回路インターフェースから各送受信処理回路へ転送される制御パラメータ情報をホスト制御回路１１へ転送する。

シーケンサ４３は、診断モード毎に送受信条件に応じてＰＲＩを決定する。シーケンサ４３は、決定されるＰＲＩ情報をホスト制御回路１１へ転送する。

送信ＩＦ４４は、外部バスを介して送信回路２に接続される。送信ＩＦ４４は、送信メモリ４５に記憶された送信パラメータを送信回路２へ転送する。また、送信ＩＦ４４は、ホストＩＦ４１から転送された送信パラメータを送信回路２へ転送する。

受信ＩＦ４６は、外部バスを介して受信回路３に接続される。受信ＩＦ４６は、受信メモリ４７に記憶された受信パラメータを受信回路３へ転送する。また、受信ＩＦ４６は、ホストＩＦ４１から転送された受信パラメータを受信回路３へ転送する。

信号処理ＩＦ４８は、外部バスを介して信号処理回路６に接続される。信号処理ＩＦ４８は、信号処理メモリ４９に記憶された信号処理パラメータを信号処理回路６へ転送する。また、信号処理ＩＦ４８は、ホストＩＦ４１から転送された信号処理パラメータを信号処理回路６へ転送する。

収集ＩＦ５０は、外部バスを介して信号処理回路６に接続される。収集ＩＦ５０は、信号処理回路６で生成された処理データをホスト制御回路１１へ転送する。

ホストＩＦ４１から送信メモリ４５の方向への内部バスをＲｘバスと呼称する。例えば、Ｒｘバスは、メモリＩＦ４２から各内部メモリへの制御パラメータの転送、またはホストＩＦ４１から各送受信処理回路への制御パラメータの転送に使用する。また、送信メモリ４５からホストＩＦ４１の方向への内部バスをＴｘバスと呼称する。例えば、Ｔｘバスは、各内部メモリから各送受信処理回路に対応する送受信処理回路インターフェースへの制御パラメータの転送に使用する。

調停回路Ａ１は、ホストＩＦ４１とメモリＩＦ４２とに接続される。調停回路Ａ１は、ホストＩＦ４１による内部バスを介した各送受信処理回路インターフェースへの制御パラメータの転送要求（リクエスト）と、メモリＩＦ４２による内部バスを介した各内部メモリへの制御パラメータの転送要求とを管理する。

調停回路Ａ２は、送信ＩＦ４４と送信メモリ４５とに接続される。調停回路Ａ２は、送信メモリ４５による内部バスを介した送信ＩＦ４４への送信パラメータの転送要求を管理する。調停回路Ａ３は、受信ＩＦ４６と受信メモリ４７とに接続される。調停回路Ａ３は、受信メモリ４７による内部バスを介した受信ＩＦ４６への受信パラメータの転送要求を管理する。調停回路Ａ４は、信号処理ＩＦ４８と信号処理メモリ４９とに接続される。調停回路Ａ４は、信号処理メモリ４９による内部バスを介した信号処理ＩＦ４８への信号処理パラメータの転送要求を管理する。調停回路Ａ５は、メモリＩＦ４２とシーケンサ４３とに接続される。調停回路Ａ５は、シーケンサ４３による内部バスを介したホストＩＦ４１へのＰＲＩ情報と、メモリＩＦ４２による内部バスを介した制御パラメータ情報との転送要求を管理する。調停回路Ａ６は、収集ＩＦ５０とホストＩＦ４１とに接続される。調停回路Ａ６は、収集ＩＦ５０による内部バスを介したホストＩＦ４１への処理データの転送要求を管理する。

なお、調停回路Ａ１〜Ａ６は、ラウンドロビン方式により内部バスの使用権を管理している。

（送受信制御回路４における超音波送受信に関する制御パラメータの転送）
ここで、送受信制御回路４における超音波送受信に関する制御パラメータの転送について、ＰＲＩと制御パラメータの転送との関係、および調停回路Ａ１〜Ａ４による調停制御（バスアービタ制御とも呼ばれる）を考慮して詳しく説明する。

まず、メモリ５から転送された制御パラメータの転送について記載する。本実施形態では、超音波送受信を開始してから２回目以降のＰＲＩにおける制御パラメータの転送について説明する。

図４は、ＰＲＩを基準とする、メモリ５からの制御パラメータの転送シーケンスを示す図である。図４に示すように、ＰＲＩには、各送受信処理回路への制御パラメータの転送期間Ｔｐ、超音波信号の送信期間Ｔｔ、超音波エコー信号の受信期間Ｔｒが含まれる。

図４に示す期間Ｔａ３は、次のＰＲＩにおいて送信ＩＦ４４により送信回路２へ転送する送信パラメータを、メモリ５から送信メモリ４５へ転送する期間である。期間Ｔａ１は、送信ＩＦ４４により内部バスを介して送信メモリ４５へ転送された送信パラメータを、送信メモリ４５により内部バスを介して送信ＩＦ４４へ転送する期間である。期間Ｔａ２は、送信メモリ４５により内部バスを介して送信ＩＦ４４へ転送された送信パラメータを、送信ＩＦ４４により外部バスを介して送信回路２へ転送する期間である。

期間Ｔｂ３は、次のＰＲＩにおいて受信ＩＦ４６により受信回路３へ転送される受信パラメータを、メモリ５から受信メモリ４７へ転送する期間である。期間Ｔｂ１は、受信ＩＦ４６により内部バスを介して受信メモリ４７へ転送された受信パラメータを、受信メモリ４７により内部バスを介して受信ＩＦ４６へ転送する期間である。期間Ｔｂ２は、受信メモリ４７により内部バスを介して受信ＩＦ４６へ転送された受信パラメータを、受信ＩＦ４６により外部バスを介して受信回路３へ転送する期間である。

期間Ｔｃ３は、次のＰＲＩにおいて信号処理ＩＦ４８により信号処理回路６へ転送される信号処理パラメータを、メモリ５から信号処理メモリ４９へ転送する期間である。期間Ｔｃ１は、信号処理ＩＦ４８により内部バスを介して信号処理メモリ４９へ転送された信号処理パラメータを、信号処理メモリ４９により内部バスを介して信号処理ＩＦ４８へ転送する期間である。期間Ｔｃ２は、信号処理メモリ４９により内部バスを介して信号処理ＩＦ４８へ転送された信号処理パラメータを、信号処理ＩＦ４８により外部バスを介して信号処理回路６へ転送する期間である。

ここで、超音波診断装置の送受信開始前において、複数の内部メモリのうちの転送対象の送受信処理回路に対応する転送対象の内部メモリには、メモリＩＦ４２によりメモリ５から転送された制御パラメータが予め記憶されている。

ＰＲＩ毎に行われる、メモリＩＦ４２によるメモリ５から各内部メモリへの制御パラメータの転送は、当該制御パラメータが用いられるＰＲＩの前段までに完了するように調停回路Ａ１により管理される。また、ＰＲＩ毎に行われる、各内部メモリによる各送受信処理回路インターフェースへの制御パラメータの転送および各送受信処理回路インターフェースによる各送受信処理回路への制御パラメータの転送は、当該制御パラメータが用いられるＰＲＩにおける超音波信号の送信期間Ｔｔの前段までに完了するように調停回路Ａ２〜Ａ４により管理される。

共用する内部バスにおいて、１つの処理に関する制御パラメータの転送が完了するまで、他の処理に関する制御パラメータの転送を実行することができないため、期間Ｔａ３と期間Ｔｂ３と期間Ｔｃ３とが互いに重複しないように調停回路Ａ１により管理される。

まず、メモリ５に記憶された送信パラメータの転送について記載する。

当該制御パラメータが用いられるＰＲＩの一回前のＰＲＩにおける期間Ｔａ３において、メモリＩＦ４２は、メモリ５から送信メモリ４５への送信パラメータの転送要求を調停回路Ａ１へ供給する。調停回路Ａ１は、メモリＩＦ４２からの転送要求を受け、転送許可信号を出力する。メモリＩＦ４２は、調停回路Ａ１から出力された転送許可信号を受け、メモリ５から送信パラメータを読み出し、送信メモリ４５へ当該送信パラメータを転送する。当該制御パラメータが用いられるＰＲＩにおける期間Ｔａ１において、送信メモリ４５は、送信ＩＦ４４への送信パラメータの転送要求を調停回路Ａ２へ供給する。調停回路Ａ２は、送信メモリ４５からの転送要求を受け、送信ＩＦ４４への送信パラメータの転送を許可するための転送許可信号を出力する。ここで、調停回路からの転送許可は、「グラントを与える」とも呼ばれる。調停回路Ａ２により送信メモリ４５へグラントを与えることで、共用する内部バスを使用することが可能となり、送信ＩＦ４４へ当該送信パラメータを転送することが可能になる。送信メモリ４５は、調停回路Ａ２から出力された転送許可信号を受け、送信ＩＦ４４へ送信パラメータを転送する。当該制御パラメータが用いられるＰＲＩにおける期間Ｔａ２において、送信ＩＦ４４は、送信メモリ４５により内部バスを介して転送された送信パラメータを送信回路２へ転送する。

次に、メモリ５に記憶された受信パラメータの転送について記載する。

当該制御パラメータが用いられるＰＲＩの一回前のＰＲＩにおける期間Ｔｂ３において、メモリＩＦ４２は、メモリ５から受信メモリ４７への受信パラメータの転送要求を調停回路Ａ１へ供給する。調停回路Ａ１は、メモリＩＦ４２からの転送要求を受け、転送許可信号を出力する。メモリＩＦ４２は、調停回路Ａ１から出力された転送許可信号を受け、メモリ５から受信パラメータを読み出し、受信メモリ４７へ当該受信パラメータを転送する。当該制御パラメータが用いられるＰＲＩにおける期間Ｔｂ１において、受信メモリ４７は、受信ＩＦ４６への受信パラメータの転送要求を調停回路Ａ３へ供給する。調停回路Ａ３は、受信メモリ４７からの転送要求を受け、転送許可信号を出力する。受信メモリ４７は、調停回路Ａ３から出力された転送許可信号を受け、受信ＩＦ４６へ当該受信パラメータを転送する。当該制御パラメータが用いられるＰＲＩにおける期間Ｔｂ２において、受信ＩＦ４６は、受信メモリ４７から転送された受信パラメータを受信回路３へ転送する。

次に、メモリ５に記憶された信号処理パラメータの転送について記載する。

当該制御パラメータが用いられるＰＲＩの一回前のＰＲＩにおける期間Ｔｃ３において、メモリＩＦ４２は、メモリ５から信号処理メモリ４９への信号処理パラメータの転送要求を調停回路Ａ１へ供給する。調停回路Ａ１は、メモリＩＦ４２からの転送要求を受け、転送許可信号を出力する。メモリＩＦ４２は、調停回路Ａ１から出力された転送許可信号を受け、信号処理メモリ４９へ当該信号処理パラメータを転送する。当該制御パラメータが用いられるＰＲＩにおける期間Ｔｃ１において、信号処理メモリ４９は、信号処理ＩＦ４８への信号処理パラメータの転送要求を調停回路Ａ４へ供給する。調停回路Ａ４は、信号処理メモリ４９からの転送要求を受け、転送許可信号を出力する。信号処理メモリ４９は、調停回路Ａ４から出力された転送許可信号を受け、メモリ５から信号処理パラメータを読み出し、信号処理ＩＦ４８へ当該信号処理パラメータを転送する。当該制御パラメータが用いられるＰＲＩにおける期間Ｔｃ２において、信号処理ＩＦ４８は、信号処理メモリ４９から転送された信号処理パラメータを信号処理回路６へ転送する。

上記構成によれば、本実施形態におけるメモリＩＦ４２は、当該制御パラメータが用いられるＰＲＩの一回前のＰＲＩにおける期間において、各制御パラメータを各送受信処理回路インターフェースに対応する内部メモリへ予め転送している。また、超音波送受信における機能毎に、送受信処理回路インターフェース、内部メモリ、調停回路を設けている。このため、各内部メモリは、転送対象の送受信処理回路による処理期間の前段において、機能毎に転送対象の送受信処理回路インターフェースに制御パラメータを略同時に転送することができる。制御パラメータを略同時に転送することで、超音波送受信チャンネル数の増加と共に増加した制御パラメータを効率よく転送対象の送受信処理回路インターフェースに転送することができ、より短いＰＲＩを提供することができる。これにより、診断能を向上することができる。

なお、図４において、信号処理パラメータを当該制御パラメータが用いられるＰＲＩにおける期間Ｔｃ２において一度だけ信号処理回路６へ転送しているが、これに限定されない。例えば、並列同時受信の場合、同時ビーム数に応じた回数だけ信号処理パラメータの読出し、転送が行われてもよい。

次に、ホスト制御回路１１から転送された制御パラメータの転送について記載する。本実施形態では、超音波送受信を開始してから２回目以降のＰＲＩにおける制御パラメータの転送について説明する。

図５は、ＰＲＩを基準とする、ホスト制御回路１１からの制御パラメータの転送シーケンスを示す図である。図５に示すように、ＰＲＩには、各送受信処理回路への制御パラメータの転送期間Ｔｐ、超音波信号の送信期間Ｔｔ、超音波エコー信号の受信期間Ｔｒが含まれる。

図５に示す期間Ｔｄ１は、送信ＩＦ４４により送信回路２へ転送する送信パラメータを、ホストＩＦ４１により内部バスを介して送信ＩＦ４４へ転送する期間である。期間Ｔｄ２は、ホストＩＦ４１により内部バスを介して送信ＩＦ４４へ転送された送信パラメータを、送信ＩＦ４４により外部バスを介して送信回路２へ転送する期間である。期間Ｔｅ１は、受信ＩＦ４６により受信回路３へ転送する受信パラメータを、ホストＩＦ４１により内部バスを介して受信ＩＦ４６へ転送する期間である。期間Ｔｅ２は、ホストＩＦ４１により内部バスを介して受信ＩＦ４６へ転送された受信パラメータを、受信ＩＦ４６により外部バスを介して受信回路３へ転送する期間である。期間Ｔｆ１は、信号処理ＩＦ４８により信号処理回路６へ転送する信号処理パラメータを、ホストＩＦ４１により内部バスを介して信号処理ＩＦ４８へ転送する期間である。期間Ｔｆ２は、ホストＩＦ４１により内部バスを介して信号処理ＩＦ４８へ転送された信号処理パラメータを、信号処理ＩＦ４８により外部バスを介して信号処理回路６へ転送する期間である。

ホストＩＦ４１によるホスト制御回路１１から各送受信処理回路インターフェースへの制御パラメータの転送は、ＰＲＩの期間に関係なく、いつでも転送される。共用する内部バスにおいて、１つの処理に関する制御パラメータの転送が完了するまで、他の処理に関する制御パラメータの転送を実行することができないため、期間Ｔｄ１と期間Ｔｅ１と期間Ｔｆ１とが重複しないように調停回路Ａ１により管理される。さらに、メモリＩＦ４２による各内部メモリへの制御パラメータの転送と略一致する期間（図４のＴａ３，Ｔｂ３，Ｔｃ３）に、ホストＩＦ４１によるホスト制御回路１１から各送受信処理回路インターフェースへの制御パラメータの転送を行う場合、各送受信処理回路インターフェースへの転送が重複しないように調停回路Ａ１により管理される。また、期間Ｔａ１と期間Ｔｂ１と期間Ｔｃ１と期間Ｔｄ１と期間Ｔｅ１と期間Ｔｆ１とが互いに重複しないように調停回路Ａ１〜Ａ４により管理される。

まず、ホスト制御回路１１から転送された送信パラメータの転送について記載する。

期間Ｔｄ１において、ホストＩＦ４１は、送信ＩＦ４４へのホスト制御回路１１から転送された送信パラメータの転送要求を調停回路Ａ１へ供給する。調停回路Ａ１は、ホストＩＦ４１からの転送要求を受け、転送許可信号を出力する。ホストＩＦ４１は、調停回路Ａ１から出力された転送許可信号を受け、送信ＩＦ４４へ当該送信パラメータを転送する。期間Ｔｄ２において、送信ＩＦ４４は、ホストＩＦ４１から転送された送信パラメータを送信回路２へ転送する。

次に、ホスト制御回路１１から転送された受信パラメータの転送について記載する。

期間Ｔｅ１において、ホストＩＦ４１は、受信ＩＦ４６への受信パラメータの転送要求を調停回路Ａ１へ供給する。調停回路Ａ１は、ホストＩＦ４１からの転送要求を受け、転送許可信号を出力する。ホストＩＦ４１は、調停回路Ａ１から出力された転送許可信号を受け、受信ＩＦ４６へ当該受信パラメータを転送する。期間Ｔｅ２において、受信ＩＦ４６は、ホストＩＦ４１から転送された受信パラメータを受信回路３へ転送する。

次に、ホスト制御回路１１から転送された信号処理パラメータの転送について記載する。

期間Ｔｆ１において、ホストＩＦ４１は、信号処理ＩＦ４８への信号処理パラメータの転送要求を調停回路Ａ１へ供給する。調停回路Ａ１は、ホストＩＦ４１からの転送要求を受け、転送許可信号を出力する。ホストＩＦ４１は、調停回路Ａ１から出力された転送許可信号を受け、信号処理ＩＦ４８へ当該信号処理パラメータを転送する。期間Ｔｆ２において、信号処理ＩＦ４８は、ホストＩＦ４１から転送された信号処理パラメータを信号処理回路６へ転送する。

（バスビジーが発生した場合の送受信制御回路４における超音波送受信に関する制御パラメータの転送）
ここで、送受信制御回路４における超音波送受信に関する制御パラメータの転送において、バスビジーが発生した場合について説明する。

まず、送受信制御回路４は、例外優先ラウンドロビン方式の調停制御を採用する。例外優先ラウンドロビン方式は、ラウンドロビン方式に加えて、所定の条件下での例外規定を設ける方式である。例えば、通常時、ラウンドロビン方式で調停制御を行うが、転送速度が遅い外部バスに接続される受信ＩＦ４６からビジー信号が供給された場合に例外処理を実行する。さらに、例外を認めるインターフェースに最高優先度を与える。一例として、図２に示す送受信制御回路４では、メモリＩＦ４２に最高優先度を与える。最高優先度とは、ビジー信号の供給の有無にかかわらず、特定のインターフェースにグラントを与えることである。例えば、転送速度の遅い外部バスに接続される送受信処理回路インターフェースからビジー信号が供給された場合、調停回路Ａ１は、メモリＩＦ４２からの転送要求に対して常に転送許可を与える。

具体例として、受信ＩＦと受信回路３とを接続する外部バスとして、他の外部バスより転送速度が遅いバスが使用され、受信ＩＦ４５から受信回路３への制御パラメータの転送において、バスビジーが発生した場合を想定して記載する。なお、バスビジーは、受信メモリ４７による受信ＩＦ４６への受信パラメータの転送と略一致する期間に、ホストＩＦ４１によるホスト制御回路１１から受信ＩＦ４６への受信パラメータの転送を行ったことにより発生しているものとする。

図６は、図２に示す調停回路Ａ１〜Ａ４における各インターフェースからの転送要求（リクエスト）と、与えられる転送許可（グラント）との関係を示す図である。図６は、対応する調停回路が与える現在の転送許可情報と、転送要求を対応する調停回路へ供給するインターフェース情報と、転送要求を受けた場合に対応する調停回路が転送許可を与えるインターフェース情報と、バスビジー発生中に転送要求を受けた場合に対応する調停回路が転送許可を与えるインターフェース情報とを関連付けたものである。表記される数字は、左から順に「ホストＩＦ４１、メモリＩＦ４２、送信ＩＦ４４、受信ＩＦ４６、信号処理ＩＦ４８」を表す。ここで、図６に示す「１」は、対応する調停回路に転送要求を供給するインターフェースまたは対応する調停回路から転送許可を与えられるインターフェースを表す。「０」は、対応する調停回路から転送許可を与えられていないインターフェースを表す。「Ｘ」は、対応する調停回路に転送要求を供給する状態、供給していない状態どちらでも良いインターフェースを表す。

図６に示す現在のグラント欄は、現在グラントが与えられているインターフェースを表す。現在のグラント欄において、「０００００」の場合、現在、どのインターフェースにも転送許可を与えていない。「１００００」の場合、調停回路Ａ１は、現在、ホストＩＦ４１に転送許可を与えている。「０１０００」の場合、調停回路Ａ１は、現在、メモリＩＦ４２に転送許可を与えている。「００１００」の場合、調停回路Ａ２は、現在、送信ＩＦ４４に転送許可を与えている。「０００１０」の場合、調停回路Ａ３は、現在、受信ＩＦ４６に転送許可を与えている。「００００１」の場合、調停回路Ａ４は、現在、信号処理ＩＦ４８に転送許可を与えている。

図６に示すリクエスト欄は、転送要求を供給しているインターフェースを表す。リクエスト欄において、「１ＸＸＸＸ」の場合、ホストＩＦ４１が調停回路Ａ１へ転送要求を供給していて、他のＩＦは転送要求はどちらでも良いことを示す。「Ｘ１ＸＸＸ」の場合、メモリＩＦ４２が調停回路Ａ１へ転送要求を供給していて、他のＩＦは転送要求はどちらでも良いことを示す。「ＸＸ１ＸＸ」の場合、送信ＩＦ４４が調停回路Ａ２へ転送要求を供給していて、他のＩＦは転送要求はどちらでも良いことを示す。「ＸＸＸ１Ｘ」の場合、受信ＩＦ４６が調停回路Ａ３へ転送要求を供給していて、他のＩＦは転送要求はどちらでも良いことを示す。「ＸＸＸＸ１」の場合、信号処理ＩＦ４８が調停回路Ａ４へ転送要求を供給していて、他のＩＦは転送要求はどちらでも良いことを示す。

図６に示す次に与えられるグラント（通常）欄は、転送要求を受けた場合に転送許可を与えているインターフェースを表す。次に与えられるグラント（通常）欄において、「１００００」の場合、ホストＩＦ４１からの転送要求に呼応して、調停回路Ａ１は、ホストＩＦ４１へ転送許可を与える。「０１０００」の場合、メモリＩＦ４２からの転送要求に応じて、調停回路Ａ１は、メモリＩＦ４２へ転送許可を与える。「００１００」の場合、送信ＩＦ４４からの転送要求に呼応して、調停回路Ａ２は、送信ＩＦ４４へ転送許可を与える。「０００１０」の場合、受信ＩＦ４６からの転送要求に呼応して、調停回路Ａ３は、受信ＩＦ４６へ転送許可を与える。「００００１」の場合、信号処理ＩＦ４８からの転送要求に呼応して、調停回路Ａ４は、信号処理ＩＦ４８へ転送許可を与える。

図６に示す次に与えられるグラント（ビジー）欄は、ビジー発生時、転送要求を受けた場合に転送許可を与えているインターフェースを表す。次に与えられるグラント（ビジー）欄において、「０００００」の場合、ビジー発生時、どのインターフェースにも転送許可を与えない。「０１０００」の場合、ビジー発生時であっても、メモリＩＦ４２からの転送要求に呼応して、調停回路Ａ１は、メモリＩＦ４２へ転送許可を与える。本実施形態において、ビジー発生時であっても、メモリＩＦ４２からの転送要求に応じて、調停回路Ａ１によりメモリＩＦ４２へ転送許可を与えることができる。

ここで、上記実施形態に係る超音波診断装置の実現による効果について従来の送受信制御回路と比較しながら説明する。

図７は、従来の送受信制御回路４０の内部構成を示すブロック図である。図８は、従来の送受信制御回路４０に備えられる調停回路における各インターフェースからの転送要求と、与えられる転送許可との関係を示す図である。調停回路Ａ７およびＡ８は、図２に示す送受信制御回路４と異なり、例外規定を有しないラウンドロビン方式の調停制御を採用する。当該ラウンドロビン方式を採用する調停回路Ａ７およびＡ８は、転送要求を供給する各インターフェースに対して内部バスの使用権を均等に与えている。各インターフェースが同時に転送要求を供給した場合、転送許可を与えるインターフェースの順番が決まっている。例えば、ホストＩＦ４１０、メモリＩＦ４２０、送信ＩＦ４４０、受信ＩＦ４６０、信号処理ＩＦ４８０の順で転送許可を与える。また、ホストＩＦ４１０およびメモリＩＦ４２０による制御パラメータの転送先は、いずれも送受信処理回路インターフェースとなっている。

図７に示す送受信制御回路４０において、メモリＩＦ４２０は、メモリ５から受信パラメータを読み出し、受信ＩＦ４６０へ当該受信パラメータを転送する。さらに、略一致する期間において、ホストＩＦ４１０が、受信ＩＦ４６０へ該受信パラメータを転送する。受信ＩＦ４６０には転送速度の遅い外部バスに接続されるため、当該受信パラメータの転送によりバスビジーが発生する。受信ＩＦ４６０は、バスビジーが発生した場合、当該受信パラメータの転送を停止するため、調停回路Ａ７へビジー信号を供給する。図８に示すように、従来の送受信制御回路４０では、転送速度の遅い外部バスに接続される受信ＩＦ４６０からビジー信号が供給された場合、ラウンドロビン方式を採用する調停回路Ａ７は、メモリＩＦ４２０にも、ホストＩＦ４１０にも転送許可を与えることができない。この結果、ＰＲＩを伸ばす必要があった。

一方、実施形態に係る送受信制御回路４において、受信ＩＦ４６に対応する受信メモリ４７と、調停回路Ａ３とを設けている。さらに、メモリＩＦ４２０による受信パラメータの転送先は、受信メモリ４７とする。上記構成によれば、ホストＩＦ４１とメモリＩＦ４２とで受信パラメータの転送先が異なるため、バスビジーが発生しにくい。また、受信ＩＦ４６から受信回路３への受信パラメータの転送において、バスビジーが発生しないように調停回路Ａ３により受信パラメータの転送を管理することができる。

また、受信ＩＦ４６が転送速度の遅い外部バスに接続され、転送期間Ｔｐにおいて、受信メモリ４７は、Ｔｘバスを介して、受信ＩＦ４６へ受信パラメータを転送する。このとき、ホストＩＦ４１により受信ＩＦ４６へ受信パラメータが転送されたとする。受信ＩＦ４６に接続されている外部バスは転送速度が遅いため、バスビジーが発生する。受信ＩＦ４６は、バスビジーが発生した場合、調停回路Ａ１へビジー信号を供給する。このとき、図６に示すように、例外優先ラウンドロビン方式を採用する調停回路Ａ１は、ホストＩＦ４１に対して転送許可を与えないことで、ホストＩＦ４１からの受信パラメータの転送を停止することができる。一方、例外優先ラウンドロビン方式を採用する調停回路Ａ１は、最高優先度を有するメモリＩＦ４２の転送要求に対しては常に転送許可を与える。このため、転送速度の遅い外部バスに接続される受信ＩＦ４６０からビジー信号が供給された場合であっても、メモリＩＦ４２から受信メモリ４７へ受信パラメータを転送することができる。この結果、従来の送受信制御回路４０よりも短いＰＲＩを提供することができる。これにより、診断能を向上することができる。

（変形例１）
上記実施形態では、図２に示す送受信制御回路４において、送信回路２に対して、送信ＩＦ４４と、送信メモリ４５と、調停回路Ａ２とを設け、受信回路３に対して、受信ＩＦ４６と、受信メモリ４７と、調停回路Ａ３とを設けているが、本実施形態はこれに限定されない。図９は、実施形態における送受信制御回路の内部構成の変形例を示すブロック図である。図９に示す送受信制御回路４は、送受信用内部メモリ５１と、調停回路Ａ９とを備えてもよい。送受信用内部メモリ５１は、内部バスを介して送信回路２および受信回路３にそれぞれ接続される。調停回路Ａ９は、送信ＩＦ４４と受信ＩＦ４６と送受信用内部メモリ５１とにそれぞれ接続される。調停回路Ａ９は、送受信用内部メモリ５１による内部バスを介した送信ＩＦ４４への送信パラメータの転送要求と、送受信用内部メモリ５１による内部バスを介した受信ＩＦ４６への受信パラメータの転送要求とを管理する。

例えば、図４に示す期間Ｔａ１において、送受信用内部メモリ５１は、送信ＩＦ４４への送信パラメータの転送要求を調停回路Ａ９へ供給する。調停回路Ａ９は、送受信用内部メモリ５１からの転送要求を受け、送信ＩＦ４４への送信パラメータの転送を許可するための転送許可信号を出力する。送受信用内部メモリ５１は、調停回路Ａ９から出力された転送許可信号を受け、メモリ５から送信パラメータを読み出し、送信ＩＦ４４へ送信パラメータを転送する。期間Ｔａ２において、送信ＩＦ４４は、送受信用内部メモリ５１から転送された送信パラメータを送信回路２へ転送する。

図４に示す期間Ｔａ１だけ遅れた期間Ｔｂ１において、送受信用内部メモリ５１は、受信ＩＦ４６への受信パラメータの転送要求を調停回路Ａ９へ供給する。調停回路Ａ９は、送受信用内部メモリ５１からの転送要求を受け、転送許可信号を出力する。送受信用内部メモリ５１は、調停回路Ａ９から出力された転送許可信号を受け、メモリ５から受信パラメータを読み出し、受信ＩＦ４６へ当該受信パラメータを転送する。期間Ｔａ１だけ遅れた期間Ｔｂ２において、受信ＩＦ４６は、送受信用内部メモリ５１から転送された受信パラメータを受信回路３へ転送する。

（変形例２）
上記実施形態では、メモリＩＦ４２による内部バスを介した制御パラメータの転送先が各送受信処理回路インターフェースに対応する内部メモリ、ホストＩＦ４１による内部バスを介した制御パラメータの転送先が各送受信処理回路インターフェースとなっているが、本実施形態はこれに限定されない。本実施形態における送受信制御回路４は、メモリＩＦ４２による内部バスを介した制御パラメータの転送先を各送受信処理回路インターフェース、ホストＩＦ４１による内部バスを介した制御パラメータの転送先を各送受信処理回路インターフェースに対応する内部メモリとしてもよい。

（総括）
上記の説明の通り、実施形態に係る超音波診断装置は、超音波の送受信に関する処理を実行する送受信処理回路と、送受信処理回路を制御する送受信制御回路とを備える。送受信制御回路４は、送受信処理回路インターフェースと、ホストＩＦと、内部メモリと、メモリＩＦとを有する。送受信処理回路インターフェースは、送受信処理回路に外部バスを介して接続される。ホストＩＦは、外部バスを介して接続されたホスト制御回路から転送された制御パラメータを内部バスを介して送受信処理回路インターフェースやメモリＩＦへ転送する。内部メモリは、送受信処理回路インターフェースに内部バスを介して接続される。メモリＩＦは、外部バスを介して接続されたメモリに記憶された制御パラメータを内部バスを介して内部メモリへ転送する。

上記の構成により、実施形態に係る超音波診断装置は、ホストＩＦとメモリＩＦとで制御パラメータの転送先が異なるため、バスビジーが発生しにくい。この結果、ＰＲＩを伸ばす必要がなくなる。これにより、超音波診断装置の性能向上になる。また、フレームレートを落とすことがなくなるため、診断能の向上につながる。

かくして、実施形態に係る超音波診断装置は、高いフレームレートを実現することができる。

なお、上記説明において用いた「所定のプロセッサ」という文言は、例えば、専用又は汎用のprocessor、circuit(circuitry)、processing circuit(circuitry)、operation circuit(circuitry)、arithmetic circuit(circuitry)、あるいは、特定用途向け集積回路、プログラマブル論理デバイス等を意味する。また、本実施形態の各構成要素（各処理回路）は、単一のプロセッサに限らず、複数のプロセッサによって実現するようにしてもよい。さらに、複数の構成要素（複数の処理部）を、単一のプロセッサによって実現するようにしてもよい。

以上、実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…超音波プローブ、２…送信回路、３…受信回路、４…送受信制御回路、５…メモリ、６…信号処理回路、７…画像生成回路、８…表示回路、９…入力インターフェース回路、１０…記憶回路、１１…ホスト制御回路、４１…ホスト制御回路インターフェース、４２…メモリインターフェース、４３…シーケンサ、４４…送信回路インターフェース、４５…送信用内部メモリ、４６…受信回路インターフェース、４７…受信用内部メモリ、４８…信号処理回路インターフェース、４９…信号処理用内部メモリ、５０…データ収集インターフェース、５１…送受信用内部メモリ、４１０…ホスト制御回路インターフェース、４２０…メモリインターフェース、４３０…シーケンサ、４４０…送信回路インターフェース、４６０…受信回路インターフェース、４８０…信号処理回路インターフェース、５００…データ収集インターフェース、Ａ１〜Ａ９…調停回路。

Claims (13)

1. 超音波の少なくとも受信に関する処理を実行する複数の処理回路と、
   前記複数の処理回路を制御する制御回路と、
   を具備し、
   前記制御回路は、
   前記複数の処理回路それぞれに接続された複数の処理回路インターフェースと、
   前記複数の処理回路インターフェースそれぞれに接続された複数の内部メモリと、
   前記少なくとも受信に係る制御情報を、前記複数の内部メモリのうちの前記少なくとも受信に係る内部メモリへ転送する制御情報インターフェースと、
   を備える超音波診断装置。
2. 前記制御情報を記憶するメモリをさらに具備し、
   前記制御情報インターフェースは、前記メモリに記憶された制御情報を前記内部メモリへ転送し、
   前記内部メモリは、前記メモリから転送された制御情報を前記複数の処理回路インターフェースのうちの前記内部メモリに接続された処理回路インターフェースへ転送し、
   前記処理回路インターフェースは、前記内部メモリから転送された制御情報を前記複数の処理回路のうちの前記処理回路インターフェースに接続された処理回路へ転送する、
   請求項１記載の超音波診断装置。
3. 前記制御回路は、
   前記制御情報インターフェースによる前記メモリから前記内部メモリへの前記制御情報の転送要求を管理する第１調停回路と、
   前記内部メモリによる前記処理回路インターフェースへの前記制御情報の転送要求と、前記処理回路インターフェースによる前記処理回路への前記制御情報の転送要求とを管理する第２調停回路と、
   をさらに具備する請求項２記載の超音波診断装置。
4. 前記制御情報インターフェースは、前記複数の内部メモリのうちの転送対象の処理回路に対応する転送対象の内部メモリへ前記制御情報を予め転送し、
   前記転送対象の内部メモリは、前記転送対象の処理回路による処理期間の前段において、前記複数の処理回路インターフェースのうちの転送対象の処理回路インターフェースに前記制御情報を略同時に転送する請求項３記載の超音波診断装置。
5. 前記第１調停回路は、前記複数の処理回路インターフェースのうちの特定の処理回路インターフェースからビジー信号が供給された場合、前記制御情報インターフェースからの転送要求に呼応して前記制御情報インターフェースに前記メモリから前記内部メモリへの前記制御情報の転送許可信号を出力する請求項４記載の超音波診断装置。
6. ユーザインターフェースに接続されたホスト制御回路をさらに具備し、
   前記制御情報インターフェースは、前記ホスト制御回路から転送された前記ユーザインターフェースを介してユーザにより入力された制御情報を前記処理回路インターフェースへ転送し、
   前記処理回路インターフェースは、前記制御情報インターフェースから転送された前記ユーザにより入力された制御情報を前記処理回路へ転送する、
   請求項５記載の超音波診断装置。
7. 前記第１調停回路は、前記制御情報インターフェースによる前記処理回路インターフェースへの前記ユーザにより入力された制御情報の転送要求を管理する請求項６記載の超音波診断装置。
8. 前記第１調停回路は、前記複数の処理回路インターフェースのうちの特定の処理回路インターフェースからビジー信号が供給された場合、前記制御情報インターフェースからの転送要求に呼応して前記制御情報インターフェースに前記ユーザにより入力された制御情報の転送許可信号を出力しない請求項７記載の超音波診断装置。
9. 前記制御回路は、所定のパルス繰り返し期間において出力されるパルス信号により、前記制御情報インターフェースによる前記メモリから前記内部メモリへの前記制御情報の転送期間と、前記内部メモリによる前記処理回路インターフェースへの前記制御情報の転送期間と、前記処理回路インターフェースによる前記処理回路への前記制御情報の転送期間と、を制御する請求項２乃至８のうちいずれか一項記載の超音波診断装置。
10. 前記複数の処理回路には、前記超音波の受信に関する処理を実行する受信回路が含まれ、
    前記メモリは、前記超音波の受信に係る制御情報として受信パラメータを記憶し、
    前記超音波の受信に係る処理回路インターフェースは、前記パルス繰り返し期間に含まれる前記超音波の送信期間の前段において、前記受信パラメータを前記受信回路へ転送し、
    前記制御情報インターフェースは、次の送受信開始前までの期間において、前記受信パラメータを前記メモリから前記内部メモリへ転送し、
    前記内部メモリは、前記メモリから転送された受信パラメータを前記超音波の受信に係る処理回路インターフェースへ転送する、
    請求項９記載の超音波診断装置。
11. 前記複数の処理回路には、前記超音波の受信に関する所定の信号処理を実行する信号処理回路が含まれ、
    前記メモリは、前記信号処理に係る制御情報として信号処理パラメータを記憶し、
    前記信号処理に係る処理回路インターフェースは、前記パルス繰り返し期間に含まれる前記超音波の送信期間の前段において、前記信号処理パラメータを前記信号処理回路へ転送し、
    前記制御情報インターフェースは、次の送受信開始前までの期間において、前記信号処理パラメータを前記メモリから前記内部メモリへ転送し、
    前記内部メモリは、前記メモリから転送された受信パラメータを前記信号処理に係る処理回路インターフェースへ転送する、
    請求項９又は１０記載の超音波診断装置。
12. 前記複数の処理回路には、前記超音波の送信に関する処理を実行する送信回路が含まれ、
    前記メモリは、前記超音波の送信に係る制御情報として送信パラメータを記憶し、
    前記超音波の送信に係る処理回路インターフェースは、前記パルス繰り返し期間に含まれる前記超音波の送信期間の前段において、前記送信パラメータを前記送信回路へ転送し、
    前記制御情報インターフェースは、次の送受信開始前までの期間において、前記送信パラメータを前記メモリから前記内部メモリへ転送し、
    前記内部メモリは、前記メモリから転送された送信パラメータを前記超音波の送信に係る処理回路インターフェースへ転送する、
    請求項９乃至１１のうちいずれか一項記載の超音波診断装置。
13. 超音波の少なくとも受信に関する処理を実行する複数の処理回路を具備するコンピュータに、
    前記複数の処理回路のうちの少なくとも受信に関する処理回路を制御するための制御情報を、前記処理回路に接続された処理回路インターフェースに接続された内部メモリに転送する制御情報インターフェース機能と、
    前記内部メモリに転送された制御情報を前記内部メモリから前記処理回路へ転送する処理回路インターフェース機能と、
    を実現させるための超音波診断装置制御プログラム。