JP2018516514A - 変圧器フィードバックを備えたドライバ - Google Patents
変圧器フィードバックを備えたドライバ Download PDFInfo
- Publication number
- JP2018516514A JP2018516514A JP2017563065A JP2017563065A JP2018516514A JP 2018516514 A JP2018516514 A JP 2018516514A JP 2017563065 A JP2017563065 A JP 2017563065A JP 2017563065 A JP2017563065 A JP 2017563065A JP 2018516514 A JP2018516514 A JP 2018516514A
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- drive stage
- transistor
- transformer
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims 6
- 150000004706 metal oxides Chemical class 0.000 claims 6
- 239000004065 semiconductor Substances 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 8
- 238000005265 energy consumption Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
Description
Q3及びQ4、抵抗器R3及びR4、電界効果トランジスタ(FET)M1及びM2、及び電流源I2を含む。トランジスタQ1及びQ2の出力は、出力駆動段204への入力としてトランジスタQ3及びQ4のベースに印加される。トランジスタQ3及びQ4は、エミッタフォロワとして配置及び接続される。トランジスタQ3及びQ4のエミッタにおいて、ドライバ回路102の出力端子OUTN及びOUTPが提供される。トランジスタQ1、Q2、Q3、及びQ4は、NPNバイポーラ接合トランジスタであり得る。
Claims (20)
- ドライバ回路であって、
差動入力信号を受信するように及び前記差動入力信号を増幅するように構成される入力駆動段、
前記入力駆動段に結合される出力駆動段であって、増幅された差動入力信号を前記入力駆動段から受信するように、及び前記増幅された差動入力信号を増幅するように構成される、前記出力駆動段、及び
前記出力駆動段から前記入力駆動段に電流を搬送するように構成される変圧器、
を含む、ドライバ回路。 - 請求項1に記載のドライバ回路であって、前記入力駆動段が、電流モード増幅器を含み、前記出力駆動段が電圧モード増幅器を含む、ドライバ回路。
- 請求項1に記載のドライバ回路であって、前記入力駆動段が、差動対として配されるトランジスタを含む、ドライバ回路。
- 請求項3に記載のドライバ回路であって、前記出力駆動段が、エミッタフォロワとして前記差動対に結合されるトランジスタを含む、ドライバ回路。
- 請求項4に記載のドライバ回路であって、前記変圧器の第1のコイルが、前記差動対の前記トランジスタの各々のコレクタ端子に電気的に結合され、前記変圧器の第2のコイルが、前記エミッタフォロワの各々のコレクタ端子に電気的に結合される、ドライバ回路。
- 請求項5に記載のドライバ回路であって、前記エミッタフォロワのアクティベーションが、前記出力駆動段から前記入力駆動段への電流の搬送を開始する、ドライバ回路。
- 請求項4に記載のドライバ回路であって、前記出力駆動段が、
差動出力端子であって、前記差動出力端子の一つが、前記エミッタフォロワの各々のエミッタ端子に接続される、前記差動出力端子、及び
電界効果トランジスタ(FET)であって、前記FETの各々のドレイン端子が、抵抗器を介して前記出力端子の各々に結合される、前記FET、
を含む、ドライバ回路。 - 請求項1に記載のドライバ回路であって、前記変圧器の第1のコイルが、前記入力駆動段に電気的に結合され、前記変圧器の第2のコイルが、前記出力駆動段に電気的に結合され、前記第1及び第2のコイルの各々のセンタータップに電源が接続される、ドライバ回路。
- 請求項1に記載のドライバ回路であって、前記出力駆動段から前記入力駆動段に搬送される前記電流が、前記入力駆動段における電流と、前記出力駆動段の利得と、前記変圧器の巻線比との関数である、ドライバ回路。
- ドライバ回路であって、
差動入力信号を受信するように差動増幅器として接続されるトランジスタ、
エミッタフォロワとして前記差動増幅器に接続されるトランジスタ、及び
前記エミッタフォロワのコレクタ端子から前記差動増幅器に電流を搬送するように構成される変圧器、
を含み、
前記変圧器の第1のコイルが、前記エミッタフォロワの各エミッタフォロワのコレクタ端子に接続され、前記変圧器の第2のコイルが、前記差動増幅器の前記トランジスタの各トランジスタのコレクタ端子に結合される、
ドライバ回路。 - 請求項10に記載のドライバ回路であって、前記エミッタフォロワの各エミッタフォロワのベース端子が、前記差動増幅器の前記トランジスタの各トランジスタのコレクタ端子に接続される、ドライバ回路。
- 請求項10に記載のドライバ回路であって、前記差動増幅器の前記コレクタ端子における信号による前記エミッタフォロワのアクティベーションが、前記変圧器の第2のコイルにおいて電流フローを誘導する、ドライバ回路。
- 請求項12に記載のドライバ回路であって、前記変圧器の前記第2のコイルにおいて誘導される電流フローが、前記エミッタフォロワにおける電流と前記変圧器の巻線比との関数である、ドライバ回路。
- 請求項10に記載のドライバ回路であって、前記変圧器の前記第1のコイル及び第2のコイルの各々がセンタータップを含み、各センタータップに電源が接続される、ドライバ回路。
- 請求項10に記載のドライバ回路であって、更に、
差動出力端子であって、前記差動出力端子の各々が、前記エミッタフォロワのうちの一つのエミッタフォロワのエミッタ端子に接続される、前記差動出力端子、
抵抗器であって、前記抵抗器の各抵抗器の第1の端子が、前記差動出力端子の一つに接続される、前記抵抗器、及び
出力トランジスタであって、前記出力トランジスタの各出力トランジスタの端子が、前記抵抗器のうちの一つの抵抗器の第2の端子に接続される、
を含む、ドライバ回路。 - 請求項15に記載のドライバ回路であって、前記出力トランジスタの各出力トランジスタの制御端子が、前記差動出力端子の一つに接続される、ドライバ回路。
- ドライバ回路であって、
差動増幅器として接続されるトランジスタを含む差動プリドライバ、及び
ドライバであって、
エミッタフォロワとして前記差動プリドライバに接続されるトランジスタであって、前記エミッタフォロワの各エミッタフォロワ上のベース端子が、前記差動増幅器の前記トランジスタの各トランジスタのコレクタ端子に接続される、前記トランジスタと、
前記エミッタフォロワのエミッタ端子に接続されるドライバ回路出力端子と、
を含む、前記ドライバ、及び
前記ドライバから前記プリドライバに正のフィードバック電流を提供するため、前記差動プリドライバ及び前記ドライバに接続される変圧器、
を含み、
前記変圧器の第1のコイルが、前記エミッタフォロワの各エミッタフォロワのコレクタ端子に接続され、前記変圧器の第2のコイルが、前記差動増幅器の前記トランジスタの各トランジスタのコレクタ端子に結合され、及び
前記変圧器の前記第1のコイル及び第2のコイルの各々が、前記プリドライバ及び前記ドライバへの電源の接続のためのセンタータップを含む、
ドライバ回路。 - 請求項17に記載のドライバ回路であって、前記差動増幅器の前記トランジスタの前記コレクタ端子における信号による前記エミッタフォロワのアクティベーションが、前記プリドライバにおいて正のフィードバック電流のフローを誘導する、ドライバ回路。
- 請求項18に記載のドライバ回路であって、前記プリドライバにおいて誘導される前記正のフィードバック電流が、前記エミッタフォロワにおける電流と前記変圧器の巻線比との関数である、ドライバ回路。
- 請求項18に記載のドライバ回路であって、更に、
抵抗器であって、前記抵抗器の各抵抗器の第1の端子が、前記ドライバ回路出力端子の一つに接続される、前記抵抗器、及び
金属酸化物半導体電界効果トランジスタ(FET)であって、前記金属酸化物半導体FETの各金属酸化物半導体FETのドレイン端子が、前記抵抗器のうちの一つの抵抗器の第2の端子に接続され、前記金属酸化物半導体FETの各金属酸化物半導体FETのゲート端子が、前記駆動回路出力端子の一つに接続される、前記金属酸化物半導体FET、
を含む、前記ドライバ。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562171486P | 2015-06-05 | 2015-06-05 | |
US62/171,486 | 2015-06-05 | ||
US14/876,175 | 2015-10-06 | ||
US14/876,175 US9531372B1 (en) | 2015-06-05 | 2015-10-06 | Driver with transformer feedback |
PCT/US2016/036028 WO2016197111A1 (en) | 2015-06-05 | 2016-06-06 | Driver with transformer feedback |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018516514A true JP2018516514A (ja) | 2018-06-21 |
JP2018516514A5 JP2018516514A5 (ja) | 2019-07-04 |
JP6783802B2 JP6783802B2 (ja) | 2020-11-11 |
Family
ID=57442340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017563065A Active JP6783802B2 (ja) | 2015-06-05 | 2016-06-06 | 変圧器フィードバックを備えたドライバ |
Country Status (4)
Country | Link |
---|---|
US (1) | US9531372B1 (ja) |
JP (1) | JP6783802B2 (ja) |
CN (1) | CN107615650B (ja) |
WO (1) | WO2016197111A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015113796B4 (de) * | 2015-08-20 | 2017-03-16 | Infineon Technologies Ag | Verfahren zum Ansteuern eines Transistorbauelements und elektronische Schaltung |
CN107819445A (zh) * | 2017-10-12 | 2018-03-20 | 湖北大学 | 一种高速大输出摆幅驱动电路 |
CN111200463B (zh) * | 2020-01-08 | 2021-09-24 | 广东省半导体产业技术研究院 | 一种阻抗调节装置及信号发射装置 |
CN114614854B (zh) * | 2022-03-08 | 2022-11-08 | 深圳市玩视科技有限公司 | 一种信号传输电路及方法和叠加信号传输电路及方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121284A (en) | 1990-08-27 | 1992-06-09 | National Semiconductor Corporation | Driver circuit with feedback for limiting undershoot/overshoot and method |
US6756824B2 (en) | 2002-11-12 | 2004-06-29 | Sun Microsystems, Inc. | Self-biased driver amplifiers for high-speed signaling interfaces |
WO2007019066A2 (en) * | 2005-08-04 | 2007-02-15 | Mau-Chung Frank Chang | Phase coherent differential structures |
DE102006020485B4 (de) * | 2006-04-28 | 2019-07-04 | Atmel Corp. | Operationsverstärker |
US7719313B2 (en) * | 2006-06-28 | 2010-05-18 | Qualcomm Incorporated | Versatile and compact DC-coupled CML buffer |
US7636003B2 (en) * | 2006-07-21 | 2009-12-22 | Mediatek Inc. | Limiting amplifiers |
JP5076391B2 (ja) | 2006-08-02 | 2012-11-21 | 日立電線株式会社 | 差動信号伝送システム及びその信号線路のスキュー調整方法 |
CN101888245A (zh) * | 2010-06-04 | 2010-11-17 | 西安电子科技大学 | GaAs HBT超高速2分频器 |
CN103684399A (zh) * | 2012-09-12 | 2014-03-26 | 复旦大学 | 一种宽带、低增益抖动的缓冲器 |
EP2713266B1 (en) * | 2012-09-26 | 2017-02-01 | Nxp B.V. | Driver circuit |
CN103166628B (zh) | 2013-04-03 | 2016-01-20 | 中国科学院微电子研究所 | 一种降低lvds驱动器输出驱动模块的输入负载的电路结构 |
US9048018B2 (en) * | 2013-04-12 | 2015-06-02 | Broadcom Corporation | Low inductance transformer |
US9153312B2 (en) | 2013-08-23 | 2015-10-06 | Micron Technology, Inc. | Methods and apparatuses including transmitter circuits |
US9143100B2 (en) * | 2013-09-30 | 2015-09-22 | Texas Instruments Incorporated | Method and circuitry for multi-stage amplification |
CN103618440A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种高功率的边缘控制输出缓冲器 |
-
2015
- 2015-10-06 US US14/876,175 patent/US9531372B1/en active Active
-
2016
- 2016-06-06 WO PCT/US2016/036028 patent/WO2016197111A1/en active Application Filing
- 2016-06-06 JP JP2017563065A patent/JP6783802B2/ja active Active
- 2016-06-06 CN CN201680032437.0A patent/CN107615650B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20160359479A1 (en) | 2016-12-08 |
WO2016197111A1 (en) | 2016-12-08 |
CN107615650B (zh) | 2021-12-10 |
JP6783802B2 (ja) | 2020-11-11 |
US9531372B1 (en) | 2016-12-27 |
CN107615650A (zh) | 2018-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9800156B2 (en) | Amplifier circuit and voltage regulator | |
JP6783802B2 (ja) | 変圧器フィードバックを備えたドライバ | |
JP2004516737A (ja) | コンパクトなカスコード無線周波数cmos電力増幅器 | |
JP2006345190A (ja) | 分布型増幅器 | |
US20160285423A1 (en) | Power amplification module | |
TWI495259B (zh) | 低雜訊放大器 | |
US9407219B2 (en) | Electronic Circuit | |
JP2018516514A5 (ja) | ||
US7843236B2 (en) | Low voltage differential signal receiver | |
US20110156673A1 (en) | Internal power generating circuit and semiconductor device including the same | |
US10187024B2 (en) | Input feed-forward technique for class AB amplifier | |
US20150381116A1 (en) | Power amplifier and class ab power amplifier | |
JP5743983B2 (ja) | 送受切替回路、無線装置および送受切替方法 | |
KR102431919B1 (ko) | 스위칭 가능한 전류 바이어스 회로를 갖는 증폭기 | |
US20180159581A1 (en) | Signal processing apparatus | |
CN103294089B (zh) | 电子线路 | |
US20070069769A1 (en) | Transmission circuit for use in input/output interface | |
KR101646471B1 (ko) | 액티브 발룬 장치 | |
JP2015019328A (ja) | 増幅回路 | |
US10784776B2 (en) | Self-boost isolation device | |
JP6340191B2 (ja) | 電力増幅器 | |
KR101363818B1 (ko) | 고조파 감쇄를 위한 전력 증폭기 | |
JP6952493B2 (ja) | 通信システムおよび中継装置 | |
US10574193B2 (en) | Class AB amplifier having cascode stage with filter for improving linearity | |
US9479155B2 (en) | Emitter follower buffer with reverse-bias protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200305 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6783802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |