KR102431919B1 - 스위칭 가능한 전류 바이어스 회로를 갖는 증폭기 - Google Patents

스위칭 가능한 전류 바이어스 회로를 갖는 증폭기 Download PDF

Info

Publication number
KR102431919B1
KR102431919B1 KR1020207010920A KR20207010920A KR102431919B1 KR 102431919 B1 KR102431919 B1 KR 102431919B1 KR 1020207010920 A KR1020207010920 A KR 1020207010920A KR 20207010920 A KR20207010920 A KR 20207010920A KR 102431919 B1 KR102431919 B1 KR 102431919B1
Authority
KR
South Korea
Prior art keywords
current
bias
circuit
switches
fed
Prior art date
Application number
KR1020207010920A
Other languages
English (en)
Other versions
KR20200054281A (ko
Inventor
존 피. 베텐코트
발레리 에스. 케이퍼
스티븐 엠. 라디자발
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20200054281A publication Critical patent/KR20200054281A/ko
Application granted granted Critical
Publication of KR102431919B1 publication Critical patent/KR102431919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

회로는 (A) 트랜지스터; (B) 상기 트랜지스터에 대한 바이어스 전류를 설정하도록 제공하기 위한 바이어스 회로 - 상기 바이어스 전류는 상기 바이어스 회로에 피드되는 기준 전류에 따라 전류 레벨을 가짐 - ; 및 (C) 바이어스 전류 레벨 제어기를 가지고, 상기 바이어스 전류 레벨 제어기는 (i) 복수의 스위치들 - 상기 스위치들 각각은, 캐스코드 구성으로 연결된 GaN FET 및 MOS FET를 포함함 - ; 및 (ii) 복수의 전류원들을 포함하는 전류원 회로 - 상기 전류원들 각각은 전압원, 및 상기 복수의 스위치들 중 대응하는 하나의 스위치 사이에 연결되고, 상기 전류원 회로는 상기 MOS FET의 게이트에 피드되는 바이너리 제어 신호에 응답하여 상기 전류원에 의해 생성된 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 - 를 포함한다.

Description

스위칭 가능한 전류 바이어스 회로를 갖는 증폭기
본 개시는 일반적으로 스위칭 가능한 전류 바이어스 회로(switchable current bias circuity)에 관한 것으로, 보다 구체적으로 비교적 높은(high) 스탠드오프(standoff) 전압을 가지고 비교적 낮은(low) 전압 금속산화물 반도체(CMOS: Complementary Metal Oxide Semiconductor) 제어 회로를 사용하여 제어가능한 질화 갈륨(GaN: Gallium Nitride) 증폭기를 위한 스위칭 가능한 전류 바이어스 회로에 관한 것이다.
본 기술 분야에 알려진 바와 같이, GaN 헤테로접합 전자 이동도 트랜지스터(HEMT: Heterojunction Electron Mobility Transistor) 디바이스들(devices)은, 수십 볼트 내지 수백 볼트의 범위에서 스탠드오프(드레인 공급(drain supply)) 전압들을 갖는 많은 무선 주파수(RF) 증폭기 및 전력 전자 애플리케이션들(electronics applications)로 그 방식을 찾고 있다. 이러한 애플리케이션에서, HEMT의 정동작 바이어스 상태(quiescent bias condition)를 여러 상태들 중 어느 하나로 설정하도록 요구될 수 있으며, 예를 들어 증폭(amplification) 애플리케이션들에서, 클래스 A, A/B, B 및 스탠드바이(standby)(오프(off)) 바이어싱(biasing) 상태 사이에서 스위칭할 필요가 있을 수 있다. 또한, 바이어스 분류 또는 정동작 전류 상태는 HEMT 프로세스 변형(HEMT process variations)이 존재하는 상태에서 달성될 필요가 있다. 부가적으로, 다중 바이어싱 시나리오(multiple biasing scenario)에서 고전압 HEMT의 바이어싱 포인트(point)를 설정하는데 사용되는 전압 명령 신호는 저전압 CMOS 회로와 같은 인터페이스 회로(circuitry)로부터 나오는(come) 것이 바람직하다(desirable). 전형적으로 이러한 신호는 2.5 볼트 이하이며, 하부(underlying) 회로는 GaN HEMT의 높은 공급 전압을 견딜 수 없다.
본 개시에 따르면, (A) 트랜지스터; (B) 상기 트랜지스터에 대한 바이어스 전류를 설정하도록 제공하기 위한 바이어스 회로(bias circuit) - 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류(reference current)에 따라 전류 레벨(current level)을 가짐 - ; 및 (C) 바이어스 전류 레벨 제어기(bias current level controller)를 가지는 회로(circuit)가 제공되며, 상기 바이어스 전류 레벨 제어기는 (i) 복수의 스위치들 - 상기 스위치들 각각은, 캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함함 - ; 및 (ii) 복수의 전류원들을 포함하는 전류원 회로(current source circuitry) - 상기 전류원들 각각은 전압원(voltage source), 및 상기 복수의 스위치들 중 대응하는 하나의 스위치 사이에 연결되고, 상기 전류원 회로는 상기 MOS FET의 게이트에 피드되는 바이너리 제어 신호(binary control signal)에 응답하여 상기 전류원에 의해 생성된(produced) 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 - 를 포함한다.
일 실시예에서, 복수의 전류원들 각각은 상이한 전류 레벨을 생성한다.
일 실시예에서, 상기 바이너리 제어 신호는 저전압(low voltage) 레벨 또는 고전압(high voltage) 레벨 중 선택된 하나의 전압 레벨을 가지고, 상기 전압 공급(voltage supply)은 상기 고전압 레벨보다 큰 전압을 가진다.
일 실시예에서, 상기 바이너리 제어 신호는 제1 범위(first range)의 전압들(R1) 사이에서 변화하고(changes), 상기 스위치들의 상기 출력에서의 전압은 제2 범위(second range)의 전압들(R2) 사이에서 변화하되, R2는 R1보다 크다.
일 실시예에서, 증폭기(amplifier)의 트랜지스터(transistor)는 GaN 공핍 모드(depletion mode) HEMT FET이다.
일 실시예에서, 트랜지스터를 포함하는 증폭기를 가지는 회로(circuit)가 제공되며, 상기 트랜지스터는 소스 전극(source electrode); 드레인 전극(drain electrode); 및 입력 신호에 커플링하기 위한 게이트 전극(gate electrode)을 가지고, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나는 기준 전위에 커플링되고(coupled), 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 기준 전위보다 양으로(positive) 더 많은 전위에 커플링된다. 상기 회로는, 상기 증폭기에 대해 바이어스 전류를 설정하기 위한 바이어스 회로(bias circuit)를 포함하며, 상기 바이어스 전류는 상기 증폭기의 상기 소스 전극과 상기 드레인 전극 사이를 통과하고, 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류에 따라 전류 레벨을 가진다. 바이어스 전류 레벨 제어기(bias current level controller)가 제공되며, 상기 바이어스 전류 레벨 제어기는, 복수의 스위치들 - 상기 스위치들 각각은, 캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함하고, 피드되는 상기 GaN 및 상기 MOS FET은 상기 기준 전위에 커플링됨 - ; 및 복수의 전류원들(current sources)을 포함하는 전류 스위칭 회로(current switching circuitry)를 포함하고, 상기 전류원들 각각은 전압원(voltage source) 및 상기 복수의 스위치들 중 대응하는 하나의 스위치 사이에 연결되고, 상기 전류 스위칭 회로는 상기 복수의 전류원들 중 대응하는 하나의 전류원의 상기 MOS FET의 게이트에 피드되는 디지털 워드(digital word)의 복수의 비트들(bits) 중 대응하는 하나의 비트에 응답하여 상기 복수의 전류원들에 의해 생성된(produced) 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공한다.
일 실시예에서, 트랜지스터; 상기 트랜지스터에 대한 바이어스 전류를 설정하기 위한 바이어스 회로(bias circuit) - 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류(reference current)에 따라 전류 레벨(current level)을 가짐 - ; 및 바이어스 전류 레벨 제어기(bias current level controller)를 포함하는 회로가 제공되며, 상기 바이어스 전류 레벨 제어기는, 복수의 스위치들; 및 복수의 전류원들을 포함하는 전류원 회로(current source circuitry)를 포함하고, 상기 전류원들 각각은 전압원(voltage source), 및 상기 복수의 스위치들 중 대응하는 하나의 스위치 사이에 연결되고, 상기 전류원 회로는 상기 복수의 스위치들 중 대응하는 하나의 스위치에 피드되는 바이너리 제어 신호(binary control signal)에 응답하여 상기 전류원들 각각에 의해 생성된(produced) 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공하되, 상기 바이너리 제어 신호는 제1 범위의 전압들(R1) 사이에서 변화하고(changes), 상기 스위치들 각각의 상기 출력에서의 전압은 제2 범위의 전압들(R2) 사이에서 변화하며, 이때 R2는 R1보다 크다.
이러한 배치(arrangement)로, 전류 스위칭 바이어스 회로(current switching bias circuit)는 HEMT FET를 위해 제공된다. 캐스코드 구성 스위치는 저전압 MOSFET 및 고전압 GaN HEMT를 포함하며, N 비트 디지털 제어 신호를 제공하는 실리콘(silicon) CMOS 제어기로 일반적으로 생성되는 저전압 신호(2.5 볼트 미만(<2.5 Volts)를 허용하여, 이에 의해 높은 드레인 공급 전압(high drain supply voltage)으로 동작하는(operating) 이러한 FET로 GaN HEMT에 대한 임의의 원하는(desired) 바이어스 전류를 설정할 수 있고, 이에 의해 상기 FET가 예를 들어 클래스(Class) A, A/B, B 및 스탠바이(standby) (오프(off)) 바이어싱(biasing) 상태들 사이에서 스위칭하게(switch) 할 수 있다.
일 실시예에서, 트랜지스터를 위한 스위칭 가능한 전류 바이어스 회로(switchable current bias circuit)가 제공되며, 상기 스위칭 가능한 전류 바이어스 회로는, 복수의 N 캐스코드 구성 스위치들(N cascode configured switches) - 상기 복수의 N 캐스코드 구성 스위치들 각각은 N 비트 디지털 워드(N-bit digital word)의 대응하는 비트에 의해 피드되고(fed), 상기 스위치들 각각은 그라운드(ground) 및 출력 단자(output terminal) 사이에 캐스코드 구성으로 연결된 공핍 모드(Depletion mode) GaN FET 및 MOS FET을 포함함 - ; 및 복수의 N 전류원을 포함하는 전류원 회로(current source circuitry)를 포함하되, 상기 N 전류원 각각은 상기 N 캐스코드 구성 스위치들 각각과, 상기 N 캐스코드 구성 스위치들 중 대응하는 하나의 캐스코드 구성 스위치에 연결된다. 상기 N 캐스코드 구성 스위치들 각각은, 상기 N 캐스코드 구성 스위치들 중 상기 하나의 캐스코드 구성 스위치에 피드된 상기 비트에 따라 상기 N 전류원들 중 대응하는 하나의 전류원에 대한 "온(on)" 또는 "오프(off)" 상태(condition)를 선택적으로 제어한다(controls). 상기 전류원 회로는, 상기 출력 상의 상기 "온" 상태에 응답하여 상기 전류원들의 출력에서 생성된 전류들을 결합하며, 상기 결합된 전류들은 상기 출력 버스 상에서 생성된다. 증폭기는, 상기 트랜지스터; 및 상기 출력 버스에 연결되고, 상기 결합된 전류들에 피드되는 바이어스 회로(bias circuitry)를 포함하되, 상기 트랜지스터는 상기 결합된 전류들에 따라 전류 레벨을 갖는 바이어스 전류가 피드된다.
일 실시예에서, 트랜지스터를 위한 스위칭 가능한 전류 바이어스 회로(switchable current bias circuit)가 제공되며, 상기 스위칭 가능한 전류 바이어스 회로는 전류 스위칭(switching) DAC를 포함하고, 상기 DAC는, N 비트 디지털 워드(N-bit digital word)를 생성하기 위한 바이어스 전류 제어 신호에 의해 피드되는(fed) 제어기 - N은 상기 제어 신호에 의해 선택된 2N 바이어스 전류 레벨들 중 어느 하나를 나타내는 1보다 큰 정수임 - ; 복수의 N 캐스코드 구성 스위치들(N cascode configured switches) - 상기 복수의 N 캐스코드 구성 스위치들 각각은 상기 N 비트 디지털 워드의 대응하는 비트에 의해 피드되고, 상기 스위치들 각각은 그라운드(ground) 및 출력 단자(output terminal) 사이에 캐스코드 구성으로 연결된 공핍 모드(Depletion mode) GaN FET 및 MOS FET을 포함함 - ; 및 복수의 N 전류원을 포함하는 전류 회로(current circuitry)를 포함하고, 상기 N 전류원 각각은 상기 N 캐스코드 구성 스위치들 중 대응하는 하나의 캐스코드 구성 스위치에 연결되고, 상기 복수의 N 전류원 각각은 전압 공급 버스 및 출력 버스 사이에 연결된다. 상기 N 캐스코드 구성 스위치들 각각은, 상기 제어기에 의해 생성된 상기 N 비트 디지털 제어 신호에 따라 상기 N 전류원들 중 대응하는 하나의 전류원의 "온(on)" 또는 "오프(off)" 상태를 선택적으로 제어한다. 상기 전류원 회로는, 상기 전류원들의 출력들에서, 상기 출력 상의 상기 "온" 상태에 응답하여, 생성된 전류들을 결합하되, 상기 결합된 전류들은 상기 출력 버스 상에서 생성된다. 증폭기는, 상기 트랜지스터; 및 상기 출력 버스에 연결되는 바이어스 회로(bias circuitry)를 포함하고, 상기 출력 버스 상의 상기 결합된 전류들은 상기 트랜지스터에 대한 바이어스 전류를 설정하고(setting), 상기 바이어스 전류는 제2 전압원으로부터 상기 트랜지스터를 통과하고, 상기 트랜지스터에 피드되는 상기 바이어스 전류는 상기 출력 버스 상의 상기 결합된 전류들에 따라 전류 레벨을 갖는다.
본 개시의 하나 이상의 실시예들의 세부사항들은 단일 도면 및 이하의 설명에서 제시된다. 본 개시의 다른 특징, 목적 및 이점은 상세한 설명 및 도면으로부터, 그리고 청구항으로부터 명백해질 것이다.
도 1은 본 개시에 따른 스위칭 가능한 전류 바이어스 회로(switchable current bias circuit)를 갖는 증폭기의 단순한 개략도이다.
이제 도면을 참조하면, 증폭기(11) 및 바이어스 회로(12); 및 바이어스 전류 레벨 제어기(13)를 갖는 회로(10)가 도시된다. 증폭기(11)(여기서는 무선 주파수(radio frequency)(RF Amp))는, 기준 전위(여기서는 그라운드(ground))에 커플링된 소스 전극(source electrode)을 갖는 HEMT GaN 공핍 모드(depletion mode) 트랜지스터(Q1); 여기서는 도시된 바와 같은 인덕터(inductor)(L2)를 통해, 기준 전위보다 양으로(positive) 더 많은 전위(+Vdd1 (예를 들어 여기서는 +28 볼트)에 커플링된 드레인 전극(drain electrode) - 상기 드레인 전극은 도시된 바와 같은 커패시터(C2)를 통과한 후에 증폭된 RF 출력을 제공함 - ; 및 도시된 바와 같은 커패시터(C1)를 통해 입력 신호(여기서는 RF 입력)에 커플링하기 위한 게이트 전극(gate electrode)을 포함한다. 트랜지스터(Q1)의 소스 전극은 도시된 바와 같이 그라운드에 연결된다.
바이어스 회로(12)는 도시된 바와 같이 배치된(arranged) 바이어싱 회로(HEMT GaN 공핍(depletion) 모드 트랜지스터(Q2, Q3, 및 Q4) 및 GaN 다이오드(diodes)(D1-Dn))를 포함하며, 상기 회로는 스위칭 가능한 바이어스 전류 회로(13)에 커플링되고(coupled), 스위칭 가능한 바이어스 전류 회로(13)로부터의 전류(Iref)가 피드되고(fed), Vdd2(예를 들어 여기서는 +28 볼트) 및 Vss(예를 들어 여기서는 -8 볼트) 사이에 연결된다(connected). 다이오드 섹션(section)(D)은 복수의 n 직렬(serially) 연결(connected) GaN 다이오드(D1-Dn)를 포함하고, n은 사용된 전압(예를 들어 여기서 Vdd2는 +28 볼트이고 Vss는 -8.0 볼트이다)에 따라 선택된 직렬(series)의 다이오드들의 수인 것을 알아야 한다. 바이어스 회로(12)의 FET(Q2)는 FET(Q1)를 갖는 전류 미러(current mirror)를 형성하고, 이에 의해 스위칭 가능한 바이어스 전류 회로(13)로부터 바이어스 회로(12)에 피드된 전류(Iref)는 증폭기(11)의 FET(Q1)에 대한 바이어스 전류(Idd)의 레벨을 설정하도록 미러링된다는(mirrored) 것을 알아야 한다. 또한, FET(Q3), 다이오드(D1-Dn) 및 FET(Q4)는 FET(Q2)의 드레인에서의 신호를 FET(Q2)의 게이트로 피드백하는(feeds back) 소스 팔로워 네트워크(source follower network)를 형성한다는 것을 알아야 한다.
스위칭 가능한 바이어스 전류 회로(13)는 전류 스위칭 DAC(16)를 포함하고, DAC(16)는 N 비트 워드(N-bit word)로 피드되며, N은 1(one)보다 큰 정수이며, 예를 들어 N은 3 이고, 3 비트 디지털 워드(bit digital word)는 B0 B1 B2이며, B0는 최하위 비트이고 B2는 최상위 비트이다. DAC(16)는 복수의 N 캐스코드 구성 스위치(N cascode configured switches)(20a 내지 20c)를 포함한다. N 캐스코드 연결 스위치(20a 내지 20c) 각각은, N 비트 디지털 워드의 대응하는 비트(B0-B3)로 피드되고, 이에 따라 스위치(20a)는 비트 B0(최하위 비트)로 피드되고 스위치(20b)는 비트 B1으로 피드되며, 스위치(20c)는 비트 B3(여기서는 최상위 비트)로 피드된다. 스위치들(20a 내지 20c) 각각은 도시된 바와 같이 각각 그라운드 및 출력 단자(22a 내지 22c) 사이의 캐스코드 구성으로 연결된 공핍 모드 GaN FET QGaN 및 MOS FET QMOS를 포함한다. 보다 구체적으로, GaN FET QGaN의 게이트는 그라운드에 연결되고, 반면에 CMOS FET QMOS가 nMOS FET인 경우, 이러한 nMOS FET의 소스(source)는 또한 그라운드에 연결되고, 반면에 CMOS FET QMOS가 pMOS FET인 경우, 이러한 pMOS FET의 드레인(drain)이 그라운드에 연결될 것이다. 비트(B0 내지 B2)는 도시된 바와 같이 스위치(20a 내지 20c)의 CMOS FETS의 게이트(gates)에 각각 연결된다는 것을 알아야한다. 여기서, 비트들 중 어느 하나의 논리 상태(logic state)가 논리 1일 때, 이러한 논리 1 비트에 의해 피드되는 스위치들(20a 내지 20c) 중 하나의 스위치는 그라운드 쪽으로 진행하는(goes) 그쪽으로 연결된 출력 단자들(22a 내지 22c) 중 하나의 출력 단자 상에서 전압을 생성하고, 비트들 중 어느 하나의 논리 상태가 논리 0 일 때, 이러한 논리 0 비트로 피드된 스위치들(20a 내지 20c) 중 어느 하나는 +28 볼트의 그쪽으로 연결된 출력 단자들(22a-22c)중 어느 하나 상에서 전압을 생성한다.
DAC(16)는 도시된 바와 같이 복수의 N 전류원(24a-24c)을 포함하는 전류원 회로(24)를 포함하고, N 전류원들(24a-24c) 각각은 도시된 바와 같이 각각 N 캐스코드 구성 스위치(20a-20c) 중 대응하는 어느 하나의 출력 단자들(22 a-22c) 중 대응하는 어느 하나에 연결된다. 복수의 N 전류원들(24a-24c) 각각은 전압 공급 버스(28)(여기서는 +28 볼트)(Vdd2) 및 출력 버스(30) 사이에 연결된다. 출력 버스(30)는 GaN FET(Q3)의 게이트 및 GaN FET(Q2)의 드레인에 연결된다. GaN FET(Q2)의 소스는 그라운드에 연결된다. GaN FET(Q3)의 드레인은 Vdd2에 연결되고, GaN FET(Q3)의 소스는, 다이오드 섹션(D)을 통해 FET(Q2)의 게이트에 연결되고, 인덕터(L1)를 통해 GaN FET(Q1)의 게이트에 연결되고, GaN FET(Q4)의 드레인에 연결된다. GaN FET(Q4)의 게이트 및 소스는 도시된 바와 같이 함께 연결되고, -Vss에 연결된다.
N 캐스코드 구성 스위치(20a-20c) 각각은 그쪽에 연결된 출력 단자(22a-22c) 중 어느 하나에 생성된 전압에 따라 선택적으로 N 전류원(24a-24c) 중 대응하는 어느 하나의 "온" 또는 "오프" 상태를 제어한다. 보다 구체적으로, 출력 단자(22a-22c)에서의 전압이 +28 볼트일 때, 전류원들(24a-24c) 중 대응하는 어느 하나는 "온" 상태인 반면에, 출력 단자(22a-22c)에서의 전압이 그라운드를 향할 때, 전류원들(24a-24c) 중 대응하는 어느 하나는 "오프" 상태에 있게 된다.
N 전류원(24a-24c) 각각은 도시된 바와 같이 한 쌍의 공핍 모드 GaN FET(Qa1, Qb1-Qa3, Qa3)를 각각 포함한다. Qa1-Qa3의 게이트는 도시된 바와 같이 각각 Qa1-Qa3의 소스에 연결되고, 또한 도시된 바와 같이 Qb1-Qb3의 게이트에 연결된다. Qa1, Qb1-Qa3, Qa3의 드레인은 도시된 바와 같이 Vdd2에 연결된다. Qb1-Qb3의 소스는 도시된 바와 같이 전류원(I0-I2)에 각각 연결된다.
전류 소스 회로(24)는, 출력 단자들(22a 내지 22c) 상의 "온" 상태에 각각 응답하여, 전류 소스 회로들(24a-24c)의 출력들에서 생성된 전류들(I0-I2)을 각각 결합하며, 이러한 결합된 전류들(Σ I0, I1, I2)(I0+I1+I2)은 바이어스 회로(12)에 피드되는 기준 전류(Iref)로서 출력 버스(30) 상에서 생성된다. 기준 전류(Iref)는 인덕터(L2)를 통해 FET(Q1)에 피드되는 드레인 전류(Idd)로 바이어스 회로(12)에 의해 미러링된다. 이러한 예에서 바이너리(binary), 또는 논리(logic), 신호 또는 비트(B0 내지 B1)의 전압은, 논리 0 상태를 나타내는 0 볼트(또는 그라운드), 또는 논리 1 상태를 나타내는 +2.5 볼트이다. 전술한 바와 같이, 논리 1이 MOS FET QMOS의 게이트에 피드될 때, 이러한 MOS FET는 전류가 캐스코드 GaN 트랜지스터를 통해 흐르도록 허용되는 경우의 전도(conducting) 또는 "온" 상태에 놓이고(placed), 반면에 로직 0이 MOS FET의 게이트에 피드될 때, 이러한 MOS FET QGaN는 전류가 캐스코드 GaN 트랜지스터를 통해 전도하는 것이 허용되지 않는 경우의 "오프" 또는 비-상태(non-condition)에 놓인다.
보다 구체적으로, 여기서 GaN FET(Qa1)의 크기는 Qb1을 턴(turn) 온(on) 및 오프하기에(off) 충분한 전압 스윙(voltage swing)을 제공하도록 Qb1의 게이트 및 스위치(20a)의 캐스코드 연결(connected) GaN/CMOS 쌍(pair)에 관해 스케일링된다(scaled). FET Qb1의 소스 출력에서 전류 소스 I0이다. 여기서, GaN FET(Qa2)의 크기는 Qb2를 턴 온 및 오프하기에 충분한 전압 스윙을 제공하도록 Qb2의 게이트 및 스위치(20b)의 캐스코드 연결 GaN/CMOS 쌍에 관해 스케일링된다. 여기서, GaN FET(Qa3)의 크기는 Qb3을 턴 온 및 오프하기에 충분한 전압 스윙을 제공하도록 Qb3의 게이트 및 스위치(20c)의 캐스코드 연결 GaN/CMOS 쌍에 관해 스케일링된다. 전술한 바와 같이, Qb1-Qb3의 소스는 도시된 바와 같이 전류원(I0-I2)에 각각 연결된다. 이러한 전류원(I0-I3)은 예를 들어 저항기(resistor), 또는 포화인 반도체 저항기 또는 전류원으로 구성된 트랜지스터와 같은 임의의 통상적인 설계의 것일 수 있다. 전류 스위치들(24a-24c) 각각에서 이러한 전류원들은 상이한 양의 전류를 제공할 수 있으므로, N 전류원(24a-24c) 중 어느 하나의 전류원 각각은 출력(22a-22c) 상의 전압에 의해 전도 상태에 놓일 때 공통 전류 버스(common current bus)(30) 상에 상이한 양의 전류를 각각 생성한다. 공핍(Depletion) FET(Qb1-Qb3)는 전형적으로 전류원(I0-I3)에 관해 각각 스케일링되므로, 이는 트랜지스터(Qb1-Qb3)에서 선형 동작 상태로 유지된다. 여기서, 전도(conducting) 또는 "온" 상태에 놓일 때, 여기서는 예를 들어 +2.5 볼트의 전압이 출력 단자(20a-20c)중 연결된 어느 하나에 각각 생성될 때, 예를 들어 전류원(24a)은 75 밀리암페어(milliamps)를 생성하고, 전류원(24b)은 150 밀리암페어를 생성하고, 전류원(24c)은275 밀리암페어를 생성하고, 그렇지 않으면, 거의 +28 볼트의 전압이 출력들(22a 내지 22c) 중 연결된 하나의 출력 상에 생성될 때, N 전류원들(24a-24c) 중 어느 하나 각각은 비전도 또는 "오프" 상태에 각각 있다. 여기서, 이러한 예에서 비트 B0가 논리 0일 때, 출력(22a) 상의 전압은 대략 28 볼트이고, 전류 소스(24a)는 전도 상태에 놓이고, 75 밀리암페어를 공통 전류 버스(30)에 피드하고(feeds), 비트 B0가 논리 1일 때 출력(22a) 상의 전압은 대략 그라운드(0 볼트)이고, 전류원(24a)은 비전도 상태에 있고, 따라서 전류원(24a)은 공통 전류 버스(30)로 어떤 전류도 통과시키지 않으며, 비트 B1가 논리 0일 때, 출력(22b) 상의 전압은 대략 28 볼트이고 전류원(24b)은 전도 상태에 놓이고, 150 밀리암페어를 공통 전류 버스(30)에 피드하고, 비트 B1가 논리 1일 때, 출력(22b) 상의 전압은 대략 0 볼트이고, 전류원(24b)은 비전도 상태에 있고, 따라서 전류원(24b)은 공통 전류 버스(30)에 어떠한 전류도 통과시키지 않으며, 그리고 비트 B2가 논리 0일 때, 출력(22c)상의 전압은 약 28 볼트이고 전류원(24c)은 전도 상태에 놓이고 275 밀리암페어를 공통 전류 버스(30)에 피드하고, 비트 B2가 논리 1일 때, 출력(22c) 상의 전압은 대략 0 볼트이고 전류원(24c)은 비전도 상태에 놓이므로, 따라서 전류원(24c)은 공통 전류 버스(30)에 어떠한 전류도 통과시키지 않는다. 아래와 같이 표 1에 대한 참조가 이루어진다.
Iref B2 B1 B0
0 밀리암페어 1 1 1
75 밀리암페어 1 1 0
225 밀리암페어 1 0 1
275 밀리암페어 1 0 0
350 밀리암페어 0 1 1
425 밀리암페어 0 0 1
500 밀리암페어 0 0 0
비트(BITS) B0, B1 및 B2의 논리 상태들(logic states) 및 공통 전류 버스(30) 상의 참조 전류(Iref) 사이의 관계를 도시한다. 비트(B0-B1)의 전압 스윙이 그라운드와 +2.5 볼트 사이에 있는 반면에 출력(24a-24c) 상의 전압 스윙은 +28 볼트와 0 볼트 사이에 있다는 것을 알아야 한다. 따라서, 바이너리 제어 신호(B0-B2)는 제1 범위의 전압들(R1)(0 내지 +2.5 볼트) 사이에서 변화하고, 스위치들의 출력에서의 전압은 제2 범위의 전압들(R2)(0 내지 +28 볼트) 사이에서 변화하되, 여기서 R2는 R1보다 크다.
바이어스 전류 레벨 제어기(13)에 의해 생성된 버스(30) 상의 전류(Iref)는 FET(Q2)를 통해 그라운드를 통과하고, 바이어스 회로(12)에 의해 FET(Q1)로 미러링되며, Iref에 비례하는(∝) FET(Q1)에서 전류를 생성하며, 즉 K 배(times) Iref이며, (K가 FET Q2의 유닛 게이트 주변에 대한 FET Q1의 유닛 게이트 주변의 비율의 경우) 이는 전류 K 배 Iref가 Vdd1로부터 인덕터(L2)를 통과하여 FET Q1을 통해 그라운드로 통과한다. 따라서, N 비트 디지털 제어 신호에 의해 선택되는, 버스(30)상의 전류(Iref)는 이에 의해 FET(Q1)에 대해 바이어스 전류(Idd)를 설정하며, 바이어스 전류(Idd)는 소스 전극과 증폭기(11)의 FET(Q1)의 드레인 전극 사이를 통과하고, K 배 Iref에 따라 전류 레벨을 가진다. 따라서, N 비트 디지털 제어 신호는, 예를 들어 높은 드레인 공급 전압(Vdd1)으로 동작하는 이러한 FET(Q1)를 갖는 GaN HEMT(Q1)에 임의의 원하는(desired) 바이어스 전류를 설정하는데 사용될 수 있고, 이에 의해 FET(Q1)가 예를 들어 클래스 A, A/B, B 및 스탠바이(오프) 바이어싱 상태 사이에서 스위칭할 수 있게 한다.
이제 본 개시에 따른 회로는, 트랜지스터; 상기 트랜지스터에 대한 바이어스 전류를 설정하기 위한 바이어스 회로(bias circuit) - 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류(reference current)에 따라 전류 레벨(current level)을 가짐 - ; 및 바이어스 전류 레벨 제어기(bias current level controller)를 포함하고, 상기 바이어스 전류 레벨 제어기는, 복수의 스위치들 - 상기 스위치들 각각은, 캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함함 - ; 및 복수의 전류원들을 포함하는 전류원 회로(current source circuitry) - 상기 전류원들 각각은 전압원(voltage source), 및 상기 복수의 스위치들 중 대응하는 하나의 스위치 사이에 연결되고, 상기 전류원 회로는 상기 MOS FET의 게이트에 피드되는 바이너리 제어 신호(binary control signal)에 응답하여 상기 전류원에 의해 생성된(produced) 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 - 를 포함한다는 것을 이해해야 한다. 또한 상기 회로는, 상기 비트들 각각이 저전압 레벨 또는 고전압 레벨 중 선택된 하나의 전압 레벨을 가지고, 상기 전압 공급(voltage supply) 은 상기 고전압 레벨보다 큰 전압을 가지는 특징을 포함한다.
또한, 이제 본 개시에 따른 회로는, 트랜지스터를 포함하는 증폭기 - 상기 트랜지스터는 소스 전극(source electrode); 드레인 전극(drain electrode); 및 입력 신호에 커플링하기 위한 게이트 전극(gate electrode)을 가지고, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나는 기준 전위에 커플링되고(coupled), 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 기준 전위보다 양으로(positive) 더 많은 전위에 커플링됨 - ; 상기 증폭기에 대해 바이어스 전류를 설정하기 위한 바이어스 회로(bias circuit) - 상기 바이어스 전류는 상기 증폭기의 상기 소스 전극과 상기 드레인 전극 사이를 통과하고, 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류에 따라 전류 레벨을 가짐 - ; 및 바이어스 전류 레벨 제어기(bias current level controller)를 포함하고, 상기 바이어스 전류 레벨 제어기는, 복수의 스위치들 - 상기 스위치들 각각은, 캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함하고, 피드되는 상기 GaN 및 상기 MOS FET은 상기 기준 전위에 커플링됨 - ; 및 복수의 전류원들(current sources)을 포함하는 전류 스위칭 회로(current switching circuitry) - 상기 전류원들 각각은 전압원(voltage source) 및 상기 복수의 스위치들 중 대응하는 하나의 스위치 사이에 연결되고, 상기 전류 스위칭 회로는 상기 복수의 전류원들 중 대응하는 하나의 전류원의 상기 MOS FET의 게이트에 피드되는 디지털 워드(digital word)의 복수의 비트들(bits) 중 대응하는 하나의 비트에 응답하여 상기 복수의 전류원들에 의해 생성된(produced) 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 - 를 포함한다는 것을 이해해야 한다.
또한, 이제 본 개시에 따른 트랜지스터를 위한 스위칭 가능한 전류 바이어스 회로(switchable current bias circuit)는, 복수의 N 캐스코드 구성 스위치들(N cascode configured switches) - 상기 복수의 N 캐스코드 구성 스위치들 각각은 N 비트 디지털 워드(N-bit digital word)의 대응하는 비트에 의해 피드되고(fed), 상기 스위치들 각각은 그라운드(ground) 및 출력 단자(output terminal) 사이에 캐스코드 구성으로 연결된 GaN FET 및 MOS FET을 포함함 - ; 복수의 N 전류원을 포함하는 전류원 회로(current source circuit) - 상기 N 전류원 각각은 상기 N 캐스코드 구성 스위치들 중 대응하는 하나의 캐스코드 구성 스위치의 상기 출력 단자에 연결됨 - ; 및 증폭기를 포함하고, 상기 N 캐스코드 구성 스위치들 각각은, 상기 N 캐스코드 구성 스위치들 중 상기 하나의 캐스코드 구성 스위치에 피드된 상기 비트에 따라 상기 N 전류원들 중 대응하는 하나의 전류원의 "온(on)" 또는 "오프(off)" 상태를 선택적으로 제어하고, 상기 전류원 회로는, 상기 "온" 또는 "오프" 상태에 응답하여 상기 전류원 회로들의 출력에서 생성된 전류들을 결합하고 - 상기 결합된 전류들은 출력 버스 상에서 생성됨 - , 상기 증폭기는, 상기 트랜지스터; 및 상기 출력 버스에 연결되고, 상기 결합된 전류들에 피드되는 바이어스 회로(bias circuitry)를 포함하고, 상기 트랜지스터는 상기 결합된 전류들에 따라 전류 레벨을 갖는 바이어스 전류가 피드된다는 것을 이해해야 한다.
또한, 이제 본 개시에 따른 트랜지스터를 위한 스위칭 가능한 전류 바이어스 회로(switchable current bias circuit)는 전류 스위칭(switching) DAC를 포함하고, 상기 DAC는, N 비트 디지털 워드(N-bit digital word)를 생성하기 위한 바이어스 전류 제어 신호에 의해 피드되는(fed) 제어기 - N은 상기 제어 신호에 의해 선택된 2N 바이어스 전류 레벨들 중 어느 하나를 나타내는 1보다 큰 정수임 - ; 복수의 N 캐스코드 구성 스위치들(N cascode configured switches) - 상기 복수의 N 캐스코드 구성 스위치들 각각은 상기 N 비트 디지털 워드의 대응하는 비트에 의해 피드되고, 상기 스위치들 각각은 그라운드(ground) 및 출력 단자(output terminal) 사이에 캐스코드 구성으로 연결된 GaN FET 및 MOS FET을 포함함 - ; 복수의 N 전류원을 포함하는 전류원 회로(current source circuit) - 상기 N 전류원 각각은 상기 N 캐스코드 구성 스위치들 중 대응하는 하나의 캐스코드 구성 스위치의 상기 출력 단자에 연결되고, 상기 복수의 N 전류원 각각은 전압 공급 버스 및 출력 버스 사이에 연결됨 - ; 및 증폭기를 포함하고, 상기 N 캐스코드 구성 스위치들 각각은, 상기 제어기에 의해 생성된 상기 N 비트 디지털 제어 신호에 따라 상기 N 전류원들 중 대응하는 하나의 전류원의 "온(on)" 또는 "오프(off)" 상태를 선택적으로 제어하고, 상기 전류원 회로는, 상기 전류원 회로들의 출력들에서 상기 출력 상의 상기 "온" 또는 상기 "오프" 상태에 응답하여 생성된 전류들을 결합하되, 상기 결합된 전류들은 상기 출력 버스 상에서 생성되고, 상기 증폭기는, 상기 트랜지스터; 및 상기 출력 버스에 연결되는 바이어스 회로(bias circuitry)를 포함하고, 상기 출력 버스 상의 상기 결합된 전류들은 상기 트랜지스터에 대한 바이어스 전류를 설정하고(setting), 상기 바이어스 전류는 제2 전압원으로부터 상기 트랜지스터로 통과하고, 상기 트랜지스터에 피드되는 상기 바이어스 전류는 상기 출력 버스 상의 상기 결합된 전류들에 따라 전류 레벨을 갖는다는 것을 이해해야 한다.
또한, 이제 본 개시에 따른 회로는, 트랜지스터; 상기 트랜지스터에 대한 바이어스 전류를 설정하기 위한 바이어스 회로(bias circuit) - 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류(reference current)에 따라 전류 레벨(current level)을 가짐 - ; 및 바이어스 전류 레벨 제어기(bias current level controller)를 포함하고, 상기 바이어스 전류 레벨 제어기는, 복수의 스위치들; 및 복수의 전류원들을 포함하는 전류원 회로(current source circuitry) - 상기 전류원들 각각은 전압원(voltage source), 및 상기 복수의 스위치들 중 대응하는 하나의 스위치 사이에 연결되고, 상기 전류원 회로는 상기 복수의 스위치들 중 대응하는 하나의 스위치에 피드되는 바이너리 제어 신호(binary control signal)에 응답하여 상기 전류원들 각각에 의해 생성된(produced) 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 - 를 포함하고, 상기 바이너리 제어 신호는 제1 범위의 전압들(R1) 사이에서 변화하고(changes), 상기 스위치들 각각의 상기 출력에서의 전압은 제2 범위의 전압들(R2) 사이에서 변화하고, R2는 R1보다 크다는 것을 이해해야 한다. 또한, 상기 회로는, 상기 스위치들 각각이, 캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함하는 특징을 포함한다.
본 개시의 다수의 실시예들이 설명되었다. 그럼에도 불구하고, 본 개시의 사상 및 범위를 벗어나지 않고 다양한 수정들이 이루어질 수 있다는 것이 이해될 것이다. 예를 들어, MOS FET들은 여기서 nMOS 디바이스들로 설명되는 반면에, MOS FET들은 논리 1이 0이고 논리 0은 -2.5 볼트인 경우의 pMOS일 수 있다. 또한, 회로(10)가 공핍 모드 GaN FET들을 사용하여 설명된 반면에, 회로는 인핸스먼트 모드(Enhancement mode) FET들로 동작하도록 수정될 수 있다. 따라서, 다른 실시예들은 다음의 청구항들의 범위 내에 있다.

Claims (7)

  1. 트랜지스터;
    상기 트랜지스터에 대한 바이어스 전류를 설정하기 위한 바이어스 회로(bias circuit) - 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류(reference current)에 따른 전류 레벨(current level)을 가짐 - ; 및
    바이어스 전류 레벨 제어기(bias current level controller)
    를 포함하고,
    상기 바이어스 전류 레벨 제어기는,
    복수의 스위치들 - 상기 스위치들 각각은 그라운드(GND)와 출력 단자 사이에 캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함함 -; 및
    복수의 전류원들을 포함하는 전류원 회로(current source circuitry) - 상기 전류원들 각각은 전압원(voltage source)과 출력 버스 사이에 연결되고, 상기 전류원 회로는 상기 출력 단자 중 대응하는 출력 단자와 연결된 상기 전류원에 의해 상기 MOS FET의 게이트에 피드되는 바이너리 제어 신호(binary control signal)에 응답하여 생성된(produced) 전류를 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 -
    를 포함하는 회로.
  2. 증폭기와, 상기 증폭기에 대한 바이어스 전류를 설정하는 바이어스 회로와, 바이어스 전류 레벨 제어기를 포함하는 회로로서,
    상기 증폭기는,
    소스 전극(source electrode); 드레인 전극(drain electrode); 및 입력 신호에 커플링하기 위한 게이트 전극(gate electrode)을 포함하는 트랜지스터 - 상기 소스 전극 및 상기 드레인 전극 중 어느 하나는 기준 전위에 커플링되고(coupled), 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 기준 전위보다 양으로(positive) 더 많은 전위에 커플링됨 -
    를 포함하고,
    상기 바이어스 전류는, 상기 증폭기의 상기 소스 전극과 상기 드레인 전극 사이를 통과하고, 상기 바이어스 회로에 피드되는 기준 전류에 응답하는 전류 레벨을 갖고,
    상기 바이어스 전류 레벨 제어기는,
    복수의 스위치들 - 상기 스위치들 각각은 상기 기준 전위 및 출력 단자의 사이에 캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함함 - 및
    복수의 전류원들(current sources)을 포함하는 전류 스위칭 회로(current switching circuitry) - 상기 전류원들 각각은 전압원(voltage source)과 출력 버스 사이에 연결되고, 상기 전류 스위칭 회로는, 상기 출력 단자 중에서 대응하는 출력 단자에 연결된 상기 전류원에 의해 상기 MOS FET에 피드되는 디지털 워드(digital word)의 복수의 비트들(bits) 중 대응하는 하나의 비트에 응답하여 생성된(produced) 전류를 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 -
    를 포함하는 회로.
  3. 제2항에 있어서,
    상기 복수의 비트들 각각은, 저전압 레벨 또는 고전압 레벨 중 선택된 하나의 전압 레벨을 갖고,
    상기 전압원은 상기 고전압 레벨보다 큰 전압을 가지는,
    스위칭 가능한 전류 회로.
  4. 트랜지스터를 위한 스위칭 가능한 전류 바이어스 회로(switchable current bias circuit)에 있어서,
    복수의 N개 캐스코드 구성 스위치들(N cascode configured switches) - 상기 복수의 N개 캐스코드 구성 스위치들 각각은 N 비트 디지털 워드(N-bit digital word)의 대응하는 비트가 피드되고(fed), 상기 스위치들 각각은 그라운드(ground) 및 출력 단자(output terminal) 사이에 캐스코드 구성으로 연결된 GaN FET 및 MOS FET을 포함함 - ;
    복수의 N개 전류원을 포함하는 전류원 회로(current source circuit) - 상기 N개 전류원 각각은 상기 N 캐스코드 구성 스위치들 중 대응하는 하나의 캐스코드 구성 스위치의 상기 출력 단자에 연결됨 - ; 및
    증폭기
    를 포함하고,
    상기 N개 캐스코드 구성 스위치들 각각은, 상기 N개 캐스코드 구성 스위치들 중 상기 하나의 캐스코드 구성 스위치에 피드된 상기 비트에 따라 상기 N개 전류원들 중 대응하는 하나의 전류원의 "온(on)" 또는 "오프(off)" 상태를 선택적으로 제어하고,
    상기 전류원 회로는, 상기 "온" 또는 "오프" 상태에 응답하여 상기 전류원 회로들의 출력에서 생성된 전류를 결합하고 - 상기 결합된 전류는 출력 버스 상에서 생성됨 - ,
    상기 증폭기는,
    상기 트랜지스터; 및
    상기 출력 버스에 연결되고, 상기 결합된 전류가 피드되는 바이어스 회로(bias circuitry)
    를 포함하고,
    상기 트랜지스터에는 상기 결합된 전류에 따른 전류 레벨을 갖는 바이어스 전류가 피드되는,
    스위칭 가능한 전류 바이어스 회로.
  5. 전류 스위칭 DAC 및 증폭기를 포함하는 트랜지스터용 스위칭 가능 전류 바이어스 회로(switchable current bias circuit)에 있어서,
    상기 전류 스위칭(switching) DAC는,
    N 비트 디지털 워드(N-bit digital word)를 생성하기 위한 바이어스 전류 제어 신호가 피드되는(fed) 제어기 - N은 1보다 큰 정수이고, 상기 N 비트 디지털 워드는 상기 바이어스 전류 제어 신호에 의해 선택된 2N 바이어스 전류 레벨들 중 어느 하나를 나타냄 - ;
    복수의 N개 캐스코드 구성 스위치들(N cascode configured switches) - 상기 복수의 N개 캐스코드 구성 스위치들 각각은 상기 N 비트 디지털 워드의 대응하는 비트가 피드되고, 상기 캐스코드 구성 스위치 각각은 그라운드(ground) 및 출력 단자(output terminal) 사이에 캐스코드 구성으로 연결된 GaN FET 및 MOS FET을 포함함 - ; 및
    복수의 N개 전류원을 포함하는 전류원 회로(current source circuit) - 상기 N개 전류원 각각은 상기 N개 캐스코드 구성 스위치들 중 대응하는 하나의 캐스코드 구성 스위치의 상기 출력 단자에 연결되고, 상기 복수의 N개 전류원 각각은 전압 공급 버스 및 출력 버스 사이에 연결됨 -
    를 포함하고,
    상기 N개의 캐스코드 구성 스위치 각각은, 상기 제어기에 의해 생성된 상기 N 비트 디지털 제어 신호에 따라 상기 N개 전류원들 중 대응하는 하나의 전류원의 "온(on)" 또는 "오프(off)" 상태를 선택적으로 제어하고,
    상기 전류원 회로는, 상기 "온" 또는 상기 "오프" 상태에 응답하여 상기 전류원의 출력에서 생성되는 전류를 결합하되, 상기 결합된 전류는 상기 출력 버스 상에서 생성되고,
    상기 증폭기는,
    상기 트랜지스터; 및
    상기 출력 버스에 연결되는 바이어스 회로(bias circuitry)
    를 포함하고,
    상기 출력 버스 상의 상기 결합된 전류는 상기 트랜지스터에 대한 바이어스 전류를 설정하고(setting), 상기 바이어스 전류는 제2 전압원으로부터 상기 트랜지스터로 통과하고, 상기 트랜지스터에 피드되는 상기 바이어스 전류는 상기 출력 버스 상의 상기 결합된 전류에 따른 전류 레벨을 갖는,
    스위칭 가능한 전류 바이어스 회로.
  6. 트랜지스터;
    상기 트랜지스터에 대한 바이어스 전류를 설정하기 위한 바이어스 회로(bias circuit) - 상기 바이어스 전류는 상기 바이어스 회로에 피드되는(fed) 기준 전류(reference current)에 따라 전류 레벨(current level)을 가짐 - ; 및
    바이어스 전류 레벨 제어기(bias current level controller)
    를 포함하고,
    상기 바이어스 전류 레벨 제어기는,
    복수의 스위치들 - 각각의 스위치들은 접지와 출력 단자 사이에 연결됨 -; 및
    복수의 전류원들을 포함하는 전류원 회로(current source circuitry) - 상기 전류원들 각각은 전압원(voltage source)과 출력 버스 사이에 연결되고, 상기 전류원 회로는 상기 출력 단자 중 대응하는 출력 단자에 연결된 상기 전류원에 의해 상기 복수의 스위치들 중 대응하는 스위치에 피드되는 바이너리 제어 신호(binary control signal)에 응답하여 생성된(produced) 전류들을 결합하고, 상기 결합된 전류는 상기 바이어스 회로에 피드되는 상기 기준 전류를 제공함 -
    를 포함하고,
    상기 바이너리 제어 신호는 0 볼트와 제1 범위의 전압(R1) 사이에서 변화하고(changes),
    상기 스위치들 각각의 상기 출력 단자에서의 전압은 0 볼트와 제2 범위의 전압(R2) 사이에서 변화하고,
    R2는 R1보다 큰,
    회로.
  7. 제6항에 있어서,
    상기 스위치들 각각은,
    캐스코드 구성(cascode configuration)으로 연결된 GaN FET 및 MOS FET를 포함하는,
    회로.

KR1020207010920A 2017-12-15 2018-11-30 스위칭 가능한 전류 바이어스 회로를 갖는 증폭기 KR102431919B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/843,922 2017-12-15
US15/843,922 US10447208B2 (en) 2017-12-15 2017-12-15 Amplifier having a switchable current bias circuit
PCT/US2018/063206 WO2019118199A1 (en) 2017-12-15 2018-11-30 Amplifier having a switchable current bias circuit

Publications (2)

Publication Number Publication Date
KR20200054281A KR20200054281A (ko) 2020-05-19
KR102431919B1 true KR102431919B1 (ko) 2022-08-11

Family

ID=64734185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207010920A KR102431919B1 (ko) 2017-12-15 2018-11-30 스위칭 가능한 전류 바이어스 회로를 갖는 증폭기

Country Status (8)

Country Link
US (1) US10447208B2 (ko)
EP (1) EP3724994A1 (ko)
JP (1) JP6910548B2 (ko)
KR (1) KR102431919B1 (ko)
CN (1) CN111247738B (ko)
IL (1) IL274240A (ko)
TW (1) TWI683539B (ko)
WO (1) WO2019118199A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114117A (zh) * 2021-04-08 2021-07-13 唐太平 一种用于共源共栅射频低噪声放大器共栅管的偏置电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174107A1 (ja) * 2014-05-16 2015-11-19 シャープ株式会社 複合型半導体装置
US20160373074A1 (en) * 2015-06-18 2016-12-22 Raytheon Company Bias Circuitry For Depletion Mode Amplifiers

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506932A (en) 1968-02-28 1970-04-14 Bell Telephone Labor Inc Quadrature hybrid coupler
USB387171I5 (ko) * 1973-08-09 1975-01-28
JPS56153832A (en) * 1980-04-30 1981-11-28 Nec Corp Digital to analog converter
US4492954A (en) * 1981-12-24 1985-01-08 Raytheon Company Digital-to-analog converter
US4701641A (en) * 1984-05-11 1987-10-20 Raytheon Company Logic network for D/A conversion
US4896121A (en) 1988-10-31 1990-01-23 Hughes Aircraft Company Current mirror for depletion-mode field effect transistor technology
EP0682381A1 (en) 1994-05-02 1995-11-15 E-Systems Inc. Broadband directional coupler
US5570090A (en) 1994-05-23 1996-10-29 Analog Devices, Incorporated DAC with digitally-programmable gain and sync level generation
US5892400A (en) 1995-12-15 1999-04-06 Anadigics, Inc. Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator
US5870049A (en) * 1997-04-16 1999-02-09 Mosaid Technologies Incorporated Current mode digital to analog converter
US6191719B1 (en) * 1997-08-25 2001-02-20 Broadcom Corporation Digital to analog converter with reduced ringing
GB2356302B (en) * 1999-11-10 2003-11-05 Fujitsu Ltd Current switching circuitry
US6600301B1 (en) 2002-04-30 2003-07-29 Raytheon Company Current shutdown circuit for active bias circuit having process variation compensation
US6831517B1 (en) 2002-12-23 2004-12-14 Intersil Americas, Inc. Bias-management system and method for programmable RF power amplifier
US6747514B1 (en) * 2003-02-25 2004-06-08 National Semiconductor Corporation MOSFET amplifier with dynamically biased cascode output
US6803821B1 (en) * 2003-04-03 2004-10-12 Fairchild Semiconductor Corporation Switchable amplifier circuit having reduced shutdown current
ATE304739T1 (de) 2003-07-31 2005-09-15 Cit Alcatel Richtkoppler mit einem einstellmittel
US8017978B2 (en) 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US7852136B2 (en) 2008-08-12 2010-12-14 Raytheon Company Bias network
US8022772B2 (en) * 2009-03-19 2011-09-20 Qualcomm Incorporated Cascode amplifier with protection circuitry
JP2010278521A (ja) 2009-05-26 2010-12-09 Mitsubishi Electric Corp 電力増幅器
US9166533B2 (en) 2009-07-30 2015-10-20 Qualcomm Incorporated Bias current monitor and control mechanism for amplifiers
US7876157B1 (en) 2009-08-04 2011-01-25 Skyworks Solutions, Inc. Power amplifier bias circuit having controllable current profile
US8441360B2 (en) * 2009-09-04 2013-05-14 Raytheon Company Search and rescue using ultraviolet radiation
JP2011067051A (ja) * 2009-09-18 2011-03-31 Sharp Corp インバータと、それを用いた電気機器および太陽光発電装置
JP5322176B2 (ja) * 2009-11-06 2013-10-23 シャープ株式会社 半導体装置
US8269566B2 (en) * 2010-10-15 2012-09-18 Xilinx, Inc. Tunable resonant circuit in an integrated circuit
EP2693639B1 (en) 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices
US8779859B2 (en) * 2012-08-08 2014-07-15 Qualcomm Incorporated Multi-cascode amplifier bias techniques
US8854140B2 (en) 2012-12-19 2014-10-07 Raytheon Company Current mirror with saturated semiconductor resistor
JP2014217252A (ja) * 2013-04-30 2014-11-17 三菱電機株式会社 カスコード接続パワーデバイス
US9349715B2 (en) 2013-06-21 2016-05-24 Infineon Technologies Americas Corp. Depletion mode group III-V transistor with high voltage group IV enable switch
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
US9746869B2 (en) * 2013-12-05 2017-08-29 Samsung Display Co., Ltd. System and method for generating cascode current source bias voltage
EP3113358B1 (en) * 2015-06-30 2018-08-29 IMEC vzw Switching circuit
US9520836B1 (en) * 2015-08-13 2016-12-13 Raytheon Company Multi-stage amplifier with cascode stage and DC bias regulator
US9584072B1 (en) * 2015-08-13 2017-02-28 Raytheon Company DC bias regulator for cascode amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174107A1 (ja) * 2014-05-16 2015-11-19 シャープ株式会社 複合型半導体装置
US20160373074A1 (en) * 2015-06-18 2016-12-22 Raytheon Company Bias Circuitry For Depletion Mode Amplifiers

Also Published As

Publication number Publication date
US10447208B2 (en) 2019-10-15
WO2019118199A1 (en) 2019-06-20
CN111247738A (zh) 2020-06-05
EP3724994A1 (en) 2020-10-21
JP6910548B2 (ja) 2021-07-28
KR20200054281A (ko) 2020-05-19
TWI683539B (zh) 2020-01-21
JP2020537443A (ja) 2020-12-17
CN111247738B (zh) 2024-05-24
IL274240A (en) 2020-06-30
US20190190456A1 (en) 2019-06-20
TW201931770A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
US20120068757A1 (en) Semiconductor switch
US20150270811A1 (en) Operational amplifier and driving circuit
KR20060112539A (ko) 자동 스위칭 기능을 갖는 전력증폭기
US20180287615A1 (en) Level shifter and level shifting method
KR102431919B1 (ko) 스위칭 가능한 전류 바이어스 회로를 갖는 증폭기
US7301399B2 (en) Class AB CMOS output circuit equipped with CMOS circuit operating by predetermined operating current
WO1982002128A1 (en) Driver circuit having reduced cross-over distortion
JP2018516514A (ja) 変圧器フィードバックを備えたドライバ
US20070257730A1 (en) Limiter circuit
KR101974657B1 (ko) 전압 레귤레이터
JP2005065068A (ja) デジタル電力増幅器
US9543905B2 (en) Amplifier circuit
US20060164144A1 (en) Flip-flop circuit and semiconductor device
US6525602B1 (en) Input stage for a buffer with negative feed-back
US6556070B2 (en) Current source that has a high output impedance and that can be used with low operating voltages
WO2018215532A1 (en) Driver for optical modulator
CN111295838A (zh) 差分输入级
US9374047B2 (en) Buffer circuit
US11507123B2 (en) Constant voltage circuit
US20230268897A1 (en) Nonlinear frequency compensation system
US11018670B2 (en) Output buffer circuit
JP3438878B2 (ja) 定電流回路
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
US9479155B2 (en) Emitter follower buffer with reverse-bias protection
KR20200012711A (ko) 전력 증폭기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant