TW201931770A - 具有可切換電流偏壓電路的放大器 - Google Patents

具有可切換電流偏壓電路的放大器 Download PDF

Info

Publication number
TW201931770A
TW201931770A TW107143884A TW107143884A TW201931770A TW 201931770 A TW201931770 A TW 201931770A TW 107143884 A TW107143884 A TW 107143884A TW 107143884 A TW107143884 A TW 107143884A TW 201931770 A TW201931770 A TW 201931770A
Authority
TW
Taiwan
Prior art keywords
current
bias
circuit
switches
voltage
Prior art date
Application number
TW107143884A
Other languages
English (en)
Other versions
TWI683539B (zh
Inventor
約翰 貝登柯特
華勒瑞 凱柏
史蒂芬 拉狄賽巴
Original Assignee
美商雷森公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商雷森公司 filed Critical 美商雷森公司
Publication of TW201931770A publication Critical patent/TW201931770A/zh
Application granted granted Critical
Publication of TWI683539B publication Critical patent/TWI683539B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

一種電路，具有(A)電晶體；(B)用於提供針對電晶體設定偏壓電流的偏壓電路，該偏壓電流具有依據饋電至偏壓電路之參考電流的電流準位；以及(C)偏壓電流準位控制器，其包含：(i)複數個開關，該些開關之各者包含：以疊接組構來連接的MOS FET和GaN FET，以及(ii)電流源電路，其包含複數個電流源，該些電流源之各者連接於電壓源與複數個開關之對應者之間，該電流源電路將由響應二進制控制信號饋電至該MOS FET之閘極的該電流源所生成的電流結合，該結合的電流提供饋電至偏壓電路的參考電流。

Description

具有可切換電流偏壓電路的放大器
本揭露一般是關於可切換電流偏壓電路，且更特別的是關於用於氮化鍺(GaN)放大器的可切換電流偏壓電路，其具有高隔絕電壓且可使用相對低電壓互補金屬氧化物半導體(CMOS)控制電路控制。
如本領域已知的，GaN異質接面電子遷移率電晶體(HEMT；Heterojunction Electron Mobility Transistor)裝置正找尋他們進入許多射頻(RF；Radio Frequency)放大器以及具有在數十伏特到數百伏特的範圍中的隔絕(汲極供應)電壓的電力電子應用中的出路。在這些應用中，可能需要將HEMT的靜態偏壓情況設定到幾個情況其中一個，例如在放大應用中，其可需要的是在類別A、A/B、B及待機(關機)偏置(biasing)情況之間切換。也同樣，需要的是在HEMT過程變異的出現中達到偏壓類別或靜態電流情況。此外，在多個偏置情境中，所欲的是使用來設定高電壓HEMT之偏置點的電壓命令信號來自介面電路，像是低電壓CMOS電路。這些信號典型地為2.5伏特或以下並且下層電路無法忍受GaN HEMT的高供應電壓。
依據本揭露之實施例，電路係提供具有(A)電晶體；(B)用於針對電晶體設定偏壓電流的偏壓電路，該偏壓電流具有依據饋電至偏壓電路之參考電流的電流準位；以及(C)偏壓電流準位控制器，其包含：(i)複數個開關，該些開關之各者包含：以疊接(cascode)組構來連接的MOS FET和GaN FET，以及(ii)電流源電路，其包含複數個電流源，該些電流源之各者連接於電壓源與複數個開關之對應者之間，該電流源電路將由響應二進制控制信號饋電至該MOS FET之閘極的該電流源所生成的電流結合，該結合的電流提供饋電至偏壓電路的參考電流。
在一實施例中，複數個電流源之各者生成不同的電流準位。
在一實施例中，該二進制控制信號具有低電壓準位或高電壓準位其一者中的選定者，且其中該電壓供應具有大於高電壓準位的電壓。
在一實施例中，二進制控制信號在電壓R1的第一範圍之間改變，並且在開關之輸出的電壓在電壓R2的第二範圍之間改變，其中R2大於R1。
在一實施例中，放大器的電晶體為GaN空乏模式HEMT FET。
在一實施例中，電路係提供具有：放大器，包含：具有源極電極和汲極電極的電晶體，該源極電極和汲極電極其中一者耦接至參考電位；該源極電極和汲極電極之其餘另一者耦接至比參考電位更正的電位；以及用於耦接至輸入信號的閘極電極。電路包括用於針對放大器設定偏壓電流的偏壓電路，該偏壓電流行經於該放大器之源極電極和汲極電極之間，該偏壓電流具有依據饋電至該偏壓電路之參考電流的電流準位。提供了偏壓電流準位控制器，包含：複數個開關，該些開關之各者包含：以疊接組構來連接的MOS FET和GaN FET，該MOS FET和該GaN饋電係耦接至該參考電位，以及包含電流切換電路，其包含複數個電流源，該些電流源之各者連接於電壓源與該複數個開關之對應者之間，該電流切換電路將由響應數位字之複數個位元之對應者饋電至該複數個電流源之對應者的MOS FET之閘極的該複數個電流源所生成的電流結合，該結合的電流提供饋電至該偏壓電路的參考電流。
在一實施例中，電路係提供以包含：電晶體，用於針對該電晶體設定偏壓電流的偏壓電路，該偏壓電路具有依據饋電至該偏壓電路之參考電流的電流準位；以及偏壓電流準位控制器，其包含：複數個開關；以及電流源電路，其包含複數個電流源，該些電流源之各者係連接於電壓源與該複數個開關之對應者的輸出之間，該電流源電路將由響應二進制控制信號饋電該複數個開關之對應者的該些電流源之各者所生成的電流結合，該結合的電流提供饋電至該偏壓電路的該參考電流，且其中該二進制控制信號在電壓R1之第一範圍之間改變，並且該些開關之各者的輸出處的電壓在電壓R2之第二範圍之間改變，其中R2大於R1。
隨著這樣的佈設，提供電流切換偏壓電路以用於HEMT FET。疊接組構的開關包括低電壓MOSFET和高電壓GaN HEMT，其允許低電壓信號，該低電壓信號典型地由提供N位元數位控制信號的矽CMOS控制器(＜2.5 Volts)產生，從而用以設定所欲的偏壓電流給GaN HEMT，其具有與高汲極供應電壓來操作的這類FET，且例如從而使FET能在類別A、A/B、B及待機(關機)偏置情況之間切換。
在一實施例中，提倆用於電晶體的可切換電流偏壓電路而包含：複數個N疊接組構開關，該複數個N疊接連接的開關之各者係由N位元數位字之對應位元所饋電，該開關之各者包含：以在地與輸出端之間的疊接組構連接的MOS FET和空乏模式GaN FET；以及電流源電路，其包含複數個N電流源，該N電流源之各者被連接到該N疊接組構開關之對應者、該複數個N電流源之各者。該N疊接組構的開關之各者依據饋電到該N疊接組構開關之該上述者的位元來選擇性地對該N電流源之對應者控制「開(on)」或「關(off)」情況。反應於該輸出上的「開」條件(像是在輸出匯流排上生成的這類結合電流)該電流源電路結合在該電流源之輸出生成的電流。放大器包括：電晶體；以及連接至該輸出匯流排且饋電至該結合電流的偏壓電路，這類電晶體被饋電具有依據結合電流之電流準位的偏壓電流。
在一實施例中，提供了用於電晶體的可切換電流偏壓電路，其包含：電流切換DAC，該DAC包含： 用於生成N位元數位字的偏壓電流控制信號，於此N為大於1的整數，代表由控制信號選定的2N 偏壓電流準位其中一者；複數個N疊接組構的開關，該複數個N疊接連接的開關之各者係由N位元數位字之對應位元所饋電，該開關之各者包含：以在地與輸出端之間的疊接組構連接的MOS FET 和空乏模式GaN FET；以及包含複數個N電流源的電流電路，該N電流源之各者係連接至該N疊接組構的開關之對應者，該複數個N電流源之各者係連接於電壓供應匯流排與輸出匯流排之間。該N疊接組構的開關之各者依據由該控制器所生成的N位元數位控制信號來選擇性地控制該N電流源之對應者的「開(on)」或「關(off)」情況。反應於在該輸出上的該「開」情況，該電流源電路將在該電流源之輸出生成的電流結合，這類結合電流係在該輸出匯流排上生成。放大器包含：電晶體；以及連接至該輸出匯流排的偏壓電路，在該輸出匯流排上的該結合電流針對該電晶體設定偏壓電流，上述偏壓電流從第二電壓源通過該電晶體，該偏壓電流饋電至具有依據在該輸出匯流排上該結合電流之電流準位的電晶體。
本揭露之一或多個實施例的細節係在單一圖中以及下面發明內容中提出。本揭露之其它圖、客體及益處將從發明內容及圖式以及從申請專利範圍而為明白的。
現請參照該圖式，電路10係繪示具有放大器11和偏壓電路12；以及偏壓電流準位控制器13。放大器11，於此為射頻(RF Amp)，包含：HEMT GaN 空乏模式電晶體Q1，其具有耦接至參考電位(於此為地)的源極電極；汲極電極，於此透過電感器L2(如繪示)耦接至比參考電位更正的電位(+Vdd1，於此例如為+28伏特)，該汲極電極在通過電容器(如繪示，C2)之後提供放大的RF輸出；以及用於耦接至輸出信號的閘極電極，於此為透過電感器C1的RF輸入(如繪示)。要注意的是，電晶體Q1的源極電極連接至地，如繪示的。
偏壓電路12包括如繪示佈設的偏置電路(HEMT GaN空乏模式電晶體Q2、Q3及Q4以及GaN二極體D1~Dn)，其耦接至可切換偏壓電流電路13並且將來自該可切換偏壓電流電路13的電流進行饋電，以及連接於Vdd2(於此例如為+28伏特)與Vss(於此例如為-8伏特)之間。應注意的是，二極體區段D包括複數個n串連的GaN二極體D1~Dn，其中n為依據使用的電壓(於此例如，Vdd2為+28伏特且Vss為-8.0伏特)選定的在該串列中的二極體之數目。要注意的是，偏壓電路12之FET Q2形成具有FET Q1的電流鏡，並且自可切換偏壓電流電路13饋電該偏壓電路12的電流Iref從而被鏡射以設定用於放大器11之FET Q1的偏壓電流Idd之準位。亦要注意的是，FET Q3、二極體D1~Dn以及FET Q4形成源極跟隨網路(source follower network)，其將FET Q2之汲極處的信號反饋/回授至FET Q2的閘極。
可切換偏壓電流電路13包括：電流切換DAC 16，該DAC 16被饋電N位元字，其中N為大於1的整數，於此例如N為3並且3位元數位字為B0、B1、B2，其中B0為最低有效位元而B2為最高有效位元。DAC 16包括複數個N疊接組構的開關20a~20c。複數個N疊接連接的開關20a~20c之各者係由N位元數位字之對應位元(B0~B3)所饋電；因此開關20a係由位元B0(最低有效位元)饋電，開關20b係由位元B1饋電，以及開關20c係由位元B3(於此為最高有效位元)饋電。開關20a~20c之各者包括分別在地與輸出端22a~22c之間以疊接組構連接的MOS FET QMOS和空乏模式GaN FET QGaN，如所繪示的。更特別的是，GaN FET QGaN之閘極連接至地，然若CMOS FET QMOS為nMOS FET，則這樣的nMOS FET之源極亦連接至地，然若CMOS FET QMOS為pMOS FET，則這樣的pMOS FET之汲極會連接至地。要注意的是，位元B0~B2分別連接至開關20a~20c之CMOS FET的閘極，如所繪示的。於此，當位元之其一者的邏輯狀態為1時，由這類邏輯1位元饋電的開關20a~20c其中一者在連接至其的輸出端22a~22c其中一者上生成走向地之電壓，並且當位元其中一者的邏輯狀態為0時，由這類邏輯0位元饋電的開關20a~20c其中一者在連接至其的輸出端22a~22c其中一者上生成+28伏特的電壓。
DAC 16包括電流源電路24，其包含複數個N電流源24a~24c(如繪示)，N電流源24a~24c之各者分別連接至N疊接組構的開關20a~20c之對應者的輸出端22a~22c的對應者(如繪示)。複數個N電流源24a~24c之各者連接於電壓供應匯流排28(於此為+28伏特(Vdd2))與輸出匯流排30之間。輸出匯流排30連接至GaN FET Q3之閘極且連接至GaN FET Q2之汲極。GaN FET Q2之源極連接至地。GaN FET Q3之汲極連接至Vdd2且GaN FET Q3之源極連接至：透過二極體區段D連接至FET Q2之閘極；透過電感器L1連接至GaN FET Q1的閘極；以及連接GaN FET Q4之汲極。GaN FET Q4之閘極和源極連接在一起且連接至–Vss，如繪示的。
該N疊接組構的開關20a~20c之各者依據連接至其的輸出端22a~22c其中一者上生成的電壓選擇性地控制N電流源24a~24c之對應者的「開」或「關」情況。更特別的是，當在輸出端22a~22c的電壓為+28伏特時，電流源24a~24c之對應者為「開」情況，然當在輸出端22a~22c處的電壓走向地、趨向地時，電流源24a~24c之對應者在「關」情況中。
N電流源24a~24c之各者分別包括成對的空乏模式GaN FET Qa1、Qb1~Qa3、Qa3，如所繪示的。Qa1~Qa3的閘極分別連接至Qa1~Qa3的源極(如繪示的)且亦分別連接至Qb1~Qb3的閘極(如繪示的)。Qa1、Qb1~Qa3、Qa3的汲極係連接至Vdd2，如繪示的。Qb1~Qb3的源極係分別連接至電流源I0 -I2 ，如繪示的。
分別反應於在輸出端22a~22c上的「開」情況，電流源電路24結合分別在電流源電路24a~24c的輸出處生成的電流I0 -I2 ，這樣的結合電流Σ I0 , I1 , I2 ；(I0 +I1 +I2 )係在輸出匯流排30上生成為饋電至偏壓電路12的參考電流Iref。參考電流Iref係由偏壓電路12鏡射成汲極電流Idd，其透過電感器L2饋電至FET Q1。在此範例中，二進制或邏輯、信號或位元B0到B1之電壓為代表邏輯0狀態的0伏特(或地)或代表邏輯1狀態的+2.5伏特。如上所註記的，當邏輯1被饋電至MOS FET QMOS的閘極時，這樣的MOS FET係放置在導電或「開」情況，在其情形中，允許電流流通過疊接GaN電晶體；另一方面，當邏輯0被饋電至MOS FET的閘極，這樣的MOS FET QGaN係放置在「關」或不導電的情況，在其情形中，沒有電流被允許來導電通過疊接GaN電晶體。
於此更特別的是，GaN FET Qa1的尺寸係相對於開關20a和Qb1之閘極的疊接連接GaN/CMOS對來定比，用以提供充分的電壓擺幅來導通及截止Qb1。在源極，FET Qb1之輸出為電流源I0 。於此，GaN FET Qa2的尺寸係相對於開關20b和Qb2之閘極的疊接連接GaN/CMOS對來定比，用以提供充分的電壓擺幅來導通及截止Qb2。於此，GaN FET Qa3的尺寸係相對於開關20c和Qb3之閘極的疊接連接GaN/CMOS對來定比，用以提供充分的電壓擺幅來導通及截止Qb3。如上所註記的，Qb1~Qb3的源極係分別連接至電流源I0 -I2 ，如繪示的。這些電流源I0 -I3 可為任何傳統設計的，例如像是電阻器、在飽和中的半導體電阻器或組構為電流源的電晶體。在電流開關24a~24c之各者中的這些電流源能提供不同的電流量，使得N個電流源24a~24c之各者在當分別藉由在輸出22a~22c上的電壓置於導電情況中時在共同電流匯流排30上生成不同的電流量。空乏FET Qb1~Qb3係典型地分別相對於電流源I0 -I3 來定比，使得其在電晶體Qb1~Qb3中保持線性操作情況。於此例如，當放置在導電或「開」情況中時(於此例如當+2.5伏特的電壓分別生成於輸出端20a~20c之連接者上時)，電流源24a生成75毫安培、電流源24b生成150毫安培並且電流源24c生成275毫安培，否則當近+28伏特的電壓係分別生成於輸出22a~22c之連接者上時，N電流源24a~24c之各者係在非導電或「關」情況中。於此，在此範例中，當位元B0為邏輯0時，在輸出22a上的電壓約為28伏特而電流源24a處於導電情況中並且將75毫安培饋電至共同電流匯流排30，而當位元B0為邏輯1時，在輸出22a上的電壓約為地(0伏特)並且電流源24a係在非導電情況中因而電流源24a沒有將任何電流傳遞到共同電流匯流排30；當位元B1為邏輯0時，在輸出22b上的電壓約28伏特且電流源24b係處於導電情況且將150毫安培饋電至共同電流匯流排30，以及當位元B1為邏輯1時，在輸出22b上的電壓約為0伏特且電流源24b在非導電情況因而電流源24b沒有將任何電流傳遞到共同電流匯流排30；以及當位元B2為邏輯0時，在輸出22c上的電壓約為28伏特，電流源24c處於導電情況且將275毫安培饋電至共同電流匯流排30並且當位元B2為邏輯1時，在輸出22c上的電壓約為0伏特且電流源24c為非導電情況，因而電流源24c沒有將任何電流傳遞到共同電流匯流排30。下面作成對表I的參考：

繪示位元B0、B1及B2之邏輯狀態與在共同電流匯流排30上的參考電流Iref之間的關係。要注意的是，位元B0~B1之電壓擺幅在地與+2.5伏特之間，同時在輸出24a~24c上的電壓擺幅在+28伏特與0伏特之間。因此，二進制控制信號B0~B2在電壓R1的第一範圍(0到+2.5伏特)之間改變，並且在開關之輸出處的電壓在電壓R2的第二範圍(0到+28伏特)之間改變，其中R2大於R1。
在匯流排30上由偏壓電流準位控制器13生成的電流Iref通過FET Q2到地並且由偏壓電路12鏡射至FET Q1，在FET Q1中生成與(∝ ) Iref成比例的電流，其為K乘Iref(其中K為FET Q1的單位閘極周圍對FET Q2之單位閘極周圍的比率)，電流K乘Iref從Vdd1通過電感L2，且接著通過FET Q1到地。 因此，在匯流排30上的電流Iref(其由N位元數位控制信號所選定)從而設定用於FET Q1的偏壓電流Idd，該偏壓電流Idd行經放大器11之FET Q1的源極電極與汲極電極之間，其具有依據K乘Iref的電流準位。因此，可使用N位元數位控制信號以對GaN HEMT Q1(具有用高汲極供應電壓Vdd1來操作的這類FET Q1)設定任何所欲的偏壓電流，且從而使FET Q1能於例如類別A、A/B、B及待機(關)偏置情況之間切換。
現應領會的是，依據本揭露的電路包括：電晶體；用於針對該電晶體設定偏壓電流的偏壓電路，該偏壓電流具有依據饋電至該偏壓電路的參考電流的電流準位；以及偏壓電流準位控制器，其包含：複數個開關，該些開關之各者包含：以疊接組構來連接的MOS FET和GaN FET，以及電流源電路，其包含複數個電流源，該些電流源之各者連接於電壓源與複數個開關之對應者之間，該電流源電路將由響應二進制控制信號饋電至該MOS FET之閘極的該電流源所生成的電流結合，該結合的電流提供饋電至偏壓電路的參考電流。該電路亦包括其中位元之各者具有低電壓準位或高電壓準位其一者的選定者且其中電壓供應具有大於高電壓準位的電壓的特徵。
現亦應領會的是，依據本揭露的電路包括：放大器，包含：具有源極電極和汲極電極的電晶體，該源極電極和該汲極電極其中一者係耦接參考電位；該源極電極和汲極電極之另一者耦接至比參考電位更正的電位；及用於耦接至輸入信號的閘極電極；用於針對該放大器設定偏壓電流的偏壓電路，該偏壓電流行經該放大器的該源極電極與該汲極電極之間，該偏壓電流具有依據饋電至該偏壓電路的參考電流的電流準位；以及偏壓電流準位控制器，包含：複數個開關，該些開關之各者包含：以疊接組構連接的MOS FET和GaN FET，該MOS FET和GaN饋電係耦接至該參考電位，及電流切換電路，其包含複數個電流源，該些電流源之各者連接於電壓源與該複數個開關之對應者之間，該電流切換電路將由響應數位字之複數個位元其中一者饋電至該複數個電流源之對應者的該MOS FET之閘極的該複數個電流源所生成的電流結合，該結合的電流提供饋電至該偏壓電路的該參考電流。
現亦應領會的是，依據本揭露用於電晶體的可切換電流偏壓電路包括：複數個N疊接組構的開關，該複數個N疊接連接的開關之各者係由N位元數位字之對應位元所饋電，該些開關之各者包含：以疊接組構連接於地和輸出端之間的MOS FET和GaN FET；包含複數個N電流源的電流源電路，該N電流源之各者係連接至該N疊接組構的開關之對應者的輸出端；其中該N疊接組構的開關之各者依據這類饋電至該N疊接組構的開關之者的該位元選擇性地控制該N電流源之對應者的「開」或「關」情況；其中該電流源電路結合反應於「開」或「關」情況在該電流源電路之輸出處生成的電流，上述結合的電流係在輸出匯流排上生成；以及放大器，這類放大器包含：連接至該輸出匯流排且饋電至該結合的電流的該電晶體及偏壓電路，這類電晶體饋電具有依據該結合的電流的電流準位的偏壓電流。
現亦應領會的是，依據本揭露用於電晶體的可切換電流偏壓電路包括：電流切換DAC，該DAC包含：由用於生成N位元數位字的偏壓電流控制信號所饋電的控制器，於此N為大於1的整數，代表由該控制信號選定的2N 偏壓電流準位其中一者；複數個N疊接組構的開關，該複數個N疊接連接的開關之各者係由該N位元數位字之對應位元所饋電，該些開關之各者包含：以疊接組構連接於地和輸出端之間的MOS FET和GaN FET；包含複數個N電流源的電流源電路，該N電流源之各者係連接至該N疊接組構的開關之對應者的輸出端，該複數個N電流源之各者係連接於電壓供應匯流排和輸出匯流排之間，其中該N疊接組構的開關之各者依據由該控制器生成的該N位元數位控制信號來選擇性地控制該N電流源之對應者的「開」或「關」情況，其中該電流源電路反應於在該輸出上的「開」或「關」情況將該電流源電路之輸出處生成的電流結合，這類結合的電流係在該輸出匯流排上生成，以及放大器，上述放大器包含：連接至該輸出匯流排的該電晶體及偏壓電路，在該輸出匯流排上該結合的電流針對該電晶體設定偏壓電流，上述偏壓電流從第二電壓源行經至該電晶體，該偏壓電路饋電至具有依據在該輸出匯流排上之結合的電流的電流準位的該電晶體。
現應領會的是，依據本揭露的電路包括：電晶體；用於針對該電晶體設定偏壓電流的偏壓電路，該偏壓電路具有依據饋電至該偏壓電路之參考電流的電流準位；以及偏壓電流準位控制器，其包含：複數個開關；及電流源電路，該電流源電路包含複數個電流源，該些電流源之各者係連接於電壓源與該複數個開關之對應者的輸出之間，該電流源電路將由響應二進制控制信號饋電該複數個開關之對應者的該些電流源之各者所生成的電流結合，該結合的電流提供饋電至該偏壓電路的該參考電流，且其中該二進制控制信號在電壓R1之第一範圍之間改變，並且該些開關之各者的輸出處的電壓在電壓R2之第二範圍之間改變，其中R2大於R1。電路亦可包括其中該些開關之各者包含以疊接組構連接的MOS FET和GaN FET的特徵。
已說明了本揭露之若干實施例。然而，將顯了解的是，在不悖離本揭露的精神及範圍下可作成各種修飾。例如，在當MOS FET於此被描述為nMOS裝置的同時，他們可為pMOS，在其情形中邏輯1為0且邏輯0為-2.5伏特。進一步，在當電路10已使用空乏模式GaN FET來描述的同時，該電路可以被修飾來以增強模式FET來操作。據此，其它實施例係在下列申請專利範圍的範圍內。
10‧‧‧電路
11‧‧‧放大器
12‧‧‧偏壓電路
13‧‧‧可切換偏壓電流電路
16‧‧‧類比數位轉換器
20a‧‧‧開關
20b‧‧‧開關
20c‧‧‧開關
22a‧‧‧輸出端
22b‧‧‧輸出端
22c‧‧‧輸出端
24‧‧‧電流源電路
24a‧‧‧電流源
24b‧‧‧電流源
24c‧‧‧電流源
28‧‧‧電壓供應匯流排
30‧‧‧輸出匯流排
Qa1~Qa3‧‧‧場效電晶體
Qb1~Qb3‧‧‧場效電晶體
I0~I2‧‧‧電流源
QGaN‧‧‧場效電晶體
QMOS‧‧‧場效電晶體
B0~B2‧‧‧位元
Vdd1~Vdd2‧‧‧電壓
Idd‧‧‧偏壓電流
Iref‧‧‧饋電電流
L1~L2‧‧‧電感器
Q1~Q4‧‧‧電晶體
D1~Dn‧‧‧二極體
C1~C2‧‧‧電容器
此單一圖係為依據本揭露具有可切換電流偏壓電路的放大器之簡化示意圖。

Claims (7)

  1. 一種電路，包含： 電晶體； 用於針對該電晶體設定偏壓電流的偏壓電路，該偏壓電流具有依據饋電至該偏壓電路之參考電流的電流準位；及 偏壓電流準位控制器，其包含： 複數個開關，該些開關之各者包含：以疊接組構連接的MOS FET和GaN FET；以及 電流源電路，其包含複數個電流源，該些電流源之各者連接於電壓源與該複數個開關之對應者之間，該電流源電路將響應二進制控制信號饋電至該MOS FET之閘極的該電流源所生成的電流結合，該結合的電流提供饋電至該偏壓電路的該參考電流。
  2. 一種電路，包含： 放大器，其包含： 具有源極電極和汲極電極的電晶體，該源極電極和該汲極電極其中一者耦接參考電位；該源極電極和該汲極電極之另一者耦接至比參考電位更正的電位；以及用於耦接至輸入信號的閘極電極； 用於針對該放大器設定偏壓電流的偏壓電路，該偏壓電流行經於該放大器之該源極電極和該汲極電極之間，該偏壓電流具有依據饋電至該偏壓電路之參考電流的電流準位；及 偏壓電流準位控制器，其包含： 複數個開關，該些開關之各者包含：以疊接組構連接的MOS FET和GaN FET，該MOS FET和該GaN饋電係耦接至該參考電位；及 電流切換電路，其包含複數個電流源，該些電流源之各者連接於電壓源與該複數個開關之對應者之間，該電流切換電路將由響應數位字之複數個位元之對應者饋電至該複數個電流源之對應者之該MOS FET之閘極的該複數個電流源所生成的電流結合，該結合的電流提供饋電至該偏壓電路的該參考電流。
  3. 如申請專利範圍第1項所述的可切換電流電路，其中該些位元之各者具有低電壓準位或高電壓準位之選定者，且其中該電壓供應具有大於該高電壓準位的電壓。
  4. 一種用於電晶體的可切換電流偏壓電路，包含： 複數個N疊接組構的開關，該複數個N疊接連接的開關之各者係由N位元數位字之對應位元所饋電，該些開關之各者包含：以疊接組構連接於地和輸出端之間的MOS FET和GaN FET； 包含複數個N電流源的電流源電路，該N電流源之各者係連接至該N疊接組構的開關之對應者的輸出端； 其中該N疊接組構的開關之各者依據饋電到該N疊接組構的開關之該上述者的位元來選擇性地控制該N電流源之對應者的「開」或「關」情況； 其中反應於該「開」或該「關」情況該電流源電路將在該電流源電路之輸出處生成的電流結合，上述的結合電流係在輸出匯流排上生成；及 放大器，上述放大器包含： 該電晶體；以及 連接至該輸出匯流排且饋電至該結合電流的偏壓電路，上述電晶體被饋電具有依據該結合的電流之電流準位的偏壓電流。
  5. 一種用於電晶體的可切換電流偏壓電路，包含： 電流切換DAC，該DAC包含： 由用於生成N位元數位字的偏壓電流控制信號所饋電的控制器，此處N為大於1的整數，代表由該控制信號選定的2N 偏壓電流準位其中一者； 複數個N疊接組構的開關，該複數個N疊接連接的開關之各者係由該N位元數位字之對應位元所饋電，該些開關之各者包含：以疊接組構連接於地和輸出端之間的MOS FET和GaN FET； 包含複數個N電流源的電流源電路，該N電流源之各者係連接至該N疊接組構的開關之對應者的輸出端，該複數個N電流源之各者係連接於電壓供應匯流排與輸出匯流排之間； 其中該N疊接組構的開關之各者依據由該控制器所生成的N位元數位控制信號來選擇性地控制該N電流源之對應者的「開」或「關」情況； 其中反應於在該輸出上的該「開」或該「關」情況，該電流源電路將在該電流源電路之輸出處生成的電流結合，上述的結合電流係在該輸出匯流排上生成；及 放大器，上述放大器包含： 該電晶體；以及 連接至該輸出匯流排的偏壓電路，在該輸出匯流排上的該結合電流針對該電晶體設定偏壓電流，上述偏壓電流從第二電壓源行經至該電晶體，該偏壓電流饋電至具有依據在該輸出匯流排上該結合電流之電流準位的電晶體。
  6. 一種電路，包含： 電晶體； 用於針對該電晶體設定偏壓電流的偏壓電路，該偏壓電流具有依據饋電至該偏壓電路之參考電流的電流準位；及 偏壓電流準位控制器，其包含： 複數個開關；及 電流源電路，其包含複數個電流源，該些電流源之各者連接於電壓源與該複數個開關之對應者的輸出之間，該電流源電路將由響應二進制控制信號饋電該複數個開關之對應者的該些電流源之各者生成的電流結合，該結合的電流提供饋電至該偏壓電路的該參考電流；以及 其中該二進制控制信號在電壓R1的第一範圍之間改變，並且在該些開關之各者之輸出處的電壓在電壓R2的第二範圍之間改變，其中R2大於R1。
  7. 如申請專利範圍第6項所述的電路，其中該些開關之各者包含：以疊接組構連接的MOS FET和GaN FET。
TW107143884A 2017-12-15 2018-12-06 具有可切換電流偏壓電路的放大器 TWI683539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/843,922 2017-12-15
US15/843,922 US10447208B2 (en) 2017-12-15 2017-12-15 Amplifier having a switchable current bias circuit

Publications (2)

Publication Number Publication Date
TW201931770A true TW201931770A (zh) 2019-08-01
TWI683539B TWI683539B (zh) 2020-01-21

Family

ID=64734185

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143884A TWI683539B (zh) 2017-12-15 2018-12-06 具有可切換電流偏壓電路的放大器

Country Status (8)

Country Link
US (1) US10447208B2 (zh)
EP (1) EP3724994A1 (zh)
JP (1) JP6910548B2 (zh)
KR (1) KR102431919B1 (zh)
CN (1) CN111247738B (zh)
IL (1) IL274240A (zh)
TW (1) TWI683539B (zh)
WO (1) WO2019118199A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114117A (zh) * 2021-04-08 2021-07-13 唐太平 一种用于共源共栅射频低噪声放大器共栅管的偏置电路
US20240313715A1 (en) 2023-03-17 2024-09-19 Raytheon Company Off-state isolation bias circuit for d-mode amplifiers

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506932A (en) 1968-02-28 1970-04-14 Bell Telephone Labor Inc Quadrature hybrid coupler
USB387171I5 (zh) * 1973-08-09 1975-01-28
JPS56153832A (en) * 1980-04-30 1981-11-28 Nec Corp Digital to analog converter
US4492954A (en) * 1981-12-24 1985-01-08 Raytheon Company Digital-to-analog converter
US4701641A (en) * 1984-05-11 1987-10-20 Raytheon Company Logic network for D/A conversion
US4896121A (en) 1988-10-31 1990-01-23 Hughes Aircraft Company Current mirror for depletion-mode field effect transistor technology
EP0682381A1 (en) 1994-05-02 1995-11-15 E-Systems Inc. Broadband directional coupler
US5570090A (en) 1994-05-23 1996-10-29 Analog Devices, Incorporated DAC with digitally-programmable gain and sync level generation
US5892400A (en) 1995-12-15 1999-04-06 Anadigics, Inc. Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator
US5870049A (en) * 1997-04-16 1999-02-09 Mosaid Technologies Incorporated Current mode digital to analog converter
US6191719B1 (en) * 1997-08-25 2001-02-20 Broadcom Corporation Digital to analog converter with reduced ringing
GB2356302B (en) * 1999-11-10 2003-11-05 Fujitsu Ltd Current switching circuitry
US6600301B1 (en) 2002-04-30 2003-07-29 Raytheon Company Current shutdown circuit for active bias circuit having process variation compensation
US6831517B1 (en) 2002-12-23 2004-12-14 Intersil Americas, Inc. Bias-management system and method for programmable RF power amplifier
US6747514B1 (en) * 2003-02-25 2004-06-08 National Semiconductor Corporation MOSFET amplifier with dynamically biased cascode output
US6803821B1 (en) * 2003-04-03 2004-10-12 Fairchild Semiconductor Corporation Switchable amplifier circuit having reduced shutdown current
ATE304739T1 (de) 2003-07-31 2005-09-15 Cit Alcatel Richtkoppler mit einem einstellmittel
US8017978B2 (en) 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US7852136B2 (en) 2008-08-12 2010-12-14 Raytheon Company Bias network
US8022772B2 (en) * 2009-03-19 2011-09-20 Qualcomm Incorporated Cascode amplifier with protection circuitry
JP2010278521A (ja) 2009-05-26 2010-12-09 Mitsubishi Electric Corp 電力増幅器
US9166533B2 (en) 2009-07-30 2015-10-20 Qualcomm Incorporated Bias current monitor and control mechanism for amplifiers
US7876157B1 (en) 2009-08-04 2011-01-25 Skyworks Solutions, Inc. Power amplifier bias circuit having controllable current profile
US8441360B2 (en) * 2009-09-04 2013-05-14 Raytheon Company Search and rescue using ultraviolet radiation
JP2011067051A (ja) * 2009-09-18 2011-03-31 Sharp Corp インバータと、それを用いた電気機器および太陽光発電装置
JP5322176B2 (ja) * 2009-11-06 2013-10-23 シャープ株式会社 半導体装置
US8269566B2 (en) * 2010-10-15 2012-09-18 Xilinx, Inc. Tunable resonant circuit in an integrated circuit
EP2693639B1 (en) 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices
US8779859B2 (en) * 2012-08-08 2014-07-15 Qualcomm Incorporated Multi-cascode amplifier bias techniques
US8854140B2 (en) 2012-12-19 2014-10-07 Raytheon Company Current mirror with saturated semiconductor resistor
JP2014217252A (ja) * 2013-04-30 2014-11-17 三菱電機株式会社 カスコード接続パワーデバイス
US9349715B2 (en) 2013-06-21 2016-05-24 Infineon Technologies Americas Corp. Depletion mode group III-V transistor with high voltage group IV enable switch
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
US9746869B2 (en) * 2013-12-05 2017-08-29 Samsung Display Co., Ltd. System and method for generating cascode current source bias voltage
JP6251387B2 (ja) * 2014-05-16 2017-12-20 シャープ株式会社 複合型半導体装置
US9960740B2 (en) 2015-06-18 2018-05-01 Raytheon Company Bias circuitry for depletion mode amplifiers
EP3113358B1 (en) * 2015-06-30 2018-08-29 IMEC vzw Switching circuit
US9520836B1 (en) * 2015-08-13 2016-12-13 Raytheon Company Multi-stage amplifier with cascode stage and DC bias regulator
US9584072B1 (en) * 2015-08-13 2017-02-28 Raytheon Company DC bias regulator for cascode amplifier

Also Published As

Publication number Publication date
CN111247738A (zh) 2020-06-05
CN111247738B (zh) 2024-05-24
JP2020537443A (ja) 2020-12-17
KR102431919B1 (ko) 2022-08-11
EP3724994A1 (en) 2020-10-21
TWI683539B (zh) 2020-01-21
JP6910548B2 (ja) 2021-07-28
US20190190456A1 (en) 2019-06-20
IL274240A (en) 2020-06-30
US10447208B2 (en) 2019-10-15
WO2019118199A1 (en) 2019-06-20
KR20200054281A (ko) 2020-05-19

Similar Documents

Publication Publication Date Title
JP5537099B2 (ja) 半導体装置
JP2016501477A (ja) ワイドコモンモードレンジ送信ゲート
US9531336B2 (en) Operational amplifier and driving circuit
US7154981B2 (en) Termination circuit
US10673267B2 (en) Charge and discharge control circuit and battery device
US9628076B2 (en) Transmission circuit and semiconductor integrated circuit
TWI683539B (zh) 具有可切換電流偏壓電路的放大器
US20180287615A1 (en) Level shifter and level shifting method
EP3041141B1 (en) I/o driving circuit and control signal generating circuit
US7629834B2 (en) Limiter circuit
TW201838327A (zh) 跨導放大器
US9543905B2 (en) Amplifier circuit
WO2019094451A1 (en) Differential input stages
US6975168B2 (en) Drive circuit
US20180278221A1 (en) Differential amplifier circuit
JP2006157262A (ja) Ａｂ級ｃｍｏｓ出力回路
US9374047B2 (en) Buffer circuit
TW201246780A (en) Outputting circuit
US11507123B2 (en) Constant voltage circuit
US20240134401A1 (en) Low voltage cascode current mirror
KR20070113966A (ko) 연산 증폭기 회로
US8786366B1 (en) Amplifier circuit
JP2008171185A (ja) 降圧回路
US20120056768A1 (en) Digital/analog converter
US9479155B2 (en) Emitter follower buffer with reverse-bias protection