JP2018503852A - 走査駆動回路 - Google Patents

走査駆動回路 Download PDF

Info

Publication number
JP2018503852A
JP2018503852A JP2017525985A JP2017525985A JP2018503852A JP 2018503852 A JP2018503852 A JP 2018503852A JP 2017525985 A JP2017525985 A JP 2017525985A JP 2017525985 A JP2017525985 A JP 2017525985A JP 2018503852 A JP2018503852 A JP 2018503852A
Authority
JP
Japan
Prior art keywords
switch tube
signal
pull
output terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017525985A
Other languages
English (en)
Other versions
JP2018503852A5 (ja
JP6539737B2 (ja
Inventor
肖軍城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018503852A publication Critical patent/JP2018503852A/ja
Publication of JP2018503852A5 publication Critical patent/JP2018503852A5/ja
Application granted granted Critical
Publication of JP6539737B2 publication Critical patent/JP6539737B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

走査駆動回路を提供する。それは、プルアップ制御モジュール（２０１）と、プルアップモジュール（２０２）と、プルダウンモジュール（２０３）と、プルダウン保持モジュール（２０４）と、転送モジュール（２０５）と、第１のブートストラップ・コンデンサ（Ｃｂ）と、定電圧ローレベル電源（ＶＳＳ）と、を備える。自段の前記走査線の走査レベル信号に対してリセット操作を行うリセット・モジュールと、を備え、プルアップ制御モジュール２０１は、２段前の転送信号ＳＴ（Ｎ−２）によって、対応する走査線の走査レベル信号Ｇ（Ｎ）をプリプルアップを行い、１段前の転送信号ＳＴ（Ｎ−１）によって、、対応する走査線の走査レベル信号Ｇ（Ｎ）をプルアップする第２のブートストラップ・コンデンサＣｂ２を備える。このような設置により、走査駆動回路（２０）の信頼性を向上させた。【選択図】図１

Description

本発明は、表示駆動分野に関し、特に、走査駆動回路に関する。
アレイ上のゲート・ドライバ（Ｇａｔｅ Ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙ， ＧＯＡと略称され）は、従来の薄膜トランジスタ液晶表示装置のアレイ基板上に、走査駆動回路を作製し、走査線に対するプログレッシブ走査の駆動方式を実現するものである。図１は従来の走査駆動回路の構造の概略図であり、走査駆動回路１０は、プルアップ制御モジュール１０１、プルアップモジュール１０２、転送モジュール１０３、プルダウンモジュール１０４、ブートストラップコンデンサ１０５及びプルダウン保持モジュール１０６を含む。
走査駆動回路１０が高温状態で動作するとき、スイッチ管の閾値電圧は、マイナスの値に移動し、走査駆動回路１０の各モジュールのスイッチ管には漏電が発生しやすい。これにより、走査駆動回路の信頼性に影響を与える。
したがって、従来の問題点を解決できる走査駆動回路を提供する必要がある。
本発明の目的は、従来の走査駆動回路において漏電現象が発生やすくなり、走査駆動回路の信頼性に影響を与える技術課題を解決するために、漏電現象が軽いかつ信頼性が高い走査駆動回路を提供することにある。
本発明の実施例は、カスケード走査線に対して駆動操作を行う走査駆動回路を提供する。それは、
１段前の転送信号と２段前の転送信号を受信し、前記１段前の転送信号と前記２段前の転送信号によって、対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
前記走査レベル信号及び自段のクロック信号によって、対応する前記走査線の走査信号をプルアップするためのプルアップモジュールと、
１段後の転送信号によって、対応する前記走査線の走査信号をプルダウンするためのプルダウンモジュールと、
対応する前記走査線の走査信号のローレベルを保持するためのプルダウン保持モジュールと、
１段後のプルアップ制御モジュールへ自段の転送信号を発信するための転送モジュールと、
前記走査線の走査信号のハイレベルを発生するための第１のブートストラップ・コンデンサと、
プルダウン用ローレベルを提供するための定電圧ローレベル電源と、及び
自段の前記走査線の走査レベル信号に対してリセット操作を行うためのリセット・モジュールと、を備え、
その中、前記プルアップ制御モジュールは、
前記２段前の転送信号によって対応する前記走査線の走査レベル信号をプリプルアップし、前記１段前の転送信号によって対応する前記走査線の走査レベル信号をプルアップする、第２のブートストラップ・コンデンサを備え、
その中、前記プルアップ制御モジュールは第１のスイッチ管をさらに備え、該第１のスイッチ管の制御端子が前記１段前の転送信号を入力し、該第１のスイッチ管の入力端子が前記第２のブートストラップ・コンデンサに接続され、該第１のスイッチ管の出力端子が前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン保持モジュール、前記転送モジュール及び前記ブートストラップ・コンデンサにそれぞれ接続される。
本発明にかかる走査駆動回路において、前記プルアップ制御モジュールは、プリプルアップスイッチ管及びプルアップスイッチ管を備え、
前記プリプルアップスイッチ管は、その制御端子が前記２段前の転送信号に接続され、その入力端子が前記２段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの一端及び前記第１のスイッチ管の入力端子にそれぞれ接続され、
前記プルアップスイッチ管は、その制御端子が前記１段前の転送信号に接続され、その入力端子が前記１段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの他端に接続される。
本発明にかかる走査駆動回路において、前記プルアップモジュールは第２のスイッチ管を備え、該第２のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第２のスイッチ管の入力端子が前記自段のクロック信号に接続され、該第２のスイッチ管の出力端子が自段の走査信号を出力する。
本発明にかかる走査駆動回路において、前記転送モジュールは第３のスイッチ管を備え、該第３のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第３のスイッチ管の入力端子が前記自段のクロック信号に接続され、該第３のスイッチ管の出力端子が前記自段の転送信号を出力する。
本発明にかかる走査駆動回路において、前記転送モジュールは第４のスイッチ管を備え、該第４のスイッチ管の制御端子が前記１段後の転送信号を入力し、該第４のスイッチ管の入力端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第４のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される。
本発明にかかる走査駆動回路において、前記転送モジュールは第５のスイッチ管を備え、該第５のスイッチ管の制御端子が前記１段後の転送信号を入力し、該第５のスイッチ管の入力端子が前記第３のスイッチ管の出力端子に接続され、該第５のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される。
本発明にかかる走査駆動回路において、前記プルダウン保持モジュールは、第１のプルダウン保持部と、第２のプルダウン保持部と、第２２のスイッチ管と、第２３のスイッチ管と、を備える。
前記第２２のスイッチ管は、その制御端子が前記第１のスイッチ管の出力端子に接続され、その出力端子が基準点Ｋ（Ｎ）に接続され、その入力端子が基準点Ｐ（Ｎ）に接続され、
前記第２３のスイッチ管は、その制御端子が１段前の転送信号を入力し、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が基準点Ｐ（Ｎ）に接続され、
前記第１のプルダウン保持部は、第６のスイッチ管と、第７のスイッチ管と、第８のスイッチ管と、第９のスイッチ管と、第１０のスイッチ管と、第１１のスイッチ管と、第１２のスイッチ管と、第１３のスイッチ管と、を備え、
前記第６のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
前記第７のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
前記第８のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
前記第９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
前記第１０のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が定電圧のローレベル電源に接続され、その出力端子が前記第１のパルス信号に接続され、
前記第１１のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
前記第１２のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記第１のパルス信号に接続され、
前記第１３のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記第２のパルス信号に接続され、
前記第２のプルダウン保持部は、第１４のスイッチ管と、第１５のスイッチ管と、第１６のスイッチ管と、第１７のスイッチ管と、第１８のスイッチ管と、第１９のスイッチ管と、第２０のスイッチ管と、第２１のスイッチ管と、を備え、
前記第１４のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
前記第１５のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
前記第１６のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
前記第１７のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
前記第１８のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が前記定電圧ローレベル電源に接続され、その出力端子が前記第２のパルス信号に接続され、
前記第１９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
前記第２０のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記第２のパルス信号に接続され、
前記第２１のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記第１のパルス信号に接続される。
本発明にかかる走査駆動回路において、前記第１のパルス信号の電位は、前記第２のパルス信号の電位と逆である。
本発明にかかる走査駆動回路において、前記第１のパルス信号及び前記第２のパルス信号は高周波レベル信号又は低周波電位信号である。
本発明の実施例は、カスケード走査線に対して駆動操作を行う走査駆動回路を提供する。それは、
１段前の転送信号と２段前の転送信号を受信し、前記１段前の転送信号と前記２段前の転送信号によって、対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
前記走査レベル信号及び自段のクロック信号によって、対応する前記走査線の走査信号をプルアップするためのプルアップモジュールと、
１段後の転送信号によって、対応する前記走査線の走査信号をプルダウンするためのプルダウンモジュールと、
対応する前記走査線の走査信号のローレベルを保持するためのプルダウン保持モジュールと、
１段後のプルアップ制御モジュールへ自段の転送信号を発信する転送モジュールと、
前記走査線の走査信号のハイレベルを発生する第１のブートストラップ・コンデンサと、及び
プルダウン用ローレベルを提供する定電圧ローレベル電源と、備え、
その中、前記プルアップ制御モジュールは、
前記２段前の転送信号によって対応する前記走査線の走査レベル信号をプリプルアップし、また、前記１段前の転送信号によって対応する前記走査線の走査レベル信号をプルアップする、第２のブートストラップ・コンデンサを備える。
本発明にかかる走査駆動回路において、前記プルアップ制御モジュールは第１のスイッチ管をさらに備え、該第１のスイッチ管の制御端子が前記１段前の転送信号を入力し、該第１のスイッチ管の入力端子が前記第２のブートストラップ・コンデンサに接続され、該第１のスイッチ管の出力端子が前記プルアップモジュール、該第１のスイッチ管の前記プルダウンモジュール、前記プルダウン保持モジュール、前記転送モジュール及び前記ブートストラップ・コンデンサにそれぞれ接続される。
本発明にかかる走査駆動回路において、前記プルアップ制御モジュールは、プリプルアップスイッチ管及びプルアップスイッチ管を備え、
前記プリプルアップスイッチ管は、その制御端子が前記２段前の転送信号に接続され、その入力端子が前記２段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの一端及び前記第１のスイッチ管の入力端子にそれぞれ接続され、
前記プルアップスイッチ管は、その制御端子が前記１段前の転送信号に接続され、その入力端子が前記１段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの他端に接続される。
本発明にかかる走査駆動回路において、前記プルアップモジュールは第２のスイッチ管を備え、該第２のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第２のスイッチ管の入力端子が前記自段のクロック信号に接続され、該第２のスイッチ管の出力端子が自段の走査信号を出力する。
本発明にかかる走査駆動回路において、前記転送モジュールは第３のスイッチ管を備え、該第３のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第３のスイッチ管の入力端子が前記自第３のスイッチ管段のクロック信号に接続され、該第３のスイッチ管の出力端子が前記自段の転送信号を出力する。
本発明にかかる走査駆動回路において、前記プルダウンモジュールは第４のスイッチ管を備え、該第４のスイッチ管の制御端子が前記１段後の転送信号を入力し、該第４のスイッチ管の入力端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第４のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される。
本発明にかかる走査駆動回路において、前記ルダウンモジュールは第５のスイッチ管を備え、該第５のスイッチ管の制御端子が前記１段後の転送信号を入力し、該第５のスイッチ管の入力端子が前記第３のスイッチ管の出力端子に接続され、該第５のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される。
本発明にかかる走査駆動回路において、前記プルダウン保持モジュールは、第１のプルダウン保持部と、第２のプルダウン保持部と、第２２のスイッチ管と、第２３のスイッチ管と、を備える。
前記第２２のスイッチ管は、その制御端子が前記第１のスイッチ管の出力端子に接続され、その出力端子が基準点Ｋ（Ｎ）に接続され、その入力端子が基準点Ｐ（Ｎ）に接続され、
前記第２３のスイッチ管は、その制御端子が１段前の転送信号を入力し、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が基準点Ｐ（Ｎ）に接続され、
前記第１のプルダウン保持部は、第６のスイッチ管と、第７のスイッチ管と、第８のスイッチ管と、第９のスイッチ管と、第１０のスイッチ管と、第１１のスイッチ管と、第１２のスイッチ管と、第１３のスイッチ管と、を備え、
前記第６のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
前記第７のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
前記第８のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
前記第９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
前記第１０のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のパルス信号に接続され、
前記第１１のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
前記第１２のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記第１のパルス信号に接続され、
前記第１３のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記第２のパルス信号に接続され、
前記第２のプルダウン保持部は、第１４のスイッチ管と、第１５のスイッチ管と、第１６のスイッチ管と、第１７のスイッチ管と、第１８のスイッチ管と、第１９のスイッチ管と、第２０のスイッチ管と、第２１のスイッチ管と、を備え、
前記第１４のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
前記第１５のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
前記第１６のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
前記第１７のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
前記第１８のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記第２のパルス信号に接続され、
前記第１９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
前記第２０のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記第２のパルス信号に接続され、
前記第２１のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記第１のパルス信号に接続される。
本発明にかかる走査駆動回路において、前記第１のパルス信号の電位は、前記第２のパルス信号の電位と逆である。
本発明にかかる走査駆動回路において、前記第１のパルス信号及び前記第２のパルス信号は高周波レベル信号又は低周波電位信号である。
本発明にかかる走査駆動回路において、前記走査駆動回路は、さらに、
自段の前記走査線の走査レベル信号に対してリセット操作を行うリセットモジュールを備える。
従来の走査駆動回路と異なって、本発明の走査駆動回路は、プルアップ制御モジュール内に第２のブートストラップコンデンサを設置することで、漏電現象をよく回避することができ、走査駆動回路の信頼性を向上させることができ、従来の走査駆動回路において漏電現象を起こしやすくなり、走査駆動回路の信頼性に影響を与える技術課題を解決した。
は、従来の走査駆動回路の構成の概略図である。
は、本発明の走査駆動回路の第１の好ましい実施例の構成の概略図である。
は、本発明の走査駆動回路の第１の好ましい実施例の信号の波形図である。
は、本発明の走査駆動回路の第２の好ましい実施例の構成の概略図である。
は、本発明の走査駆動回路の第２の好ましい実施例の信号の波形図である。
図面を参照して、各実施例を説明する。これらの実施例は、本発明を実施できる特定の実施例を例示するものである。本発明において言及された方向に関する用語、例えば、「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」などの用語は、単なる図面上の方向を参考したものである。そのため、使用された方向に関する用語は、本発明を限定するものではなく、本発明を容易に理解されるように説明するためのものである。
図面において、構成が類似しているものには、同一の記号が付けられる。
図２及び図３を参照する。図２は、本発明の走査駆動回路の第１の好ましい実施例の構成の概略図である。図３は、本発明の走査駆動回路の第１の好ましい実施例の信号の波形図である。この好ましい実施例にかかる走査駆動回路２０は、プルアップ制御モジュール２０１と、プルアップモジュール２０２と、プルダウンモジュール２０３と、プルダウン保持モジュール２０４と、転送モジュール２０５と、第１のブートストラップ・コンデンサＣｂと、定電圧ローレベル電源ＶＳＳと、を備える。プルアップ制御モジュール２０１は、１段前の転送信号ＳＴ（Ｎ−１）と２段前の転送信号ＳＴ（Ｎ−２）を受信し、１段前の転送信号ＳＴ（Ｎ−１）と２段前の転送信号ＳＴ（Ｎ−２）によって、対応する前記走査線の走査レベル信号Ｑ（Ｎ）を生成し、プルアップモジュール２０２は、走査レベル信号Ｑ（Ｎ）及び自段のクロック信号ＣＫＮによって、対応する走査線の走査信号Ｇ（Ｎ）をプルアップし、プルダウンモジュール２０３は、１段後の転送信号ＳＴ（Ｎ＋１）によって、対応する走査線の走査信号Ｇ（Ｎ）をプルダウンし、プルダウン保持モジュール２０４は、対応する走査線の走査信号Ｇ（Ｎ）のローレベルを保持し、転送モジュール２０５は、１段後のプルアップ制御モジュール２０１へ自段の転送信号ＳＴ（Ｎ）を発信し、第１のブートストラップ・コンデンサＣｂは、第１のスイッチ管Ｔ１の出力端子とプルアップ用の第２のスイッチ管Ｔ２の出力端子との間に設置され、走査線の走査信号Ｇ（Ｎ）のハイレベルを発生するものであり、定電圧ローレベル電源ＶＳＳは、プルダウン用のローレベルを提供するものである。
プルアップ制御モジュール２０１は、第２のブートストラップ・コンデンサＣｂ２と、第１のスイッチ管Ｔ１と、プリプルアップスイッチ管Ｔ２２と、プルアップスイッチ管Ｔ２１とを備え、第２のブートストラップ・コンデンサＣｂ２は、２段前の転送信号ＳＴ（Ｎ−２）によって、対応する走査線の走査レベル信号Ｑ（Ｎ）をプリプルアップし、１段前の転送信号ＳＴ（Ｎ−１）によって、対応する走査線の走査レベル信号Ｑ（Ｎ）をプルアップする。
第１のスイッチ管Ｔ１は、制御端子が１段前の転送信号ＳＴ（Ｎ−１）を入力し、入力端子が第２のブートストラップ・コンデンサＣｂ２に接続され、出力端子がプルアップモジュール２０２、プルダウンモジュール２０３、プルダウン保持モジュール２０４、転送モジュール２０５及び第１のブートストラップ・コンデンサＣｂにそれぞれ接続される。プリプルアップスイッチ管Ｔ２２は、制御端子が２段前の転送信号ＳＴ（Ｎ−２）に接続され、入力端子が２段前の転送信号Ｇ（Ｎ−２）に接続され、出力端子が前記第２のブートストラップ・コンデンサＣｂ２の一端及び第１のスイッチ管Ｔ１の入力端子にそれぞれ接続される。プルアップスイッチ管Ｔ２１は、制御端子が１段前の転送信号ＳＴ（Ｎ−１）に接続され、入力端子が１段前の走査信号Ｇ（Ｎ−１）に接続され、出力端子が第２のブートストラップ・コンデンサＣｂ２の他端に接続される。
プルアップモジュール２０２は、制御端子がプルアップ制御モジュール２０１の第１のスイッチ管Ｔ１の出力端子に接続され、入力端子が自段のクロック信号ＣＫ（Ｎ）に接続され、出力端子が自段の走査信号Ｇ（Ｎ）を出力する、第２のスイッチ管Ｔ２を備える。
転送モジュール２０５は、制御端子がプルアップ制御モジュール２０１の第１のスイッチ管Ｔ１の出力端子に接続され、入力端子が自段のクロック信号ＣＫ（Ｎ）を入力し、出力端子が自段の転送信号ＳＴ（Ｎ）を出力する、第３のスイッチ管Ｔ２３を備える。
転送モジュール２０３は、制御端子が１段後の転送信号ＳＴ（Ｎ＋１）を入力し、入力端子がプルアップ制御モジュール２０１の第１のスイッチ管Ｔ１の出力端子に接続され、出力端子が定電圧のローレベル電源ＶＳＳに接続される、第４のスイッチ管Ｔ３を備える。
転送モジュール２０３は、制御端子が１段後の転送信号ＳＴ（Ｎ＋１）を入力し、入力端子が第３のスイッチ管Ｔ２３の出力端子に接続され、出力端子が定電圧のローレベル電源ＶＳＳに接続される、第５のスイッチ管Ｔ４２を備える。
プルダウン保持モジュール２０４は、第１のプルダウン保持部２０４１と、第２のプルダウン保持部２０４２と、第２２のスイッチ管Ｔ１３と、第２３のスイッチ管Ｔ１４と、を備える。
第２２のスイッチ管Ｔ１３は、制御端子が第１のスイッチ管Ｔ１の出力端子に接続され、出力端子が基準点Ｋ（Ｎ）に接続され、入力端子が基準点Ｐ（Ｎ）に接続される。
第２３のスイッチ管Ｔ１４は、制御端子が１段前の転送信号ＳＴ（Ｎ＋１）を入力し、出力端子が基準点Ｋ（Ｎ）に接続され、入力端子が基準点Ｐ（Ｎ）に接続される。
第１のプルダウン保持部２０４１は、第６のスイッチ管Ｔ１０と、第７のスイッチ管Ｔ９と、第８のスイッチ管Ｔ２５と、第９のスイッチ管Ｔ６と、第１０のスイッチ管Ｔ８と、第１１のスイッチ管Ｔ１６と、第１２のスイッチ管Ｔ２０と、第１３のスイッチ管Ｔ１８と、を備える。
第６のスイッチ管Ｔ１０は、制御端子が基準点Ｋ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が第２のスイッチ管Ｔ２の出力端子に接続される。
第７のスイッチ管Ｔ９は、制御端子が基準点Ｋ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が第１のスイッチ管Ｔ１の出力端子に接続される。
第８のスイッチ管Ｔ２５は、制御端子が基準点Ｋ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が自段の転送信号ＳＴ（Ｎ）に接続される。
第９のスイッチ管Ｔ６は、制御端子が第１の高周波パルス信号ＸＣＫＮに接続され、入力端子が第１の高周波パルス信号ＸＣＫＮに接続され、出力端子が基準点Ｋ（Ｎ）に接続され、
第１０のスイッチ管Ｔ８は、制御端子が自段の転送信号ＳＴ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が第１の高周波パルス信号ＸＣＫＮに接続される。
第１１のスイッチ管Ｔ１６は、制御端子が第２の高周波パルス信号ＣＫＮに接続され、入力端子が第１の高周波パルス信号ＸＣＫＮに接続され、出力端子が基準点Ｋ（Ｎ）に接続される。
第１２のスイッチ管Ｔ２０は、制御端子が基準点Ｋ（Ｎ）に接続され、出力端子が基準点Ｋ（Ｎ）に接続され、入力端子が第１の高周波パルス信号ＣＫＮに接続される。
第１３のスイッチ管Ｔ１８は、制御端子が１段前の転送信号ＳＴ（Ｎ−１）を入力し、入力端子が第１の高周波パルス信号ＸＣＫＮに接続され、出力端子が第２の高周波パルス信号ＣＫＮに接続される。
第２のプルダウン保持部は、第１４のスイッチ管Ｔ１１と、第１５のスイッチ管Ｔ１２と、第１６のスイッチ管Ｔ２６と、第１７のスイッチ管Ｔ５と、第１８のスイッチ管Ｔ７と、第１９のスイッチ管Ｔ１５と、第２０のスイッチ管Ｔ１９と、第２１のスイッチ管Ｔ１７と、を備える。
第１４のスイッチ管Ｔ１１は、制御端子が基準点Ｐ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が第２のスイッチ管Ｔ２の出力端子に接続される。
第１５のスイッチ管Ｔ１２は、制御端子が基準点Ｐ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が前記第１のスイッチ管Ｔ１の出力端子に接続される。
第１６のスイッチ管Ｔ２６は、制御端子が基準点Ｐ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が自段の転送信号ＳＴ（Ｎ）に接続される。
第１７のスイッチ管Ｔ５は、制御端子が第２の高周波パルス信号ＣＫＮに接続され、入力端子が第２の高周波パルス信号ＣＫＮに接続され、出力端子が基準点Ｐ（Ｎ）に接続され、
第１８のスイッチ管Ｔ７は、制御端子が自段の転送信号ＳＴ（Ｎ）に接続され、入力端子が定電圧のローレベル電源ＶＳＳに接続され、出力端子が第２の高周波パルス信号ＣＫＮに接続される。
第１９のスイッチ管Ｔ１５は、制御端子が第１の高周波パルス信号ＸＣＫＮに接続され、入力端子が第２の高周波パルス信号ＣＫＮに接続され、出力端子が基準点Ｐ（Ｎ）に接続される。
第２０のスイッチ管Ｔ１９は、制御端子が基準点Ｐ（Ｎ）に接続され、出力端子が基準点Ｐ（Ｎ）に接続され、入力端子が第２の高周波パルス信号ＣＫＮに接続される。
第２１のスイッチ管Ｔ１７は、制御端子が１段前の転送信号ＳＴ（Ｎ−１）を入力し、入力端子が第２の高周波パルス信号ＣＫＮに接続され、出力端子が第１の高周波パルス信号ＸＣＫＮに接続される。
そのうち、第１の高周波パルス信号ＸＣＫＮの電位は第２の高周波パルス信号ＣＫＮの電位と逆である。
好ましくは、本実施例にかかる走査駆動回路２０は、さらに、自段の走査線の走査信号Ｑ（ｎ）に対してリセット操作を行うためのリセットモジュール２０６を備える。当該リセットモジュール２０６は、スイッチ管Ｔ４を備え、スイッチ管Ｔ４の制御端子に対してハイレベル信号を入力することで、走査線の走査レベル信号Ｑ（ｎ）（即ち、基準点Ｑ（ｎ））に対してリセット処理を行う。
図２を参照して説明する。本実施例にかかる走査駆動回路２０を使用する際、２段前の転送信号ＳＴ（Ｎ−２）がハイレベルになると、２段前の走査信号Ｇ（Ｎ−２）もハイレベルになる。この時、プリプルアップスイッチ管Ｔ２２がオンにされ、２段前の走査信号Ｇ（Ｎ−２）により、プリプルアップスイッチ管Ｔ２２を通して第２のブートストラップ・コンデンサＣｂ２へ充電し、第２のブートストラップ・コンデンサＣｂ２の一端が第１のハイレベルを達する。次いで、１段前の転送信号ＳＴ（Ｎ−１）はハイレベルになり、上の1段の走査信号Ｇ（Ｎ−１）もハイレベルになる。この時、プルアップスイッチ管Ｔ２１がオンにされ、上の1段の走査信号Ｇ（Ｎ−１）により、プルアップスイッチ管Ｔ２１を通して第２のブートストラップ・コンデンサＣｂ２へ充電し、第２のブートストラップ・コンデンサＣｂ２の一端が第１のハイレベルよりも高い第２のハイレベルを達する。
次いで、第１のスイッチ管Ｔ１は、１段前の転送信号ＳＴ（Ｎ−１）により制御されてオンにされ、基準点Ｑ（ｎ）をより高いレベルに上昇させるように、第２のブートストラップコンデンサＣｂ２は第１のスイッチ管Ｔ１を介して第１のブートストラップコンデンサＣｂへ充電する。次いで、１段前の転送信号ＳＴ（Ｎ−１）はローレベルになり、第１のスイッチ管Ｔ１がオフにされ、基準点Ｑ（ｎ）はブートストラップコンデンサＣｂによって高いレベルに保持され、かつ、第２スイッチ管Ｔ２と第３スイッチ管Ｔ２３とがオンにされる。
次いで、自段のクロック信号ＣＫ（ｎ）はハイレベルになり、基準点Ｑ（ｎ）がさらに高いレベルを達するように、クロック信号ＣＫ（ｎ）により、第２のスイッチ管Ｔ２を介して第１のブートストラップコンデンサＣｂへ充電し続ける。自段の走査信号Ｇ（Ｎ）と自段の転送信号ＳＴ（Ｎ）もハイレベルになる。
この場合、基準点Ｑ（Ｎ）はハイレベル状態となり、第１のスイッチ管Ｔ１の入力端子と第２のブートストラップコンデンサＣｂ２とが接続されているため、基準点Ｑ（Ｎ）では、第１のスイッチ管Ｔ１を介して漏電することがない。
一方、第２２のスイッチ管Ｔ１３がオンされるため、第１のプルダウン保持部２０４１または第２のプルダウン保持部２０４２は、第１の高周波パルス信号ＸＣＫＮと第２の高周波パルス信号ＣＫＮによって、基準点Ｑ（ｎ）のハイレベルを保持する。
第１の高周波パルス信号ＸＣＫＮがハイレベルであって、第２の高周波パルス信号ＣＫＮがローレベルである場合、第１９のスイッチ管Ｔ１５、第９のスイッチ管Ｔ６及び第１８のスイッチ管Ｔ７は、オンされ、基準点Ｋ（Ｎ）と基準点Ｐ（ｎ）では、第１９のスイッチ管Ｔ１５及び第１８のスイッチ管Ｔ７を介して、ローレベルにプルダウンされ、第６のスイッチ管Ｔ１０、第７のスイッチ管Ｔ１１、第８のスイッチ管Ｔ２５、第１４のスイッチ管Ｔ１１、第１５のスイッチ管Ｔ１２及び第１６のスイッチ管Ｔ２６がオフされ、基準点Ｑ（ｎ）、自段のプルダウン信号ＳＴ（Ｎ）及び自段の走査信号Ｇ（Ｎ）のハイレベルを保証できた。
第１の高周波パルス信号ＸＣＫＮがローレベルであって、第２の高周波パルス信号ＣＫＮがハイレベルである場合、第１７のスイッチ管Ｔ５、第１１のスイッチ管Ｔ１６及び第１０のスイッチ管Ｔ８がオンされ、基準点Ｋ （Ｎ）及び基準点Ｐ（ｎ）では、第１１のスイッチ管Ｔ１６及び第１０のスイッチ管Ｔ８によってローレベルまでプルダウンされる。これにより、第６のスイッチ管Ｔ１０、第７のスイッチ管Ｔ１１、第８のスイッチ管Ｔ２５、第１４のスイッチ管Ｔ１１、第１５のスイッチ管Ｔ１２及び第１６スイッチ管Ｔ２６はオフにされ、基準点Ｑ（ｎ）、自段のプルダウン信号ＳＴ（Ｎ）及び自段の走査信号Ｇ（Ｎ）のハイレベルを保証できた。
下１段のプルダウン信号ＳＴ（Ｎ＋１）がハイレベルになると、第４のスイッチ管Ｔ３がオンにされ、基準点Ｑ（ｎ）は、ローレベルになり、この時、第２２のスイッチ管Ｔ１３がオフされる。
第１の高周波パルス信号ＸＣＫＮがハイレベルである場合、基準点Ｋ（Ｎ）は、ハイレベルにプルアップされて、第６のスイッチ管Ｔ１０、第７のスイッチ管Ｔ９及び第８のスイッチ管Ｔ２５がオンにされ、基準点Ｑ（ｎ）、自段のプルダウン信号ＳＴ（Ｎ）及び自段の走査信号Ｇ（Ｎ）のローレベルを保証できた。
第２の高周波パルス信号ＣＫＮはハイレベルである場合、基準点Ｐ（Ｎ）は、ハイレベルにプルアップされて、第１４のスイッチ管Ｔ１１、第１５のスイッチ管Ｔ１２及び第１６のスイッチ管Ｔ２６がオンにされ、基準点Ｑ（ｎ）、自段のプルダウン信号ＳＴ（Ｎ）及び自段の走査信号Ｇ（Ｎ）のローレベルを保証できた。
第１のスイッチ管Ｔ１がオンされているとき、第２のブートストラップコンデンサＣｂ２が既に高い電位状態にあるため、基準点Ｑ（ ｎ）が上昇して高いレベルに保持されるように、第２のブートストラップコンデンサＣｂ２は第１のブートストラップコンデンサＣｂへ迅速に充電する。したがって、本実施例にかかる走査駆動回路２０におけプルアップ制御モジュール２０１の構造は、基準点Ｑ（ｎ）を高電位状態までに上昇させることができ、かつ、基準点Ｑ（ｎ）の高電位状態を保持することができ、スイッチ管の漏電による基準点Ｑ（Ｎ）の電位変動を回避した。
本発明にかかる走査駆動回路は、第２のブートストラップコンデンサを備えるプルアップ制御モジュールを設置することにより、漏電現象の発生をよく回避することができ、走査駆動回路の信頼性を向上させた。
図４、図５を参照して説明する。図４は本発明にかかる走査駆動回路の第２の好ましい実施例の構造の概略図であり、図５は本発明にかかる走査駆動回路の第２の好ましい実施例の信号の波形図である。当該実施例は、走査駆動回路の第４の実施例と比べて、その区別が、第１の高周波パルス信号ＸＣＫＮの代わりに第１の低周波電位信号ＬＣ２を利用し、第２の高周波パルス信号ＣＫＮの代わりに第２の低周波電位信号ＬＣ１を利用することにあり、第１の低周波電位信号ＬＣ２と第２の低周波電位信号ＬＣ１は数フレーム画面又は、数十フレーム画面の後にレベルを切り替えることができ、これにより、走査駆動回路のパルスの切り替えを減らすことができ、走査駆動回路の省電力化が可能となる。
本発明にかかる走査駆動回路は、プルアップ制御モジュールにおいて、第２のブートストラップコンデンサを設置することで、漏電現象の発生を回避することができ、走査ドライバ回路の信頼性を向上させ、従来の走査駆動回路において漏電現象が発生しやすくなり、走査駆動回路信頼性に影響を与えるという技術課題を解決した。
よって、上述のように、好ましい実施例で本発明を開示したが、上記実施例は本発明を限定するものではない。当業者であれば、本発明の精神および範囲から逸脱することが無い限り、様々な変形や修正が可能であり、本発明で権利化しようとする範囲は、特許請求の範囲によって定められたものである。

Claims (20)

  1. カスケード走査線に対して駆動操作を行う走査駆動回路であって、
    １段前の転送信号と２段前の転送信号を受信し、前記１段前の転送信号と前記２段前の転送信号によって対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
    前記走査レベル信号及び自段のクロック信号によって対応する前記走査線の走査信号をプルアップするためのプルアップモジュールと、
    １段後の転送信号によって対応する前記走査線の走査信号をプルダウンするためのプルダウンモジュールと、
    対応する前記走査線の走査信号のローレベルを保持するためのプルダウン保持モジュールと、
    １段後のプルアップ制御モジュールへ自段の転送信号を発信するための転送モジュールと、
    前記走査線の走査信号のハイレベルを発生するための第１のブートストラップ・コンデンサと、
    プルダウン用ローレベルを提供するための定電圧ローレベル電源と、
    自段の前記走査線の走査レベル信号に対してリセット操作を行うためのリセット・モジュールと、を備え、
    前記プルアップ制御モジュールは、
    前記２段前の転送信号によって対応する前記走査線の走査レベル信号をプリプルアップし、前記１段前の転送信号によって対応する前記走査線の走査レベル信号をプルアップするための第２のブートストラップ・コンデンサを備え、
    前記プルアップ制御モジュールは第１のスイッチ管をさらに備え、該第１のスイッチ管の制御端子が前記１段前の転送信号を入力し、該第１のスイッチ管の入力端子が前記第２のブートストラップ・コンデンサに接続され、該第１のスイッチ管の出力端子が前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン保持モジュール、前記転送モジュール及び前記ブートストラップ・コンデンサにそれぞれ接続される第１のスイッチ管をさらに備える走査駆動回路。
  2. 前記プルアップ制御モジュールは、プリプルアップスイッチ管及びプルアップスイッチ管をさらに備え、
    前記プリプルアップスイッチ管は、その制御端子が前記２段前の転送信号に接続され、その入力端子が前記２段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの一端及び前記第１のスイッチ管の入力端子にそれぞれ接続され、
    前記プルアップスイッチ管は、その制御端子が前記１段前の転送信号に接続され、その入力端子が前記１段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの他端に接続される請求項１に記載の走査駆動回路。
  3. 前記プルアップモジュールは第２のスイッチ管を備え、該第２のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第２のスイッチ管の入力端子が前記自段のクロック信号に接続され、該第２のスイッチ管の出力端子が自段の走査信号を出力する請求項１に記載の走査駆動回路。
  4. 前記転送モジュールは第３のスイッチ管を備え、該第３のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第３のスイッチ管の入力端子が前記自段のクロック信号に接続され、該第３のスイッチ管の出力端子が前記自段の転送信号を出力する請求項１に記載の走査駆動回路。
  5. 前記転送モジュールは第４のスイッチ管を備え、制御端子が前記１段後の転送信号を入力し、該第４のスイッチ管の入力端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第４のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される請求項１に記載の走査駆動回路。
  6. 前記転送モジュールは第５のスイッチ管を備え、該第５のスイッチ管の制御端子が前記１段後の転送信号を入力し、該第５のスイッチ管の入力端子が前記第３のスイッチ管の出力端子に接続され、該第５のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される請求項１に記載の走査駆動回路。
  7. 前記プルダウン保持モジュールは、第１のプルダウン保持部と、第２のプルダウン保持部と、第２２のスイッチ管と、第２３のスイッチ管と、を備え、
    前記第２２のスイッチ管は、その制御端子が前記第１のスイッチ管の出力端子に接続され、その出力端子が基準点Ｋ（Ｎ）に接続され、その入力端子が基準点Ｐ（Ｎ）に接続され、
    前記第２３のスイッチ管は、その制御端子が１段前の転送信号を入力し、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記基準点Ｐ（Ｎ）に接続され、
    前記第１のプルダウン保持部は、第６のスイッチ管と、第７のスイッチ管と、第８のスイッチ管と、第９のスイッチ管と、第１０のスイッチ管と、第１１のスイッチ管と、第１２のスイッチ管と、第１３のスイッチ管と、を備え、
    前記第６のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
    前記第７のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
    前記第８のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
    前記第９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
    前記第１０のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のパルス信号に接続され、
    前記第１１のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
    前記第１２のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記第１のパルス信号に接続され、
    前記第１３のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記第２のパルス信号に接続され、
    前記第２のプルダウン保持部は、第１４のスイッチ管と、第１５のスイッチ管と、第１６のスイッチ管と、第１７のスイッチ管と、第１８のスイッチ管と、第１９のスイッチ管と、第２０のスイッチ管と、第２１のスイッチ管と、を備え、
    前記第１４のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
    前記第１５のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
    前記第１６のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
    前記第１７のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
    前記第１８のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が前記定電圧ローレベル電源に接続され、その出力端子が前記第２のパルス信号に接続され、
    前記第１９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
    前記第２０のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記第２のパルス信号に接続され、
    前記第２１のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記第１のパルス信号に接続される請求項１に記載の走査駆動回路。
  8. 前記第１のパルス信号の電位は、前記第２のパルス信号の電位と逆である請求項７に記載の走査駆動回路。
  9. 前記第１のパルス信号及び前記第２のパルス信号は高周波パルス信号又は低周波電位信号である請求項８に記載の走査駆動回路。
  10. カスケード走査線に対して駆動操作を行う走査駆動回路であって、
    １段前の転送信号と２段前の転送信号を受信し、前記１段前の転送信号と前記２段前の転送信号によって、対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
    前記走査レベル信号及び自段のクロック信号によって、対応する前記走査線の走査信号をプルアップするためのプルアップモジュールと、
    １段後の転送信号によって、対応する前記走査線の走査信号をプルダウンするためのプルダウンモジュールと、
    対応する前記走査線の走査信号のローレベルを保持するためのプルダウン保持モジュールと、
    １段後のプルアップ制御モジュールへ自段の転送信号を発信するための転送モジュールと、
    前記走査線の走査信号のハイレベルを発生するための第１のブートストラップ・コンデンサと、
    プルダウン用ローレベルを提供するための定電圧ローレベル電源と、備え、
    前記プルアップ制御モジュールは、
    前記２段前の転送信号によって、対応する前記走査線の走査レベル信号をプリプルアップし、また、前記１段前の転送信号によって、対応する前記走査線の走査レベル信号をプルアップするための第２のブートストラップ・コンデンサを備える走査駆動回路。
  11. 前記プルアップ制御モジュールは第１のスイッチ管をさらに備え、該第１のスイッチ管の制御端子が前記１段前の転送信号を入力し、該第１のスイッチ管の入力端子が前記第２のブートストラップ・コンデンサに接続され、該第１のスイッチ管の出力端子が前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン保持モジュール、前記転送モジュール及び前記ブートストラップ・コンデンサにそれぞれ接続される請求項１０に記載の走査駆動回路。
  12. 前記プルアップ制御モジュールは、プリプルアップスイッチ管及びプルアップスイッチ管を備え、
    前記プリプルアップスイッチ管は、その制御端子が前記２段前の転送信号に接続され、その入力端子が前記２段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの一端及び前記第１のスイッチ管の入力端子にそれぞれ接続され、
    前記プルアップスイッチ管は、その制御端子が前記１段前の転送信号に接続され、その入力端子が前記１段前の転送信号に接続され、その出力端子が前記第２のブートストラップ・コンデンサの他端に接続される請求項１１に記載の走査駆動回路。
  13. 前記プルアップモジュールは第２のスイッチ管を備え、該第２のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第２のスイッチ管の入力端子が前記自段のクロック信号に接続され、該第２のスイッチ管の出力端子が自段の走査信号を出力する請求項１１に記載の走査駆動回路。
  14. 前記転送モジュールは第３のスイッチ管を備え、該第３のスイッチ管の制御端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第３のスイッチ管の入力端子が前記自段のクロック信号に接続され、該第３のスイッチ管の出力端子が前記自段の転送信号を出力する請求項１１に記載の走査駆動回路。
  15. 前記転送モジュールは第４のスイッチ管を備え、該第４のスイッチ管の制御端子が前記１段後の転送信号を入力し、該第４のスイッチ管の入力端子が前記プルアップ制御モジュールの第１のスイッチ管の出力端子に接続され、該第４のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される請求項１１に記載の走査駆動回路。
  16. 前記転送モジュールは第５のスイッチ管を備え、該第５のスイッチ管の制御端子が前記１段後の転送信号を入力し、該第５のスイッチ管の入力端子が前記第３のスイッチ管の出力端子に接続され、該第５のスイッチ管の出力端子が前記定電圧のローレベル電源に接続される請求項１１に記載の走査駆動回路。
  17. 前記プルダウン保持モジュールは、第１のプルダウン保持部と、第２のプルダウン保持部と、第２２のスイッチ管と、第２３のスイッチ管と、を備え、
    前記第２２のスイッチ管は、その制御端子が前記第１のスイッチ管の出力端子に接続され、その出力端子が基準点Ｋ（Ｎ）に接続され、その入力端子が基準点Ｐ（Ｎ）に接続され、
    前記第２３のスイッチ管は、その制御端子が１段前の転送信号を入力し、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記基準点Ｐ（Ｎ）に接続され、
    前記第１のプルダウン保持部は、第６のスイッチ管と、第７のスイッチ管と、第８のスイッチ管と、第９のスイッチ管と、第１０のスイッチ管と、第１１のスイッチ管と、第１２のスイッチ管と、第１３のスイッチ管と、を備え、
    前記第６のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
    前記第７のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
    前記第８のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
    前記第９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
    前記第１０のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が定電圧のローレベル電源に接続され、その出力端子が前記第１のパルス信号に接続され、
    前記第１１のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、
    前記第１２のスイッチ管は、その制御端子が前記基準点Ｋ（Ｎ）に接続され、その出力端子が前記基準点Ｋ（Ｎ）に接続され、その入力端子が前記第１のパルス信号に接続され、
    前記第１３のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第１のパルス信号に接続され、その出力端子が前記第２のパルス信号に接続され、
    前記第２のプルダウン保持部は、第１４のスイッチ管と、第１５のスイッチ管と、第１６のスイッチ管と、第１７のスイッチ管と、第１８のスイッチ管と、第１９のスイッチ管と、第２０のスイッチ管と、第２１のスイッチ管と、を備え、
    前記第１４のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第２のスイッチ管の出力端子に接続され、
    前記第１５のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が定電圧のローレベル電源に接続され、その出力端子が前記第１のスイッチ管の出力端子に接続され、
    前記第１６のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が自段の転送信号に接続され、
    前記第１７のスイッチ管は、その制御端子が第２のパルス信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
    前記第１８のスイッチ管は、その制御端子が前記自段の転送信号に接続され、その入力端子が前記定電圧のローレベル電源に接続され、その出力端子が前記第２のパルス信号に接続され、
    前記第１９のスイッチ管は、その制御端子が第１のパルス信号に接続され、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、
    前記第２０のスイッチ管は、その制御端子が前記基準点Ｐ（Ｎ）に接続され、その出力端子が前記基準点Ｐ（Ｎ）に接続され、その入力端子が前記第２のパルス信号に接続され、
    前記第２１のスイッチ管は、その制御端子が前記１段前の転送信号を入力し、その入力端子が前記第２のパルス信号に接続され、その出力端子が前記第１のパルス信号に接続される請求項１１に記載の走査駆動回路。
  18. 前記第１のパルス信号の電位は、前記第２のパルス信号の電位と逆である請求項１１に記載の走査駆動回路。
  19. 前記第１のパルス信号及び前記第２のパルス信号は高周波パルス信号又は低周波電位信号である請求項１８に記載の走査駆動回路。
  20. 自段の前記走査線の走査信号に対してリセット操作を行うリセットモジュールをさらに備える請求項１０に記載の走査駆動回路。
JP2017525985A 2014-11-14 2014-11-20 走査駆動回路 Expired - Fee Related JP6539737B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410650003.XA CN104409057B (zh) 2014-11-14 2014-11-14 一种扫描驱动电路
CN201410650003.X 2014-11-14
PCT/CN2014/091729 WO2016074269A1 (zh) 2014-11-14 2014-11-20 一种扫描驱动电路

Publications (3)

Publication Number Publication Date
JP2018503852A true JP2018503852A (ja) 2018-02-08
JP2018503852A5 JP2018503852A5 (ja) 2019-04-11
JP6539737B2 JP6539737B2 (ja) 2019-07-03

Family

ID=52646681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017525985A Expired - Fee Related JP6539737B2 (ja) 2014-11-14 2014-11-20 走査駆動回路

Country Status (8)

Country Link
US (1) US9595235B2 (ja)
JP (1) JP6539737B2 (ja)
KR (1) KR101988453B1 (ja)
CN (1) CN104409057B (ja)
DE (1) DE112014007169T5 (ja)
EA (1) EA031998B1 (ja)
GB (1) GB2548284B (ja)
WO (1) WO2016074269A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2014149684A (ru) * 2012-05-31 2016-07-20 Ф. Хоффманн-Ля Рош Аг Производные аминохиназолина и пиридопиримидина
CN104464665B (zh) * 2014-12-08 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104732945B (zh) * 2015-04-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板
CN104916262B (zh) * 2015-06-04 2017-09-19 武汉华星光电技术有限公司 一种扫描驱动电路
CN105047160B (zh) * 2015-08-24 2017-09-19 武汉华星光电技术有限公司 一种扫描驱动电路
CN105206238B (zh) * 2015-10-15 2017-12-15 武汉华星光电技术有限公司 栅极驱动电路及应用该电路的显示装置
CN105185294B (zh) * 2015-10-23 2017-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106128409B (zh) * 2016-09-21 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106571123B (zh) * 2016-10-18 2018-05-29 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN107146589A (zh) * 2017-07-04 2017-09-08 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
US10699659B2 (en) * 2017-09-27 2020-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driver on array circuit and liquid crystal display with the same
CN110223648B (zh) * 2019-05-09 2020-07-10 深圳市华星光电半导体显示技术有限公司 用于显示屏的驱动电路
CN111081196B (zh) * 2019-12-24 2021-06-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN112382239B (zh) * 2020-11-05 2022-07-29 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
EP4120234A4 (en) 2021-01-26 2023-05-03 BOE Technology Group Co., Ltd. SHIFT REGISTER UNIT AND DRIVE METHOD, GATE DRIVE CIRCUIT, AND DISPLAY SUBSTRATE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508654A (ja) * 2004-07-31 2008-03-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シフトレジスタ回路
CN103680388A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN103928008A (zh) * 2014-04-24 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104008739A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
TW200703224A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
JP2008131407A (ja) * 2006-11-22 2008-06-05 Matsushita Electric Ind Co Ltd 固体撮像素子およびそれを用いた撮像装置
WO2011080936A1 (ja) * 2009-12-28 2011-07-07 シャープ株式会社 シフトレジスタ
WO2011162057A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
TWI433460B (zh) * 2010-09-21 2014-04-01 Au Optronics Corp 可增加驅動能力之第ｎ級移位暫存器及增加移位暫存器驅動能力之方法
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
CN102682699B (zh) * 2012-04-20 2014-12-17 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104064158B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508654A (ja) * 2004-07-31 2008-03-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シフトレジスタ回路
CN103680388A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN103928008A (zh) * 2014-04-24 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104008739A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置

Also Published As

Publication number Publication date
EA201791063A1 (ru) 2017-09-29
CN104409057B (zh) 2017-09-29
GB2548284A (en) 2017-09-13
CN104409057A (zh) 2015-03-11
DE112014007169T5 (de) 2017-07-27
KR101988453B1 (ko) 2019-06-12
KR20170084262A (ko) 2017-07-19
GB201709314D0 (en) 2017-07-26
US20160140926A1 (en) 2016-05-19
GB2548284B (en) 2021-01-06
WO2016074269A1 (zh) 2016-05-19
EA031998B1 (ru) 2019-03-29
JP6539737B2 (ja) 2019-07-03
US9595235B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
JP6539737B2 (ja) 走査駆動回路
JP6691991B2 (ja) 走査駆動回路
JP2018503852A5 (ja)
JP6486486B2 (ja) 走査駆動回路
JP6692002B2 (ja) 走査駆動回路および表示装置
KR102080730B1 (ko) 양방향 스캐닝 게이트 구동 회로
JP6340484B2 (ja) 走査駆動回路
KR101989718B1 (ko) 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널
KR101985119B1 (ko) Goa 회로 및 액정 디스플레이 디바이스
JP6208872B2 (ja) 液晶表示に用いられるｇｏａ回路及び表示装置
JP6423956B2 (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
JP6518785B2 (ja) Ｇｏａ回路及び液晶表示装置
JP6732911B2 (ja) ゲート駆動回路及び表示装置
EP3633664A1 (en) Shift register, gate driving circuit, display device
JP2018536182A (ja) 表示装置、ｔｆｔ基板及びｇｏａ駆動回路
JP2017535105A (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
JP2017528749A (ja) ブーストラップ機能を具えるゲート電極駆動回路
KR20170102134A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
WO2018133468A1 (zh) 移位寄存器电路、goa电路和显示装置及其驱动方法
US10438554B2 (en) Shift register and driving method thereof, gate on array circuit and display apparatus
US20210174717A1 (en) Gate driving circuit, driving method thereof, gate driver, display panel and display apparatus
US20160351149A1 (en) Liquid crystal display driving circuit
CN113035109A (zh) 一种内嵌式显示屏的gip驱动电路及其控制方法
CN215495961U (zh) 一种内嵌式显示屏的gip驱动电路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20190301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190610

R150 Certificate of patent or registration of utility model

Ref document number: 6539737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees