KR20170084262A

KR20170084262A - 스캔 구동 회로

Info

Publication number: KR20170084262A
Application number: KR1020177016262A
Authority: KR
Inventors: 준청 시아오
Original assignee: 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2014-11-14
Filing date: 2014-11-20
Publication date: 2017-07-19
Also published as: CN104409057B; EA201791063A1; KR101988453B1; JP2018503852A; CN104409057A; DE112014007169T5; GB2548284B; US20160140926A1; JP6539737B2; US9595235B2; GB2548284A; WO2016074269A1; EA031998B1; GB201709314D0

Abstract

스캔 구동 회로는 한 단 이전 단 및 두 단 이전 단의 전송 신호에 기초하여 스캔 레벨 신호를 생성하는 풀 제어 모듈, 풀업 모듈, 풀다운 모듈, 풀다운 유지 모듈, 전송 모듈, 제 1 부트스트랩 커패시터, 일정한 저전압 레벨 소스, 및 한 단 이전 단의 전송 신호를 통해 스캔 레벨 신호를 풀업하는 제 2 부트스트랩 커패시터를 포함한다. 본 발명은 스캔 구동 회로의 신뢰성을 향상시킨다.

Description

스캔 구동 회로 {SCANNING DRIVE CIRCUIT}

본 발명은 디스플레이 구동 분야 및 구체적으로 스캔 구동 회로에 관한 것이다.

어레이의 게이트 드라이버는 GOA로 약칭되고, 스캔 라인을 점진적으로 스캔하는 구동 방법을 구현하기 위해 박막 트랜지스터 액정 디스플레이(TFT-LCD)의 종래의 어레이 기판에 스캔 구동 회로를 생성한다. 도 1에는 종래의 스캔 구동 회로의 구조도가 도시되어 있으며, 스캔 구동 회로(10)는 풀 제어 모듈(101), 풀업 모듈(102), 다운 스트림 모듈(103), 풀다운 모듈(104), 부트스트랩 커패시터(105) 및 풀다운 유지 모듈(106)을 포함한다.

고온 상태에서 스캔 구동 회로(10)가 동작하면, 스위치 트랜지스터의 문턱 전압이 음의 값으로 이동하여 스캔 구동 회로(10)의 각 모듈의 스위치 트랜지스터에서 누전 문제가 쉽게 발생할 수 있다. 이는 스캔 구동 회로의 신뢰성에 영향을 미친다.

그 결과, 종래 기술에 존재하는 문제점을 해결하기 위한 스캔 구동 회로를 제공할 필요가 있다.

본 발명의 목적은 누설이 적고 보다 신뢰성있는 스캔 구동 회로를 제공하는 것이다. 따라서 누설되기 쉽고 신뢰성이 떨어지는 종래의 스캔 구동 회로의 기술적 문제점을 해결할 수 있다.

본 발명에 따르면, 복수의 스캔 라인을 구동하는 스캔 구동 회로는,

한 단 이전 단의 전송 신호 및 두 단 이전 단의 전송 신호를 수신하고, 한 단 이전 단의 전송 신호 및 두 단 이전 단의 전송 신호에 기초하여 스캔 레벨 신호를 생성하는 풀 제어 모듈;

스캔 레벨 신호 및 현재 단에서의 클럭 신호에 기초하여 복수의 스캔 라인 중 하나의 스캔 신호를 풀업하는 풀업 모듈;

다음 단의 전송 신호에 기초하여 스캔 신호를 풀다운하는 풀다운 모듈;

스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;

현재 단의 전송 신호를 다음 단의 풀 제어 모듈에 전송하는 전송 모듈;

스캔 신호에 대한 고전압 레벨을 생성하는 제 1 부트스트랩 커패시터;

풀다운을 위해 저전압 레벨을 공급하는 일정한 저전압 소스; 및

현재 단에서 스캔 레벨 신호의 리셋 동작을 위한 리셋 모듈; 을 포함하고,

풀 제어 모듈은,

두 단 이전 단의 전송 신호를 통해 스캔 레벨 신호를 미리 풀업하고, 한 단 이전 단의 전송 신호를 통해 스캔 레벨 신호를 풀업하는 제 2 부트스트랩 커패시터;

한 단 이전 단의 전송 신호를 수신하는 제어 단자, 제 2 부트스트랩 커패시터에 연결된 입력 단자, 및 풀업 모듈, 풀다운 모듈, 풀다운 유지 모듈, 전송 모듈 및 제 2 부트스트랩 커패시터에 연결된 출력 단자를 포함하는 제 1 트랜지스터;를 포함한다.

본 발명의 또 다른 측면에서, 풀 제어 모듈은 프리 풀링 트랜지스터 및 풀링 트랜지스터를 더 포함하고;

프리 풀링 트랜지스터의 제어 단자는 두 단 이전 단의 전송 신호에 연결되고, 프리 풀링 트랜지스터의 입력 단자는 두 단 이전 단의 전송 신호에 연결되고, 프리 풀링 트랜지스터의 출력 단자는 제 2 부트스트랩 커패시터의 하나의 단부 및 제 1 트랜지스터의 입력 단자에 연결되고;

풀링 트랜지스터의 제어 단자는 한 단 이전 단의 전송 신호에 연결되고, 풀링 트랜지스터의 입력 단자는 한 단 이전 단의 전송 신호에 연결되고, 풀링 트랜지스터의 출력 단자는 제 2 부트스트랩 커패시터의 다른 단부에 연결된다.

본 발명의 또 다른 측면에서, 풀업 모듈은 풀 제어 모듈의 제 1 트랜지스터의 출력 단자에 연결된 제어 단자, 현재 단의 클럭 신호를 수신하는 입력 단자 및 현재 단의 스캔 신호를 출력하는 출력 단자를 포함하는 제 2 트랜지스터를 포함한다.

본 발명의 또 다른 측면에서, 전송 모듈은 풀 제어 모듈의 제 1 트랜지스터의 출력 단자에 연결된 제어 단자, 현재 단의 클럭 신호를 수신하는 입력 단자 및 현재 단의 전송 신호를 출력하는 출력 단자를 포함하는 제 3 트랜지스터를 포함한다

본 발명의 또 다른 측면에서, 풀다운 모듈은 다음 단의 전송 신호를 수신하는 제어 단자, 풀 제어 모듈의 제 1 트랜지스터의 출력 단자에 연결된 입력 단자 및 일정한 저전압 레벨 소스에 연결된 출력 단자를 포함하는 제 4 트랜지스터를 포함한다.

본 발명의 또 다른 측면에서, 풀다운 모듈은 다음 단의 전송 신호를 수신하는 제어 단자, 제 3 트랜지스터의 출력 단자에 연결된 입력 단자 및 일정한 저전압 레벨 소스에 연결된 출력 단자를 포함하는 제 5 트랜지스터를 포함한다.

본 발명의 또 다른 측면에서, 풀다운 유지 모듈은 제 1 풀다운 유지 유닛, 제 2 풀다운 유지 유닛, 제 22 트랜지스터 및 제 23 트랜지스터를 포함하고;

제 22 트랜지스터는 제 1 트랜지스터의 출력 단자에 연결된 제어 단자, K(N) 기준점에 연결된 출력 단자 및 P(N) 기준점에 연결된 입력 단자를 포함하고;

제 23 트랜지스터는 한 단 이전 단의 전송 신호를 수신하는 제어 단자, K(N) 기준점에 연결된 출력 단자 및 P(N) 기준점에 연결된 입력 단자를 포함하고;

제 1 풀다운 유지 부는 제 6 트랜지스터(T10), 제 7 트랜지스터(T9), 제 8 트랜지스터, 제 9 트랜지스터, 제 10 트랜지스터, 제 11 트랜지스터, 제 12 트랜지스터 및 제 13 트랜지스터를 포함하고;

제 6 트랜지스터(T10)는 K(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 제 2 트랜지스터의 출력 단자에 연결된 출력 단자를 포함하고;

제 7 트랜지스터(T9)는 K(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 제 1 트랜지스터의 출력 단자에 연결된 출력 단자를 포함하고;

제 8 트랜지스터는 K(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 현재 단의 전송 신호에 연결된 출력 단자를 포함하고;

제 9 트랜지스터는 제 1 펄스 신호에 연결된 제어 단자, 제 1 펄스 신호에 연결된 입력 단자 및 K(N) 기준점에 연결된 출력 단자를 포함하고;

제 10 트랜지스터는 현재 단의 전송 신호에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 제 1 펄스 신호에 연결된 출력 단자를 포함하고;

제 11 트랜지스터는 제 2 펄스 신호에 연결된 제어 단자, 제 1 펄스 신호에 연결된 입력 단자 및 K(N) 기준점에 연결된 출력 단자를 포함하고;

제 12 트랜지스터는 K(N) 기준점에 연결된 제어 단자, K(N) 기준점에 연결된 출력 단자 및 제 1 펄스 신호에 연결된 입력 단자를 포함하고;

제 13 트랜지스터는 한 단 이전 단의 전송 신호를 수신하는 제어 단자, 제 1 펄스 신호에 연결된 입력 단자 및 제 2 펄스 신호에 연결된 출력 단자를 포함하고;

제 2 풀다운 유지 유닛은 제 14 트랜지스터, 제 15 트랜지스터, 제 16 트랜지스터, 제 17 트랜지스터, 제 18 트랜지스터, 제 19 트랜지스터, 제 20 트랜지스터 및 제 21 트랜지스터를 포함하고;

제 14 트랜지스터는 P(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 제 2 트랜지스터의 출력 단자에 연결된 출력 단자를 포함하고;

제 15 트랜지스터는 P(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 제 1 트랜지스터의 출력 단자에 연결된 출력 단자를 포함하고;

제 16 트랜지스터는 P(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 현재 단의 전송 신호에 연결된 출력 단자를 포함하고;

제 17 트랜지스터는 제 2 펄스 신호에 연결된 제어 단자, 제 2 펄스 신호에 연결된 입력 단자 및 P(N) 기준점에 연결된 출력 단자를 포함하고;

제 18 트랜지스터는 현재 단의 전송 신호에 연결된 제어 단자, 일정한 저전압 레벨 소스에 연결된 입력 단자 및 제 2 펄스 신호에 연결된 출력 단자를 포함하고;

제 19 트랜지스터는 제 1 펄스 신호에 연결된 제어 단자, 제 2 펄스 신호에 연결된 입력 단자 및 P(N) 기준점에 연결된 출력 단자를 포함하고;

제 20 트랜지스터는 P(N) 기준점에 연결된 제어 단자, P(N) 기준점에 연결된 출력 단자 및 제 2 펄스 신호에 연결된 입력 단자를 포함하고;

제 21 트랜지스터는 한 단 이전 단의 전송 신호를 수신하는 제어 단자, 제 2 펄스 신호에 연결된 입력 단자 및 제 1 펄스 신호에 연결된 출력 단자를 포함한다.

본 발명의 또 다른 실시예에서, 제 1 펄스 신호의 전압 레벨은 제 2 펄스 신호의 전압 레벨과 반대이다.

본 발명의 또 다른 실시예에서, 제 1 펄스 신호 및 제 2 펄스 신호는 고주파 펄스 신호 또는 저전압 레벨 신호이다.

스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;

스캔 신호에 대한 고전압 레벨을 생성하는 제 1 부트스트랩 커패시터; 및

풀다운을 위해 저전압 레벨을 공급하는 일정한 저전압 소스; 를 포함하고,

풀 제어 모듈은,

두 단 이전 단의 전송 신호를 통해 스캔 레벨 신호를 미리 풀업하고, 한 단 이전 단의 전송 신호를 통해 스캔 레벨 신호를 풀업하는 제 2 부트스트랩 커패시터; 를 포함하고,

본 발명의 일 측면에서, 풀 제어 모듈은,

한 단 이전 단의 전송 신호를 수신하는 제어 단자, 제 2 부트스트랩 커패시터에 연결된 입력 단자, 및 풀업 모듈, 풀다운 모듈, 풀다운 유지 모듈, 전송 모듈 및 제 2 부트스트랩 커패시터에 연결된 출력 단자를 포함하는 제 1 트랜지스터를 포함한다.

본 발명의 또 다른 측면에서, 전송 모듈은 풀 제어 모듈의 제 1 트랜지스터의 출력 단자에 연결된 제어 단자, 현재 단의 클럭 신호를 수신하는 입력 단자 및 현재 단의 전송 신호를 출력하는 출력 단자를 포함하는 제 3 트랜지스터를 포함한다.

본 발명의 또 다른 측면에서, 제 1 펄스 신호의 전압 레벨은 제 2 펄스 신호의 전압 레벨과 반대이다.

본 발명의 또 다른 측면에서, 현재 단에서 스캔 레벨 신호의 리셋 동작을 위한 리셋 모듈을 더 포함한다.

본 발명의 또 다른 측면에서, 스캔 구동 회로는 현재 단에서 스캔 레벨 신호의 리셋 동작을 위한 리셋 모듈을 더 포함한다.

종래 기술에 비해, 본 발명의 스캔 구동 회로는 풀 제어 모듈에 제 2 부트스트랩 커패시터를 사용하여 누설을 방지하고 스캔 구동 회로의 신뢰성을 향상시킨다. 이는 회로의 신뢰성을 저해시키는 누설에 대한 기술적 문제를 해결한다.

도 1은 종래의 스캔 구동 회로의 블록도이다.
도 2는 본 발명의 제 1 실시예에 따른 스캔 구동 회로의 회로도이다.
도 3은 본 발명의 제 1 실시예에 따른 스캔 구동 회로에 인가되는 신호의 파형을 나타낸다.
도 4는 본 발명의 제 2 실시예에 따른 스캔 구동 회로의 회로도이다.
도 5는 본 발명의 제 2 실시예에 따른 스캔 구동 회로에 인가되는 신호의 파형을 나타낸다.

전술한 목적 및 다른 목적들을 달성하기 위해 본 발명에 의해 채택된 구조 및 기술적 수단은 바람직한 바람직한 실시예들 및 첨부 도면들에 대한 다음의 상세한 설명을 참조함으로써 이해될 수 있다. 또한, 상측, 하측, 전방, 후방, 좌측, 우측, 내측, 외측, 측면, 세로/수직, 가로/수평 등과 같은 본 발명에 의해 기술된 방향성 용어는 첨부된 도면에 따라 본 발명을 설명하고 이해하기 위해 사용되지만, 본 발명은 이에 한정되지 않는다.

도면에서, 유사한 구조를 갖는 유닛은 동일한 부호로 표시된다.

도 2 및 도 3을 참조하면, 도 2는 본 발명의 제 1 실시예에 따른 스캔 구동 회로의 회로도이다. 도 3은 본 발명의 제 1 실시예에 따른 스캔 구동 회로에 인가되는 신호의 파형을 나타낸다. 스캔 구동 회로(20)는 풀 제어 모듈(201), 풀업 모듈(202), 풀다운 모듈(203), 풀다운 유지 모듈(204), 전송 모듈(205), 제 1 커패시터(Cb) 및 일정한 저전압 소스(VSS)를 포함한다. 풀 제어 모듈(201)은 한 단 이전 단의 전송 신호 ST(N-1) 및 두 단 이전 단의 전송 신호 ST(N-2)를 수신하고, 한 단 이전 단의 전송 신호 ST(N-1) 및 두 단 이전 단의 전송 신호 ST(N-2)에 기초하여 스캔 레벨 신호(Q(N))를 생성하는데 사용된다. 풀업 모듈(202)은 스캔 레벨 신호(Q(N)) 및 현재 단의 클럭 신호(CKN)에 기초하여 스캔 신호(G(N))를 풀업하는데 사용된다. 풀다운 모듈(203)은 다음 단의 전송 신호(ST(N+1))에 기초하여 스캔 신호 G(N)을 풀다운하는데 사용된다. 풀다운 유지 모듈(204)은 스캔 신호(G(N))를 저레벨로 유지하는데 사용된다. 전송 모듈(205)은 현재 단의 전송 신호(ST(N))를 다음 단의 풀 제어 모듈(201)에 출력하는데 사용된다. 제 1 부트스트랩 커패시터(Cb)는 제 1 트랜지스터(T1)의 출력 단자 및 제 2 트랜지스터(T2)의 출력 단자 사이에 배치되어 스캔 신호(G(N))에 대한 고전압 레벨을 생성하는데 사용된다. 일정한 저전압 소스(VSS)은 풀다운을 위해 저전압 레벨을 공급하는데 사용된다.

풀 제어 모듈(201)은 제 2 부트스트랩 커패시터(Cb2), 제 1 트랜지스터(T1), 프리 풀링 트랜지스터(T22) 및 풀링 트랜지스터(T21)를 포함한다. 제 2 부트스트랩 커패시터(Cb2)는 두 단 이전 단의 전송 신호(ST(N-2))를 통해 스캔 레벨 신호(Q(N))를 미리 풀하고, 한 단 이전 단의 전송 신호(ST(N-1))를 통해 스캔 레벨 신호(Q(N))를 풀업한다.

제 1 트랜지스터(T1)는 한 단 이전 단의 전송 신호(ST(N-1))를 수신하는 제어 단자, 제 2 부트스트랩 커패시터(Cb2)에 연결된 입력 단자, 및 풀업 모듈(202), 풀다운 모듈(203), 풀다운 유지 모듈(204), 전송 모듈(205) 및 제 1 부트스트랩 커패시터(Cb)에 연결된 출력 단자를 포함한다. 프리 풀링 트랜지스터(T22)의 제어 단자는 두 단 이전 단의 전송 신호(ST(N-2))에 연결되고, 프리 풀링 트랜지스터(T22)의 입력 단자는 두 단 이전 단의 스캔 신호(G(N-2))에 연결되고, 프리 풀링 트랜지스터(T22)의 출력 단자는 제 2 부트스트랩 커패시터(Cb2)의 하나의 단부 및 제 1 트랜지스터(T1)의 입력 단자에 연결된다. 풀링 트랜지스터(T21)의 제어 단자는 한 단 이전 단의 전송 신호(ST(N-1))에 연결되고, 풀링 트랜지스터(T21)의 입력 단자는 한 단 이전 단의 스캔 신호(G(N-1))에 연결되고, 풀링 트랜지스터(T21)의 출력 단자는 제 2 부트스트랩 커패시터(Cb)의 다른 단부에 연결된다.

풀업 모듈(202)은 풀 제어 모듈(201)의 제 1 트랜지스터(T1)의 출력 단자에 연결된 제어 단자, 현재 단의 클럭 신호(CK(N))를 수신하는 입력 단자 및 현재 단의 스캔 신호(G(N))를 출력하는 출력 단자를 포함하는 제 2 트랜지스터(T2)를 포함한다.

전송 모듈(205)은 풀 제어 모듈(201)의 제 1 트랜지스터(T1)의 출력 단자에 연결된 제어 단자, 현재 단의 클럭 신호(CK(N))를 수신하는 입력 단자 및 현재 단의 전송 신호(ST(N))를 출력하는 출력 단자를 포함하는 제 3 트랜지스터(T23)를 포함한다.

풀다운 모듈(203)은 다음 단의 전송 신호(ST(N+1))를 수신하는 제어 단자, 풀 제어 모듈(201)의 제 1 트랜지스터(T1)의 출력 단자에 연결된 입력 단자 및 일정한 저전압 레벨 소스(VSS)에 연결된 출력 단자를 포함하는 제 4 트랜지스터(T4)를 포함한다.

풀다운 모듈(203)은 다음 단의 전송 신호(ST(N+1))를 수신하는 제어 단자, 제 3 트랜지스터(T23)의 출력 단자에 연결된 입력 단자 및 일정한 저전압 레벨 소스(VSS)에 연결된 출력 단자를 포함하는 제 5 트랜지스터(T42)를 포함한다.

풀다운 유지 모듈(204)은 제 1 풀다운 유지 유닛(2041), 제 2 풀다운 유지 유닛(2042), 제 22 트랜지스터(T13) 및 제 23 트랜지스터(T14)를 포함한다.

제 22 트랜지스터(T13)는 제 1 트랜지스터(T1)의 출력 단자에 연결된 제어 단자, K(N) 기준점에 연결된 출력 단자 및 P(N) 기준점에 연결된 입력 단자를 포함한다.

제 23 트랜지스터(T14)는 한 단 이전 단의 전송 신호(ST(N-1))를 수신하는 제어 단자, K(N) 기준점에 연결된 출력 단자 및 P(N) 기준점에 연결된 입력 단자를 포함한다.

제 1 풀다운 유지 유닛(2041)은 제 6 트랜지스터(T10), 제 7 트랜지스터(T9), 제 8 트랜지스터(T25), 제 9 트랜지스터(T6), 제 10 트랜지스터(T8), 제 11 트랜지스터(T16), 제 12 트랜지스터(T20) 및 제 13 트랜지스터(T18)를 포함한다.

제 6 트랜지스터(T10)는 K(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 제 2 트랜지스터(T2)의 출력 단자에 연결된 출력 단자를 포함한다.

제 7 트랜지스터(T9)는 K(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 제 1 트랜지스터(T1)의 출력 단자에 연결된 출력 단자를 포함한다.

제 8 트랜지스터(T25)는 K(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 현재 단의 전송 신호(ST(N))에 연결된 출력 단자를 포함한다.

제 9 트랜지스터(T6)는 제 1 고주파 펄스 신호(XCKN)에 연결된 제어 단자, 제 1 고주파 펄스 신호(XCKN)에 연결된 입력 단자 및 K(N) 기준점에 연결된 출력 단자를 포함한다.

제 10 트랜지스터(T8)는 현재 단의 전송 신호(ST(N))에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 제 1 고주파 펄스 신호(XCKN)에 연결된 출력 단자를 포함한다.

제 11 트랜지스터(T16)는 제 2 고주파 펄스 신호(CKN)에 연결된 제어 단자, 제 1 고주파 펄스 신호(XCKN)에 연결된 입력 단자 및 K(N) 기준점에 연결된 출력 단자를 포함한다.

제 12 트랜지스터(T20)는 K(N) 기준점에 연결된 제어 단자, K(N) 기준점에 연결된 출력 단자 및 제 2 고주파 펄스 신호(CKN)에 연결된 입력 단자를 포함한다.

제 13 트랜지스터(T18)는 한 단 이전 단의 전송 신호(ST(N-1))를 수신하는 제어 단자, 제 1 고주파 펄스 신호(XCKN)에 연결된 입력 단자 및 제 2 고주파 펄스 신호(CKN)에 연결된 출력 단자를 포함한다.

제 2 풀다운 유지 유닛(2042)은 제 14 트랜지스터(T11), 제 15 트랜지스터(T12), 제 16 트랜지스터(T26), 제 17 트랜지스터(T5), 제 18 트랜지스터(T7), 제 19 트랜지스터(T15), 제 20 트랜지스터(T19) 및 제 21 트랜지스터(T17)를 포함한다.

제 14 트랜지스터(T11)는 P(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 제 2 트랜지스터(T2)의 출력 단자에 연결된 출력 단자를 포함한다.

제 15 트랜지스터(T12)는 P(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 제 1 트랜지스터(T1)의 출력 단자에 연결된 출력 단자를 포함한다.

제 16 트랜지스터(T26)는 P(N) 기준점에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 현재 단의 전송 신호(ST(N))에 연결된 출력 단자를 포함한다.

제 17 트랜지스터(T5)는 제 2 고주파 펄스 신호(CKN)에 연결된 제어 단자, 제 2 고주파 펄스 신호(CKN)에 연결된 입력 단자 및 P(N) 기준점에 연결된 출력 단자를 포함한다.

제 18 트랜지스터(T7)는 현재 단의 전송 신호(ST(N))에 연결된 제어 단자, 일정한 저전압 레벨 소스(VSS)에 연결된 입력 단자 및 제 2 고주파 펄스 신호(CKN)에 연결된 출력 단자를 포함한다.

제 19 트랜지스터(T15)는 제 1 고주파 펄스 신호(XCKN)에 연결된 제어 단자, 제 2 고주파 펄스 신호(CKN)에 연결된 입력 단자 및 P(N) 기준점에 연결된 출력 단자를 포함한다.

제 20 트랜지스터(T19)는 P(N) 기준점에 연결된 제어 단자, P(N) 기준점에 연결된 출력 단자 및 제 2 고주파 펄스 신호(CKN)에 연결된 입력 단자를 포함한다.

제 21 트랜지스터(T17)는 한 단 이전 단의 전송 신호(ST(N-1))를 수신하는 제어 단자, 제 2 고주파 펄스 신호(CKN)에 연결된 입력 단자 및 제 1 고주파 펄스 신호(XCKN)에 연결된 출력 단자를 포함한다.

제 1 고주파 펄스 신호(XCKN)의 전압 레벨은 제 2 고주파 펄스 신호(CKN)의 전압 레벨과 반대이다.

바람직하게, 스캔 구동 회로(20)는 현재 단의 스캔 레벨 신호(Q(N))를 리셋하는 리셋 모듈(206)을 더 포함한다. 리셋 모듈(206)은 T4 트랜지스터를 포함한다. 스캔 레벨 신호(Q(n))(즉, Q(n) 기준점)를 리셋하는 것은 고전압 레벨 신호를 T4 트랜지스터의 제어 단자에 입력함으로써 수행된다.

바람직한 실시예의 스캔 구동 회로(20)의 동작에 대해서 도 2를 참조하면, 두 단 이전 단의 전송 신호 ST(N-2)가 고전압 레벨일 때, 두 단 이전 단의 스캔 신호(G(N-2))도 고전압 레벨에 있다. 프리 풀링 트랜지스터(T22)가 턴온되고, 두 단 이전 단의 스캔 신호(G(N-2))는 프리 풀링 트랜지스터(T22)를 통해 제 2 부트스트랩 커패시터(Cb2)를 충전하여 제 2 부트스트랩 커패시터(Cb2)의 하나의 단부에 인가된 전압은 제 1 전압 레벨로 상승한다. 그 후, 한 단 이전 단의 전송 신호(ST(N-1))는 고전압 레벨이 되고, 한 단 이전 단의 스캔 신호(G(N-1))도 고전압 레벨이 된다. 한편, 풀링 트랜지스터(T21)는 턴온되고 한 단 이전 단의 스캔 신호(G(N-1))는 풀링 트랜지스터(T21)를 통해 제 2 부트스트랩 커패시터(Cb2)를 충전하여 제 2 부트스트랩 커패시터(Cb2)의 다른 단부에 인가된 전압은 제 1 고전압 레벨보다 큰 제 2 고전압 레벨로 상승한다.

그 후, 한 단 이전 단의 전송 신호 ST(N-1)에 응답하여 제 1 트랜지스터(T1)가 턴온된다. 제 2 부트스트랩 커패시터(Cb2)에 인가된 전압은 제 1 트랜지스터(T1)를 통해 제 1 부트스트랩 커패시터(Cb)를 충전하여, Q(n) 기준 점은 보다 높은 전압 레벨로 상승될 수 있다. 그러면, 한 단 이전 단의 전송 신호 ST(N-1)는 저레벨이 되어 제 1 트랜지스터(T1)가 단선된다. Q(n) 기준점은 제 1 부트스트랩 커패시터(Cb)를 통해 보다 높은 전압 레벨에서 유지된다. 제 2 트랜지스터(T2) 및 제 3 트랜지스터(T23)는 턴온된다.

그 후, 현재 단의 클럭 신호(CK(n))는 고전압 레벨이 되고, 제 2 트랜지스터(T2)를 통해 제 1 부트스트랩 커패시터(Cb)를 계속 충전하여 Q(n) 기준점에 보다 높은 전압 레벨을 인가한다. 현재 단의 스캔 신호(G(N)) 및 현재 단의 전송 신호(ST(N)) 또한 고전압 레벨이 된다.

Q(n) 기준점은 현재 고전압 레벨에 있다. 제 1 트랜지스터(T1)의 입력 단자는 제 2 부트스트랩 커패시터(Cb2)에 연결되어 있기 때문에 제 1 트랜지스터(T1)를 통해 Q(n) 기준점의 전압 강하가 발생하지 않는다.

한편, 제 22 풀다운 트랜지스터(T13)가 턴온되기 때문에 제 1 풀다운 유지 유닛(2041) 또는 제 2 풀다운 유지 유닛(2042)은 제 1 고주파 펄스 신호(XCKN) 및 제 2 고주파 펄스 신호(CKN)의 영향을 받아 기준점Q(n)에 인가되는 고전압 레벨을 유지할 수 있다.

제 1 고주파 펄스 신호(XCKN)가 고전압 레벨이고 제 2 고주파 펄스 신호(CKN)가 저전압 레벨인 경우, 제 19 트랜지스터(T15), 제 9 트랜지스터(T6) 및 제 18 트랜지스터(T7)는 턴온되고 제 19 트랜지스터(T15) 및 제 18 트랜지스터(T7)를 통해 K(N) 기준점 및 P(n) 기준점은 저전압 레벨이 된다. 따라서, 제 6 트랜지스터(T10), 제 7 트랜지스터(T11), 제 8 트랜지스터(T25), 제 14 트랜지스터(T11), 제 15 트랜지스터(T12) 및 제 16 트랜지스터(T16)은 턴오프되고, Q(n) 기준점의 고전압 레벨, 현재 단의 전송 신호(ST(N)) 및 현재 단의 스캔 신호(G(N))가 유지된다.

제 1 고주파 펄스 신호(XCKN)가 저전압 레벨이고, 제 2 고주파 펄스 신호(CKN)가 고전압 레벨인 경우, 제 17 트랜지스터(T5), 제 11 트랜지스터(T16) 및 제 10 트랜지스터(T8)는 턴온되고, 제 11 트랜지스터(T16) 및 제 10 트랜지스터(T8)를 통해 K(N) 기준점 및 P(n) 기준점은 저전압 레벨이 된다. 따라서, 제 6 트랜지스터(T10), 제 7 트랜지스터(T11), 제 8 트랜지스터(T25), 제 14 트랜지스터(T11), 제 15 트랜지스터(T12) 및 제 16 트랜지스터(T26)은 턴오프되고, Q(n) 기준점의 고전압 레벨, 현재 단의 전송 신호(ST(N)) 및 현재 단의 스캔 신호(G(N))가 유지된다.

다음 단의 전송 신호(ST(N+1))가 고전압 레벨일 때, 제 4 트랜지스터(T3)는 턴온되고, 기준 점 Q(n)은 저전압 레벨이 되고, 그러므로 제 22 트랜지스터(T13)는 턴오프된다.

제 1 고주파 펄스 신호(XCKN)가 고전압 레벨일 때, K(N) 기준점의 전압이 고전압 레벨로 상승하여 제 6 트랜지스터(T10), 제 7 트랜지스터(T9) 및 제 8 트랜지스터(T25)가 턴온되고, Q(n) 기준점의 저전압 레벨, 현재 단의 전송 신호(ST(N)) 및 현재 단의 스캔 신호(G(N))가 유지된다.

제 2 고주파 펄스 신호(CKN)가 고전압 레벨일 때, P(n) 기준점의 전압을 고전압 레벨로 상승시켜 제 14 트랜지스터(T11), 제 15 트랜지스터(T12) 및 제 16 트랜지스터(T26)가 턴온되고, Q(n) 기준점의 저전압 레벨, 현재 단의 전송 신호(ST(N)) 및 현재 단의 스캔 신호(G(N))가 유지된다.

제 1 트랜지스터(T1)가 턴온될 때, 제 2 부트스트랩 커패시터(Cb2)는 이미 더 높은 전압 레벨에 있으므로, 제 2 부트스트랩(Cb2)은 제 1 부트스트랩(Cb)을 신속하게 충전할 수 있으므로, Q(n) 기준점에 인가된 전압은 상승될 수 있고 더 높은 전압 레벨에서 유지될 수 있다. 따라서, 바람직한 실시예에서, 스캔 구동 회로(20)의 풀 제어 모듈(201)의 구조는 Q(n) 기준점의 전압 레벨을 더 빠르게 상승시킬 수 있고, Q(n) 기준점의 고전압 레벨을 더 길게 유지시킬 수 있으므로, 트랜지스터의 누설로 인해 Q(n) 기준점의 전압 레벨의 변화를 피할 수 있다.

본 발명의 스캔 구동 회로는 제 2 부트스트랩 커패시터와 함께 풀 제어 모듈을 이용함으로써 전류 누설을 방지하고 스캔 구동 회로의 신뢰성을 높일 수 있다.

도 4 및 도 5를 참조하면, 도 4는 본 발명의 제 2 실시예에 따른 스캔 구동 회로의 회로도이다. 도 5는 본 발명의 제 2 실시예에 따른 스캔 구동 회로에 인가되는 신호의 파형도이다. 제 2 실시예와 제 1 실시예 사이의 차이점은 제 1 고주파 펄스 신호(XCKN)가 제 1 저주파 레벨 신호(LC2)로 대체되고, 제 2 고주파 펄스 신호(CKN)가 제 2 저주파 레벨 신호(LC1)로 대체된다는 것이다. 제 1 저주파 레벨 신호(LC2) 및 제 2 저주파 레벨 신호(LC1)는 여러 개 또는 수십 개의 프레임 스크린 후에(after several frames screen or dozens frames screen)에 전압 레벨을 변화시켜 스캔 구동 회로의 펄스 전이 및 전력 소비를 감소시킬 수 있다.

본 발명에 따른 스캔 구동 회로는 제 2 부트스트랩 커패시터를 풀 제어 모듈에 설치하여 누설 전류를 방지하고 스캔 구동 회로의 신뢰성을 향상시킨다. 이는 종래의 스캔 구동 회로에서 회로의 신뢰성을 저해시키는 누설에 대한 기술적 문제를 해결한다.

본 발명은 전술한 내용에 따라 특정의 바람직한 실시예와 함께 상세히 설명된다. 그러나, 본 개시는 특정한 예에 한정되지 않는다. 본 발명의 기술 분야의 통상의 기술자는 본 발명의 개념을 유지하는 것을 전제로, 간단한 공제나 교체를 할 수 있으며, 그 모두는 보호 범위에 속하는 것으로 간주되어야 한다.

Claims

복수의 스캔 라인을 구동하는 스캔 구동 회로에 있어서,
한 단 이전 단의 전송 신호 및 두 단 이전 단의 전송 신호를 수신하고, 상기 한 단 이전 단의 상기 전송 신호 및 상기 두 단 이전 단의 상기 전송 신호에 기초하여 스캔 레벨 신호를 생성하는 풀 제어 모듈;
상기 스캔 레벨 신호 및 현재 단에서의 클럭 신호에 기초하여 상기 복수의 스캔 라인 중 하나의 스캔 신호를 풀업하는 풀업 모듈;
다음 단의 전송 신호에 기초하여 상기 스캔 신호를 풀다운하는 풀다운 모듈;
상기 스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;
상기 현재 단의 전송 신호를 상기 다음 단의 풀 제어 모듈에 전송하는 전송 모듈;
상기 스캔 신호에 대한 고전압 레벨을 생성하는 제 1 부트스트랩 커패시터;
풀다운을 위해 저전압 레벨을 공급하는 일정한 저전압 소스; 및
상기 현재 단에서 상기 스캔 레벨 신호의 리셋 동작을 위한 리셋 모듈;을 포함하고,
상기 풀 제어 모듈은,
상기 두 단 이전 단의 상기 전송 신호를 통해 상기 스캔 레벨 신호를 미리 풀업하고, 상기 한 단 이전 단의 상기 전송 신호를 통해 상기 스캔 레벨 신호를 풀업하는 제 2 부트스트랩 커패시터;
상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 2 부트스트랩 커패시터에 연결된 입력 단자, 및 상기 풀업 모듈, 상기 풀다운 모듈, 상기 풀다운 유지 모듈, 상기 전송 모듈 및 상기 제 2 부트스트랩 커패시터에 연결된 출력 단자를 포함하는 제 1 트랜지스터;를 포함하는 스캔 구동 회로.
제 1 항에 있어서,
상기 풀 제어 모듈은 프리 풀링 트랜지스터 및 풀링 트랜지스터를 더 포함하고;
상기 프리 풀링 트랜지스터의 제어 단자는 상기 두 단 이전 단의 상기 전송 신호에 연결되고, 상기 프리 풀링 트랜지스터의 입력 단자는 상기 두 단 이전 단의 상기 전송 신호에 연결되고, 상기 프리 풀링 트랜지스터의 출력 단자는 상기 제 2 부트스트랩 커패시터의 하나의 단부 및 상기 제 1 트랜지스터의 상기 입력 단자에 연결되고;
상기 풀링 트랜지스터의 제어 단자는 상기 한 단 이전 단의 상기 전송 신호에 연결되고, 상기 풀링 트랜지스터의 입력 단자는 상기 한 단 이전 단의 상기 전송 신호에 연결되고, 상기 풀링 트랜지스터의 출력 단자는 상기 제 2 부트스트랩 커패시터의 다른 단부에 연결되는 스캔 구동 회로.
제 1 항에 있어서,
상기 풀업 모듈은 상기 풀 제어 모듈의 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 제어 단자, 상기 현재 단의 상기 클럭 신호를 수신하는 입력 단자 및 상기 현재 단의 상기 스캔 신호를 출력하는 출력 단자를 포함하는 제 2 트랜지스터를 포함하는 스캔 구동 회로.
제 1 항에 있어서,
상기 전송 모듈은 상기 풀 제어 모듈의 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 제어 단자, 상기 현재 단의 상기 클럭 신호를 수신하는 입력 단자 및 상기 현재 단의 상기 전송 신호를 출력하는 출력 단자를 포함하는 제 3 트랜지스터를 포함하는 스캔 구동 회로.
제 1 항에 있어서,
상기 풀다운 모듈은 상기 다음 단의 상기 전송 신호를 수신하는 제어 단자, 상기 풀 제어 모듈의 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 입력 단자 및 상기 일정한 저전압 레벨 소스에 연결된 출력 단자를 포함하는 제 4 트랜지스터를 포함하는 스캔 구동 회로.
제 1 항에 있어서,
상기 풀다운 모듈은 상기 다음 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 3 트랜지스터의 상기 출력 단자에 연결된 입력 단자 및 상기 일정한 저전압 레벨 소스에 연결된 출력 단자를 포함하는 제 5 트랜지스터를 포함하는 스캔 구동 회로.
제 1 항에 있어서,
상기 풀다운 유지 모듈은 제 1 풀다운 유지 유닛, 제 2 풀다운 유지 유닛, 제 22 트랜지스터 및 제 23 트랜지스터를 포함하고;
상기 제 22 트랜지스터는 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 제어 단자, K(N) 기준점에 연결된 출력 단자 및 P(N) 기준점에 연결된 입력 단자를 포함하고;
상기 제 23 트랜지스터는 상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 K(N) 기준점에 연결된 출력 단자 및 상기 P(N) 기준점에 연결된 입력 단자를 포함하고;
상기 제 1 풀다운 유지 부는 제 6 트랜지스터(T10), 제 7 트랜지스터(T9), 제 8 트랜지스터, 제 9 트랜지스터, 제 10 트랜지스터, 제 11 트랜지스터, 제 12 트랜지스터 및 제 13 트랜지스터를 포함하고;
상기 제 6 트랜지스터(T10)는 상기 K(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 2 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 7 트랜지스터(T9)는 상기 K(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 8 트랜지스터는 상기 K(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 현재 단의 상기 전송 신호에 연결된 출력 단자를 포함하고;
상기 제 9 트랜지스터는 제 1 펄스 신호에 연결된 제어 단자, 상기 제 1 펄스 신호에 연결된 입력 단자 및 상기 K(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 10 트랜지스터는 상기 현재 단의 상기 전송 신호에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 1 펄스 신호에 연결된 출력 단자를 포함하고;
상기 제 11 트랜지스터는 제 2 펄스 신호에 연결된 제어 단자, 상기 제 1 펄스 신호에 연결된 입력 단자 및 상기 K(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 12 트랜지스터는 상기 K(N) 기준점에 연결된 제어 단자, 상기 K(N) 기준점에 연결된 출력 단자 및 상기 제 1 펄스 신호에 연결된 입력 단자를 포함하고;
상기 제 13 트랜지스터는 상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 1 펄스 신호에 연결된 입력 단자 및 상기 제 2 펄스 신호에 연결된 출력 단자를 포함하고;
상기 제 2 풀다운 유지 유닛은 제 14 트랜지스터, 제 15 트랜지스터, 제 16 트랜지스터, 제 17 트랜지스터, 제 18 트랜지스터, 제 19 트랜지스터, 제 20 트랜지스터 및 제 21 트랜지스터를 포함하고;
상기 제 14 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 2 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 15 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 16 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 현재 단의 상기 전송 신호에 연결된 출력 단자를 포함하고;
상기 제 17 트랜지스터는 상기 제 2 펄스 신호에 연결된 제어 단자, 상기 제 2 펄스 신호에 연결된 입력 단자 및 상기 P(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 18 트랜지스터는 상기 현재 단의 상기 전송 신호에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 2 펄스 신호에 연결된 출력 단자를 포함하고;
상기 제 19 트랜지스터는 상기 제 1 펄스 신호에 연결된 제어 단자, 상기 제 2 펄스 신호에 연결된 입력 단자 및 상기 P(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 20 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 P(N) 기준점에 연결된 출력 단자 및 상기 제 2 펄스 신호에 연결된 입력 단자를 포함하고;
상기 제 21 트랜지스터는 상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 2 펄스 신호에 연결된 입력 단자 및 상기 제 1 펄스 신호에 연결된 출력 단자를 포함하는 스캔 구동 회로.
제 7 항에 있어서,
상기 제 1 펄스 신호의 전압 레벨은 상기 제 2 펄스 신호의 전압 레벨과 반대인 스캔 구동 회로.
제 8 항에 있어서,
상기 제 1 펄스 신호 및 상기 제 2 펄스 신호는 고주파 펄스 신호 또는 저전압 레벨 신호인 스캔 구동 회로.
복수의 스캔 라인을 구동하는 스캔 구동 회로에 있어서,
한 단 이전 단의 전송 신호 및 두 단 이전 단의 전송 신호를 수신하고, 상기 한 단 이전 단의 상기 전송 신호 및 상기 두 단 이전 단의 상기 전송 신호에 기초하여 스캔 레벨 신호를 생성하는 풀 제어 모듈;
상기 스캔 레벨 신호 및 현재 단에서의 클럭 신호에 기초하여 상기 복수의 스캔 라인 중 하나의 스캔 신호를 풀업하는 풀업 모듈;
다음 단의 전송 신호에 기초하여 상기 스캔 신호를 풀다운하는 풀다운 모듈;
상기 스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;
상기 현재 단의 전송 신호를 상기 다음 단의 풀 제어 모듈에 전송하는 전송 모듈;
상기 스캔 신호에 대한 고전압 레벨을 생성하는 제 1 부트스트랩 커패시터; 및
풀다운을 위해 저전압 레벨을 공급하는 일정한 저전압 소스; 를 포함하고,
상기 풀 제어 모듈은,
상기 두 단 이전 단의 상기 전송 신호를 통해 상기 스캔 레벨 신호를 미리 풀업하고, 상기 한 단 이전 단의 상기 전송 신호를 통해 상기 스캔 레벨 신호를 풀업하는 제 2 부트스트랩 커패시터; 를 포함하는 스캔 구동 회로.
제 10 항에 있어서,
상기 풀 제어 모듈은,
상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 2 부트스트랩 커패시터에 연결된 입력 단자, 및 상기 풀업 모듈, 상기 풀다운 모듈, 상기 풀다운 유지 모듈, 상기 전송 모듈 및 상기 제 2 부트스트랩 커패시터에 연결된 출력 단자를 포함하는 제 1 트랜지스터를 더 포함하는 스캔 구동 회로.
제 11 항에 있어서,
상기 풀 제어 모듈은 프리 풀링 트랜지스터 및 풀링 트랜지스터를 더 포함하고;
상기 프리 풀링 트랜지스터의 제어 단자는 상기 두 단 이전 단의 상기 전송 신호에 연결되고, 상기 프리 풀링 트랜지스터의 입력 단자는 상기 두 단 이전 단의 상기 전송 신호에 연결되고, 상기 프리 풀링 트랜지스터의 출력 단자는 상기 제 2 부트스트랩 커패시터의 하나의 단부 및 상기 제 1 트랜지스터의 상기 입력 단자에 연결되고;
상기 풀링 트랜지스터의 제어 단자는 상기 한 단 이전 단의 상기 전송 신호에 연결되고, 상기 풀링 트랜지스터의 입력 단자는 상기 한 단 이전 단의 상기 전송 신호에 연결되고, 상기 풀링 트랜지스터의 출력 단자는 상기 제 2 부트스트랩 커패시터의 다른 단부에 연결되는 스캔 구동 회로.
제 11 항에 있어서,
상기 풀업 모듈은 상기 풀 제어 모듈의 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 제어 단자, 상기 현재 단의 상기 클럭 신호를 수신하는 입력 단자 및 상기 현재 단의 상기 스캔 신호를 출력하는 출력 단자를 포함하는 제 2 트랜지스터를 포함하는 스캔 구동 회로.
제 11 항에 있어서,
상기 전송 모듈은 상기 풀 제어 모듈의 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 제어 단자, 상기 현재 단의 상기 클럭 신호를 수신하는 입력 단자 및 상기 현재 단의 상기 전송 신호를 출력하는 출력 단자를 포함하는 제 3 트랜지스터를 포함하는 스캔 구동 회로.
제 11 항에 있어서,
상기 풀다운 모듈은 상기 다음 단의 상기 전송 신호를 수신하는 제어 단자, 상기 풀 제어 모듈의 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 입력 단자 및 상기 일정한 저전압 레벨 소스에 연결된 출력 단자를 포함하는 제 4 트랜지스터를 포함하는 스캔 구동 회로.
제 11 항에 있어서,
상기 풀다운 모듈은 상기 다음 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 3 트랜지스터의 상기 출력 단자에 연결된 입력 단자 및 상기 일정한 저전압 레벨 소스에 연결된 출력 단자를 포함하는 제 5 트랜지스터를 포함하는 스캔 구동 회로.
제 11 항에 있어서,
상기 풀다운 유지 모듈은 제 1 풀다운 유지 유닛, 제 2 풀다운 유지 유닛, 제 22 트랜지스터 및 제 23 트랜지스터를 포함하고;
상기 제 22 트랜지스터는 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 제어 단자, K(N) 기준점에 연결된 출력 단자 및 P(N) 기준점에 연결된 입력 단자를 포함하고;
상기 제 23 트랜지스터는 상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 K(N) 기준점에 연결된 출력 단자 및 상기 P(N) 기준점에 연결된 입력 단자를 포함하고;
상기 제 1 풀다운 유지 부는 제 6 트랜지스터(T10), 제 7 트랜지스터(T9), 제 8 트랜지스터, 제 9 트랜지스터, 제 10 트랜지스터, 제 11 트랜지스터, 제 12 트랜지스터 및 제 13 트랜지스터를 포함하고;
상기 제 6 트랜지스터(T10)는 상기 K(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 2 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 7 트랜지스터(T9)는 상기 K(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 8 트랜지스터는 상기 K(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 현재 단의 상기 전송 신호에 연결된 출력 단자를 포함하고;
상기 제 9 트랜지스터는 제 1 펄스 신호에 연결된 제어 단자, 상기 제 1 펄스 신호에 연결된 입력 단자 및 상기 K(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 10 트랜지스터는 상기 현재 단의 상기 전송 신호에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 1 펄스 신호에 연결된 출력 단자를 포함하고;
상기 제 11 트랜지스터는 제 2 펄스 신호에 연결된 제어 단자, 상기 제 1 펄스 신호에 연결된 입력 단자 및 상기 K(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 12 트랜지스터는 상기 K(N) 기준점에 연결된 제어 단자, K(N) 기준점에 연결된 출력 단자 및 상기 제 1 펄스 신호에 연결된 입력 단자를 포함하고;
상기 제 13 트랜지스터는 상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 1 펄스 신호에 연결된 입력 단자 및 상기 제 2 펄스 신호에 연결된 출력 단자를 포함하고;
상기 제 2 풀다운 유지 유닛은 제 14 트랜지스터, 제 15 트랜지스터, 제 16 트랜지스터, 제 17 트랜지스터, 제 18 트랜지스터, 제 19 트랜지스터, 제 20 트랜지스터 및 제 21 트랜지스터를 포함하고;
상기 제 14 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 2 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 15 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 1 트랜지스터의 상기 출력 단자에 연결된 출력 단자를 포함하고;
상기 제 16 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 현재 단의 상기 전송 신호에 연결된 출력 단자를 포함하고;
상기 제 17 트랜지스터는 상기 제 2 펄스 신호에 연결된 제어 단자, 상기 제 2 펄스 신호에 연결된 입력 단자 및 상기 P(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 18 트랜지스터는 상기 현재 단의 상기 전송 신호에 연결된 제어 단자, 상기 일정한 저전압 레벨 소스에 연결된 입력 단자 및 상기 제 2 펄스 신호에 연결된 출력 단자를 포함하고;
상기 제 19 트랜지스터는 상기 제 1 펄스 신호에 연결된 제어 단자, 상기 제 2 펄스 신호에 연결된 입력 단자 및 상기 P(N) 기준점에 연결된 출력 단자를 포함하고;
상기 제 20 트랜지스터는 상기 P(N) 기준점에 연결된 제어 단자, 상기 P(N) 기준점에 연결된 출력 단자 및 상기 제 2 펄스 신호에 연결된 입력 단자를 포함하고;
상기 제 21 트랜지스터는 상기 한 단 이전 단의 상기 전송 신호를 수신하는 제어 단자, 상기 제 2 펄스 신호에 연결된 입력 단자 및 상기 제 1 펄스 신호에 연결된 출력 단자를 포함하는 스캔 구동 회로.
제 11 항에 있어서,
상기 제 1 펄스 신호의 전압 레벨은 상기 제 2 펄스 신호의 전압 레벨과 반대인 스캔 구동 회로.
제 18 항에 있어서,
상기 제 1 펄스 신호 및 상기 제 2 펄스 신호는 고주파 펄스 신호 또는 저전압 레벨 신호인 스캔 구동 회로.
제 10 항에 있어서,
상기 현재 단에서 상기 스캔 레벨 신호의 리셋 동작을 위한 리셋 모듈을 더 포함하는 스캔 구동 회로.