EA031998B1 - Схема управления разверткой - Google Patents

Схема управления разверткой Download PDF

Info

Publication number
EA031998B1
EA031998B1 EA201791063A EA201791063A EA031998B1 EA 031998 B1 EA031998 B1 EA 031998B1 EA 201791063 A EA201791063 A EA 201791063A EA 201791063 A EA201791063 A EA 201791063A EA 031998 B1 EA031998 B1 EA 031998B1
Authority
EA
Eurasian Patent Office
Prior art keywords
transistor
terminal connected
pull
output terminal
signal
Prior art date
Application number
EA201791063A
Other languages
English (en)
Other versions
EA201791063A1 (ru
Inventor
Цзюньчэн Сяо
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Publication of EA201791063A1 publication Critical patent/EA201791063A1/ru
Publication of EA031998B1 publication Critical patent/EA031998B1/ru

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Abstract

Схема управления разверткой включает в себя модуль управления подтягиванием для генерирования сигнала уровня развертки на основании передаваемых сигналов с предыдущей ступени и со ступени, предшествующей предыдущей, модуль подтягивания к высокому уровню напряжения, модуль подтягивания к низкому уровню напряжения, модуль поддержки подтягивания к низкому уровню напряжения, передающий модуль, первый ускоряющий конденсатор, источник постоянного низкого напряжения и второй ускоряющий конденсатор для подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала из предыдущей ступени. Изобретение повышает надежность схемы управления разверткой.

Description

Предпосылки изобретения
1. Область техники, к которой относится изобретение.
Изобретение относится к управлению дисплеями и, в частности, к схеме управления разверткой.
2. Описание известного уровня техники.
Драйвер затвора на матрице (GOA) предназначен для создания драйверов развертки на подложке матрицы тонкопленочных транзисторов (TFT) жидкокристаллического дисплея для управления множеством строк развертки. Как изображено на фиг. 1, традиционная схема управления разверткой содержит модуль 101 управления подтягиванием, модуль 102 подтягивания к высокому уровню напряжения, передающий модуль 103, модуль 104 подтягивания к низкому уровню напряжения, ускоряющий конденсатор 105 и модуль 106 поддержки подтягивания к низкому уровню напряжения.
Когда схема 10 управления разверткой работает при высокой температуре, пороговое напряжение транзисторов постепенно становится отрицательным, что приводит к тенденции утечки тока транзисторов в каждом модуле, таким образом ухудшая надежность схемы управления разверткой.
Следовательно, необходимо предложить другую схему управления разверткой для решения проблем, существующих в современной технологии.
Сущность изобретения
Цель изобретения заключается в предоставлении более надежной схемы управления разверткой, менее склонной к утечкам, для решения технической проблемы, связанной с традиционной схемой управления разверткой, которая более склонна к утечкам и, следовательно, является ненадежной.
Согласно изобретению схема управления разверткой для управления множеством строк развертки содержит модуль управления подтягиванием для приема передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей, и для генерирования сигнала уровня развертки на основании передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей;
модуль подтягивания к высокому уровню напряжения, для подтягивания к высокому уровню напряжения сигнала развертки одной из множества строк развертки на основании сигнала уровня развертки и тактового сигнала на текущей ступени;
модуль подтягивания к низкому уровню напряжения, для подтягивания к низкому уровню напряжения сигнала развертки на основании передаваемого сигнала следующей ступени;
модуль поддержки подтягивания к низкому уровню напряжения, для поддержания сигнала развертки на низком уровне;
передающий модуль для отправки передаваемого сигнала текущей ступени в модуль управления подтягиванием на следующей ступени;
первый ускоряющий конденсатор для генерирования высокого уровня напряжения для сигнала развертки;
источник постоянного низкого напряжения для подачи низкого уровня напряжения для подтягивания к низкому уровню напряжения; и модуль сброса для операции сброса сигнала уровня развертки на текущем ступени;
причем модуль управления подтягиванием содержит второй ускоряющий конденсатор для предварительного подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала со ступени, предшествующей предыдущей, и для подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала с предыдущей ступени;
первый транзистор, содержащий управляющую клемму, принимающую передаваемый сигнал с предыдущей ступени, входную клемму, соединенную со вторым ускоряющим конденсатором, и выходную клемму, соединенную с модулем подтягивания к высокому уровню напряжения, модулем подтягивания к низкому уровню напряжения, модулем поддержки подтягивания к низкому уровню напряжения, передающим модулем и вторым ускоряющим конденсатором.
В другом аспекте настоящего изобретения модуль управления подтягиванием дополнительно содержит транзистор предварительного подтягивания и транзистор подтягивания;
управляющая клемма транзистора предварительного подтягивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, входная клемма транзистора предварительного подтягивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, и выходная клемма транзистора предварительного подтягивания соединена с одним концом второго ускоряющего конденсатора и входной клеммой первого транзистора;
управляющая клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени; входная клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени и выходная клемма транзистора подтягивания соединена с другим концом второго ускоряющего конденсатора.
В другом аспекте настоящего изобретения модуль подтягивания к высокому уровню напряжения содержит второй транзистор, содержащий управляющую клемму, соединенную с выходной клеммой
- 1 031998 первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода сигнала развертки текущей ступени.
В другом аспекте настоящего изобретения передающий модуль содержит третий транзистор, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода передаваемого сигнала текущей ступени.
В другом аспекте настоящего изобретения модуль подтягивания к низкому уровню напряжения содержит четвертый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, и выходную клемму, соединенную с источником постоянного низкого напряжения.
В другом аспекте настоящего изобретения модуль подтягивания к низкому уровню напряжения содержит пятый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой третьего транзистора, и выходную клемму, соединенную с источником постоянного низкого напряжения.
В другом аспекте настоящего изобретения модуль поддержки подтягивания к низкому уровню напряжения содержит первый блок поддержки подтягивания к низкому уровню напряжения, второй блок поддержки подтягивания к низкому уровню напряжения, двадцать второй транзистор и двадцать третий транзистор;
двадцать второй транзистор содержит управляющую клемму, соединенную с выходной клеммой первого транзистора, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
двадцать третий транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
первый блок поддержки подтягивания к низкому уровню напряжения содержит шестой транзистор, седьмой транзистор, восьмой транзистор, девятый транзистор, десятый транзистор, одиннадцатый транзистор, двенадцатый транзистор и тринадцатый транзистор;
шестой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
седьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой первого транзистора;
восьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу текущей ступени;
девятый транзистор содержит управляющую клемму, подключенную к первому импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
десятый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к первому импульсному сигналу;
одиннадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
двенадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), выходную клемму, соединенную с базовой точкой K(N), и входную клемму, подключенную к первому импульсному сигналу;
тринадцатый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, подключенную ко второму импульсному сигналу;
второй блок поддержки подтягивания к низкому уровню напряжения содержит четырнадцатый транзистор, пятнадцатый транзистор, шестнадцатый транзистор, семнадцатый транзистор, восемнадцатый транзистор, девятнадцатый транзистор, двадцатый транзистор и двадцать первый транзистор;
четырнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
пятнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой первого транзистора;
шестнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N),
- 2 031998 входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу;
семнадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
восемнадцатый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную ко второму импульсному сигналу;
девятнадцатый транзистор содержит управляющую клемму, соединенную с первым импульсным сигналом, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
двадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), выходную клемму, соединенную с базовой точкой P(N), и входную клемму, подключенную ко второму импульсному сигналу;
двадцать первый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, подключенную к первому импульсному сигналу.
В еще одном аспекте настоящего изобретения уровень напряжения первого импульсного сигнала противоположен уровню напряжения второго импульсного сигнала.
В другом аспекте настоящего изобретения первый импульсный сигнал и второй импульсный сигнал представляют собой высокочастотный импульсный сигнал или сигнал низкого уровня напряжения.
Согласно настоящему изобретению схема управления разверткой для управления множеством строк развертки содержит модуль управления подтягиванием для приема передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей, и для генерирования сигнала уровня развертки на основании передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей;
модуль подтягивания к высокому уровню напряжения для подтягивания к высокому уровню напряжения сигнала развертки одной из множества строк развертки на основании сигнала уровня развертки и тактового сигнала на текущей ступени;
модуль подтягивания к низкому уровню напряжения для подтягивания к низкому уровню напряжения сигнала развертки на основании передаваемого сигнала следующей ступени;
модуль поддержки подтягивания к низкому уровню напряжения для поддержания сигнала развертки на низком уровне;
передающий модуль для отправки передаваемого сигнала текущей ступени в модуль управления подтягиванием на следующей ступени;
первый ускоряющий конденсатор для генерирования высокого уровня напряжения для сигнала развертки; и источник постоянного низкого напряжения для подачи низкого уровня напряжения для подтягивания к низкому уровню напряжения;
причем модуль управления подтягиванием содержит второй ускоряющий конденсатор для предварительного подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала со ступени, предшествующей предыдущей, и для подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала с предыдущей ступени.
В одном аспекте изобретения модуль управления подтягиванием дополнительно содержит первый транзистор, содержащий управляющую клемму, принимающую передаваемый сигнал с предыдущей ступени, входную клемму, соединенную со вторым ускоряющим конденсатором, и выходную клемму, соединенную с модулем подтягивания к высокому уровню напряжения, модулем подтягивания к низкому уровню напряжения, модулем поддержки подтягивания к низкому уровню напряжения, передающим модулем и вторым ускоряющим конденсатором.
В другом аспекте настоящего изобретения модуль управления подтягиванием дополнительно содержит транзистор предварительного подтягивания и транзистор подтягивания; управляющая клемма транзистора предварительного подтягивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, входная клемма транзистора предварительного подтягивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, и выходная клемма транзистора предварительного подтягивания соединена с одним концом второго ускоряющего конденсатора и входной клеммой первого транзистора; управляющая клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени; входная клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени и выходная клемма транзистора подтягивания соединена с другим концом второго ускоряющего конденсатора.
- 3 031998
В другом аспекте настоящего изобретения модуль подтягивания к высокому уровню напряжения содержит второй транзистор, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода сигнала развертки текущей ступени.
В другом аспекте настоящего изобретения передающий модуль содержит третий транзистор, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода передаваемого сигнала текущей ступени.
В другом аспекте настоящего изобретения модуль подтягивания к низкому уровню напряжения содержит четвертый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, и выходную клемму, соединенную с источником постоянного низкого напряжения.
В другом аспекте настоящего изобретения модуль подтягивания к низкому уровню напряжения содержит пятый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой третьего транзистора, и выходную клемму, соединенную с источником постоянного низкого напряжения.
В другом аспекте настоящего изобретения модуль поддержки подтягивания к низкому уровню напряжения содержит первый блок поддержки подтягивания к низкому уровню напряжения, второй блок поддержки подтягивания к низкому уровню напряжения, двадцать второй транзистор и двадцать третий транзистор;
двадцать второй транзистор содержит управляющую клемму, соединенную с выходной клеммой первого транзистора, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
двадцать третий транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
первый блок поддержки подтягивания к низкому уровню напряжения содержит шестой транзистор, седьмой транзистор, восьмой транзистор, девятый транзистор, десятый транзистор, одиннадцатый транзистор, двенадцатый транзистор и тринадцатый транзистор;
шестой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
седьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой первого транзистора;
восьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу текущей ступени;
девятый транзистор содержит управляющую клемму, подключенную к первому импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
десятый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к первому импульсному сигналу;
одиннадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
двенадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), выходную клемму, соединенную с базовой точкой K(N), и входную клемму, подключенную к первому импульсному сигналу;
тринадцатый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, подключенную ко второму импульсному сигналу;
второй блок поддержки подтягивания к низкому уровню напряжения содержит четырнадцатый транзистор, пятнадцатый транзистор, шестнадцатый транзистор, семнадцатый транзистор, восемнадцатый транзистор, девятнадцатый транзистор, двадцатый транзистор и двадцать первый транзистор;
четырнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
пятнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму,
- 4 031998 соединенную с выходной клеммой первого транзистора;
шестнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу;
семнадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
восемнадцатый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную ко второму импульсному сигналу;
девятнадцатый транзистор содержит управляющую клемму, соединенную с первым импульсным сигналом, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
двадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), выходную клемму, соединенную с базовой точкой P(N), и входную клемму, подключенную ко второму импульсному сигналу;
двадцать первый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, подключенную к первому импульсному сигналу.
В другом аспекте настоящего изобретения уровень напряжения первого импульсного сигнала противоположен уровню напряжения второго импульсного сигнала.
В еще одном аспекте изобретения первый импульсный сигнал и второй импульсный сигнал представляют собой высокочастотный импульсный сигнал или сигнал низкого уровня напряжения.
В еще одном аспекте настоящего изобретения схема управления разверткой дополнительно содержит модуль сброса для операции сброса сигнала уровня развертки на текущей ступени.
По сравнению с известным уровнем техники, схема управления разверткой согласно настоящему изобретению использует второй ускоряющий конденсатор в модуле управления подтягиванием для того, чтобы предотвратить утечку и повысить надежность схемы управления разверткой. Это решает техническую проблему, которая заключается в тенденции к утечке, ухудшающей надежность схемы.
Краткое описание графических материалов
На фиг. 1 показана блок-схема традиционной схемы управления разверткой;
на фиг. 2 - принципиальная электрическая схема схемы управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения;
на фиг. 3 - формы волны сигналов, применяемых к схеме управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения;
на фиг. 4 - принципиальная электрическая схема схемы управления разверткой согласно второму предпочтительному варианту осуществления настоящего изобретения;
на фиг. 5 - формы волны сигналов, применяемых к схеме управления разверткой согласно второму предпочтительному варианту осуществления настоящего изобретения.
Подробное описание предпочтительных вариантов осуществления
Выражения пространственного отношения, такие как под, ниже, нижний, над, верхний и т.п., могут быть использованы в настоящем документе для облегчения описания, чтобы описать взаимосвязь одного элемента или признака с другим элементом (элементами) или признаком (признаками), как изображено на фигурах. Следует понимать, что выражения пространственного отношения предназначены для охватывания различных ориентаций устройства при использовании или работе в дополнение к ориентации, изображенной на фигурах.
Следует отметить, что одинаковые компоненты обозначены одинаковыми числовыми позициями.
Обратимся к фиг. 2 и 3. На фиг. 2 показана принципиальная электрическая схема схемы управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения. На фиг. 3 показаны формы волны сигналов, применяемых к схеме управления разверткой согласно первому предпочтительному варианту осуществления настоящего изобретения. Схема 20 управления разверткой содержит модуль 201 управления подтягиванием, модуль 202 подтягивания к высокому уровню напряжения, модуль 203 подтягивания к низкому уровню напряжения, модуль 204 поддержки подтягивания к низкому уровню напряжения, передающий модуль 205, первый конденсатор Cb и источник постоянного низкого напряжения VSS. Модуль 201 управления подтягиванием используется для приема передаваемого сигнала ST(N-1) предыдущей ступени, и передаваемого сигнала ST(N-2) ступени, предшествующей предыдущей, и для генерирования сигнала Q(N) уровня развертки на основании передаваемого сигнала ST(N-1) предыдущей ступени и передаваемого сигнала ST(N-2) ступени, предшествующей предыдущей. Модуль 202 подтягивания к высокому уровню напряжения используется для подтягивания сигнала G(N) развертки на основании сигнала Q(N) уровня развертки и тактового сигнала CKN текущей ступени. Модуль 203 подтягивания к низкому напряжению используется для подтягивания к низкому уровню напряжения G(N) развертки на основании передаваемого сигнала ST(N+1) следующей ступени. Модуль 204
- 5 031998 поддержки подтягивания к низкому уровню напряжения используется для поддержания сигнала G(N) развертки на низком уровне. Передающий модуль 205 используется для вывода передаваемого сигнала ST(N) текущей ступени в модуль 201 управления подтягиванием следующей ступени. Первый ускоряющий конденсатор Cb расположен между выходной клеммой первого транзистора Т1 и выходной клеммой второго транзистора Т2 для того, чтобы генерировать высокий уровень напряжения для сигнала G(N) развертки. Источник постоянного низкого напряжения VSS используется для подачи низкого уровня напряжения для подтягивания к низкому уровню напряжения.
Модуль 201 управления подтягиванием содержит второй ускоряющий конденсатор Cb2, первый транзистор Т1, транзистор Т22 предварительного подтягивания и транзистор Т21 подтягивания. Второй ускоряющий конденсатор Cb2 предварительно подтягивает сигнал Q(N) уровня развертки посредством передаваемого сигнала ST(N-2) ступени, предшествующей предыдущей, и подтягивает сигнал Q(N) уровня развертки посредством передаваемого сигнала ST(N-1) предыдущей ступени.
Первый транзистор Т1 содержит управляющую клемму, принимающую передаваемый сигнал ST(N-1) предыдущей ступени, входную клемму, соединенную со вторым ускоряющим конденсатором Cb2, и выходную клемму, соединенную с модулем 202 подтягивания к высокому уровню напряжения, модулем 203 подтягивания к низкому уровню напряжения, модулем 204 поддержки подтягивания к низкому уровню напряжения, передающим модулем 205 и первым ускоряющим конденсатором Cb. Транзистор Т22 предварительного подтягивания содержит управляющую клемму, подключенную к передаваемому сигналу ST(N-2) ступени, предшествующей предыдущей, входную клемму, связанную с сигналом G(N-2) развертки ступени, предшествующей предыдущей, и выходную клемму, соединенную с одним концом второго ускоряющего конденсатора Cb2 и входной клеммой первого транзистора Т1. Транзистор Т21 подтягивания содержит управляющую клемму, подключенную к передаваемому сигналу ST(N-1) предыдущей ступени, входную клемму, связанную с сигналом G(N-1) развертки предыдущей ступени, и выходную клемму, соединенную с другим концом второго ускоряющего конденсатора Cb2.
Повышающий модуль 202 содержит второй транзистор Т2, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора Т1 модуля 201 управления подтягиванием, входную клемму, принимающую тактовый сигнал CK(N) текущей ступени, и выходную клемму, выводящую сигнал G(N) развертки текущей ступени.
Передающий модуль 205 содержит третий транзистор Т23, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора Т1 модуля 201 управления подтягиванием, входную клемму, принимающую тактовый сигнал CK(N) текущей ступени, и выходную клемму, выводящую передаваемый сигнал ST(N) текущей ступени.
Понижающий модуль 203 содержит четвертый транзистор T3. Четвертый транзистор Т4 содержит управляющую клемму, принимающую передаваемый сигнал ST(N+1) следующей ступени, входную клемму, соединенную с выходной клеммой первого транзистора Т1 модуля 201 управления подтягиванием, и выходную клемму, соединенную с источником постоянного низкого напряжения VSS.
Модуль 203 подтягивания к низкому напряжению содержит пятый транзистор Т42. Пятый транзистор Т42 содержит управляющую клемму, принимающую передаваемый сигнал ST(N+1) следующей ступени, входную клемму, соединенную с выходной клеммой третьего транзистора Т23, и выходную клемму, соединенную с источником постоянного низкого напряжения VSS.
Модуль 204 поддержки подтягивания к низкому уровню напряжения содержит первый блок 2041 поддержки подтягивания к низкому уровню напряжения, второй блок 2042 поддержки подтягивания к низкому уровню напряжения, двадцать второй транзистор Т13 и двадцать третий транзистор Т14.
Двадцать второй транзистор Т13 содержит управляющую клемму, соединенную с выходной клеммой первого транзистора Т1, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N).
Двадцать третий транзистор Т14 содержит управляющую клемму, принимающую передаваемый сигнал ST(N-1) предыдущей ступени, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N).
Первый блок 2041 поддержки подтягивания к низкому уровню напряжения содержит шестой транзистор Т10, седьмой транзистор Т9, восьмой транзистор Т25, девятый транзистор Т6, десятый транзистор Т8, одиннадцатый транзистор Т16, двенадцатый транзистор Т20 и тринадцатый транзистор Т18.
Шестой транзистор Т10 содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, соединенную с выходной клеммой второго транзистора Т2.
Седьмой транзистор Т9 содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, соединенную с выходной клеммой первого транзистора Т1.
Восьмой транзистор Т25 содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, подключенную к передаваемому сигналу ST(N) текущей ступени.
- 6 031998
Девятый транзистор Т6 содержит управляющую клемму, связанную с первым высокочастотным импульсным сигналом XCKN, входную клемму, связанную с первым высокочастотным импульсным сигналом XCKN, и выходную клемму, соединенную с базовой точкой K(N).
Десятый транзистор Т8 содержит управляющую клемму, подключенную к передаваемому сигналу ST(N) текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, связанную с первым высокочастотным импульсным сигналом XCKN.
Одиннадцатый транзистор Т16 содержит управляющую клемму, связанную со вторым высокочастотным импульсным сигналом CKN, входную клемму, связанную с первым высокочастотным импульсным сигналом XCKN, и выходную клемму, соединенную с базовой точкой K(N).
Двенадцатый транзистор Т20 содержит управляющую клемму, соединенную с базовой точкой K(N), выходную клемму, соединенную с базовой точкой K(N), и входную клемму, связанную со вторым высокочастотным импульсным сигналом CKN.
Тринадцатый транзистор Т18 содержит управляющую клемму, принимающую передаваемый сигнал ST(N-1) предыдущей ступени, входную клемму, связанную с первым высокочастотным импульсным сигналом XCKN, и выходную клемму, связанную со вторым высокочастотным импульсным сигналом CKN.
Второй блок поддержки подтягивания к низкому уровню напряжения содержит четырнадцатый транзистор Т11, пятнадцатый транзистор Т12, шестнадцатый транзистор Т26, семнадцатый транзистор Т5, восемнадцатый транзистор Т7, девятнадцатый транзистор Т15, двадцатый транзистор Т19 и двадцать первый транзистор Т17.
Четырнадцатый транзистор Т11 содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, соединенную с выходной клеммой второго транзистора Т2.
Пятнадцатый транзистор Т12 содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, соединенную с выходной клеммой первого транзистора Т1.
Шестнадцатый транзистор Т26 содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, подключенную к передаваемому сигналу ST(N) текущей ступени.
Семнадцатый транзистор Т5 содержит управляющую клемму, связанную со вторым высокочастотным импульсным сигналом CKN, входную клемму, соединенную со вторым высокочастотным импульсным сигналом CKN, и выходную клемму, соединенную с базовой точкой P(N).
Восемнадцатый транзистор Т7 содержит управляющую клемму, подключенную к передаваемому сигналу ST(N) текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения VSS, и выходную клемму, связанную со вторым высокочастотным импульсным сигналом CKN.
Девятнадцатый транзистор содержит управляющую клемму, связанную с первым высокочастотным импульсным сигналом XCKN, входную клемму, связанную со вторым высокочастотным импульсным сигналом CKN, и выходную клемму, соединенную с базовой точкой P(N).
Двадцатый транзистор Т19 содержит управляющую клемму, соединенную с базовой точкой P(N), выходную клемму, соединенную с базовой точкой P(N), и входную клемму, связанную со вторым высокочастотным импульсным сигналом CKN.
Двадцать первый транзистор Т17 содержит управляющую клемму, принимающую передаваемый сигнал ST(N-1) предыдущей ступени, входную клемму, связанную со вторым высокочастотным импульсным сигналом CKN, и выходную клемму, связанную с первым высокочастотным импульсным сигналом XCKN.
Уровень напряжения первого импульсного сигнала XCKN противоположен уровню напряжения второго импульсного сигнала CKN.
Предпочтительно, схема 20 управления разверткой дополнительно содержит модуль 206 сброса для сброса сигнала Q(n) уровня развертки текущей ступени. Модуль 206 сброса содержит транзистор Т4. Сброс сигнала уровня развертки Q(n) (т.е. базовой точки Q(n)) осуществляется путем ввода сигнала высокого уровня напряжения в управляющую клемму транзистора Т4.
Рассмотрим фиг. 2, где изображена работа схемы 20 управления разверткой согласно предпочтительному варианту осуществления. Когда передаваемый сигнал ST(N-2) ступени, предшествующей предыдущей, имеет высокий уровень напряжения, сигнал G(N-2) развертки ступени, предшествующей предыдущей, также имеет высокий уровень напряжения. Транзистор Т22 предварительного подтягивания включается и сигнал G(N-2) развертки ступени, предшествующей предыдущей, заряжает второй ускоряющий конденсатор Cb2 посредством транзистора Т22 предварительного подтягивания, так что напряжение, подаваемое к одному концу второго ускоряющего конденсатора Cb2, повышается до величины первого уровня напряжения. Затем передаваемый сигнал ST(N-1) предыдущей ступени приобретает высокий уровень напряжения, и сигнал G(N-1) развертки предыдущей ступени также приобретает высокий уровень напряжения. Тем временем, транзистор Т21 подтягивания включается, и сигнал G(N-1) разверт- 7 031998 ки предыдущей ступени заряжает второй ускоряющий конденсатор Cb2 посредством транзистора Т21 подтягивания, так что напряжение, подаваемое к другому концу второго ускоряющего конденсатора Cb2, повышается до величины второго уровня напряжения, превышающую величину первого уровня напряжения.
Затем первый транзистор Т1 включается в ответ на передаваемый сигнал ST(N-1) предыдущей ступени. Напряжение, подаваемое ко второму ускоряющему конденсатору Cb2, заряжает первый ускоряющий конденсатор Cb посредством первого транзистора Т1, так что базовая точка Q(n) может быть поднята до более высокого уровня напряжения. Затем передаваемый сигнал ST(N-1) предыдущей ступени приобретает низкий уровень, разъединяя первый транзистор Т1. Базовая точка Q(n) удерживается на более высоком уровне напряжения посредством первого ускоряющего конденсатора Cb. Включаются второй транзистор Т2 и третий транзистор Т23.
Затем тактовый сигнал CK(n) текущей ступени приобретает высокий уровень напряжения и продолжает заряжать первый ускоряющий конденсатор Cb посредством второго транзистора Т2, что приводит к подаче более высокого уровня напряжения к базовой точке Q(n). Сигнал G(N) развертки текущей ступени и передаваемый сигнал ST(N) текущей ступени также приобретают высокий уровень напряжения.
Теперь базовая точка Q(n) имеет высокий уровень напряжения. Поскольку входная клемма первого транзистора Т1 соединена со вторым ускоряющим конденсатором Cb2, падение напряжения базовой точки Q(n) не будет осуществляться посредством первого транзистора Т1.
Тем временем, поскольку двадцать второй транзистор Т13 включен, первый блок 2041 поддержки подтягивания к низкому уровню напряжения или второй блок 2042 поддержки подтягивания к низкому уровню напряжения могут поддерживать высокий уровень напряжения, подаваемого к базовой точке Q(n) под действием первого высокочастотного импульсного сигнала XCKN и второго высокочастотного импульсного сигнала CKN.
Когда первый высокочастотный импульсный сигнал XCKN имеет высокий уровень напряжения и второй высокочастотный импульсный сигнал CKN имеет низкий уровень напряжения, девятнадцатый транзистор Т15, девятый транзистор Т6 и восемнадцатый транзистор Т7 включаются, и базовая точка K(N), и базовая точка P(n) приобретают низкий уровень напряжения посредством девятнадцатого транзистора Т15 и восемнадцатого транзистора Т7. Таким образом, шестой транзистор Т10, седьмой транзистор Т11, восьмой транзистор Т25, четырнадцатый транзистор Т11, пятнадцатый транзистор Т12 и шестнадцатый транзистор Т26 выключаются, поддерживая высокий уровень напряжения базовой точки Q(n), передаваемого сигнала ST(N) текущей ступени и сигнала G(N) развертки текущей ступени.
Когда первый высокочастотный импульсный сигнал XCKN имеет низкий уровень напряжения и второй высокочастотный импульсный сигнал CKN имеет высокий уровень напряжения, семнадцатый транзистор Т5, одиннадцатый транзистор Т16 и десятый транзистор Т8 включаются, и базовая точка K(N), базовая точка P(n) приобретают низкий уровень напряжения посредством одиннадцатого транзистора Т16 и десятого транзистора Т8. Таким образом, шестой транзистор Т10, седьмой транзистор Т11, восьмой транзистор Т25, четырнадцатый транзистор Т11, пятнадцатый транзистор Т12 и шестнадцатый транзистор Т26 выключаются, поддерживая высокий уровень напряжения базовой точки Q(n), передаваемого сигнала ST(N) текущей ступени и сигнала G(N) развертки текущей ступени.
Когда передаваемый сигнал ST(N+1) следующей ступени приобретает высокий уровень напряжения, четвертый транзистор T3 включается, базовая точка Q(n) приобретает низкий уровень напряжения, и, таким образом, двадцать второй транзистор Т13 выключается.
Когда первый высокочастотный импульсный сигнал XCKN имеет высокий уровень напряжения, напряжение на базовой точке K(N) повышается до высокого уровня напряжения, таким образом шестой транзистор Т10, седьмой транзистор Т9 и восьмой транзистор Т25 включаются, поддерживая низкий уровень напряжения базовой точки Q(n), передаваемого сигнала ST(N) текущей ступени и сигнала G(N) развертки текущей ступени.
Когда второй высокочастотный импульсный сигнал CKN имеет высокий уровень напряжения, напряжение на базовой точке P(n) повышается до высокого уровня напряжения, таким образом, четырнадцатый транзистор Т11, пятнадцатый транзистор Т12 и шестнадцатый транзистор Т26 включаются, поддерживая низкий уровень напряжения базовой точки Q(n), передаваемого сигнала ST(N) текущей ступени и сигнала G(N) развертки текущей ступени.
Если учесть, что при включении первого транзистора Т1 второй ускоряющий конденсатор Cb2 уже имеет более высокий уровень напряжения, то второй ускоряющий конденсатор Cb2 может быстро зарядить первый ускоряющий конденсатор Cb, так что напряжение, подаваемое к базовой точке Q(n), можно повысить и поддерживать на более высоком уровне напряжения. Следовательно, в предпочтительном варианте осуществления, структура модуля 201 управления подтягиванием схемы 20 управления разверткой может быстрее повышать уровень напряжения базовой точки Q(n) и дольше поддерживать высокий уровень напряжения базовой точки Q(n), с тем, чтобы предотвратить любое изменение уровня напряжения базовой точки Q(n), вызванное утечкой тока из транзисторов.
- 8 031998
Путем использования модуля управления подтягиванием со вторым ускоряющим конденсатором схема управления разверткой согласно настоящему изобретению способна предотвращать утечку тока и повышать надежность схемы управления разверткой.
Обратимся к фиг. 4 и 5. На фиг. 4 показана принципиальная электрическая схема схемы управления разверткой согласно второму предпочтительному варианту осуществления настоящего изобретения. На фиг. 5 показаны формы волны сигналов, применяемых к схеме управления разверткой согласно второму предпочтительному варианту осуществления настоящего изобретения. Различия между этим предпочтительным вариантом осуществления и первым предпочтительным вариантом осуществления заключаются в том, что первый высокочастотный импульсный сигнал XCKN заменен первым низкочастотным сигналом LC2, второй высокочастотный импульсный сигнал CKN заменен вторым низкочастотным сигналом LC1. Первый низкочастотный сигнал LC2 и второй низкочастотный сигнал LC1 могут изменять свои уровни напряжения после нескольких кадров или десятков кадров, для того, чтобы снизить переходы импульсов и энергопотребление схемы управления разверткой.
Схема управления разверткой, предложенная настоящим изобретением, содержит второй ускоряющий конденсатор, установленный в модуле управления подтягиванием, для того чтобы предотвратить утечку тока и повысить надежность схемы управления разверткой. Это решает техническую проблему, которая заключается в тенденции к утечкам, встречающейся в существующих схемах управления разверткой, которая также ухудшает надежность схем.
Изобретение подробно описано согласно вышеприведенному содержанию посредством конкретных предпочтительных примеров. Тем не менее, изобретение не ограничивается конкретными примерами. Специалисты в области техники, к которой относится изобретение, при условии сохранения концепции изобретения, также могут делать простые логические выводы или осуществлять замены, и все из них должны расцениваться как относящиеся к объему защиты изобретения.

Claims (20)

  1. ФОРМУЛА ИЗОБРЕТЕНИЯ
    1. Схема управления разверткой для управления множеством строк развертки, содержащая модуль управления подтягиванием для приема передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей, и для генерирования сигнала уровня развертки на основании передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей;
    модуль подтягивания к высокому уровню напряжения для подтягивания к высокому уровню напряжения сигнала развертки одной из множества строк развертки на основании сигнала уровня развертки и тактового сигнала на текущей ступени;
    модуль подтягивания к низкому уровню напряжения для подтягивания к низкому уровню напряжения сигнала развертки на основании передаваемого сигнала следующей ступени;
    модуль поддержки подтягивания к низкому уровню напряжения для поддержания сигнала развертки на низком уровне;
    передающий модуль для отправки передаваемого сигнала текущей ступени в модуль управления подтягиванием на следующей ступени;
    первый ускоряющий конденсатор для генерирования высокого уровня напряжения для сигнала развертки;
    источник постоянного низкого напряжения для подачи низкого уровня напряжения для подтягивания к низкому уровню напряжения и модуль сброса для операции сброса сигнала уровня развертки на текущей ступени;
    причем модуль управления подтягиванием содержит второй ускоряющий конденсатор для предварительного подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала со ступени, предшествующей предыдущей, и для подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала с предыдущей ступени;
    первый транзистор, содержащий управляющую клемму, принимающую передаваемый сигнал с предыдущей ступени, входную клемму, соединенную со вторым ускоряющим конденсатором, и выходную клемму, соединенную с модулем подтягивания к высокому уровню напряжения, модулем подтягивания к низкому уровню напряжения, модулем поддержки подтягивания к низкому уровню напряжения, передающим модулем и вторым ускоряющим конденсатором.
  2. 2. Схема управления разверткой по п.1, отличающаяся тем, что модуль управления подтягиванием дополнительно содержит транзистор предварительного подтягивания и транзистор подтягивания;
    управляющая клемма транзистора предварительного подтягивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, входная клемма транзистора предварительного подтягивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, и выходная клемма транзистора предварительного подтягивания соединена с одним концом второго ускоряющего
    - 9 031998 конденсатора и входной клеммой первого транзистора;
    управляющая клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени; входная клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени и выходная клемма транзистора подтягивания соединена с другим концом второго ускоряющего конденсатора.
  3. 3. Схема управления разверткой по п.1, отличающаяся тем, что модуль подтягивания к высокому уровню напряжения содержит второй транзистор, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода сигнала развертки текущей ступени.
  4. 4. Схема управления разверткой по п.1, отличающаяся тем, что передающий модуль содержит третий транзистор, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода передаваемого сигнала текущей ступени.
  5. 5. Схема управления разверткой по п.1, отличающаяся тем, что модуль подтягивания к низкому уровню напряжения содержит четвертый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, и выходную клемму, соединенную с источником постоянного низкого напряжения.
  6. 6. Схема управления разверткой по п.1, отличающаяся тем, что модуль подтягивания к низкому уровню напряжения содержит пятый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой третьего транзистора, и выходную клемму, соединенную с источником постоянного низкого напряжения.
  7. 7. Схема управления разверткой по п.1, отличающаяся тем, что модуль поддержки подтягивания к низкому уровню напряжения содержит первый блок поддержки подтягивания к низкому уровню напряжения, второй блок поддержки подтягивания к низкому уровню напряжения, двадцать второй транзистор и двадцать третий транзистор;
    двадцать второй транзистор содержит управляющую клемму, соединенную с выходной клеммой первого транзистора, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
    двадцать третий транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
    первый блок поддержки подтягивания к низкому уровню напряжения содержит шестой транзистор, седьмой транзистор, восьмой транзистор, девятый транзистор, десятый транзистор, одиннадцатый транзистор, двенадцатый транзистор и тринадцатый транзистор;
    шестой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
    седьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой первого транзистора;
    восьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу текущей ступени;
    девятый транзистор содержит управляющую клемму, подключенную к первому импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
    десятый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к первому импульсному сигналу;
    одиннадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
    двенадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), выходную клемму, соединенную с базовой точкой K(N), и входную клемму, подключенную к первому импульсному сигналу;
    тринадцатый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, подключенную ко второму импульсному сигналу;
    второй блок поддержки подтягивания к низкому уровню напряжения содержит четырнадцатый транзистор, пятнадцатый транзистор, шестнадцатый транзистор, семнадцатый транзистор, восемнадцатый транзистор, девятнадцатый транзистор, двадцатый транзистор и двадцать первый транзистор;
    - 10 031998 четырнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
    пятнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой первого транзистора;
    шестнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу текущей ступени;
    семнадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
    восемнадцатый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную ко второму импульсному сигналу;
    девятнадцатый транзистор содержит управляющую клемму, соединенную с первым импульсным сигналом, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
    двадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), выходную клемму, соединенную с базовой точкой P(N), и входную клемму, подключенную ко второму импульсному сигналу;
    двадцать первый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, подключенную к первому импульсному сигналу.
  8. 8. Схема управления разверткой по п.7, отличающаяся тем, что уровень напряжения первого импульсного сигнала противоположен уровню напряжения второго импульсного сигнала.
  9. 9. Схема управления разверткой по п.8, отличающаяся тем, что первый импульсный сигнал и второй импульсный сигнал представляют собой высокочастотный импульсный сигнал или сигнал низкого уровня напряжения.
  10. 10. Схема управления разверткой для управления множеством строк развертки, содержащая модуль управления подтягиванием для приема передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей, и для генерирования сигнала уровня развертки на основании передаваемого сигнала с предыдущей ступени и передаваемого сигнала со ступени, предшествующей предыдущей;
    модуль подтягивания к высокому уровню напряжения для подтягивания к высокому уровню напряжения сигнала развертки одной из множества строк развертки на основании сигнала уровня развертки и тактового сигнала на текущей ступени;
    модуль подтягивания к низкому уровню напряжения для подтягивания к низкому уровню напряжения сигнала развертки на основании передаваемого сигнала следующей ступени;
    модуль поддержки подтягивания к низкому уровню напряжения для поддержания сигнала развертки на низком уровне;
    передающий модуль для отправки передаваемого сигнала текущей ступени в модуль управления подтягиванием на следующей ступени;
    первый ускоряющий конденсатор для генерирования высокого уровня напряжения для сигнала развертки и источник постоянного низкого напряжения для подачи низкого уровня напряжения для подтягивания к низкому уровню напряжения, причем модуль управления подтягиванием содержит второй ускоряющий конденсатор для предварительного подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала со ступени, предшествующей предыдущей, и для подтягивания к высокому уровню напряжения сигнала уровня развертки посредством передаваемого сигнала с предыдущей ступени.
  11. 11. Схема управления разверткой по п.10, отличающаяся тем, что модуль управления подтягиванием дополнительно содержит первый транзистор, содержащий управляющую клемму, принимающую передаваемый сигнал с предыдущей ступени, входную клемму, соединенную со вторым ускоряющим конденсатором, и выходную клемму, соединенную с модулем подтягивания к высокому уровню напряжения, модулем подтягивания к низкому уровню напряжения, модулем поддержки подтягивания к низкому уровню напряжения, передающим модулем и вторым ускоряющим конденсатором.
  12. 12. Схема управления разверткой по п.11, отличающаяся тем, что модуль управления подтягиванием дополнительно содержит транзистор предварительного подтягивания и транзистор подтягивания;
    управляющая клемма транзистора предварительного подтягивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, входная клемма транзистора предварительного подтя- 11 031998 гивания подключена к передаваемому сигналу ступени, предшествующей предыдущей, и выходная клемма транзистора предварительного подтягивания соединена с одним концом второго ускоряющего конденсатора и входной клеммой первого транзистора;
    управляющая клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени; входная клемма транзистора подтягивания подключена к передаваемому сигналу предыдущей ступени и выходная клемма транзистора подтягивания соединена с другим концом второго ускоряющего конденсатора.
  13. 13. Схема управления разверткой по п.11, отличающаяся тем, что модуль подтягивания к высокому уровню напряжения содержит второй транзистор, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода сигнала развертки текущей ступени.
  14. 14. Схема управления разверткой по п.11, отличающаяся тем, что передающий модуль содержит третий транзистор, содержащий управляющую клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, входную клемму для приема тактового сигнала текущей ступени и выходную клемму для вывода передаваемого сигнала текущей ступени.
  15. 15. Схема управления разверткой по п.11, отличающаяся тем, что модуль подтягивания к низкому уровню напряжения содержит четвертый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой первого транзистора модуля управления подтягиванием, и выходную клемму, соединенную с источником постоянного низкого напряжения.
  16. 16. Схема управления разверткой по п.11, отличающаяся тем, что модуль подтягивания к низкому уровню напряжения содержит пятый транзистор, содержащий управляющую клемму для приема передаваемого сигнала следующей ступени, входную клемму, соединенную с выходной клеммой третьего транзистора, и выходную клемму, соединенную с источником постоянного низкого напряжения.
  17. 17. Схема управления разверткой по п.11, отличающаяся тем, что модуль поддержки подтягивания к низкому уровню напряжения содержит первый блок поддержки подтягивания к низкому уровню напряжения, второй блок поддержки подтягивания к низкому уровню напряжения, двадцать второй транзистор и двадцать третий транзистор;
    двадцать второй транзистор содержит управляющую клемму, соединенную с выходной клеммой первого транзистора, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
    двадцать третий транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей ступени, выходную клемму, соединенную с базовой точкой K(N), и входную клемму, соединенную с базовой точкой P(N);
    первый блок поддержки подтягивания к низкому уровню напряжения содержит шестой транзистор, седьмой транзистор, восьмой транзистор, девятый транзистор, десятый транзистор, одиннадцатый транзистор, двенадцатый транзистор и тринадцатый транзистор;
    шестой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
    седьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой первого транзистора;
    восьмой транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу текущей ступени;
    девятый транзистор содержит управляющую клемму, подключенную к первому импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
    десятый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к первому импульсному сигналу;
    одиннадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, соединенную с базовой точкой K(N);
    двенадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой K(N), выходную клемму, соединенную с базовой точкой K(N), и входную клемму, подключенную к первому импульсному сигналу;
    тринадцатый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей схемы, входную клемму, подключенную к первому импульсному сигналу, и выходную клемму, подключенную ко второму импульсному сигналу;
    второй блок поддержки подтягивания к низкому уровню напряжения содержит четырнадцатый
    - 12 031998 транзистор, пятнадцатый транзистор, шестнадцатый транзистор, семнадцатый транзистор, восемнадцатый транзистор, девятнадцатый транзистор, двадцатый транзистор и двадцать первый транзистор;
    четырнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой второго транзистора;
    пятнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, соединенную с выходной клеммой первого транзистора;
    шестнадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную к передаваемому сигналу текущей ступени;
    семнадцатый транзистор содержит управляющую клемму, подключенную ко второму импульсному сигналу, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
    восемнадцатый транзистор содержит управляющую клемму, подключенную к передаваемому сигналу текущей ступени, входную клемму, соединенную с источником постоянного низкого напряжения, и выходную клемму, подключенную ко второму импульсному сигналу;
    девятнадцатый транзистор содержит управляющую клемму, соединенную с первым импульсным сигналом, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, соединенную с базовой точкой P(N);
    двадцатый транзистор содержит управляющую клемму, соединенную с базовой точкой P(N), выходную клемму, соединенную с базовой точкой P(N), и входную клемму, подключенную ко второму импульсному сигналу;
    двадцать первый транзистор содержит управляющую клемму, принимающую передаваемый сигнал предыдущей схемы, входную клемму, подключенную ко второму импульсному сигналу, и выходную клемму, подключенную к первому импульсному сигналу.
  18. 18. Схема управления разверткой по п.11, отличающаяся тем, что уровень напряжения первого импульсного сигнала противоположен уровню напряжения второго импульсного сигнала.
  19. 19. Схема управления разверткой по п.18, отличающаяся тем, что первый импульсный сигнал и второй импульсный сигнал представляют собой высокочастотный импульсный сигнал или сигнал низкого уровня напряжения.
  20. 20. Схема управления разверткой по п.10, отличающаяся тем, что дополнительно содержит модуль сброса для операции сброса сигнала уровня развертки на текущей ступени.
EA201791063A 2014-11-14 2014-11-20 Схема управления разверткой EA031998B1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410650003.XA CN104409057B (zh) 2014-11-14 2014-11-14 一种扫描驱动电路
PCT/CN2014/091729 WO2016074269A1 (zh) 2014-11-14 2014-11-20 一种扫描驱动电路

Publications (2)

Publication Number Publication Date
EA201791063A1 EA201791063A1 (ru) 2017-09-29
EA031998B1 true EA031998B1 (ru) 2019-03-29

Family

ID=52646681

Family Applications (1)

Application Number Title Priority Date Filing Date
EA201791063A EA031998B1 (ru) 2014-11-14 2014-11-20 Схема управления разверткой

Country Status (8)

Country Link
US (1) US9595235B2 (ru)
JP (1) JP6539737B2 (ru)
KR (1) KR101988453B1 (ru)
CN (1) CN104409057B (ru)
DE (1) DE112014007169T5 (ru)
EA (1) EA031998B1 (ru)
GB (1) GB2548284B (ru)
WO (1) WO2016074269A1 (ru)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013178591A1 (en) * 2012-05-31 2013-12-05 F. Hoffmann-La Roche Ag Aminoquinazoline and pyridopyrimidine derivatives
CN104464665B (zh) * 2014-12-08 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104732945B (zh) * 2015-04-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板
CN104916262B (zh) * 2015-06-04 2017-09-19 武汉华星光电技术有限公司 一种扫描驱动电路
CN105047160B (zh) * 2015-08-24 2017-09-19 武汉华星光电技术有限公司 一种扫描驱动电路
CN105206238B (zh) * 2015-10-15 2017-12-15 武汉华星光电技术有限公司 栅极驱动电路及应用该电路的显示装置
CN105185294B (zh) * 2015-10-23 2017-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106128409B (zh) * 2016-09-21 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106571123B (zh) * 2016-10-18 2018-05-29 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN107146589A (zh) * 2017-07-04 2017-09-08 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
US10699659B2 (en) * 2017-09-27 2020-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driver on array circuit and liquid crystal display with the same
CN110223648B (zh) * 2019-05-09 2020-07-10 深圳市华星光电半导体显示技术有限公司 用于显示屏的驱动电路
CN111081196B (zh) * 2019-12-24 2021-06-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN112382239B (zh) * 2020-11-05 2022-07-29 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN115398530A (zh) 2021-01-26 2022-11-25 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300928B1 (en) * 1997-08-09 2001-10-09 Lg Electronics Inc. Scanning circuit for driving liquid crystal display
CN101147202A (zh) * 2005-03-22 2008-03-19 皇家飞利浦电子股份有限公司 移位寄存器电路
TW201214968A (en) * 2010-09-21 2012-04-01 Au Optronics Corp Nth shift register capable of increasing driving capability and method for increasing driving capability of a shift register
CN102682699A (zh) * 2012-04-20 2012-09-19 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN104064158A (zh) * 2014-07-17 2014-09-24 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0417132D0 (en) * 2004-07-31 2004-09-01 Koninkl Philips Electronics Nv A shift register circuit
JP2008131407A (ja) * 2006-11-22 2008-06-05 Matsushita Electric Ind Co Ltd 固体撮像素子およびそれを用いた撮像装置
US20120242630A1 (en) 2009-12-28 2012-09-27 Sharp Kabushiki Kaisha Shift register
JP5349693B2 (ja) * 2010-06-25 2013-11-20 シャープ株式会社 走査信号線駆動回路および走査信号線の駆動方法
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103680388B (zh) 2013-12-26 2015-11-11 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN103928008B (zh) * 2014-04-24 2016-10-05 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104008739B (zh) 2014-05-20 2017-04-12 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300928B1 (en) * 1997-08-09 2001-10-09 Lg Electronics Inc. Scanning circuit for driving liquid crystal display
CN101147202A (zh) * 2005-03-22 2008-03-19 皇家飞利浦电子股份有限公司 移位寄存器电路
TW201214968A (en) * 2010-09-21 2012-04-01 Au Optronics Corp Nth shift register capable of increasing driving capability and method for increasing driving capability of a shift register
CN102682699A (zh) * 2012-04-20 2012-09-19 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN104064158A (zh) * 2014-07-17 2014-09-24 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Also Published As

Publication number Publication date
US9595235B2 (en) 2017-03-14
EA201791063A1 (ru) 2017-09-29
CN104409057A (zh) 2015-03-11
WO2016074269A1 (zh) 2016-05-19
CN104409057B (zh) 2017-09-29
KR101988453B1 (ko) 2019-06-12
GB2548284A (en) 2017-09-13
JP6539737B2 (ja) 2019-07-03
JP2018503852A (ja) 2018-02-08
DE112014007169T5 (de) 2017-07-27
GB2548284B (en) 2021-01-06
GB201709314D0 (en) 2017-07-26
US20160140926A1 (en) 2016-05-19
KR20170084262A (ko) 2017-07-19

Similar Documents

Publication Publication Date Title
EA031998B1 (ru) Схема управления разверткой
KR101957066B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101879145B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101879144B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
TWI404036B (zh) 液晶顯示器
US9881543B2 (en) Shift register unit, method for driving the same, shift register, and display device
KR101957067B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
JP6691991B2 (ja) 走査駆動回路
KR101989718B1 (ko) 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널
KR101926284B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
WO2017185590A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法和显示装置
US10043585B2 (en) Shift register unit, gate drive device, display device, and control method
US9583065B2 (en) Gate driver and display device having the same
US10725579B2 (en) Compensation circuit, gate driving unit, gate driving circuit, driving methods thereof and display device
KR20170102283A (ko) 액정 디스플레이 장치에 적용되는 게이트 구동 회로
KR20170084249A (ko) 스캔 구동 회로
JP2018503852A5 (ru)
WO2015014026A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2018192326A1 (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN111145680B (zh) 驱动电路及显示面板
KR20140067549A (ko) 쉬프트 레지스터와 이의 구동방법
TWI533606B (zh) 移位暫存器電路
WO2018133468A1 (zh) 移位寄存器电路、goa电路和显示装置及其驱动方法
CN102184699A (zh) 重置电路
CN107633798B (zh) 电位转换电路及显示面板

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ BY KZ KG TJ TM