JP2018500770A - 薄型積層体用ホールプラグ - Google Patents

Abstract

積層体構造内にホールプラグを形成する方法が提供されている。少なくとも１つの誘電体層と誘電体層の第１側部上の第１導電箔をと具える積層体構造を形成する。積層体構造内に誘電体層の第２側部から第１導電箔に向けて延在し、誘電体層を少なくとも部分的に通る貫通していない孔、または止まり孔を形成する。前記孔は、深さと直径のアスペクト比が１０対１未満である。また別の例においては、このホールアスペクト比は１：１であってもよい。ビアフィルインクを孔内に堆積させてもよい。ビアフィルインクを乾燥および／または硬化させてホールプラグを形成する。【選択図】図１

Description

本出願は、２０１４年１２月２３日に出願された米国仮出願第６２／０９６０１１号、および２０１４年１２月２４日に出願された米国仮出願第６２／０９６８１７号の優先権を主張する。

積層体構造の様々な特徴に関連し、より詳しくは、薄型積層体構造内にホールプラグを形成する方法に関する。

プリント基板のような積層体構造は、通常、追加の外部シート／層を有するサブコンポジット構造および／またはその他のサブコンポジット構造を、まず積層することにより作製される。ビアホール用サブコンポジット構造内に１つ以上の孔を（例えば、ドリルで）形成可能である。積層体が薄くなり、孔の直径が大きくなると、従来の孔充填材やプロセスでは不十分である。

それゆえ、効率的に、かつ費用対効果が良く、薄型積層体構造にホールプラグを作製することが求められている。

第１態様は、積層体構造にホールプラグを形成する方法を提供する。少なくとも１つの誘電体層と、誘電体層の第１側部上の第１導電箔とを具える積層体構造が形成される。貫通していない孔または止まり孔が、積層体構造内に形成されている。この穴は、１０対１未満の深さ対直径のアスペクト比を有する。誘電体層の第２側部から第１導電箔に向けて、少なくとも部分的に誘電体層を通って延在しており、別の例では、孔のアスペクト比（例えば、深さ対直径の比）が３対１よりも小さい。更に別の例では、孔のアスペクト比が１対１よりも小さい。次いで、ビアフィルインクを孔に堆積させ、乾燥および／または硬化させてホールプラグを形成する。

積層体構造は、さらに、誘電体層の第２側部上に第２導電箔を具え、第２導電箔には孔が開けられている。追加として、積層体構造は、第２導電箔上に使い捨ての層をさらに具えてもよい。

次いで、多層プリント基板が、積層体構造と一体的に形成される。

追加として、ホールプラグ材料を通るめっきしたスルーホールを形成してもよい。孔は、先端角が１２５度以上のドリルを用いて形成できる。

１実施例では、孔は、先端角が１５５度以上のドリルを用いて形成できる。つまり、その孔は、先端角が１５５度以上の下部を有することになる。このように、孔内にトリミングされた下隅を形成するようにドリルを構成できる。孔の下部は、トリミングされた下隅間（すなわち、先端ではない）で平坦である。

いくつかの実施例において、ビアフィルインクは、（ａ）スクリーン印刷、（ｂ）孔版印刷、（ｃ）孔内へのビアフィルインクの圧写、の少なくとも１つにより堆積させることができる。いくつかの実施例においては、ビアフィルインクの堆積を、真空で支援している。更なる実施例においては、ビアフィルインクは、真空チャンバの中で（例えば、硬化前に）気泡除去できる。

いくつかの実施例においては、ビアフィルインクは、オーブン内で乾燥および／または硬化させている。いくつかの実施形態においては、真空乾燥および熱硬化プロセスを同時に行って、ビアフィルインクを硬化させている。

いくつかの実施形態においては、第１導電箔の厚みが、１２オンス以下、２オンス以下、または１オンス以下である。別の実施形態においては、誘電体層は、厚さ２０ミリメートル以下、１６ミリメートル以下、または１２ミリメートル以下である。

ホールプラグは、めっきレジスト、または金属めっきを防ぐ材料でできている。

第２態様では、ホールプラグを有する積層体構造を提供する。積層体構造は、少なくとも、誘電体層と、その誘電体層の第１側部上に第１導電箔を具えている。積層体構造内の貫通していない孔または止まり孔は、誘電体層の第２側部から第１導電箔に向けて延在し、その孔は、１０対１未満の深さ対直径のアスペクト比となっている。ビアフィルインクを堆積させ、ホールプラグを形成する。積層体は、さらに、第２導電箔を具えており、第２導電箔には孔が開けられている。多層プリント基板を形成するため、多層導電層および多層誘電体層は、積層体構造に連結する。

更に、積層体構造は、ホールプラグ材料を通るめっきしたスルーホールを具えてもよい。様々な実施例において、孔のアスペクト比は、３対１以下、または１対１以下である。孔の下隅は、トリミングされている。１つの実施例において、ビアホールのトリミングされた下隅の先端角は、１２５度またはそれ以上である。その他の実施例においては、ビアホールのトリミングされた下隅の先端角は、１５５度またはそれ以上である。

いくつかの実施例において、第１導電箔の厚みは、１２オンス以下、２オンス以下、または３ミクロン以下である。その他の実施例においては、誘電体層の厚みは、２０ミル以下、１６ミル以下、または１２ミル以下である。

ホールプラグは、めっきレジストまたは金属めっきを防ぐ材料であってもよい。

第３態様は、積層体構造にホールプラグを形成する方法を提供する。誘電体層、誘電体層の第１側部上の第１導電箔、および誘電体層の第２側部上の第２導電箔を具える積層体構造が形成される。第２導電箔をマスキングおよびエッチングして、第２導電箔上に開口部を形成し、誘電体層の一部を曝露する。積層体構造の曝露部分を通してレーザー穿孔を実施し、第１導電箔に向けて延在し、少なくとも部分的に誘電体層を通る貫通していない孔または止まり孔を形成する。この孔の深さ対直径のアスペクト比は１０対１である。ビアフィルインクを孔内に堆積させ、硬化させてホールプラグを形成する。第２導電箔はこの孔によって貫通されている。

積層体構造には、第２導電箔上に使い捨て可能な層を具えていてもよい。

図１は、充填したビアホールを有する貫通していない積層体構造の構成を示す断面図である。 図２は、ホールプラグを有する貫通していない薄型積層体構造を形成する方法を示すフロー図である。 図３は、レーザー穿孔をして充填したビアホールを有する貫通していない積層体構造の構成を示す断面図である。 図４は、ホールプラグを有する薄型積層体構造を形成する方法を示すフロー図である。 図５は、図１及び図２による孔の形成に使用可能な例示的なドリルを示す。

以下の説明においては、詳細な記載により、開示の様々な態様の完全な理解を提供している。しかし、当業者は、この詳細な記載がなくてもその態様を実施可能なことを理解されたい。例えば、不必要に詳細に記載した態様が不明瞭になるのを避けるため、回路はブロック図で示されている。その他の例では、開示した態様が不明瞭になるのを避けるため、周知の回路、構造、および技術は詳細に示していない。

本明細書において、用語“例示的な”は、“例示であること”を意味するものとして使われている。本明細書において“例示的な”と記載された実施形態や態様は、必ずしも、開示されたその他の態様よりも好ましい、または有利なものとして解釈される必要はない。同様に、用語“態様”において、開示されたすべての態様が、記載された特徴、利点または動作モードを含む必要はない。

〔充填したビアホールを有する例示的な貫通していない薄型積層体構造〕
図１は、充填したビアホールを有する貫通していない積層体構造１００の構成を示す断面図である。第１ステージ（ステージＡ）において、第１導電層または箔１０６（例えば銅箔）および／または、第２導電層または箔１０４の間に挟まれた誘電体層１０２を具える積層体構造１００を形成する。両面積層体１００が記載されているが、片面積層体（すなわち、１つの誘電体層と１つの導電層または箔）および／または被覆のない積層体を使用することも意図されている。１実施例においては、第１導電層または箔１０６および第２導電層または箔１０４は、一般的に入手可能な銅箔から選択でき、この厚さは、例えば、およそ１２オンス（およそ４２０ミクロン）と３ミクロンとの間よりも小さい。１実施例では、誘電体層１０２の厚さは、２０ミル以下である。

第２ステージ（ステージＢ）において、ドリル１０８を使用して、第２導電層または箔１０４および誘電体層１０２を通る貫通していない、または止まり孔１１０を形成するが、この孔は、第１導電層または箔１０６を貫通して穿孔するものではなく、部分的に穿孔しているだけである。第１導電層または箔１０６を貫通することなしに、少なくとも第２導電層または箔１０４を通る貫通していないまたは止まり孔１１０を形成するには、ドリルの先端角は１２５度あるか、それより大きい。代替的に、使用するドリル機械は、積層体構造１００の表面から孔開け深さまでの深度センサを持つものでもよい。また別の実施形態においては、ドリル機械は、ドリルが第１および／または第２導電層または箔と接するとそれを検知するセンサを有していてもよい。

第３ステージ（ステージＣ）において、貫通していない積層体構造１００内に孔１１０を形成した。ただし、薄型積層体構造１００が使用されているので、孔の深さ対直径のアスペクト比は、１０：１以下、５：１以下、４：１以下、３：１以下、２：１以下、１：１以下、１：２以下、１：３以下、または１：１０以下である。例えば、孔の深さが１００ミクロンで、孔の直径が１ミリメートルである場合、そのアスペクト比（すなわち、孔の深さ対直径の比）は、１：１０または０．１である。従来のビアフィルインクおよび孔詰め機は、アスペクト比５：１以上を有するスルーホールとともに作動するよう設計されている。

第４ステージ（ステージＤ）では、孔詰め機を使用して、孔１１０にビアフィルインク１１２（または類似の粘性を有する他の類似するビアフィル材料）を堆積させた。１実施例では、孔詰め機は、真空アシストプロセスを特徴としており、ビアフィルインク内に気泡ができないようにしている。ビアフィルインク１１２を孔１１０に挿入すると、このビアフィルインクがホールプラグを形成する。１実施例においては、ビアフィルインク１１２がめっきレジスト材料である。様々なアプローチによれば、スクリーンまたは孔版印刷、インクディスペンサー、面上での圧写によりビアフィルインク１１２を孔１１０内に堆積させることができ、これらのプロセスは真空で支援される。いくつかの実施形態において、積層体基板１００の表面上に形成されたビアは、使い捨ての層を用いて作製でき、ビアフィルインクが孔１１０に堆積すると、使い捨ての層を除去して、積層体構造１００の面をきれいにする。

孔の深さ対直径のアスペクト比が小さい（例えば、１０：１以下、５：１以下、４：１以下、３：１以下、２：１以下、１：１以下、１：２以下、または１：１０以下である）ことから、従来のビアフィル材料では、孔１１０を適切に充填することはできず、従来の孔詰め機は、ホールプラグ内に気泡を生じることがある。提案するアプローチでは、適当な粘性および揺変特性のあるビアフィルインクを使用し、孔１１０に流し込んで充填できる。様々な実施例において、ビアフィルインク１１２は、２５℃で１００−１００００デシパスカル秒（ｄｐｓ−ｓ）、２５℃で２００−１０００デシパスカル秒（ｄｐｓ−ｓ）、および／または２５℃で２００−５００デシパスカル秒（ｄｐｓ−ｓ）の粘性を有する。揺変性の指標である、静粘性と動粘性との比は、２以上、好ましくは３以上であってよい。また、いくつかの実施形態においては、スクリーン印刷、孔版印刷および／または圧写による充填でビアフィルインク１１２を充填可能である。インク充填機は、真空支援および／またはヒーターの特色を持つことで、インク内の気泡を防ぐことができる。

次のめっきプロセスの間に、ビアフィルインクがめっきレジスト材料である場合、このビアフィルインク１１２で導電材料が、第１導電層または箔１０６および第２導電層または箔１０４の間でめっきされるのを防ぐことができる。

ビアフィルインク１１２は、硬化または半硬化する。ビアフィルインク１１２の熱硬化プロセスの前に真空乾燥プロセス適用してもよい。真空乾燥させる間に熱を加えることができ、ビアフィルインクの気泡抜きを支援する。例えば、溶媒１１２が含まれているビアフィルインクは真空乾燥できる。１実施例において、真空乾燥の条件は、定圧下３０秒以上、または定圧下９０秒以上で、３６０水銀柱ミリメートル（ｍｍＨｇ）以下、または１５０水銀柱ミリメートル（ｍｍＨｇ）以下の圧力である。あるいはビアフィルインクに熱を加えて硬化させることができる。真空および熱硬化プロセスを同時に実施してビアフィルインクの気泡抜きおよび硬化を行うことができる。

任意の第５ステージ（ステージＥ）では、積層体構造１００の片面または両面上の、１またはそれ以上のコア構造および／またはプレプレッグを使用した追加積層体構造といった追加層１２０および１２２上に積層体構造１００を加えるか積層し、多層構造１３０を形成する。１実施例において、追加積層体構造は、誘電体層と導電層または箔とを具えていてもよい。導電層（例えば、導電箔）はパターン化して、電気経路または電気トレースを形成することができる。

任意の第６ステージ（ステージＦ）では、スルーホール１２４が、ビアフィルインク１１２を含む多層構造１３０を貫通してもよい。スルーホール１２４の直径は、最初に形成された孔１１０および／またはビアフィルインク１１２の直径よりも小さい。次いで、例えば、シード浴にパネルを配置し、無電解銅浴に浸漬し、電解めっきをすることにより、スルーホール１２４をめっきする。

図２は、ビアフィルホールプラグを有する貫通していない薄型積層体構造を形成する方法を示すフロー図である。少なくとも、誘電体層と、この誘電体層の第１側部上に第１導電箔を具える積層体構造が形成される（ステップ２０２）。

第１導電箔と、少なくとも部分的に誘電体層とを通って延在する積層体構造に、貫通していない孔、または止まり孔が形成され、この孔の深さと直径のアスペクト比が１０：１よりも小さい（ステップ２０４）。アスペクト比（すなわち、深さ対直径）は、例えば、１０：１以下、５：１以下、４：１以下、３：１以下、２：１以下、１：１以下、１：２以下、または１：１０以下であってもよい。１実施例では、ドリルを用いて孔を形成しており、ドリルの先端角は、１２５度以上または１５５度以上である。次いで、ビアフィルインクを孔に堆積させる（ステップ２０６）。ビアフィルインクを乾燥および／または硬化させて、ホールプラグを形成する（ステップ２０８）。次いでめっきしたスルーホールを、ホールプラグ材料を通して形成可能である。ホールプラグは、めっきレジストまたは金属めっきを防ぐ材料である。

追加として、積層体構造は、誘電体層の第２側部上に、第２導電箔をさらに具えていてもよい。ここで、第２導電箔は、ホールが貫通している。１実施例において、積層体構造は、第２導電箔上に使い捨ての層をさらに具えていてもよい。１実施形態において、多層プリント基板は、積層体構造で作ることができる。

１実施形態においては、先端角が１２５度以上のドリルを用いて孔を形成することができる。代替的に、先端角が１５５度以上のドリルを用いて孔を形成してもよい。ドリルは、孔内にトリミングされた下隅を形成するように構成されている。

１実施例において、ビアフィルインクは、（ａ）スクリーン印刷、（ｂ）孔版印刷、または（ｃ）孔内へのビアフィルインクの圧写の少なくとも１つにより堆積させることができる。

いくつかの実施形態においては、ビアフィルインクの堆積を真空（例えば、真空チャンバ内）で支援して、ビアフィルインクの気泡を除去する（すなわち、ビアフィルインクから気泡を取り除く）ことができる。

ビアフィルインクは、例えば、オーブン内で乾燥および／または硬化させることができる。

１実施例では、同時に熱硬化プロセス処理をすることが可能である。

様々な実施形態において、第１導電箔の厚さは、１２オンス以下、２オンス以下、または１オンス以下である。

いくつかの実施形態において、誘電体層の厚さは、２０ミル以下、１６ミル以下、または１２ミル以下である。

〔レーザー穿孔をして充填されたビアホールを有する典型的な貫通していない薄型積層体構造〕
図３は、レーザー穿孔で充填したビアホールを有する貫通していない積層体構造３００の構造を示す断面図である。第１ステージ（ステージＡ）において、積層体構造３００を形成し、これは第１導電層または箔３０６（例えば銅箔）および／または第２導電層または箔３０４の間に挟まれた誘電体層３０２を具えている。両面積層体３００が示されているが、片面積層体（すなわち、１つの誘電体層と１つの導電層または箔）および／または被覆のない積層体の使用も意図されている。１実施例において、第１導電層または箔３０６（例えば銅箔）と第２導電層または箔３０４の厚さは、一般的に入手可能な銅箔から選択でき、これは、例えば、およそ１２オンス（４２０ミクロン）以下、２オンス（７０ミクロン）以下、１オンス（３５ミクロン）以下である。１実施例では、誘電体層３０２の厚さは、２０ミル以下（例えば、１６ミル以下、１２ミル以下、８ミル以下）であってもよい。

第２ステージ（ステージＢ）では、化学エッチャントのエッチングプロセスまたはレーザーアブレーションによりコンフォーマルマスク形成プロセスを達成可能であり、第２導電層または箔３０４上の開口部３０８を形成して誘電体層３０２を曝露する。

第３ステージ（ステージＣ）では、レーザー穿孔を使用して、積層体構造３００の誘電体層３０２を通る貫通していない孔、または止まり孔３１０を形成する。いくつかの実施例において、レーザーは、ＣＯ２レーザー、ＵＶレーザー、またはＣＯ２とＵＶレーザーの複合レーザーでもよい。レーザーの口径が孔の大きさに対して十分でない場合、通常のトレパン方法を使用する。レーザードリルは近傍の銅箔で止まり、貫通していない孔、または止まり孔となる。

第４ステージ（ステージＤ）では、孔詰め機を使用して、孔３１０にビアフィルインク３１２（または類似の粘性を有する他の類似するビアフィル材料）を堆積させる。１実施例では、孔詰め機は、真空アシストプロセスを特色としており、ビアフィルインク内の気泡を防ぐことができる。孔３１０に挿入されると、ビアフィルインク３１２は、ホールプラグを形成する。１実施例においては、ビアフィルインク３１２は、めっきレジスト材料であってもよい。様々なアプローチによれば、孔１１０内にスクリーンまたは孔版印刷、インクディスペンサー、面上での圧写によりビアフィルインク３１２を堆積させることができ、これらのプロセスは、真空で支援できる。いくつかの実施形態において、使い捨ての層を用いて、ビアが形成される積層体基板３００の表面を形成できる。使い捨ての層は、孔３１０にビアフィルインク３１２を堆積後、取り除いて積層体構造３００の面をきれいにすることができる。

孔の深さ対直径のアスペクト比が小さい（例えば、アスペクト比は、１０：１以下、５：１以下、４：１以下、３：１以下、２：１以下、１：１以下、１：２以下、１：１０以下である）ため、従来のビアフィル材料および／またはプロセスは、上手く機能しない。

従来のより厚いビアフィル材料は、孔３１０を適切に充填できず、従来の孔詰め機は、ホールプラグ内に気泡を生じ得る。孔３１０に流し込み孔を充填する適当な粘性および揺変特性のあるビアフィルインクを使用する。様々な実施例において、ビアフィルインク３１２は、例えば、２５℃で１００−１００００デシパスカル秒（ｄｐｓ−ｓ）、２５℃で２００−１０００デシパスカル秒（ｄｐｓ−ｓ）、および／または２５℃で２００−５００デシパスカル秒（ｄｐｓ−ｓ）の粘性を持つことができる。また、いくつかの実施形態において、スクリーン印刷、孔版印刷および／または圧写により、ビアフィルインク３１２を充填することが可能である。インク内の気泡を防ぐため、インク充填機は、真空アシストおよび／またはヒーターの特色を有していてもよい。

次のめっきプロセスの間において、ビアフィルインクがめっきレジスト材料であれば、このビアフィルインク３１２により第２導電層または箔３０４と第１導電層または箔３０６との間で導電材料がめっきされるのを防ぐことができる。

次いで、ビアフィルインク３１２を硬化または半硬化させる。ビアフィルインク３１２の熱硬化プロセス前に真空乾燥プロセスを行ってもよい。真空乾燥の間に熱が加わり、ビアフィルインクの気泡除去を支援する。例えば、ビアフィルインク３１２は真空乾燥することができる。１実施例における、真空乾燥の条件は、定圧下３０秒以上、または定圧下９０秒以上で、３６０水銀柱ミリメートル（ｍｍＨｇ）以下、または１５０水銀柱ミリメートル（ｍｍＨｇ）以下の圧力であってもよい。ビアフィルインクに熱を加えてさらに硬化してもよい。真空乾燥および熱硬化プロセスは、同時に実施できる。

任意の第５ステージ（ステージＥ）では、積層体構造３００の片面または両面上の、コア構造および／または追加積層体構造といった追加層３２０および３２２上に積層体構造３００を加えるか積層し、多層構造３３０を形成する。１実施例において、追加積層体構造は、誘電体層または箔と、導電層または箔を具えていてもよい。導電層（例えば、導電箔）はパターン化して、電気経路または電気トレースを形成することができる。

任意の第６ステージ（ステージＦ）では、スルーホール３２４が、ビアフィルインク３１２を含む多層構造３３０を貫通可能である。スルーホール３２４の直径は、最初に形成された孔３１０および／またはビアフィルインク３１２の直径よりも小さい。次いで、１実施例では、例えば、シード浴にパネルを配置し、無電解銅浴に浸漬し、電解めっきをすることにより、スルーホール３２４をめっきする。

図４は、充填したホールプラグを有する薄型積層体構造を形成する方法を示すフロー図である。誘電体層と、この誘電体層の第１側部上に第１導電箔を具え、この誘電体層の第２側部上に第２導電箔を具える積層体構造が形成される（ステップ４０２）。第２導電箔は、その後部分的に取り除くことができ（例えば、マスキングやエッチングにより）、第２導電箔上に開口部を形成し、誘電体層の一部を曝露する（ステップ４０４）。その後、積層体構造の曝露された部分をレーザー穿孔し、第１導電箔に向けて、少なくとも部分的に誘電体層を通って延在し、貫通していない孔、または止まり孔を形成する（ステップ４０６）。この孔の深さ対直径のアスペクト比は１０：１未満よりも小さい。その後、ビアフィルインクを孔に堆積させ（ステップ４０８）、硬化させてホールプラグを形成する（ステップ４１０）。第２導電箔は、この孔によって貫通されている。ホールプラグ材料を通るめっきしたスルーホールを形成する。ホールプラグは、めっきレジストまたは金属めっきを防ぐ材料であってもよい。

追加として、積層体構造の第２導電箔上に使い捨ての層をさらに具えてもよい。１実施例においては、積層体構造を有する多層プリント基板を形成できる。

様々な実施形態において、ホールアスペクト比（ビアホールの深さ対直径の比）は、例えば、１０：１以下、５：１以下、４：１以下、３：１以下、２：１以下、１：１以下、１：２以下である。別の実施形態において、ホールアスペクト比（ビアホールの深さ対直径の比）は、例えば、１０：１乃至１：１と、５：１乃至１：１と、４：１乃至１：１、３：１乃至１：２、２：１乃至１：１または１：２である。様々な実施形態において、ビアフィルインクは（ａ）スクリーン印刷、（ｂ）孔版印刷、および（ｃ）孔内へのビアフィルインクの圧写の少なくとも１つにより堆積させることができる。

いくつかの実施形態においては、ビアフィルインクの堆積を真空（例えば、真空チャンバ内）で支援して、ビアフィルインクの気泡を除去する（すなわち、ビアフィルインクから気泡を取り除く）ことができる。

１実施例では、ビアフィルインクはオーブン内で硬化させることができる。同時に熱硬化処理をすることができる。

様々な実施例において、第１導電箔および第２導電箔の厚さはそれぞれ、１２オンス以下、２オンス以下、または１オンス以下である。

別の実施例では、誘電体層の厚さは、２０ミル以下、１６ミル以下、または１２ミル以下であってもよい。

〔孔形成のための典型的なドリル〕
図５は、図１および図２に示す孔に使用できる例示的なドリルを示している。積層体構造５０２（誘電層を具え導電層はない、あるいは、誘電層と一またはそれ以上の導電層又は導電箔を具える）は、孔内にトリミングした下隅を形成するような形状である、あるいはそのように構成されたドリル５０４によって形成された孔を有する。トリミングした下隅は、潜在的な泡トラップを最小化する。例えば、ドリルの先端角βは、１２５度以上または１５５度以上である。孔の深さはかなり浅いので（孔の直径と比較して）、ビアフィルインクを受け入れ可能な孔を形成するためには、このような先端角のドリルが必要となる。

注目してほしいのは、本開示の態様は、フローチャート、フロー図、構造図、またはブロック図で描かれたプロセスとして本明細書に記載できることである。フローチャートは、一連のプロセスとして動作を記載しているが、多くの動作は、平行して実施できる。その上、動作の順番は再配置できる。プロセスは、その動作が終わったときにターミネートする。プロセスは、メソッド、関数、手順、サブルーチン、サブプログラム等と一致する。プロセスが関数と一致するとき、そのターミネートは、呼び出す関数またはメイン関数への関数のリターンと一致する。

本明細書の開示の様々な特徴は、開示から逸脱することなしに異なるシステムおよびデバイスで実施することができる。開示における前述の対応は、単なる実施例であり、開示を限定するものとして解釈されない。本開示における態様の記載の意図は例証であり、特許請求の範囲を限定するものではない。本発明は、別の種類の装置および多くの代替品や改良品に容易に適用可能であり、変動は当業者にとって明らかであろう。

Claims (21)

1. ホールプラグを形成する方法において：
   少なくとも１つの誘電体層と前記誘電体層の第１側部上の第１導電箔とを具える積層体構造を形成するステップと；
   前記誘電体層の第２側部から前記第１導電箔に向けて延在し、前記誘電体層を少なくとも部分的に通る貫通していない孔または止まり孔を、前記積層体構造内に形成するステップであって、前記孔の深さと直径のアスペクト比が、１０対１未満であるステップと；
   前記孔内にビアフィルインクを堆積させるステップと；
   前記ビアフィルインクを乾燥および／または硬化させてホールプラグを形成するステップと；
   を具えることを特徴とする方法。
2. 請求項１に記載の方法が更に：
   前記誘電体層の第２側部上に第２導電箔をさらに具えるように前記積層体構造を形成するステップを具え、前記第２導電箔が前記孔によって貫通していることを特徴とする方法。
3. 請求項１に記載の方法が更に：
   前記第２誘電箔上に使い捨ての層をさらに具えるように前記積層体構造を形成するステップを具えることを特徴とする方法。
4. 請求項１に記載の方法が更に：
   前記積層体構造を有する多層プリント基板を形成するステップを具えていることを特徴とする方法。
5. 請求項１に記載の方法が更に：
   前期ホールプラグ材料を通るめっきしたスルーホールを形成するステップを具えていることを特徴とする方法。
6. 請求項１に記載の方法において、前記ホールアスペクト比が：
   （ａ）１０：１未満、
   （ｂ）５：１未満、
   （ｃ）３：１未満、または
   （ｄ）１：１未満
   であることを特徴とする方法。
7. 請求項１に記載の方法において、先端角が（ａ）１２５度、または（ｂ）１５５度以上のドリルを用いて前記孔を形成することを特徴とする方法。
8. 請求項１に記載の方法において、前記ドリルが、前記孔内にトリミングされた下隅を形成するよう構成されていることを特徴とする方法。
9. 請求項１に記載の方法において、
   （ａ）スクリーン印刷、
   （ｂ）孔版印刷、または
   （ｃ）孔内へのビアフィルインクの圧写
   の少なくとも１つにより前記ビアフィルインクを堆積させることを特徴とする方法。
10. 請求項１に記載の方法において、前記ビアフィルインクの堆積が真空により支援されていることを特徴とする方法。
11. 請求項１に記載の方法において、前記ビアフィルインク内の気泡除去を真空チャンバ中で行うことを特徴とする方法。
12. 請求項１に記載の方法において、前記ビアフィルインクの前記乾燥および／または硬化をオーブン内で行うことを特徴とする方法。
13. 請求項１２に記載の方法において、熱硬化プロセスを同時に行うことを特徴とする方法。
14. 請求項１に記載の方法において、前記第１導電箔の厚さが、１２オンス以下、２オンス以下、または１オンス以下であることを特徴とする方法。
15. 請求項１に記載の方法において、前記誘電体層の厚さが、２０ミル以下、１６ミル以下、または１２ミル以下であることを特徴とする方法。
16. 請求項１に記載の方法において、前記ホールプラグがめっきレジストまたは金属めっきを防ぐ材料であることを特徴とする方法。
17. ホールプラグを有する積層体構造において：
    少なくとも誘電体層と、前記誘電体層の第１側部上に第１導電箔とを具える積層体構造と；
    前記積層体構造内に前記誘電体層の第２側部から前記第１導電箔に向けて延在する貫通していない孔、または止まり孔であって、深さ対直径のアスペクト比が１０：１未満である孔または止まり孔と；
    前記孔内に堆積させてホールプラグを形成するビアフィルインクと；
    を具えることを特徴とする積層体構造。
18. 請求項１７に記載の積層体構造が更に：
    第２導電箔が前記孔によって貫通していることを特徴とする積層体構造。
19. 請求項１７に記載の積層体構造が更に：
    前記積層体構造に連結されて、多層プリント基板を形成する多層導電および誘電体層を具えることを特徴とする積層体構造。
20. 請求項１９に記載の積層体構造が更に：
    前記ホールプラグ材料を通るめっきされたスルーホールを具えることを特徴とする積層体構造。
21. ホールプラグを形成する方法において：
    誘電体層と、前記誘電体層の第１側部上の第１導電箔と、前記誘電体層の第２側部上の第２導電箔と、を具える積層体構造を形成するステップと；
    前記第２導電箔を部分的に除去して前記第２導電箔上に開口部を形成し、前記誘電体層の一部を曝露するステップと；
    レーザー穿孔を前記積層体構造の曝露部分を通して行い、前記第１導電箔に向けて延在し、前記誘電体層を少なくとも部分的に通る貫通していない孔または止まり孔を形成するステップであって、前記孔の深さと直径のアスペクト比が、１０対１未満であるステップと；
    前記孔内にビアフィルインクを堆積させるステップと；
    前記ビアフィルインクを硬化させてホールプラグを形成するステップと；
    を具えていることを特徴とする方法。

Images