JP2018201270A

JP2018201270A - インバータ装置

Info

Publication number: JP2018201270A
Application number: JP2017103608A
Authority: JP
Inventors: 細糸　強志; Tsuyoshi Hosoito; 強志細糸
Original assignee: Toshiba Lifestyle Products and Services Corp
Current assignee: Toshiba Lifestyle Products and Services Corp
Priority date: 2017-05-25
Filing date: 2017-05-25
Publication date: 2018-12-20
Anticipated expiration: 2037-05-25
Also published as: JP7197969B2

Abstract

【課題】初動期間内にＰＷＭ制御が不安定となる制御回路を用いた場合でも、短絡電流の発生や、発熱による誤動作等を確実に防止できるインバータ装置を提供する。【解決手段】実施形態のインバータ装置によれば、上側スイッチング素子及び下側スイッチング素子を直列に接続してなるスイッチングレグを複数相分有するインバータ回路と、上側スイッチング素子の駆動用電源を生成するためのブートストラップコンデンサと、インバータ回路を構成する複数のスイッチング素子をＰＷＭ制御するもので、ＰＷＭ制御に用いる搬送波を生成するタイマを有し、タイマのカウント値を設定した比較値と比較することでＰＷＭ信号を生成する信号生成部を有する制御回路とを備える。制御回路は、比較値を設定しタイマのカウント動作を開始させると、所定の無効化時間が経過するまでは、少なくとも信号生成部による上側スイッチング素子への信号出力を無効化すると共に、上側スイッチング素子をオフ状態に維持する。【選択図】図１

Description

本発明の実施形態は、インバータ回路を構成する上側スイッチング素子の駆動用電源を生成するためのブートストラップコンデンサを備えるインバータ装置に関する。

従来より、インバータ回路を構成する上側スイッチング素子の駆動用電源を、ブートストラップコンデンサを充電制御して生成する構成については、例えば特許文献１，２等に開示されている。このような構成では、ブートストラップコンデンサの初期充電を完了してから、インバータ回路におけるスイッチング制御，例えばＰＷＭ制御を開始する必要がある。そして、スイッチング制御を行う制御回路の仕様によっては、動作開始後の初動期間内にＰＷＭ制御が不安定となるものがある。それに起因して、ブートストラップコンデンサの初期充電が十分に行われない場合には、スイッチング素子の駆動電圧が不足する。すると、上アーム側のスイッチング素子がオンラッチして上下アーム間に短絡電流が流れたり、当該素子が発熱する等のおそれがある。

特許第３６６１３９５号公報特開平５−２９２７５５号公報

しかしながら、特許文献１，２に開示されている構成は何れも、動作開始後の初動期間内にＰＷＭ制御が不安定となる場合の対処については、全く言及がない。
そこで、初動期間内にＰＷＭ制御が不安定となる制御回路を用いた場合でも、短絡電流の発生や、発熱による誤動作等を確実に防止できるインバータ装置を提供する。

実施形態のインバータ装置によれば、上側スイッチング素子及び下側スイッチング素子を直列に接続してなるスイッチングレグを複数相分有するインバータ回路と、
前記上側スイッチング素子の駆動用電源を生成するためのブートストラップコンデンサと、
前記インバータ回路を構成する複数のスイッチング素子をＰＷＭ制御するもので、前記ＰＷＭ制御に用いる搬送波を生成するタイマを有し、前記タイマのカウント値を設定した比較値と比較することでＰＷＭ信号を生成する信号生成部を有する制御回路とを備え、
前記制御回路は、前記比較値を設定し、前記タイマのカウント動作を開始させると、所定の無効化時間が経過するまでは、少なくとも前記信号生成部による前記上側スイッチング素子への信号出力を無効化すると共に、前記上側スイッチング素子をオフ状態に維持する。

第１実施形態であり、洗濯機の電気的構成を示す回路図タイマＲＤ０，ＲＤ１のカウント動作を開始した直後の期間を示すタイミングチャート図２よりも長い期間に亘る動作を示すタイミングチャート制御部による処理内容を示すフローチャート洗濯機の構成を模式的に示す一部の縦断側面図第２実施形態であり、制御部による処理内容を示すフローチャート第３実施形態であり、制御部による処理内容を示すフローチャート

（第１実施形態）
以下、ランドリー機器である洗濯機に適用した第１実施形態について図１から図５を参照して説明する。図５に示すように、洗濯機１０は、その外郭を構成する外箱１１の内部に、上面が開放した有底円筒状の水槽１２が弾性吊持機構１３によって弾性的に支持されている。この水槽１２の内部には、上面が開放した有底円筒状の回転槽１４が回転可能に設けられている。回転槽１４の底部には、当該回転槽１４の底部を補強するための補強部材１５が設けられている。回転槽１４は、垂直な軸線を中心に回転するように構成されており、洗濯物を洗う洗い行程及び洗濯物をすすぐすすぎ行程における洗濯槽、及び、洗濯物を脱水する脱水行程における脱水槽として兼用される。つまり、洗濯機１０は、回転槽１４の回転中心軸が垂直方向に延びるいわゆる縦軸型洗濯機である。

この回転槽１４は、その周壁部に多数の孔１６を有している。これらの孔１６は貫通しており、通水及び通気が可能である。なお、図５には多数の孔１６のうちその一部のみを示している。回転槽１４の上部には、例えば塩水等の液体が封入された合成樹脂製のバランスリング１７が取り付けられている。回転槽１４内の底部には、撹拌体として例えば合成樹脂で形成されたパルセータ１８が回転可能に設けられている。

水槽１２の下部には排水経路１９が設けられている。この排水経路１９には排水弁２０が設けられており、この排水弁２０が開放されることにより、水槽１２内の水が機外に排出される。また、水槽１２の底部には、水位検知用のエアトラップ２１が設けられている。

水槽１２の下部の中央部には駆動機構部２３が設けられている。この駆動機構部２３は、モータ２４、及び図示しないクラッチ機構部等を備えている。駆動機構部２３は、洗い行程時またはすすぎ行程時においては、クラッチ機構部により回転力をパルセータ１８に伝達する。このため、洗い行程時またはすすぎ行程時に回転槽１４は回転駆動されず、パルセータ１８だけが回転駆動される。また、駆動機構部２３は、脱水行程時においては、モータ２４の回転力をクラッチ機構部によりパルセータ１８及び回転槽１４に伝達する。このため、脱水行程時にパルセータ１８は、回転槽１４と一体に回転駆動される。

外箱１１の上部には、トップカバー２６が設けられている。このトップカバー２６には、洗濯物出入口を開閉する例えば二つ折り式の蓋２７が開閉可能に設けられている。なお、水槽１２の上部には、図示しない槽カバーが開閉可能に取り付けられている。トップカバー２６の前部には、操作パネル２８が設けられている。操作パネル２８の裏側には、洗濯機１０の動作全般を制御する制御ユニット２９が配置されている。

トップカバー２６内の後部には、水源からの水を水槽１２内に供給する給水機構部３０が設けられている。この給水機構部３０は、図示しない給水弁や水槽１２に連通する図示しない給水経路等を備えており、制御ユニット２９が給水弁の開閉を制御することにより、水槽１２内への給水が制御される。

次に、洗濯機１０の制御系に係る電気的構成について説明する。図１に示すように、制御ユニット２９は、ＰＷＭ制御方式インバータであるインバータ回路５０を備えている。インバータ回路５０は、６個のＩＧＢＴ５１を三相ブリッジ接続して構成されており、各ＩＧＢＴ５１のコレクタ−エミッタ間には、フライホイールダイオード５２が接続されている。ＩＧＢＴ５１はスイッチング素子に相当する。インバータ回路５０の各相出力端子は、モータ２４の各モータ巻線２４ａに接続されている。本実施形態では、モータ２４として、例えばアウタロータ型の三相ブラシレスＤＣモータを採用している。

下アーム側のＩＧＢＴ５１のエミッタには、それぞれ電流検出抵抗であるシャント抵抗５３がグランドとの間に直列に接続されている。また、下アーム側のＩＧＢＴ５１のエミッタとシャント抵抗５３との共通接続点は、過電流検出回路５４及び抵抗分圧回路で構成されたレベルシフト回路６４にそれぞれ接続されている。シャント抵抗５３には、下アーム側のＩＧＢＴ５１がＯＮしているタイミングで、モータ巻線２４ａと同じモータ相電流が流れる。したがって、その端子電圧は、モータ相電流に応じたレベルを示す。上アーム，下アームのＩＧＢＴ５１が直列に接続されることで、各相に対応するスイッチングレグが構成されている。

過電流検出回路５４は、インバータ回路５０の上下アームが短絡した場合等に生じる過電流を検出するもので、三相分を検出するために図示しない３つのコンパレータを有している。これら３つのうち何れか１つ以上のコンパレータにおいて、入力電圧が予め設定されている閾値を超えるとその出力レベルが変化する。そして、コンパレータ出力の変化を受け付けた制御回路５５により、ＰＷＭ信号の出力が直ちにＯＦＦされる。これにより回路素子の破壊等が防止される。

シャント抵抗５３には、インバータ回路５０が動作する際にグランド電位に対して正負の端子電圧が発生する。そのため、レベルシフト回路６４は、シャント抵抗５３の端子電圧，すなわちＩＧＢＴ５１のエミッタとシャント抵抗５３との共通接続点の電圧を、制御回路５５に内蔵されている図示しないＡ／Ｄ変換器の入力範囲に合わせてレベルシフトする。レベルシフト回路６４の電源電圧は、例えば図示しない３端子レギュレータによって５Ｖ電源から生成されており、本実施形態では３．３Ｖである。

レベルシフト回路６４は、電源電圧に接続されている３つの抵抗６５ａ〜６７ａ、及び、これらの抵抗６５ａ〜６７ａとシャント抵抗５３との間に直列に接続されている３つの抵抗６５ｂ〜６７ｂによって、シャント抵抗５３の端子電圧をそれぞれ抵抗分圧して制御回路５５に入力する。

モータ２４には、ロータの位置を検出するために例えばホールＩＣなどで構成された回転位置センサ５６が設けられており、回転位置センサ５６が出力するセンサ信号が制御回路５５に入力される。制御回路５５は、モータ２４の各モータ巻線２４ａに流れる電流値に基づいてフィードバック制御，例えばベクトル制御によりＰＷＭ信号を生成し、インバータ回路５０に与えることでモータ２４を制御する。制御回路５５は、前述のようにＡ／Ｄ変換器等を内蔵したマイクロコンピュータで構成されている。

インバータ回路５０の入力側には、駆動用電源回路５７が接続されている。駆動用電源回路５７は、入力端子が１００Ｖの交流電源６１に接続される、ダイオードブリッジからなる全波整流回路５８と、全波整流回路５８の出力端子間に接続されるコンデンサ５９ａ及び５９ｂの直列回路とで構成されている。コンデンサ５９ａ及び５９ｂの共通接続点は、全波整流回路５８の入力端子の一方に接続されている。駆動用電源回路５７は、倍電圧全波整流により生成した約２８０Ｖの直流電圧をインバータ回路５０に供給する。

全波整流回路５８の出力側には、制御ユニット２９で使用する電源電圧，例えば５Ｖ，１６Ｖの２種類の電圧をチョッピングにより生成する電源回路６２が設けられている。電源回路６２で生成された５Ｖの電源電圧は、制御回路５５の動作用電源電圧や、回転位置センサ５６のセンサ信号を制御回路５５に入力するための反転バッファの電源にも使用されている。ユーザにより図示しない電源オンスイッチが操作されると、駆動用電源回路５７が電圧を出力することで１６Ｖ，５Ｖ電源が発生し、制御回路５５が動作を開始する。また、１６Ｖ電源は、後述するようにＩＧＢＴ５１のゲート駆動電圧に使用される。

制御回路５５は、三相のインバータ回路５０に対応して、Ｕ相のモータ相電流を検出する入力端子：Ｕ相電流Ａ／Ｄ，Ｖ相のモータ相電流を検出する入力端子：Ｖ相電流Ａ／Ｄ，Ｗ相のモータ相電流を検出する入力端子：Ｗ相電流Ａ／Ｄを備えている。

制御回路５５は、モータ２４を駆動するためのＰＷＭ指令を生成する。また、制御回路５５は、ＰＷＭ信号の搬送波周期毎に、下アーム側のＩＧＢＴ５１がＯＮするタイミングの中間付近で最低二相分，例えば下アームのＯＮ時間が長い相を選択し、それらの端子電圧をＡ／Ｄ変換してモータ相電流を取得する。制御回路５５は、モータ２４の回転に伴う回転位置センサ５６の出力に基づきロータの位置を取得してＰＷＭ信号を調整し、モータ２４のｄ軸電流及びｑ軸電流が適切な値となるようにベクトル制御演算を行い、モータ２４を駆動制御する。

制御回路５５は、前記ＰＷＭ信号を生成するために、２つのタイマＲＤ０，ＲＤ１を備えている。タイマＲＤ０は、上側ＩＧＢＴ５１を駆動するＰＷＭ信号を生成出力するもので、上側スイッチング素子用信号生成部に相当する。タイマＲＤ１は、下側ＩＧＢＴ５１を駆動するＰＷＭ信号を生成出力するもので、下側スイッチング素子用信号生成部に相当する。尚、タイマＲＤ０，ＲＤ１の出力端子は、外部よりハイレベル，ローレベル，ハイインピーダンス（Ｈｉ−ｚ）への切替設定が可能となっている。これらの動作の詳細については後述する。

タイマＲＤ０，ＲＤ１の出力端子は、駆動回路８６の入力端子に接続されている。そして、前記入力端子は、抵抗８５によってプルダウンされている。タイマＲＤ０，ＲＤ１により生成されたＰＷＭ信号は、駆動回路８６を介して、更に上アーム側は高圧ドライバ８７を介して各ＩＧＢＴ５１のゲートに入力される。各ＩＧＢＴ５１のエミッタと、高圧ドライバ８７との間には、ブートストラップコンデンサ８８が接続されている。制御回路５５は、これらのブートストラップコンデンサ８８を充電することで、高圧ドライバ８７が上側のＩＧＢＴ５１のゲートを駆動するための電源電圧を生成させる。

次に、本実施形態の作用について図２から図４を参照して説明する。図２に示すように、制御回路５５が備えるタイマＲＤ０，ＲＤ１は、ＰＷＭ制御に使用する例えば６４μｓ周期の搬送波を互いに同期させて生成する。但し、タイマＲＤ１のタイマ値は、タイマＲＤ０の値よりも所定値だけ高くなるように設定されている。その所定値分の差によって、上側ＩＧＢＴ５１，下側ＩＧＢＴ５１間のスイッチングに０．７μｓのデッドタイムを生じさせている。タイマＲＤ０，ＲＤ１は、ＰＷＭデューティを決定するため、搬送波タイマ値と比較される値を設定するためのバッファを備えている。以下、前記バッファに設定される値を「コンペア値」と称する。

ここで、制御回路５５はマイクロコンピュータの特性として、タイマＲＤ０，ＲＤ１の動作を開始させた直後はその動作が不安定となり、バッファに設定されたコンペア値との比較結果が正しく出力されない場合がある。図２に示す「コンペア値更新＝０」の後に、タイマＲＤ１，ＲＤ０の出力レベルが瞬間的にロー，ハイレベルに変化している部分が不安定な動作によるものである。そこで本実施形態では、タイマＲＤ０，ＲＤ１の動作開始後から所定の期間，例えば２５６μｓは、図３にも示すように初期禁止期間に設定してＰＷＭ信号の出力を禁止する。初期禁止期間は無効化時間に相当する。

図４は、制御回路５５により実行される処理を、本実施形態の要旨に係る部分について示すフローチャートである。このフローの実行周期は、例えば１２８μｓであるとする。洗濯運転が開始されず，つまりモータ２４を駆動する必要が無くＰＷＭ制御を開始する前の状態であれば（Ｓ１；ＮＯ）、タイマＲＤ０，ＲＤ１より６つのＩＧＢＴ５１にＰＷＭ信号を出力するための端子を入力状態に、すなわちハイインピーダンス，Ｈｉ−ｚ状態にセットする（Ｓ７）。この場合、駆動回路８６の入力端子はプルダウンされているので、入力はローレベルとなる。そして、タイマＲＤ０，ＲＤ１を何れもリセット状態又は停止状態に設定する（Ｓ８）。

ＰＷＭ制御が開始されても（Ｓ１；ＹＥＳ）タイマＲＤ０，ＲＤ１が動作中でなければ（Ｓ２；ＮＯ）、ステップＳ７と同様の処理を行い（Ｓ３）コンペア値として「１」をセットする（Ｓ４）。ここでセットするコンペア値は、ＰＷＭデューティ１００％，０％に相当する値以外であれば任意である。尚、コンペア値の設定はダブルバッファを介して行われるようになっており、制御回路５５がセットしたコンペア値は図２に示すように、搬送波がピークを示すタイミングで比較用のバッファに転送される。それから、タイマＲＤ０，ＲＤ１の計時動作を開始させ（Ｓ５）、初期禁止期間を設定するための待機カウンタにカウンタ値「２」をセットする（Ｓ６）。

次回の実行時には、ステップＳ２で「ＹＥＳ」と判断されて、待機カウンタの値「０」でないか否かを判断する（Ｓ９）。前記カウンタ値が「０」でなければ（ＹＥＳ）待機カウンタの値をデクリメントし（Ｓ１０）、当該カウンタ値が「０」か否かを判断する（Ｓ１１）。前記カウンタ値が「０」でなければ（ＮＯ）コンペア値として「０」をセットし（Ｓ１２）、タイマＲＤ０，ＲＤ１より各ＩＧＢＴ５１にＰＷＭ信号を出力するための端子を出力状態に切換える（Ｓ１３）。更に、ブートストラップコンデンサ８８の充電時間を設定するための１０ｍ秒カウンタに、１０ｍ秒相当値をセットする（Ｓ１４）。

コンペア値＝「０」はＰＷＭデューティ１００％に対応する。したがって、上側ＩＧＢＴ５１はＰＷＭ周期に亘りオンを継続し、下側ＩＧＢＴ５１はその反転でオフを継続する状態になる。これより、上側ＩＧＢＴ５１を介してブートストラップコンデンサ８８の初期充電が開始される。尚、ゲート信号に与えるハイレベルはＩＧＢＴ５１がオン状態になるアクティブレベルであり、同ローレベルは非アクティブレベルである。

更に次の実行時には、待機カウンタの値が「０」となり（Ｓ９；ＮＯ）、タイマＲＤ０，ＲＤ１の計時動作を開始させた時点から２５６μｓが経過して初期禁止期間が終了する。図２に示すように、初期禁止期間内に制御回路５５がコンペア値「１」，「０」を設定しても、タイマＲＤ０，ＲＤ１の動作が不安定であるため正しい比較結果，つまりＰＷＭ信号が生成されずとも、上記期間内はタイマＲＤ０，ＲＤ１に基づくＰＷＭ信号の出力が禁止，つまり無効化されているので、意図しないデューティのＰＷＭ信号がインバータ回路５０に出力されることはない。

ステップＳ９で「ＮＯ」と判断すると、１０ｍ秒カウンタの値が「０」でないか否かを判断する（Ｓ１５）。前記カウンタ値が「０」でなければ（ＹＥＳ）１０ｍ秒カウンタの値を減算する（Ｓ１６）。そして、初期充電の開始から１０ｍ秒が経過すると（Ｓ１５；ＮＯ）、ブートストラップコンデンサ８８の初期充電を終了して通常のＰＷＭ制御に移行するため、コンペア値を通常のモータ制御に使用する値にセットする（Ｓ１７）。

以上のように本実施形態によれば、インバータ回路５０を構成する上側ＩＧＢＴ５１の駆動用電源を生成するためのブートストラップコンデンサ８８を備える構成において、タイマＲＤ０，ＲＤ１を内蔵する制御回路５５を用い、上側，下側で互いに逆相となるＰＷＭ信号を生成出力する。制御回路５５は、タイマＲＤ０，ＲＤ１にコンペア値を設定し、カウント動作を開始させると、初期禁止期間が経過するまではタイマＲＤ０，ＲＤ１の出力端子をハイインピーダンスに設定し、ＩＧＢＴ５１への信号出力を無効化すると共に少なくとも上側ＩＧＢＴ５１をオフ状態に維持する。

このように構成すれば、タイマＲＤ０，ＲＤ１のカウント動作を開始させた直後に、その動作が不安定になる制御回路５５を用いた場合でも、短絡電流が流れることを確実に防止できる。また、上側ＩＧＢＴ５１をゲート電圧が不足している状態で駆動することが無いので、発熱による誤動作などを防止できる。

そして、制御回路５５は、初期禁止期間が経過すると、コンペア値を「０」にしてタイマＲＤ０，ＲＤ１による信号出力を有効化し、デューティ比０％に設定することで、充電時間が経過するまではタイマＲＤ０の出力端子をローレベルにすると共に、タイマＲＤ１の出力端子をハイレベルにする。これにより、実質的なＰＷＭ制御を開始する前に、ブートストラップコンデンサ８８の初期充電を確実に行い、上側ＩＧＢＴ５１のゲート電圧を十分なレベルに確保することができる。

（第２実施形態）
図６は第２実施形態を示すものであり、以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。第２実施形態では、ステップＳ３，Ｓ７に替わるステップＳ２１において、上側ＩＧＢＴ５１に対応するＰＷＭ信号の出力端子をローレベルに固定し、下側ＩＧＢＴ５１に対応するＰＷＭ信号の出力端子をハイレベルに固定する。これにより、第１実施形態におけるデューティ比０％の設定と同様の信号出力状態となるから、第１実施形態と同様の効果が得られる。

（第３実施形態）
図７に示す第３実施形態では、第２実施形態のステップＳ２１，Ｓ４を、ステップＳ２２，Ｓ２３に置き換えている。また、ステップＳ１２及びＳ１３を削除している。ステップＳ２２では、コンペア値を、タイマＲＤ０の最大値の例えば１／１０に設定する。それから、タイマＲＤ０の出力端子をハイインピーダンス状態に設定し、タイマＲＤ０の出力端子を有効化する（Ｓ２３）。

ここで、タイマＲＤ０の最大値の１／１０は、デューティ比１０％に相当する。したがって、初期禁止期間ではタイマＲＤ０の出力端子はハイインピーダンスであり、タイマＲＤ０の出力端子はデューティ比１０％でオンオフを繰り返す。初期禁止期間については、少なくとも上側ＩＧＢＴ５１をオフ状態に維持すれば良く、下側ＩＧＢＴ５１のスイッチング状態は問わない。したがって、この動作により、初期禁止期間においてもブートストラップコンデンサ８８は充電される。

初期禁止期間が経過すると、下側ＩＧＢＴ５１の動作状態が継続したまま充電期間に移行する。そして、初期充電の開始から１０ｍ秒が経過すると（Ｓ１５；ＮＯ）、ステップＳ１３と同様に、タイマＲＤ０，ＲＤ１より６つのＩＧＢＴ５１にＰＷＭ信号を出力するための端子を出力状態に切換えてから（Ｓ２４）、ステップＳ１７に移行する。このように構成した場合も、第１実施形態と同様の効果が得られる。

（その他の実施形態）
制御回路は、１つのタイマを用いて上側，下側で互いに逆相となるＰＷＭ信号を生成する構成でも良い。
正弦波駆動を行うものに限らず、１２０度通電方式によるものに適用しても良い。
各電源電圧等については、個別の設計に応じて変更すれば良い。周波数や周期，各期間の具体数値ついても同様である。
スイッチング素子はＩＧＢＴ５１に限ることなく、ＭＯＳＦＥＴやパワートランジスタ等でも良い。
ドラム式洗濯機や洗濯乾燥機，乾燥機などのランドリー機器に適用しても良い。また、ランドリー機器に限ることなく、その他の製品等に使用されているインバータ装置に適用しても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

図面中、１０は洗濯機、５０はインバータ回路、５１はＩＧＢＴ、５５は制御回路、ＲＤ０，ＲＤ１はタイマを示す。

Claims

上側スイッチング素子及び下側スイッチング素子を直列に接続してなるスイッチングレグを複数相分有するインバータ回路と、
前記上側スイッチング素子の駆動用電源を生成するためのブートストラップコンデンサと、
前記インバータ回路を構成する複数のスイッチング素子をＰＷＭ制御するもので、前記ＰＷＭ制御に用いる搬送波を生成するタイマを有し、前記タイマのカウント値を設定した比較値と比較することでＰＷＭ信号を生成する信号生成部を有する制御回路とを備え、
前記制御回路は、前記比較値を設定し、前記タイマのカウント動作を開始させると、所定の無効化時間が経過するまでは、少なくとも前記信号生成部による前記上側スイッチング素子への信号出力を無効化すると共に、前記上側スイッチング素子をオフ状態に維持するインバータ装置。
前記制御回路は、前記無効化時間が経過するまでは前記信号生成部の出力端子をハイインピーダンス状態にする請求項１記載のインバータ装置。
前記制御回路は、前記信号生成部を、上側スイッチング素子用と、下側スイッチング素子用との２つ備え、
前記無効化時間が経過すると、所定の充電時間が経過するまでは前記上側スイッチング素子用信号生成部の出力端子を非アクティブレベルにすると共に、前記下側スイッチング素子用信号生成部の出力端子をアクティブレベルにする請求項１記載のインバータ装置。
前記制御回路は、前記信号生成部を、上側スイッチング素子用と、下側スイッチング素子用との２つ備え、
前記無効化時間が経過すると、所定の充電時間が経過するまでは前記上側スイッチング素子用信号生成部の出力端子を非アクティブレベルにすると共に、前記下側スイッチング素子用信号出力部の出力端子をアクティブレベルに維持するか、又はアクティブレベルと非アクティブレベルとを交互に繰り返す状態とする請求項１記載のインバータ装置。