JP2018200957A - 素子チップの製造方法 - Google Patents

素子チップの製造方法 Download PDF

Info

Publication number
JP2018200957A
JP2018200957A JP2017104984A JP2017104984A JP2018200957A JP 2018200957 A JP2018200957 A JP 2018200957A JP 2017104984 A JP2017104984 A JP 2017104984A JP 2017104984 A JP2017104984 A JP 2017104984A JP 2018200957 A JP2018200957 A JP 2018200957A
Authority
JP
Japan
Prior art keywords
mask
plasma
element chip
manufacturing
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017104984A
Other languages
English (en)
Other versions
JP6519759B2 (ja
Inventor
尚吾 置田
Shogo Okita
尚吾 置田
功幸 松原
Isayuki Matsubara
功幸 松原
篤史 針貝
Atsushi Harigai
篤史 針貝
伊藤　彰宏
Akihiro Ito
彰宏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017104984A priority Critical patent/JP6519759B2/ja
Priority to US15/952,342 priority patent/US10242914B2/en
Publication of JP2018200957A publication Critical patent/JP2018200957A/ja
Application granted granted Critical
Publication of JP6519759B2 publication Critical patent/JP6519759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】素子チップの製造方法において、アッシング不良を抑制し、素子チップの生産性を向上させる。【解決手段】半導体チップ２の製造方法は、半導体ウエハ１２の表面６Ａにマスク２４を形成し、マスク２４に開口を形成し、半導体ウエハ１２の分割領域１６を露出し、半導体ウエハ１２の裏面４Ａを粘着層２２Ａを介してダイシングテープ２２に保持し、上記開口に露出する半導体ウエハ１２を裏面４Ａに達するまで第１のプラズマによりエッチングして複数の半導体チップ２に個片化し、マスク２４を除去し、マスク２４の除去された複数の半導体チップ２が粘着層２２Ａを介してダイシングテープ２２に保持された状態とすることを含む。また、マスク２４を除去する際、マスク２４の溶解速度が粘着層２２Ａの溶解速度よりも大きいアルカリ性の現像液によりマスク２４を半導体チップ２から除去する。【選択図】図１Ｌ

Description

本発明は、素子チップの製造方法に関する。
素子チップの製造には、プラズマエッチングが使用されることがある。プラズマエッチングの用途は広く、例えば、基板を個片化するためのプラズマダイシングと称される方法がその一つとして知られている。プラズマダイシングでは、分割領域で画定される複数の素子領域を備える基板に対し、基板の一方の面から他方の面に達するまで分割領域をプラズマエッチングし、基板を各素子チップへと個片化する。このようなプラズマダイシングでは、分割領域のみがプラズマエッチングされ、素子領域はプラズマエッチングから保護される必要がある。そのため、一般に、プラズマエッチング前に耐プラズマ性を有するマスクを素子領域の表面に形成する。このとき基板の表面に形成されたマスクは、プラズマダイシング後にアッシング等によって除去される。このようなプラズマダイシングからアッシングまでの一連の流れによって素子チップを製造する方法が、例えば特許文献１に開示されている。
特開２０１２−２４８７４１号公報
プラズマダイシング後のアッシングは、素子チップがダイシングテープのような耐熱性の比較的乏しい保持部材に貼り付けられた状態で行われるため、アッシング中の温度は保持部材が劣化しない程度の温度に維持される必要があり、マスクの温度が低下し易い。マスクの温度が低下し、アッシングの反応性を十分に確保できない場合、マスクに対してアッシングを行ってもアッシング残渣が生じるおそれがある。即ち、特許文献１に開示されているようなアッシングでは、マスクを十分に除去できないおそれがある。また、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどのように、ＵＶ（紫外線）光によるダメージに弱い素子チップには、アッシングを使用できないこともある。従って、プラズマエッチングなどの素子チップの製造過程におけるマスクの除去において、アッシングは完全でなく、改善の余地がある。
本発明は、素子チップの製造方法において、アッシング不良を抑制し、素子チップの生産性を向上させることを課題とする。
本発明の素子チップの製造方法は、複数の素子領域と前記素子領域を画定する分割領域とを備える基板の第１の面にマスクを形成し、前記マスクに開口を形成し、前記基板の分割領域を露出し、前記基板の前記第１の面と対向する第２の面を粘着層を介して保持シートに保持し、前記開口に露出する前記基板を前記第２の面に達するまで第１のプラズマによりエッチングして複数の素子チップに個片化し、前記複数の素子チップが前記粘着層を介して前記保持シートに保持された状態とし、前記マスクを前記複数の素子チップの表面から除去し、前記マスクの除去された前記複数の素子チップが前記粘着層を介して前記保持シートに保持された状態とすることを含み、前記マスクを除去する際、前記マスクの溶解速度が前記粘着層の溶解速度よりも大きいアルカリ性の薬液により前記マスクを前記素子チップから除去する。
この方法によれば、マスクを除去する際、マスクの残渣が残り難く、かつ、アッシングの際に生じる素子チップへのダメージを抑制できる。即ちアッシング不良を抑制し、素子チップの生産性を向上させることができる。具体的には、上記方法では、アルカリ性の薬液によってマスクを除去する。そのため、素子チップへのダメージを低減できるため、アッシング不良を抑制できる。さらに言えば、マスクの溶解速度が粘着層の溶解速度よりも大きい薬液を使用しているため、粘着層を維持しつつ、マスクを先に溶解させることができる。
前記保持シートがポリオレフィンからなり、前記粘着層がアクリル系粘着剤からなり、前記マスクがノボラック樹脂からなり、前記薬液が水酸化テトラメチルアンモニウムを含んでいてもよい。
この方法によれば、ノボラック樹脂はアクリル系粘着剤よりも速く薬液の水酸化テトラメチルアンモニウム（ＴＭＡＨ）によって溶解されるため、マスクが粘着層よりも速く薬液のＴＭＡＨによって溶解される。また、ポリオレフィンはＴＭＡＨに溶解し難く、保持シートの形状を維持できる。従って、保持シートおよび粘着層を維持しつつ、薬液によるマスクの除去を確実に行うことができる。
前記薬液が、メタル防食剤を含んでもよい。
この方法によれば、薬液によってマスクを除去した後、素子チップの表面にバンプやパッド電極などの金属が露出しても、メタル防食剤によってこれらの金属が保護されるため、これらの金属が薬液によって腐食され難くなる。
前記薬液による前記マスクの除去が、前記マスクに気泡を照射しながら、あるいは、超音波振動を印加しながら、行われてもよい。
この方法によれば、気泡または超音波振動によって、薬液によるマスクの除去を促進できる。
前記薬液による前記マスクの除去の前に、前記マスクの表面を酸素を含む第２のプラズマに晒して、前記マスクの少なくとも一部を除去してもよい。
この方法によれば、第１のプラズマによるエッチングでマスクの表面が硬化している場合においても、薬液によりマスクを除去しやすくなる。
前記薬液により前記マスクを前記素子チップから除去する前に、前記薬液に対する前記マスクの溶解速度を前記薬液に対する前記粘着層の溶解速度で除算した選択比を増加させることを含んでいてもよい。
この方法によれば、上記選択比を増加させることでマスクの溶解性を増加できるため、粘着層を維持しつつ、マスクのみをより確実に除去できる。
前記マスクが、紫外線の照射によって現像液への溶解速度が増加するポジ型レジストからなり、前記粘着層がアクリル系粘着剤からなり、前記薬液が前記現像液を含み、前記選択比を増加させる際、前記ポジ型レジストに前記紫外線を照射してもよい。
この方法によれば、ポジ型レジストはアクリル系粘着剤よりも速く薬液の現像液によって溶解されるため、マスクが粘着層よりも速く薬液の現像液によって溶解される。特に、マスクがポジ型レジストであるため、紫外線を照射することで前述のように選択比を簡単に増加させることができる。
前記マスクが、前記ポジ型レジストの下に形成された紫外線吸収膜をさらに備えてもよい。
この方法によれば、紫外線吸収膜によって紫外線を吸収できるため、選択比を増加させる際に照射される紫外線によって素子チップが受けるダメージを軽減できる。
前記個片化の際および前記マスクの表面を第２のプラズマに晒す際の少なくとも一方の際に前記選択比を増加させ、前記第１のプラズマと前記第２のプラズマの少なくとも一方が放射する紫外線が前記マスクに照射されることで、前記選択比が増加してもよい。
この方法によれば、紫外線の照射装置を設けることなく、選択比を簡単に増加させることができる。また、一般に用いられるポジ型レジストを用いて、マスクの残渣やプラズマによるダメージの少ない素子チップを形成できる。
前記素子チップの製造方法は、前記個片化の後、かつ、前記薬液により前記マスクを前記素子チップから除去する前に、前記保持シートを引き伸ばすことにより、前記粘着層を介して前記保持シートに保持された前記複数の素子チップ間の間隔を広げることを含んでもよい。
この方法によれば、保持シートを引き延ばして素子チップ間の間隔を広げる（エキスパンド加工）ことで、各素子チップのハンドリングが容易になるとともに、それぞれの素子チップに確実に薬液を塗布できる。仮に、素子チップ間の間隔が狭いとき、表面張力によって薬液が素子チップ間に浸透しないことがある。しかし、上記のようにエキスパンド加工を行うことでこれを防止できる。
本発明によれば、素子チップの製造方法において、アルカリ性の薬液によるマスクの除去を行うことで、アッシング不良を抑制し、素子チップの生産性を向上させることができる。
実施形態に係る素子チップの製造方法の第１準備工程を示す断面図。 実施形態に係る素子チップの製造方法の第２準備工程を示す断面図。 実施形態に係る素子チップの製造方法の保護工程を示す断面図。 実施形態に係る素子チップの製造方法の薄化工程を示す断面図。 実施形態に係る素子チップの製造方法の第１保持工程を示す断面図。 実施形態に係る素子チップの製造方法の第２保持工程を示す断面図。 実施形態に係る素子チップの製造方法の第１マスク形成工程を示す断面図。 実施形態に係る素子チップの製造方法の第２マスク形成工程を示す断面図。 実施形態に係る素子チップの製造方法の個片化工程を示す断面図。 実施形態に係る素子チップの製造方法の第１マスク除去工程を示す断面図。 実施形態に係る素子チップの製造方法のエキスパンド工程を示す断面図。 実施形態に係る素子チップの製造方法の第２マスク除去工程を示す断面図。 実施形態に係る素子チップの製造方法によって製造された素子チップの断面図。 図１Ｍの詳細を示す部分拡大断面図。 ドライエッチング装置の模式図。 マスク除去装置の概略構成図。 エキスパンド工程を示す第１の断面図。 エキスパンド工程を示す第２の断面図。 デブリの付着状態を示す模式図
以下、添付図面を参照して本発明の実施形態を説明する。
図１Ａから図１Ｍは本発明の実施形態に係る半導体チップ（素子チップ）２の製造工程を示している。完成図である図１Ｍおよびその詳細図である図１Ｎを参照すると、製造された半導体チップ２は、半導体層４と、半導体層４上に形成された配線層６と、配線層６上に形成された保護膜８および電極としてのバンプ１０とを備える。なお、図１Ｎは断面図であるが、図示を明瞭にするため、ハッチングを省略している。バンプ１０には、一般に半田が使用され、半田はめっき法、印刷法または蒸着法により形成されている。半導体チップ２の保護膜８上にはＵＢＭ膜（アンダーバンプメタル膜）９が形成されており、バンプ１０は、このＵＢＭ膜９上に形成されている。即ち、ＵＢＭ膜９は、バンプ１０の下地層であり、基本的には電気伝導性を有し、配線層６中のメタル配線６Ｂと電気的に接続されている。配線層６には、このようなメタル配線６Ｂと、絶縁膜６Ｃと、トランジスタ６Ｄとが設けられている。メタル配線６Ｂの材質は、例えばＣｕ、Ａｌ、Ａｌ合金、またはＷ等であり得る。絶縁膜６Ｃの材質は、ＳｉＯ２、ＳｉＮ、ＳｉＯＣ、またはＬｏｗ−ｋ材料等であり得る。バンプ１０に含まれる金属は、Ｃｕ、ＣｕとＳｎとＡｇとの合金、ＡｇとＳｎとの合金、Ａｕ、Ａｌ、またはＡｌ合金等であり得る。バンプ１０の形状は、特に限定されず、角柱、円柱、山型、ボール等であってもよい。バンプ１０の配置および個数は特に限定されず、目的に応じて適宜設定される。ここで、電極としての凸型のバンプ１０は、凹型のパッド電極であってもよい。また、配線層６には、ＴＥＧ（Test Element Group）と呼ばれるメタル層６Ｅが設けられており、より詳細にはメタル層６Ｅは素子領域１４（図１Ｂ参照）と分割領域１６（図１Ｂ参照）とにわたって設けられている。
バンプ１０として、例えば、直径４０μｍで高さ５０μｍのＣｕピラーを例示することができる。また、配線層６としては、例えば、Ｌｏｗ−ｋ材料とＣｕ配線を備える厚み５μｍ程度の配線層を例示することができる。また、半導体層４としては、例えば、Ｓｉからなる厚み７０μｍの半導体層を例示することができる。また、半導体層４の配線層６と反対側には、例えば、厚さ１μｍ程度のＳｉＯ２からなる絶縁膜層が設けられていてもよい。
図１Ａに示す第１準備工程では、半導体ウエハ（基板）１２を準備する。図１Ａに示すように、半導体ウエハ１２は、半導体層４と、半導体層４上に形成された配線層６とを備える。
図１Ｂに示す第２準備工程では、半導体ウエハ１２の配線層６の表面（第１の面）６Ａに、保護膜８およびバンプ１０を形成する。本工程を経た半導体ウエハ１２は、バンプ１０が形成された複数の素子領域１４と、個々の素子領域１４の周囲に隣接する分割領域１６とを備える。換言すれば、分割領域１６によって個々の素子領域１４が画定されている。
図１Ｃに示す保護工程では、半導体ウエハ１２の表面６Ａに、裏面４Ａの研削時の保護のためのＢＧ（バックグラインド）テープ２０を貼り付ける。ＢＧテープ２０は、粘着層２０Ａと、樹脂製の基材層２０Ｂとからなる保護フィルムである。即ち、粘着層２０Ａを半導体ウエハ１２の表面６Ａに貼り付け、基材層２０Ｂにより半導体ウエハ１２の表面６Ａを保護する。ＢＧテープ２０は、半導体ウエハ１２に貼り付けられた後に、または、貼り付けられる前に、半導体ウエハ１２の外形形状に合わせて切断されるため、半導体ウエハ１２のハンドリング性は損なわれない。
図１Ｄに示す薄化工程では、図示しない研削装置により半導体ウエハ１２の裏面（第２の面）４Ａ側から半導体層４を研削する。半導体ウエハ１２は、半導体層４の研削により所定の厚みに薄化される。
図１Ｅに示す第１保持工程では、ダイシングテープ（保持シート）２２を半導体ウエハ１２の裏面４Ａに貼り付ける。本実施形態のダイシングテープ２２は、アクリル系粘着剤からなる粘着層２２Ａと、樹脂製の基材層２２Ｂとからなる保持フィルムである。粘着層２２Ａが半導体ウエハ１２の裏面４Ａに貼り付けられ、基材層２２Ｂにより半導体ウエハ１２が保持されている。また、ダイシングテープ２２には、ハンドリング性の観点からフレーム２２Ｃが取り付けられている。
図１Ｆに示す第２保持工程では、半導体ウエハ１２からＢＧテープ２０を剥離し、除去する。ＢＧテープ２０が除去された状態では、半導体ウエハ１２の表面６Ａでバンプ１０が露出している。
図１Ｇに示すマスク形成工程では、半導体ウエハ１２の表面６Ａに耐プラズマ性を有するマスク２４を形成する。マスク２４は、後述するパターニング工程においてレーザグルービングによる加工が行われる場合、加工に伴って発生するデブリが素子の表面に直接付着することを防ぐ。また、後述する個片化工程においてプラズマダイシングが行われる際に素子の表面がプラズマに晒されることを防ぐ。本実施形態のマスク２４は、ノボラック樹脂であって、紫外線の照射によって後述する現像液への溶解速度が増加するポジ型レジストであるレジスト膜２４Ａと、レジスト膜２４Ａの下に形成され紫外線を吸収する紫外線吸収膜２４Ｂとからなる。ノボラック樹脂はアルカリ洗浄で剥離しやすい性質を有するため、後述する第２洗浄工程において現像液によってレジスト膜２４Ａが除去され易い。また、レジスト膜２４Ａがポジ型レジストであるため、後述する第２洗浄工程において剥離される前にＵＶ再照射により、溶解性が増し、剥離されやすくなる。好ましくは、ノボラック樹脂は、レーザグルービングの加工性改善のため、ＵＶ（３５５ｎｍ）の吸収率を上げるための添加剤を含む。
また、マスク２４はノボラック樹脂に限らず、例えば、ポリビニルアルコール（ＰＶＡ）等の水溶性樹脂であってもよい。マスク２４の形成方法は、スピンコート法またはスプレーコート法など任意の方法であり得る。
スプレーコート法によるマスク２４の形成は以下のようにして行うことができる。まず、マスク２４の原料液として、例えば、Ｍｅｒｃｋ社製のレジスト液ＡＺ６１２４とメチルエチルケトン（ＭＥＫ）をそれぞれ１：２の比率で混合した原料液を準備する。この原料液をスプレーコート装置のノズルから吐出させながら、半導体ウエハ１２の表面をスキャンすることにより、半導体ウエハ１２の表面にレジスト膜を塗布する。そして、レジスト膜を塗布した後で、基板を加熱してレジスト膜を乾燥させる。例えば、吐出速度を６μＬ／秒、スキャン速度を１５０ｍｍ／秒とするスプレー条件でレジスト膜を形成してから、ウエハ１２を９０℃、２分間加熱することで、厚さ５μｍ程度のマスク２４を形成できる。必要に応じて、スプレー塗布と乾燥を２回以上繰り返すことにより、厚いマスク２４を形成することができる。
また、マスク２４は、水溶性樹脂層とノボラック樹脂層の２層構造であってもよい。この場合、後述するパターニング工程でのデブリ除去性が増す。即ち、水洗によって、水溶性樹脂と共にデブリ（加工屑）を除去でき、その後にノボラック樹脂をマスク２４として残すことができる。また、好ましくは、ノボラック樹脂の下に紫外線吸収膜２４のようなＵＶ吸収層（ＢＡＲＣ：Bottom Anti Reflective Coating）を設けることが好ましい。即ち、このとき、マスク２４は、水溶性樹脂層と、ノボラック樹脂層と、ＢＡＲＣ層とからなる３層構造を有する。このＵＶ吸収層がＵＶを吸収するので、プラズマダイシングやライトアッシング中の素子へのＵＶ照射による損傷を抑えることができる。
図１Ｈに示すパターニング工程では、分割領域１６（図１Ｇ参照）に対応する部分において、マスク２４と半導体ウエハ１２とをレーザグルービングやメカニカルダイシング等により切削し、露出部１８を形成する。詳細には、露出部１８は、配線層６、保護膜８、およびマスク２４を切削することで形成され、このとき半導体層４は一部切削されてもよいし、切削されなくてもよいが、完全には切削されない。詳細には、配線層６中には、絶縁膜６Ｃおよびメタル層６Ｅ（ＴＥＧ）が設けられているが、これらもレーザ等で取り除き、露出部１８を形成する。
レーザグルービングによる加工は以下のようにして行うことができる。レーザ光源として、ＵＶ波長（例えば３５５ｎｍ）のナノ秒レーザを用いる。そして、パルス周期４０ｋＨｚ、出力０．３Ｗ、スキャン速度２００ｍｍ／秒で、分割領域１６へのレーザ光の照射を２回実施し、マスク２４を除去する。その後、パルス周期２５ｋＨｚ、出力１．７Ｗ、スキャン速度１００ｍｍ／秒で、分割領域１６へのレーザ光の照射を１回実施し、保護膜８および配線層６を除去する。マスク２４の除去のためのレーザ照射を、低出力条件で２回実施することで、マスク２４の基板からの剥がれ（デラミネーション）を抑制できる。また、配線層６を除去するためのレーザ照射を、高出力条件で行うことで、配線層６がＣｕからなるＴＥＧを含む場合でも、配線層６を除去できる。
このとき、レーザグルービングにより、図５に示すように、レーザ加工屑（デブリ）Ｄが露出部１８や半導体ウエハ１２の表面６Ａなどに付着することがある。詳細には、レーザグルービングでメタル層（ＴＥＧ）６Ｅおよび絶縁膜６Ｃ（ＰＩ，ＰＢＯ，ＳｉＮ，ＳｉＯ２，ｌｏｗ−ｋ等）等を加工すると、レーザ加工屑（デブリ）Ｄが発生する場合があり、デブリＤにはこのＴＥＧメタルやＳｉやＳｉＯｘ等が含まれる。従って、露出部１８には、溶融したデブリＤが付着し、又、飛散したデブリＤがマスク２４の表面に付着することがある。特に、ＴＥＧメタルが多い箇所とその近傍にはデブリが多く付着する傾向にある。レーザグルービングでマスク２４の表面に付着したデブリＤは、後のプラズマダイシング工程におけるマイクロマスクの原因となる。これに対し、前述のように、水溶性樹脂層とノボラック樹脂層の２層構造を採用することで、水洗によって水溶性樹脂とともにデブリ（加工屑）を除去できる。さらに、ノボラック樹脂は水に溶解しないため、水洗後にノボラック樹脂をマスク２４として残すことができる。このようにデブリを取り除くことで、後述するようにプラズマダイシング工程によるマスク２４の表面の荒れを抑えたり、プラズマダイシング中にチャンバ５２（図２参照）の内壁にメタル成分が付着したりすることを抑制できる。チャンバ５２の内壁へのメタル成分の付着が抑制されるので、プラズマダイシングプロセスの安定性を向上させることができる。好ましくは、上記水洗は、温水であり、さらに好ましくは、残渣除去効率を上げるため、窒素をバブリングしながら行われる。また、乾燥については、窒素によるブロー乾燥やスピンによる空気乾燥が行われ得る。
水溶性樹脂層とノボラック樹脂層の２層構造は、例えば、ノボラック樹脂層を上述のスプレーコート法などで形成してから、水溶性レジストをスピンコートすることにより形成すればよい。水溶性レジストのスピンコート条件は、例えば、回転速度５００ｒｐｍで１回塗布してもよい。また、水溶性樹脂層とノボラック樹脂層の２層構造を用いる際の洗浄は、水と窒素とを４００ｍＬ／分でノズルから噴出させながら洗浄を行う２流体洗浄を６０秒程度行ってもよい。従って、半導体ウエハ１２を表面６Ａ側から見ると、露出部１８では半導体層４が露出している。好ましくは、ノボラック樹脂層であるレジスト膜２４ＡにＵＶ吸収率を上げる添加剤を入れることで、レーザグルービング時のマスク剥離（デラミネーション）を抑えることができる。代替的には、マスク２４に対する露光および現像処理を行って、マスク２４の分割領域１６に対応する部分に開口を形成し、その後、保護膜８および配線層６のエッチングを行って、露出部１８を形成するようにしてもよい。
図１Ｉおよび図１Ｊに示す個片化（プラズマダイシング）工程では、半導体ウエハ１２の裏面４Ａをダイシングテープ２２で保持した状態で、半導体ウエハ１２をプラズマエッチング（プラズマダイシング）により個片化する。このとき、前述のように、レーザグルービングで開口した露出部１８には、メタル、絶縁物、およびＳｉなどの溶融したデブリが付着していることがある。その場合、デブリに起因して、マスク２４の表面の荒れが発生したり、プラズマによるマスク２４の表面の硬化が発生したりする。そのため、個片化前にイオン性の強い条件でストリート部をプラズマエッチングして、溶融物を除去することが好ましい。このようにすることで、露出部１８のデブリや溶融して付着しているメタル成分等を除去でき、後のプラズマダイシングにより生じる柱状残渣やエッチングストップを防止して、加工形状を良くし、プロセス安定性を改善できる。さらに、図２は、本工程で使用されるドライエッチング装置５０の一例を示している。ドライエッチング装置５０のチャンバ５２の頂部には誘電体窓（図示せず）が設けられており、誘電体窓の上方には上部電極としてのアンテナ５４が配置されている。アンテナ５４は、第１高周波電源部５６に電気的に接続されている。一方、チャンバ５２内の処理室５８の底部側には、半導体ウエハ１２が配置されるステージ６０が配置されている。ステージ６０には内部に冷媒流路（図示せず）が形成されており、冷媒流路に冷媒を循環させることにより、ステージ６０は冷却される。ステージ６０は下部電極としても機能し、第２高周波電源部６２に電気的に接続されている。また、ステージ６０は図示しない静電吸着用電極（ＥＳＣ電極）を備え、ステージ６０に載置されたダイシングテープ２２（即ち半導体ウエハ１２）をステージ６０に静電吸着できるようになっている。また、ステージ６０には冷却用ガスを供給するための図示しない冷却用ガス孔が設けられており、冷却用ガス孔からヘリウムなどの冷却用ガスを供給することで冷却されたステージ６０に静電吸着された半導体ウエハ１２を冷却できる。チャンバ５２のガス導入口６４はエッチングガス源６６に流体的に接続されており、排気口６８はチャンバ５２内を真空排気するための真空ポンプを含む真空排気部７０に接続されている。
この個片化工程では、ダイシングテープ２２を介して半導体ウエハ１２をステージ６０に載置し、処理室５８内を真空排気部７０によって真空排気するとともにエッチングガス源６６から処理室５８内に例えばＳＦ６であるエッチングガスを供給する。そして、処理室５８内を所定圧力に維持し、アンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内に第１のプラズマを発生させて半導体ウエハ１２に照射する。このとき、第１のプラズマ中のラジカルとイオンの物理化学的作用により露出部１８で露出している半導体ウエハ１２の半導体層４が除去される。この個片化工程を経て、半導体ウエハ１２は、個々の半導体チップ２に形成される。
より詳細には、個片化工程は、（１）チャッキング工程、（２）クリーニング工程、（３）表面酸化物除去工程、（４）プラズマダイシング工程、（５）ＳｉＯ２エッチング工程、（６）ライトアッシング工程と、（７）デチャッキング工程とを含んでも良い。
（１）チャッキング工程
チャッキング工程では、チャンバ５２内に高エネルギーのプラズマを発生させる前に、低エネルギーのプラズマを発生させて、ステージ６０に載置された半導体ウエハ１２およびダイシングテープ２２を、ステージ６０に確実に静電吸着させる。これにより、耐熱性に乏しいダイシングテープ２２が、プラズマ処理に伴う熱ダメージを受けにくくすることができる。例えば、弱いプラズマは、Ａｒガスを１００ｓｃｃｍで供給しながらチャンバ圧力を８Ｐａに調圧し、アンテナ５４に１５０ＷのＲＦ電力を印加し、１０秒程度発生させてもよい。このとき、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０〜２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（２）クリーニング工程
クリーニング工程では、レーザグルービングで生じたデブリや、レーザグルービングによりＳｉが溶けて生じたアモルファスシリコン層やシリコン酸化物層を、プラズマにより除去する。クリーニング工程で使用するプラズマは、シリコン及びシリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、ＳＦ６とＯ２の混合ガスを２００ｓｃｃｍで供給しながら、チャンバ圧力を５Ｐａに調圧し、アンテナ５４に１０００〜２０００ＷのＲＦ電力を印加して発生させたプラズマに、１〜２分程度晒せばよい。このとき、ステージ６０が備える下部電極に１５０Ｗ程度のＬＦ電力を印加することで、クリーニン効果を高くすることができる。また、クリーニング工程で発生させるプラズマによる熱ダメージを低減するため、クリーニング工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０〜２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（３）表面酸化物除去工程
クリーニングステップで酸素を含有するプラズマによりクリーニングが行われる場合、クリーニング後のシリコンの表面が酸化される場合がある。クリーニングステップで生じたシリコン表面の酸化膜層を除去するために表面酸化物除去工程を設けてもよい。表面酸化物除去工程で使用するプラズマは、シリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、ＳＦ６を２００ｓｃｃｍで供給しながら、チャンバ圧力を８Ｐａに調圧し、アンテナ５４に２０００〜５０００ＷのＲＦ電力を印加して発生させたプラズマに、２〜１０秒程度晒せばよい。このとき、ステージ６０が備える下部電極に５００Ｗ程度のＬＦ電力を印加することで、表面酸化物除去効果を高くすることができる。また、表面酸化物除去工程で発生させるプラズマによる熱ダメージを低減するため、表面酸化物除去工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０〜２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（４）プラズマダイシング工程
プラズマダイシング工程では、ＢＯＳＣＨ法によりシリコンからなる半導体層４を除去する。ＢＯＳＣＨ法では、保護膜を堆積させるプラズマと、シリコンをエッチングさせるプラズマを交互に発生させる。保護膜を堆積させるプラズマは、例えば、Ｃ４Ｆ８を３００ｓｃｃｍで供給しながら、チャンバ圧力を２０Ｐａに調圧し、アンテナ５４に２０００〜５０００ＷのＲＦ電力を印加して、２〜１０秒程度発生させればよい。また、シリコンをエッチングさせるプラズマは、例えば、ＳＦ６を６００ｓｃｃｍで供給しながら、チャンバ圧力を２０Ｐａに調圧し、アンテナ５４に２０００〜５０００ＷのＲＦ電力を印加するとともに、下部電極に５０〜５００ＷのＬＦ電力を印加して、５〜２０秒程度発生させればよい。なお、半導体層４の加工形状におけるノッチングを抑制する為に、下部電極に印加するＲＦ電力をパルス状にしてもよい。このような、保護膜を堆積させるプラズマとシリコンをエッチングさせるプラズマとを例えば、２０サイクル程度繰り返すことで、半導体層４を除去することができる。なお、プラズマダイシング工程で発生させるプラズマによる熱ダメージを低減するため、プラズマダイシング工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０〜２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。なお、半導体層４が所定以下の厚みである場合には、ＢＯＳＣＨ法を使用せずに、シリコンを連続的にエッチングしてもよい。
（５）ＳｉＯ２エッチング工程
半導体ウエハ１２が半導体層４の下層にＳｉＯ２やＤＡＦを備える場合、プラズマダイシング工程の後で、エッチング条件を切り替えてこれらＳｉＯ２やＤＡＦを加工してもよい。ＳｉＯ２エッチング工程で使用するプラズマは、シリコン酸化物層が除去できるガス種を用いることが好ましく、例えば、ＡｒとＣ４Ｆ８の混合ガスを３００ｓｃｃｍで供給しながら、チャンバ圧力を１Ｐａに調圧し、アンテナ５４に５００〜２０００ＷのＲＦ電力を印加して発生させたプラズマに、２〜８分程度晒せばよい。このとき、ステージ６０が備える下部電極に５００〜１５００Ｗ程度のＬＦ電力を印加することで、ＳｉＯ２エッチング効果を高くすることができる。また、ＳｉＯ２エッチング工程で発生させるプラズマによる熱ダメージを低減するため、ＳｉＯ２エッチング工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０〜２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（６）ライトアッシング工程
プラズマダイシング工程後のマスク２４の最表層はプラズマ照射やイオン入射により硬化している場合がある。この場合、プラズマダイシング工程の後で、レジスト最表層の硬化、変質層を取り除くためのライトアッシング工程（第１マスク除去工程）を行っても良い。
図１Ｊに示す第１マスク除去工程では、図２に示す処理室５８内を真空排気部７０によって真空排気するとともにエッチングガス源６６から処理室５８内に例えば酸素を含むエッチングガスを供給する。そして、処理室５８内を所定圧力に維持し、アンテナ５４に対して第１高周波電源部５６から高周波電力を供給し、処理室５８内に第２のプラズマを発生させて半導体ウエハ１２に照射し、即ちマスク２４の表面を第２のプラズマに晒す。このとき、第２のプラズマ中のラジカルとイオンの物理化学的作用によりマスク２４の一部が除去される（ライトアッシング）。本実施形態では、マスク２４の厚みにおいて、図１Ｉと図１Ｊとを比較すると図１Ｊの方が薄くなっているように、このライトアッシングによって、完全ではなく部分的にマスク２４を除去している。これにより、後述する第２マスク除去工程においてマスク２４を除去し易くしている。
さらに言えば、アッシングでマスク２４の残膜やデブリを除去するためには、酸素などのアッシングガスにＣＦ４などの反応性のガスを加えて、ＳｉやＳｉＯｘやマスク硬化層の除去効果を高めることが好ましい。また、メタル成分を除去するためには、Ｂｉａｓパワーを高くしてイオン性（スパッタ性）を高めた条件でプラズマエッチングを行うことが好ましい。ライトアッシング工程で使用するプラズマは、レジスト最表層の硬化、変質層を除去できるガス種を用いることが好ましく、例えば、Ｏ２とＣＦ４の混合ガスを３００ｓｃｃｍで供給しながら、チャンバ圧力を１Ｐａに調圧し、アンテナ５４に２０００〜５０００ＷのＲＦ電力を印加して発生させたプラズマに、１〜３分程度晒せばよい。このとき、ステージ６０が備える下部電極に１００Ｗ程度のＬＦ電力を印加することで、ライトアッシング効果を高くすることができる。また、ライトアッシング工程で発生させるプラズマによる熱ダメージを低減するため、表面酸化物除去工程では半導体ウエハ１２およびダイシングテープ２２は冷却されることが好ましい。例えば、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極に３ｋＶの直流電圧を印加するとともに、冷却用ガスとして５０〜２００ＰａのＨｅをダイシングテープ２２とステージ６０の間に供給することにより、半導体ウエハ１２およびダイシングテープ２２を冷却することができる。
（７）デチャッキング工程
デチャッキング工程では、チャンバ５２内に弱いプラズマを発生させ、ステージ６０に静電吸着されている半導体ウエハ１２およびダイシングテープ２２から、残留電荷を除去し、ステージ６０との間の静電吸着力を低減させる。例えば、弱いプラズマは、Ａｒガスを１００ｓｃｃｍで供給しながらチャンバ圧力を１２Ｐａに調圧し、アンテナ５４に１５０ＷのＲＦ電力を印加し、３０〜１２０秒程度発生させてもよい。このとき、ステージ６０の温度を２０℃以下に温度調節しながら、ＥＳＣ電極への電圧の印加と冷却用ガスの供給を停止して、弱いプラズマを発生させることが好ましい。
図１Ｋに示すエキスパンド工程では、半導体チップ２間の間隔を広げる。本実施形態では、図３に示すように、エキスパンド装置１１０と、第１カセット載置部１４０と、第２カセット載置部１５０と、これらの間で半導体ウエハ１２を搬送する搬送機構１６０とが設けられている。
第１カセット載置部１４０には、第１マスク除去工程の処理後かつ後述する第２マスク除去工程の処理前の半導体ウエハ１２が載置される。この半導体ウエハ１２は、第１カセット載置部１４０からエキスパンド装置１１０に搬送機構１６０によって搬送される。
エキスパンド装置１１０は、半導体チップ２間の間隔を広げる装置である。図４Ａに示すように、第１マスク除去工程後の半導体ウエハ１２では、各半導体チップ２の間隔が狭く、例えばその間隔は２０μｍ程度である。この間隔が狭いと、半導体チップ２のハンドリングに悪影響を及ぼす恐れもある。そこで、本実施形態では図４Ｂに示すように、エキスパンド装置１１０によって半導体チップ２間の間隔を広げている。
図４Ｂに示すように、本実施形態では、個片化工程の後、かつ、後述する薬液によりマスク２４を半導体チップ２から除去する前に、半導体チップ２間の間隔を広げるようにダイシングテープ２２を外側へ向けて引っ張るエキスパンド加工を行う。エキスパンド加工を行うエキスパンド装置１１０には、押圧部材１１２と、リング部材１１４と、昇降機１１６と、載置台１１８とが設けられている。押圧部材１１２は、ダイシングテープ２２のフレーム２２Ｃに沿って配置され、フレーム２２Ｃを固定する。リング部材１１４は、リング状の部材であって、ダイシングテープ２２の下方にフレーム２２Ｃと同心に配置され、ダイシングテープ２２をフレーム２２Ｃに対して昇降させる。昇降機１１６は、リング部材１１４を昇降させる。エキスパンド装置１１０における加工では、載置台１１８に半導体ウエハ１２を載置し、押圧部材１１２によってダイシングテープ２２のフレーム２２Ｃを押圧して固定した状態で、昇降機１１６によって載置台１１８からダイシングテープ２２を浮かせるようにリング部材１１４を上昇させる。このとき、ダイシングテープ２２が引き伸ばされるため、半導体チップ２間の間隔が広がり、例えばその間隔は５０μｍ程度となる。仮に、露出部１８が２０μｍ程度の狭い状態で後述する第２マスク除去工程を行うと、表面張力により隣接する半導体チップ２が引き寄せられて衝突したり、チップ間に洗浄液が浸入しないおそれがある。そのため、本実施形態では、エキスパンド加工によってこれを防止している。
図３に示すように、上記エキスパンド加工後、半導体ウエハ１２は、エキスパンド加工された状態で、エキスパンド装置１１０からマスク除去装置１２０に搬送機構１６０によって搬送される。マスク除去装置１２０では、以下の第２マスク除去工程が実行される。
図１Ｌに示す第２マスク除去工程では、マスク除去装置１２０を使用してマスク２４を除去する。マスク除去装置１２０は、紫外線を照射する照射装置１２１と、マスク２４を溶解させる薬液の一例であるアルカリ現像液（単に現像液ともいう）を滴下する滴下装置１２２と、回転機能を有する回転ステージ１３０とを備える。ここで、現像液は、マスク２４の溶解速度が粘着層２２Ａの溶解速度よりも大きい種類のものを用い、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いる。ＴＭＡＨは、低温でマスク２４を除去できるため、アルカリ洗浄を行う現像液として好ましい。但し、ＴＭＡＨはメタル(Ａｌ、Ｃｕ、Ｎｉ、および半田など)を溶かす場合があるので、メタル防食剤を添加したアルカリ現像液であることが好ましい。これにより、マスク２４とともに、デブリ、アッシング残渣を除去できる。また、本実施形態では、現像液によってマスク２４を溶解する前に、照射装置１２１から紫外線を照射し、レジスト膜２４Ａを変性させ、レジスト膜２４Ａの現像液への溶解速度を増加させる。このとき粘着層２２Ａの溶解速度は大きく変化しない。そのため、現像液に対するマスク２４の溶解速度を現像液に対する粘着層２２Ａの溶解速度で除算した選択比を増加させることができる。この選択比の増加により、粘着層２２Ａを維持しつつ、現像液にマスク２４のみを溶解させ易くなる。現像液は、滴下装置１２２によってマスク２４上に常温で滴下された後、回転ステージ１３０を回転させることでマスク２４の全体に行きわたる。これに代えて、ディッピング法のようにマスク２４を現像液に浸してもよい。このようにマスク２４を溶解させることで、半導体チップ２からマスク２４を除去できる（アルカリ洗浄）。特に、当該分野において一般によく使用される有機溶剤ではなく、アルカリ洗浄を行っているが、この理由は、有機溶剤ではダイシングテープ２２との選択性が現れないためである。また、アルカリ現像液は、ノボラック樹脂を溶かすので、洗浄によりデブリやアッシング残渣とともにマスクを容易に除去できる。また、アルカリ現像液は、ダイシングテープ２２を構成するアクリルやポリオレフィン、半導体チップ２の保護膜８に用いられるＰＩ（ポリイミド）を溶かしにくいため、半導体チップ２にダメージを与えることなく清浄な半導体チップ２の表面を得ることができる。また、好ましくは、アルカリ洗浄時、窒素バブリング（気泡）または超音波振動等の物理効果を加えることで残渣除去を促進する。また、好ましくは、アルカリ現像液にメタル防食剤を添加することで、半導体チップ２の表面におけるメタル腐食を抑制できる。アルカリ洗浄の条件としては、
アルカリ洗浄は、例えば、アルカリ成分としてＴＭＡＨを約３．３重量％含有し、その他の成分として、水、メタル防食剤、界面活性剤などを含む洗浄液を用いて行うことができる。ＴＭＡＨの濃度は２〜４重量％であることが好ましい。また、洗浄液は、その他の成分として、さらに有機アルカリを含んでも良い。また、アルカリ成分として有機アルカリを含有し、その他の成分として水、メタル防食剤、界面活性剤などを含む洗浄液を用いても良い。洗浄の際、洗浄液とＮ２ガスとをノズルから噴出させながら洗浄を行う２流体洗浄を６０秒程度行っても良い。
アルカリ洗浄後には、水洗と乾燥が行われる。なお、図では、照射装置１２１および滴下装置１２２は、半導体チップ２を１個ずつ処理する大きさであるが、効率の観点から、それぞれ半導体ウエハ１２の全面を処理できる大きさであることが好ましい。照射装置１２１からの紫外線の照射条件としては、例えば、エネルギー密度１．５Ｗ／ｃｍ２で２秒間の照射を行えばよい。
図３に示すように、マスク除去装置１２０によってマスク２４が除去された半導体ウエハ１２は、マスク除去装置１２０から第２カセット載置部１５０に搬送機構１６０によって搬送される。従って、第２カセット載置部１５０には、マスク２４が完全に除去された後の半導体ウエハ１２（図１Ｍ参照）が載置される。
本実施形態によれば、マスク２４を除去する際、マスク２４の残渣が残り難く、かつ、アッシングの際に生じる半導体チップ２へのダメージを抑制できる。即ちアッシング不良を抑制し、半導体チップ２の生産性を向上させることができる。具体的には、上記方法では、アルカリ性の薬液によってマスク２４を除去している。そのため、半導体チップ２へのダメージを低減できるため、アッシング不良を抑制できる。さらに言えば、マスク２４の溶解速度が粘着層２２Ａの溶解速度よりも大きいアルカリ性の薬液を使用しているため、粘着層２２Ａを維持しつつ、マスク２４を先に溶解させることができる。
また、本実施形態によれば、マスク２４のレジスト膜２４Ａが粘着層２２Ａのアクリル系粘着剤よりも速く薬液のアルカリ現像液によって溶解される。特に、レジスト膜２４Ａがポジ型レジストであるため、紫外線を照射することで前述のように選択比を簡単に増加させることができる。
また、本実施形態によれば、紫外線吸収膜２４Ｂによって紫外線を吸収できるため、前述のように選択比を増加させる際に照射される紫外線によって半導体チップ２が受けるダメージを軽減できる。
また、本実施形態によれば、ダイシングテープ２２を引き延ばして半導体チップ２間の間隔を広げる（エキスパンド加工）ことで、各半導体チップ２のハンドリングが容易になるとともに、それぞれの半導体チップ２に確実に薬液を塗布できる。仮に、半導体チップ２間の間隔が狭いとき、表面張力によって薬液が半導体チップ２間に浸透しないことがある。しかし、上記のようにエキスパンド加工を行うことでこれを防止できる。
以上より、本発明の具体的な実施形態について説明したが、本発明は上記形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
例えば、第２マスク除去工程（図１Ｌ参照）における照射装置１２１は必須ではなく、紫外線の照射は必ずしも行われなくてもよい。個片化工程の際に生じる第１のプラズマおよびライトアッシングの際の第２のプラズマの少なくとも一方が放射する紫外線がマスク２４に照射されることで、選択比を増加させることができるためである。即ち、個片化工程の際およびライトアッシングの際の少なくとも一方の際に上記選択比を増加させてもよい。
このようにすることで、紫外線の照射装置１２１を設けることなく、選択比を簡単に増加させることができる。また、一般に用いられるポジ型レジストを用いて、マスク２４の残渣やプラズマによるダメージの少ない半導体チップ２を形成できる。
また、紫外線吸収膜２４Ｂは省略されてもよい。上記実施形態では、選択比を増加させるための方法の一例としてマスク２４に紫外線を照射する方法を採用したが、選択比の増加方法はこれに限らず、マスク２４の性質に応じて変更し得る。例えば、熱を加えることによってマスク２４を変性させることも考えられる。特に、そのような場合、紫外線吸収膜２４Ｂは不要となるため、紫外線吸収膜２４Ｂは省略されてもよい。
また、ダイシングテープ２２、マスク２４、および薬液の種類は、上記の実施形態に限定されず、様々な変形例が考えられる。例えば、ダイシングテープ２２の基材層２２Ｂがポリオレフィンからなり、粘着層２２Ａがアクリル系粘着剤からなってもよい。また、このとき、マスク２４は、紫外線吸収膜２４Ｂを備えず、全体がノボラック樹脂からなってもよい。
この方法によれば、ノボラック樹脂はアクリル系粘着剤よりも速く薬液のＴＭＡＨによって溶解されるため、マスク２４が粘着層２２Ａよりも速く薬液のＴＭＡＨによって溶解される。また、ポリオレフィンはＴＭＡＨに溶解し難く、ダイシングテープ２２の形状を維持できる。従って、ダイシングテープ２２を維持しつつ、薬液によるマスク２４の除去を確実に行うことができる。
２ 半導体チップ（素子チップ）
４ 半導体層
４Ａ 裏面（第２の面）
６ 配線層
６Ａ 表面（第１の面）
６Ｂ メタル配線
６Ｃ 絶縁膜
６Ｄ トランジスタ
６Ｅ メタル層（ＴＥＧ）
８ 保護膜
９ ＵＢＭ膜
１０ バンプ
１２ 半導体ウエハ（基板）
１４ 素子領域
１６ 分割領域
１８ 露出部
２０ ＢＧテープ
２０Ａ 粘着層
２０Ｂ 基材層
２２ ダイシングテープ（保持シート）
２２Ａ 粘着層
２２Ｂ 基材層
２２Ｃ フレーム
２４ マスク
５０ ドライエッチング装置
５２ チャンバ
５４ アンテナ
５６ 第１高周波電源部
５８ 処理室
６０ ステージ
６２ 第２高周波電源部
６４ ガス導入口
６６ エッチングガス源
６８ 排気口
７０ 真空排気部
１００ マスク除去装置
１１０ エキスパンド装置
１１２ 押圧部材
１１４ リング部材
１１６ 昇降機
１１８ 載置台
１２０ マスク除去装置
１２１ 照射装置
１２２ 滴下装置
１３０ 回転ステージ
１４０ 第１カセット載置部
１５０ 第２カセット載置部
１６０ 搬送機構

Claims (10)

  1. 複数の素子領域と前記素子領域を画定する分割領域とを備える基板の第１の面にマスクを形成し、
    前記マスクに開口を形成し、前記基板の分割領域を露出し、
    前記基板の前記第１の面と対向する第２の面を粘着層を介して保持シートに保持し、
    前記開口に露出する前記基板を前記第２の面に達するまで第１のプラズマによりエッチングして複数の素子チップに個片化し、前記複数の素子チップが前記粘着層を介して前記保持シートに保持された状態とし、
    前記マスクを前記複数の素子チップの表面から除去し、前記マスクの除去された前記複数の素子チップが前記粘着層を介して前記保持シートに保持された状態とする
    ことを含み、
    前記マスクを除去する際、前記マスクの溶解速度が前記粘着層の溶解速度よりも大きいアルカリ性の薬液により前記マスクを前記素子チップから除去する、素子チップの製造方法。
  2. 前記保持シートがポリオレフィンからなり、前記粘着層がアクリル系粘着剤からなり、前記マスクがノボラック樹脂からなり、前記薬液が水酸化テトラメチルアンモニウムを含む、請求項１に記載の素子チップの製造方法。
  3. 前記薬液が、メタル防食剤を含む、請求項１または２に記載の素子チップの製造方法。
  4. 前記薬液による前記マスクの除去が、前記マスクに気泡を照射しながら、あるいは、超音波振動を印加しながら、行われる、請求項１から３のいずれか１項に記載の素子チップの製造方法。
  5. 前記薬液による前記マスクの除去の前に、前記マスクの表面を酸素を含む第２のプラズマに晒して、前記マスクの少なくとも一部を除去する、請求項１から４のいずれか１項に記載の素子チップの製造方法。
  6. 前記薬液により前記マスクを前記素子チップから除去する前に、前記薬液に対する前記マスクの溶解速度を前記薬液に対する前記粘着層の溶解速度で除算した選択比を増加させることを含む、請求項１から５のいずれか１項に記載の素子チップの製造方法。
  7. 前記マスクが、紫外線の照射によって現像液への溶解速度が増加するポジ型レジストからなり、前記粘着層がアクリル系粘着剤からなり、前記薬液が前記現像液を含み、前記選択比を増加させる際、前記ポジ型レジストに前記紫外線を照射する、請求項６に記載の素子チップの製造方法。
  8. 前記マスクが、前記ポジ型レジストの下に形成された紫外線吸収膜をさらに備える、請求項７に記載の素子チップの製造方法。
  9. 前記個片化の際および前記マスクの表面を第２のプラズマに晒す際の少なくとも一方の際に前記選択比を増加させ、前記第１のプラズマと前記第２のプラズマの少なくとも一方が放射する紫外線が前記マスクに照射されることで、前記選択比が増加する、請求項６または請求項７に記載の素子チップの製造方法。
  10. 前記個片化の後、かつ、前記薬液により前記マスクを前記素子チップから除去する前に、前記保持シートを引き伸ばすことにより、前記粘着層を介して前記保持シートに保持された前記複数の素子チップ間の間隔を広げることを含む、請求項１から請求項９のいずれか１項に記載の素子チップの製造方法。
JP2017104984A 2017-05-26 2017-05-26 素子チップの製造方法 Active JP6519759B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017104984A JP6519759B2 (ja) 2017-05-26 2017-05-26 素子チップの製造方法
US15/952,342 US10242914B2 (en) 2017-05-26 2018-04-13 Element chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017104984A JP6519759B2 (ja) 2017-05-26 2017-05-26 素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2018200957A true JP2018200957A (ja) 2018-12-20
JP6519759B2 JP6519759B2 (ja) 2019-05-29

Family

ID=64401371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017104984A Active JP6519759B2 (ja) 2017-05-26 2017-05-26 素子チップの製造方法

Country Status (2)

Country Link
US (1) US10242914B2 (ja)
JP (1) JP6519759B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020196023A (ja) * 2019-05-31 2020-12-10 パナソニックＩｐマネジメント株式会社 レーザ加工装置、レーザ加工方法ならびに素子チップの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276423B2 (en) * 2017-02-16 2019-04-30 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing element chip
JP7258416B2 (ja) * 2018-12-06 2023-04-17 株式会社ディスコ 被加工物の加工方法、デバイスチップの製造方法
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP7281709B2 (ja) * 2019-05-30 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267331A (ja) * 2000-03-15 2001-09-28 Hitachi Ltd 半導体装置の製造方法
JP2013063576A (ja) * 2011-09-16 2013-04-11 Toshiba Corp モールドの製造方法および磁気記録媒体の製造方法
JP2015528211A (ja) * 2012-07-13 2015-09-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ダイシングされたウェハの輸送方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223886A (ja) * 1999-01-28 2000-08-11 Nisshinbo Ind Inc 透視性電磁波シールド材及びその製造方法
US20060108678A1 (en) * 2002-05-07 2006-05-25 Microfabrica Inc. Probe arrays and method for making
JP2007175117A (ja) * 2005-12-27 2007-07-12 Hisamitsu Pharmaceut Co Inc イオントフォレーシス装置及びその製造方法
JP5528394B2 (ja) 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267331A (ja) * 2000-03-15 2001-09-28 Hitachi Ltd 半導体装置の製造方法
JP2013063576A (ja) * 2011-09-16 2013-04-11 Toshiba Corp モールドの製造方法および磁気記録媒体の製造方法
JP2015528211A (ja) * 2012-07-13 2015-09-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ダイシングされたウェハの輸送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020196023A (ja) * 2019-05-31 2020-12-10 パナソニックＩｐマネジメント株式会社 レーザ加工装置、レーザ加工方法ならびに素子チップの製造方法

Also Published As

Publication number Publication date
US10242914B2 (en) 2019-03-26
JP6519759B2 (ja) 2019-05-29
US20180342424A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP6519759B2 (ja) 素子チップの製造方法
US8883615B1 (en) Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
KR100741864B1 (ko) 반도체장치의 제조방법
JP6770858B2 (ja) 分割方法
JP6524594B2 (ja) 素子チップの製造方法
JP2019096738A (ja) 素子チップの製造方法
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
CN110998826B (zh) 晶片切割过程中颗粒污染的减轻
JP7233019B2 (ja) 素子チップの製造方法
JP6560969B2 (ja) ウエーハの分割方法
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US8999816B1 (en) Pre-patterned dry laminate mask for wafer dicing processes
JP2018046208A (ja) ウエーハの加工方法
US8440545B2 (en) Method of manufacturing semiconductor device with spraying fluid
US9583375B2 (en) Water soluble mask formation by dry film lamination
US10607846B2 (en) Method of manufacturing element chip
JP7207969B2 (ja) ウエーハの加工方法
JP2019169686A (ja) 素子チップの製造方法
JP2019153799A (ja) 素子チップの製造方法
KR20050020743A (ko) Ｓｏｉ 기판의 가공방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R151 Written notification of patent or utility model registration

Ref document number: 6519759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151