JP2018198272A5 - - Google Patents

Download PDF

Info

Publication number
JP2018198272A5
JP2018198272A5 JP2017102661A JP2017102661A JP2018198272A5 JP 2018198272 A5 JP2018198272 A5 JP 2018198272A5 JP 2017102661 A JP2017102661 A JP 2017102661A JP 2017102661 A JP2017102661 A JP 2017102661A JP 2018198272 A5 JP2018198272 A5 JP 2018198272A5
Authority
JP
Japan
Prior art keywords
light
solid
shielding film
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017102661A
Other languages
English (en)
Other versions
JP2018198272A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2017102661A priority Critical patent/JP2018198272A/ja
Priority claimed from JP2017102661A external-priority patent/JP2018198272A/ja
Priority to US16/614,967 priority patent/US11240452B2/en
Priority to PCT/JP2018/018039 priority patent/WO2018216477A1/ja
Publication of JP2018198272A publication Critical patent/JP2018198272A/ja
Publication of JP2018198272A5 publication Critical patent/JP2018198272A5/ja
Pending legal-status Critical Current

Links

Images

Description

メモリを持ちグローバルシャッタ機能を有する裏面照射型固体撮像装置において、メモリは光照射(入射面)側と反対側のSi(シリコン)内に位置している。入射光がメモリおよびその近傍に漏れ込み光電変換すると、ノイズの原因となるため、入射面側には、メモリを取り囲むように配置された溝に埋め込まれた遮光膜と、その表面をふさぐようにある蓋部からなる遮光膜が形成されている(特許文献1参照)。
メモリへの光漏れを抑えるために配置されている遮光膜は、メモリを取り囲むようにそれより広い領域に配置された溝への埋め込み部と、その表面ふさぐ蓋部からなっているが、これにより、フォトダイオードの光入射側への開口が制限されるため、感度の低下が発生する。また、その遮光膜により囲まれた部分で発生した電荷がメモリに取り込まれノイズとなる。
本技術を適用した固体撮像素子の概略構成例を示すブロック図である。 本技術と比較するための固体撮像素子の実施の形態の画素構造例を示す断面図である。 本技術と比較するための固体撮像素子の実施の形態の画素構造例を示す平面図である。 画素構造例を示す等価回路図である。 本技術を適用した固体撮像素子の第1の実施の形態の画素構造例を示す断面図である。 本技術を適用した固体撮像素子の第1の実施の形態の画素構造例を示す平面図である。 固体撮像素子の製造処理について説明するフローチャートである。 固体撮像素子の製造処理について説明するフローチャートである。 固体撮像素子の製造処理を説明する工程図である。 固体撮像素子の製造処理を説明する工程図である。 固体撮像素子の製造処理を説明する工程図である。 本技術を適用した固体撮像素子の第2の実施の形態の画素構造例を示す面図である。 本技術を適用した固体撮像素子の第3の実施の形態の画素構造例を示す面図である。 本技術を適用した固体撮像素子の第4の実施の形態の画素構造例を示す面図である。 本技術を適用した固体撮像素子の第5の実施の形態の画素構造例を示す面図である。 本技術を適用したイメージセンサの使用例を示す図である。 本技術を適用した電子機器の構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
図1に示されるように、固体撮像素子(素子チップ)1は、半導体基板11(例えばシリコン基板)に光電変換素子を含む複数の画素2が規則的に2次元的に配列された画素領域(いわゆる撮像領域)3と、画素領域3以外の領域である周辺回路領域とを有して構成される。
画素2は、光電変換素子(例えば、フォトダイオードPD(Photo Diode))と、複数の画素トランジスタ(いわゆるMOSトランジスタ)を有してなる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの3つのトランジスタで構成することができ、さらに選択トランジスタを追加して4つのトランジスタで構成することもできる。
また、画素2は、画素共有構造とすることもできる。画素共有構造は、複数のフォトダイオードPD、複数の転送トランジスタ、共有される1つのフローティングディフュージョン、および、共有される1つずつの他の画素トランジスタから構成される
垂直駆動回路4は、例えばシフトレジスタによって構成され、画素駆動配線13を選択し、選択された画素駆動配線13に画素2を駆動するためのパルスを供給し、行単位で画素2を駆動する。具体的には、垂直駆動回路4は、画素領域3の各画素2を行単位で順次垂直方向に選択走査し、垂直信号線9を通して各画素2の光電変換素子において受光量に応じて生成した電荷に基づいた画素信号をカラム信号処理回路5に供給する。
カラム信号処理回路5は、画素2の例えば列毎に配置されており、1行分の画素2から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路5は、画素2固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling)や、信号増幅、A/D(Analog/Digital)変換等の信号処理を行う。カラム信号処理回路5の出力段には、水平選択スイッチ(図示せず)が水平信号線10との間に接続されて設けられる。なお、上記信号処理の一部分は、カラム毎に信号処理されるが、画素毎に信号処理されてもよい。
水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスをカラム信号処理回路5に順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線10に出力させる。
出力回路7は、カラム信号処理回路5の各々から水平信号線10を通して順次に供給される画素信号に対し、信号処理を行って出力する。出力回路7は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
図2に示す画素構造の固体撮像素子は、メモリ56を持ちグローバルシャッタ機能を有する裏面照射型固体撮像素子である。図2の固体撮像素子において、メモリ56は、光照射側と反対側のフォトダイオードPDが形成されているSi57内に位置している。また、n型領域のフォトダイオードPDとn型領域のメモリ56との光照射面と反対側(図2の下側)にはp+型の表面ピニング層50が形成されている。表面ピニング層50の下部には、絶縁膜55が形成されており、その下に、ポリシリコンの電極54、遮光膜53、配線52が配置され、平坦化膜51により平坦化されている。なお、図2の例においては、図示が省略されているが、実際には、Si57内の右側にも、n型領域のフォトダイオードPDとp+型の表面ピニング層50が形成されている。以降の断面図においても同様である。
入射光がメモリ56およびその近傍に漏れ込み、光電変換すると、ノイズの原因となるため、入射面には、メモリ56を取り囲むように配置され、酸化膜(絶縁膜58が設けられた溝に埋め込まれた遮光膜59aと、その表面をふさぐ蓋部である遮光膜59b(遮光膜59aと遮光膜59bをまとめて遮光膜59と称する)が形成されている。その上には、平坦化膜60、カラーフィルタ膜61、樹脂膜62が形成され、最後に、OCL(On Chip Lens)63が配置されている。
図4に示されるように、固体撮像素子1において、画素2は、例えば、4画素共有で構成されている。すなわち、4画素共有においては、画素2毎の、フォトダイオードPD、第1の転送トランジスタTX1、第2の転送トランジスタTX2、第3の転送トランジスタTRY、第4の転送トランジスタTRG、オーバフローゲートOFG、およびオーバフロードレインOFD と、共有される1つの選択トランジスタSEL、共有される1つの増幅トランジスタAMP、共有される1つのリセットトランジスタRST、および共有される1つのフローティングディフュージョンFDとが備えられている。図4において、メモリ(MEM)56は、第2の転送トランジスタTX2の下部に示されているが、実際には、第1の転送トランジスタTX1と第4の転送トランジスタTRGの間に設けられる。
フォトダイオードPDは、画素2に照射される光を受光して、その光の光量に応じた電荷を発生して蓄積する。第1の転送トランジスタTX1、第2の転送トランジスタTX2、第3の転送トランジスタTRYは、垂直駆動回路4から供給される制御信号に従って駆動する。各転送トランジスタがオンになると、フォトダイオードPDからの電荷は、それぞれ、メモリ(MEM)56へ転送される。第4の転送トランジスタTRGは、垂直駆動回路4から供給される制御信号に従って駆動する。第4の転送トランジスタTRGがオンになると、メモリ56からの電荷は、フローティングディフュージョンFDに転送される。フローティングディフュージョンFDは、第4の転送トランジスタTRGと増幅トランジスタAMPのゲート電極との接続点に形成された所定の容量を有する浮遊拡散領域であり、第4の転送トランジスタTRG介して、メモリ56から転送される電荷を蓄積する。
オーバフロードレインOFDは、垂直駆動回路4から制御信号が供給されるオーバフローゲートOFGを介して、フォトダイオードPDのリセットのために、図示せぬ定電圧源VDDに接続されている。リセットトランジスタRSTは、垂直駆動回路4から供給される制御信号に従って駆動し、リセットトランジスタRSTがオンになることで、フローティングディフュージョンFDに蓄積されている電荷が、リセットトランジスタRSTを介して、図示せぬ電源VDDに排出され、フローティングディフュージョンFDがリセットされる。
増幅トランジスタAMPは、図示せぬ電源VDDに接続されている。増幅トランジスタAMPは、フローティングディフュージョンFDに蓄積されている電荷に応じたレベルの画素信号を出力する。選択トランジスタSELは、垂直駆動回路4から供給される制御信号に従って駆動し、選択トランジスタSELがオンになることで、増幅トランジスタAMPから出力される画素信号、選択トランジスタSELを介して、垂直信号線VSL(垂直信号線10)に読み出し可能な状態とする。
以上のような4画素共有構造の固体撮像素子1では、グローバルシャッタ方式が採用され、全ての画素信号に対して同時に、フォトダイオードPDからメモリ56に電荷を転送することができ、全ての画素の露光タイミングを同一にすることができる。これにより、画像に歪みが発生することを回避できる。なお、画素2は、必ずしも画素共有構造でなくてもよい。
図2において、メモリ56への光漏れを抑えるために配置されている遮光膜59は、メモリ56を取り囲むようにそれより広い領域に配置された溝への埋め込み部の遮光膜59aと、その表面をふさぐ蓋部である遮光膜59bからなっている。
図3においては、メモリ56や各トランジスタの横に配置される遮光膜59aしか示されていないが、実際には、メモリ56や各トランジスタの表面は、入射面の近い位置に設けられている遮光膜59bにより覆われている。
このように配置される遮光膜59が、光入射を遮光する高い壁となり、フォトダイオードPDの光入射側への開口が制限されるため、感度の低下が発生する。また、その遮光膜59により囲まれた部分で発生した電荷がメモリに取り込まれノイズとなる。
図5および図6は、本技術を適用した固体撮像素子の第1の実施の形態の画素構造例を示す図である。図5は、画素構造例を示す断面図であり、図6は、平坦化膜60が形成される前の画素構造例を示す平面図である。図5は、図6のPQ面で断面にした断面図である。なお、上述した図4は、画素2の等価回路図であり、図6には、図4の回路構成の各要素が示されている。図2乃至図4の場合と対応する部分には、同じ符号を付してある。
図5に示す画素構造の固体撮像素子においては、図2の固体撮像素子の場合と異なり、メモリ56の光照射側のSi57が掘り込まれ、掘り込んだ部分(孔)の底部に酸化膜58が設けられ、酸化膜58の上に遮光膜70が形成される。その後、掘り込んだ部分が酸化膜71で埋め込まれ、その上には、平坦化膜60、カラーフィルタ膜61、樹脂膜62が形成され、最後に、OCL63が配置される。
図6においては、メモリ56上の光照射側のSi57が掘り込まれ、掘り込んだ部分(孔)の底部に酸化膜58が設けられ、酸化膜58の上に遮光膜70が形成され、掘り込んだ部分が酸化膜71で埋め込まれているところが示されている。
すなわち、光照射側の表面(入射面)よりも深い位置に遮光膜70が形成されることになる。これにより、メモリ56への光入射を抑えながら、かつ、フォトダイオードPDに光をより効率的に取り込むことができる。
また、メモリ56の光照射側のSi57が掘り込まれることで、メモリ56周辺のSiが取り除かれることになるので、遮光膜により囲まれた部分が少なくなるため、電荷の発生源を減らすことができる。
ステップS18において、製造装置は、酸化膜71の平坦化を行う(図11B)。なお、埋め込む膜(酸化膜71)が、酸化膜などのSi57よりも屈折率が小さいものの場合、図11Cの矢印に示されるように、光の全反射により感度向上効果も期待される。
<固体撮像素子の他の画素構造例>
図12は、本技術を適用した固体撮像素子の第2の実施の形態の画素構造例を示す断面図である。図5と対応する部分には、同じ符号を付してある。なお、酸化膜71が平坦化された後、図12に示されるように、フォトダイオードPD間に遮光膜91を追加するようにしてもよい。この場合、混色を抑制することができる。
図13は、本技術を適用した固体撮像素子の第3の実施の形態の画素構造例を示す断面図である。図5と対応する部分には、同じ符号を付してある。さらに、図12の遮光膜91に加えて、図13に示されるように、掘り込み遮光膜92を追加するようにしてもよい。
図14は、本技術を適用した固体撮像素子の第4の実施の形態の画素構造例を示す断面図である。図5と対応する部分には、同じ符号を付してある。また、図14Aに示されるように、光照射側と反対側(図中下)からメモリ56の近傍に遮光膜101を事前に埋め込んでおいてもよい。この場合、遮光効果を高めることができる。さらに、図14Bに示されるように、本技術の特徴である、メモリ56の上が掘り込まれ、酸化膜58が設けられ、そこに遮光膜70が形成され、掘り込んだ部分に酸化膜71で埋め込まれる。その際、形成された遮光膜70と、メモリ56の側に埋め込まれている遮光膜101とを接続するようにしてもよい。
図15は、本技術を適用した固体撮像素子の第5の実施の形態の画素構造例を示す断面図である。図5と対応する部分には、同じ符号を付してある。図15に示されるように、メモリ56の上が掘り込まれ、酸化膜58が設けられ、掘り込まれた部分全面に遮光膜111埋め込まれるようにしてもよい。
以上、上述してきたように、本技術によれば、メモリ信号を遮断する蓋の機能である遮光膜を光入射側の表面から深い側に形成するようにしたので、メモリ信号への光漏れを抑制して、ノイズ信号の発生を抑える効果を維持したままで、入射光を効率的に取り込み、感度を向上させる。また、メモリの近傍のSi領域を取り除くことにより、電荷の発生源を減らし、ノイズを低減させることができる。
図17に示される電子機器300は、固体撮像素子(素子チップ)301、光学レンズ302、シャッタ装置303、駆動回路304、および信号処理回路305を備えている。固体撮像素子301としては、例えば、図5の固体撮像素子が設けられる。
なお、本技術は以下のような構成も取ることができる。
(1) 光照射面の反対側に位置し、光電変換素子と同じSiからなる基板に形成されるメモリと、
前記メモリが形成された位置の前記Siが前記光照射面から深い方向に掘り込まれてなる孔の底部に形成される底部遮光膜と
を備える固体撮像素子。
(2) 前記孔の前記底部遮光膜上に、前記孔を埋め込むように形成される光透過性のある膜
をさらに備える前記(1)に記載の固体撮像素子。
(3) 前記光透過性のある膜は、前記Siより屈折率が小さい材料でなる
前記(2)に記載の固体撮像素子。
(4) 前記光透過性のある膜は、酸化膜である
前記(2)または(3)に記載の固体撮像素子。
(5) 前記光透過性のある膜が平坦化された後、前記光透過性のある膜上の一部に形成される上部遮光膜
をさらに備える前記(1)乃至(4)のいずれかに記載の固体撮像素子。
(6) 前記上部遮光膜と前記底部遮光膜とを接続し、前記光透過性のある膜を掘り込んで形成される掘り込み遮光膜を
さらに備える前記(5)に記載の固体撮像素子。
(7) 前記光照射面の反対側から前記メモリの近傍に埋め込んで形成される埋め込み遮光膜
をさらに備える前記(1)乃至(6)のいずれかに記載の固体撮像素子。
(8) 前記底部遮光膜は、前記埋め込み遮光膜に接続されるように形成される
前記(7)に記載の固体撮像素子。
(9) 前記底部遮光膜は、前記孔をすべて埋めるように形成される
前記(1)に記載の固体撮像素子。
(10) グローバルシャッタ機能を有する
前記(1)乃至(9)のいずれかに記載の固体撮像素子。
(11) 光照射面の反対側に位置し、光電変換素子と同じSiからなる基板に形成されるメモリと、
前記メモリが形成された位置の前記Siが前記光照射面から深い方向に掘り込まれてなる孔の底部に形成される底部遮光膜と
を備える固体撮像素子と、
前記固体撮像素子から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
1 固体撮像素子, 2 画素, 11 半導体基板,50 表面ピニング層, 51 平坦化膜, 52 配線, 53 遮光膜, 54 電極, 55 絶縁膜, 56 メモリ, 57 Si, 58 酸化膜, 60 平坦化膜, 61 フィルタ膜, 62 樹脂膜, 63 OCL, 70 絶縁膜, 71 酸化膜, 81 フォトレジスト, 91 遮光膜, 92 掘り込み遮光膜, 101 遮光膜, 111 遮光膜

Claims (11)

  1. 光照射面の反対側に位置し、光電変換素子と同じSiからなる基板に形成されるメモリと、
    前記メモリが形成された位置の前記Siが前記光照射面から深い方向に掘り込まれてなる孔の底部に形成される底部遮光膜と
    を備える固体撮像素子。
  2. 前記孔の前記底部遮光膜上に、前記孔を埋め込むように形成される光透過性のある膜
    をさらに備える請求項1に記載の固体撮像素子。
  3. 前記光透過性のある膜は、前記Siより屈折率が小さい材料でなる
    請求項2に記載の固体撮像素子。
  4. 前記光透過性のある膜は、酸化膜である
    請求項3に記載の固体撮像素子。
  5. 前記光透過性のある膜が平坦化された後、前記光透過性のある膜上の一部に形成される上部遮光膜
    をさらに備える請求項2に記載の固体撮像素子。
  6. 前記上部遮光膜と前記底部遮光膜とを接続し、前記光透過性のある膜を掘り込んで形成される掘り込み遮光膜を
    さらに備える請求項5に記載の固体撮像素子。
  7. 前記光照射面の反対側から前記メモリの近傍に埋め込んで形成される埋め込み遮光膜
    をさらに備える請求項1に記載の固体撮像素子。
  8. 前記底部遮光膜は、前記埋め込み遮光膜に接続されるように形成される
    請求項7に記載の固体撮像素子。
  9. 前記底部遮光膜は、前記孔をすべて埋めるように形成される
    請求項1に記載の固体撮像素子。
  10. グローバルシャッタ機能を有する
    請求項1に記載の固体撮像素子。
  11. 光照射面の反対側に位置し、光電変換素子と同じSiからなる基板に形成されるメモリと、
    前記メモリが形成された位置の前記Siが前記光照射面から深い方向に掘り込まれてなる孔の底部に形成される底部遮光膜と
    を備える固体撮像素子と、
    前記固体撮像素子から出力される出力信号を処理する信号処理回路と、
    入射光を前記固体撮像装置に入射する光学系と
    を有する電子機器。
JP2017102661A 2017-05-24 2017-05-24 固体撮像素子および電子機器 Pending JP2018198272A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017102661A JP2018198272A (ja) 2017-05-24 2017-05-24 固体撮像素子および電子機器
US16/614,967 US11240452B2 (en) 2017-05-24 2018-05-10 Solid-state imaging device and electronic device including light-shielding film for suppression of light leakage to memory
PCT/JP2018/018039 WO2018216477A1 (ja) 2017-05-24 2018-05-10 固体撮像素子および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017102661A JP2018198272A (ja) 2017-05-24 2017-05-24 固体撮像素子および電子機器

Publications (2)

Publication Number Publication Date
JP2018198272A JP2018198272A (ja) 2018-12-13
JP2018198272A5 true JP2018198272A5 (ja) 2020-05-21

Family

ID=64395675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017102661A Pending JP2018198272A (ja) 2017-05-24 2017-05-24 固体撮像素子および電子機器

Country Status (3)

Country Link
US (1) US11240452B2 (ja)
JP (1) JP2018198272A (ja)
WO (1) WO2018216477A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7362198B2 (ja) * 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP6929266B2 (ja) * 2018-12-17 2021-09-01 キヤノン株式会社 光電変換装置、光電変換システム、移動体
JPWO2020137285A1 (ja) * 2018-12-27 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
KR102663642B1 (ko) 2019-02-28 2024-05-08 삼성전자주식회사 지지 영역을 갖는 반도체 소자 및 그 형성 방법
DE112020002523T5 (de) * 2019-05-24 2022-03-24 Sony Semiconductor Solutions Corporation Festkörper-bildgebungsvorrichtung und abstandsmessvorrichtung
WO2021153030A1 (ja) * 2020-01-29 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
FR3116649B1 (fr) * 2020-11-20 2023-06-09 Commissariat Energie Atomique Pixel à isolation optique enterrée
JP2022094727A (ja) * 2020-12-15 2022-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
FR3122057A1 (fr) * 2021-04-15 2022-10-21 Pyxalis Matrice de Pixel à sommation analogique à obturation globale
KR20220144702A (ko) * 2021-04-20 2022-10-27 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 이미지 센서
JPWO2023002616A1 (ja) * 2021-07-21 2023-01-26
JP2023072513A (ja) * 2021-11-12 2023-05-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5794068B2 (ja) 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2014096490A (ja) 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
US8858267B2 (en) 2013-03-14 2014-10-14 Commscope, Inc. Of North Carolina Communications plugs and patch cords with mode conversion control circuitry
KR102198446B1 (ko) 2013-03-29 2021-01-05 소니 주식회사 촬상 소자 및 촬상 장치
JP2015012043A (ja) * 2013-06-26 2015-01-19 株式会社東芝 撮像装置およびその製造方法
KR102154184B1 (ko) * 2014-03-10 2020-09-09 삼성전자 주식회사 이미지 센서 및 이를 제조하는 방법
KR102410019B1 (ko) * 2015-01-08 2022-06-16 삼성전자주식회사 이미지 센서
JP6812963B2 (ja) * 2015-02-27 2021-01-13 ソニー株式会社 固体撮像装置及び電子機器
US9812483B2 (en) 2015-10-26 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Back-side illuminated (BSI) image sensor with global shutter scheme
US10163959B2 (en) * 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for manufacturing the same
US10070079B2 (en) * 2017-01-30 2018-09-04 Semiconductor Components Industries, Llc High dynamic range global shutter image sensors having high shutter efficiency

Similar Documents

Publication Publication Date Title
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2018198272A5 (ja)
US11710753B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
KR101893325B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
TWI636557B (zh) Solid-state imaging device, manufacturing method thereof, and electronic device
US20230261030A1 (en) Imaging device and electronic device
KR102538711B1 (ko) 촬상 소자, 전자 기기
JP2015065270A (ja) 固体撮像装置およびその製造方法、並びに電子機器
CN110581147A (zh) 具有多光电二极管图像像素和竖直转移门的图像传感器
KR20160051687A (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
KR20150033606A (ko) 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기
JP2014192348A (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2016104177A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2022017616A (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
EP4102566A1 (en) Solid-state imaging device and electronic apparatus