KR102538711B1 - 촬상 소자, 전자 기기 - Google Patents
촬상 소자, 전자 기기 Download PDFInfo
- Publication number
- KR102538711B1 KR102538711B1 KR1020197024606A KR20197024606A KR102538711B1 KR 102538711 B1 KR102538711 B1 KR 102538711B1 KR 1020197024606 A KR1020197024606 A KR 1020197024606A KR 20197024606 A KR20197024606 A KR 20197024606A KR 102538711 B1 KR102538711 B1 KR 102538711B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- charge
- region
- pixel
- holding
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 64
- 230000000903 blocking effect Effects 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000006243 chemical reaction Methods 0.000 claims abstract description 45
- 230000000149 penetrating effect Effects 0.000 claims description 34
- 238000005516 engineering process Methods 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 52
- 238000012545 processing Methods 0.000 description 31
- 239000000463 material Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 238000007599 discharging Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010408 sweeping Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 241000519995 Stachys sylvatica Species 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002000 scavenging effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
- H01L27/14656—Overflow drain structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
본 개시는, 보다 양호한 화소 신호를 얻을 수 있도록 하는 촬상 소자, 전자 기기에 관한 것이다. 수광한 광을 전하로 변환하는 광전변환부와, 광전변환부로부터 전송되어 온 전하를 유지하는 유지부를 구비하고, 광전변환부와 유지부는, 소정의 두께를 갖는 반도체 기판 내에 형성되고, 유지부는, 소정의 두께의 반분의 두께 이하로 형성되어 있다. 유지부가 형성되어 있는 영역보다 광입사측에, 전하를 포획하는 전하 포획 영역을 또한 구비한다. 광전변환부와 전하 포획 영역 사이에, 광을 차광하는 차광부가 또한 형성되어 있다. 본 기술은, 촬상 소자에 적용할 수 있다.
Description
본 개시는, 촬상 소자, 전자 기기에 관한 것으로, 예를 들면, 보다 양호한 화소 신호를 얻을 수 있도록 한 촬상 소자, 전자 기기에 관한 것이다.
CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서나 CCD(Charge Coupled Device) 등의 촬상 소자는, 디지털 스틸 카메라나 디지털 비디오 카메라 등에 널리 사용되고 있다.
예를 들면, CMOS 이미지 센서에 입사한 광은, 화소가 갖는 PD(Photodiode : 포토 다이오드)에서 광전변환된다. 그리고, PD에서 발생한 전하가, 전송 트랜지스터를 통하여 FD(Floating Diffusion : 플로팅 디퓨전)에 전송되고, 수광량에 응한 레벨의 화소 신호로 변환된다.
그런데, 종래의 CMOS 이미지 센서에서는, 일반적으로 각 화소로부터 화소 신호를 행마다 순차적으로 판독하는 방식, 이른바 롤링 셔터 방식이 채용되고 있기 때문에, 노광 타이밍의 차이에 의해 화상에 왜곡이 발생하는 일이 있다.
그래서, 예를 들면, 특허 문헌 1에는, 화소 내에 전하 유지부를 마련함에 의해, 모든 화소로부터 화소 신호를 동시에 판독하는 방식, 이른바 글로벌 셔터 방식을 채용하고, 전 화소 동시 전자셔터 기능을 구비한 CMOS 이미지 센서가 개시되어 있다. 글로벌 셔터 방식을 채용함에 의해, 노광 타이밍이 모든 화소에서 동일하게 되어, 화상에 왜곡이 발생하는 것을 회피할 수 있다.
화소 내에 전하 유지부를 마련한 구성을 채용한 경우에는, 화소 레이아웃이 제한되어 버리기 때문에, 개구율이 작아지고, PD의 감도가 저하되거나, PD 및 전하 유지부의 용량이 저하되거나 하는 것이 우려된다. 또한, 전하 유지 중의 전하 유지부에 광이 입사함에 의해, 광학적인 노이즈가 발생하는 것도 우려된다.
본 기술은, 이와 같은 상황을 감안하여 이루어진 것으로, 보다 양호한 화소 신호를 얻을 수 있도록 하는 것이다.
본 기술의 한 측면의 촬상 소자는, 수광한 광을 전하로 변환하는 광전변환부와, 상기 광전변환부로부터 전송되어 온 전하를 유지하는 유지부를 구비하고, 상기 광전변환부와 상기 유지부는, 소정의 두께를 갖는 반도체 기판 내에 형성되고, 상기 유지부는, 상기 소정의 두께의 반분의 두께 이하로 형성되어 있다.
본 기술의 한 측면의 전자 기기는, 수광한 광을 전하로 변환하는 광전변환부와, 상기 광전변환부로부터 전송되어 온 전하를 유지하는 유지부를 구비하고, 상기 광전변환부와 상기 유지부는, 소정의 두께를 갖는 반도체 기판 내에 형성되고, 상기 유지부는, 상기 소정의 두께의 반분의 두께 이하로 형성되어 있는 촬상 소자를 포함하고, 상기 촬상 소자로부터의 신호를 처리하는 처리부를 구비한다.
본 기술의 한 측면의 촬상 소자에서는, 수광한 광을 전하로 변환하는 광전변환부와, 광전변환부로부터 전송되어 온 전하를 유지하는 유지부가 구비되어 있다. 광전변환부와 유지부는, 소정의 두께를 갖는 반도체 기판 내에 형성되고, 유지부는, 소정의 두께의 반분의 두께 이하로 형성되어 있다.
본 기술의 한 측면의 전자 기기는, 상기 촬상 소자를 구비하는 구성으로 되어 있다.
본 기술의 한 측면에 의하면, 보다 양호한 화소 신호를 얻을 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 이미지 센서의 구성을 도시하는 도면.
도 2는 화소의 구성을 도시하는 도면.
도 3은 반사광에 의한 영향에 관해 설명하기 위한 도면.
도 4는 본 기술을 적용한 화소의 한 실시의 형태의 구성을 도시하는 도면.
도 5는 화소의 구성을 도시하는 평면도.
도 6은 전하 유지 영역의 두께에 관해 설명하기 위한 도면.
도 7은 화소의 다른 구성을 도시하는 평면도.
도 8은 화소의 다른 구성을 도시하는 단면도.
도 9는 화소의 다른 구성을 도시하는 평면도.
도 10은 화소의 다른 구성을 도시하는 단면도.
도 11은 화소의 다른 구성을 도시하는 평면도.
도 12는 화소의 다른 구성을 도시하는 단면도.
도 13은 화소의 다른 구성을 도시하는 평면도.
도 14는 화소의 다른 구성을 도시하는 단면도.
도 15는 화소의 다른 구성을 도시하는 평면도.
도 16은 화소의 다른 구성을 도시하는 단면도.
도 17은 화소의 다른 구성을 도시하는 평면도.
도 18은 화소의 다른 구성을 도시하는 평면도.
도 19는 화소의 다른 구성을 도시하는 단면도.
도 20은 화소의 제조에 관해 설명하기 위한 도면.
도 21은 화소의 제조에 관해 설명하기 위한 도면.
도 22는 화소의 다른 구성을 도시하는 단면도.
도 23은 화소의 다른 구성을 도시하는 단면도.
도 24는 전자 기기의 구성례를 도시하는 도면.
도 2는 화소의 구성을 도시하는 도면.
도 3은 반사광에 의한 영향에 관해 설명하기 위한 도면.
도 4는 본 기술을 적용한 화소의 한 실시의 형태의 구성을 도시하는 도면.
도 5는 화소의 구성을 도시하는 평면도.
도 6은 전하 유지 영역의 두께에 관해 설명하기 위한 도면.
도 7은 화소의 다른 구성을 도시하는 평면도.
도 8은 화소의 다른 구성을 도시하는 단면도.
도 9는 화소의 다른 구성을 도시하는 평면도.
도 10은 화소의 다른 구성을 도시하는 단면도.
도 11은 화소의 다른 구성을 도시하는 평면도.
도 12는 화소의 다른 구성을 도시하는 단면도.
도 13은 화소의 다른 구성을 도시하는 평면도.
도 14는 화소의 다른 구성을 도시하는 단면도.
도 15는 화소의 다른 구성을 도시하는 평면도.
도 16은 화소의 다른 구성을 도시하는 단면도.
도 17은 화소의 다른 구성을 도시하는 평면도.
도 18은 화소의 다른 구성을 도시하는 평면도.
도 19는 화소의 다른 구성을 도시하는 단면도.
도 20은 화소의 제조에 관해 설명하기 위한 도면.
도 21은 화소의 제조에 관해 설명하기 위한 도면.
도 22는 화소의 다른 구성을 도시하는 단면도.
도 23은 화소의 다른 구성을 도시하는 단면도.
도 24는 전자 기기의 구성례를 도시하는 도면.
이하에, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관해 설명한다.
<촬상 소자의 구성>
도 1은, 본 발명이 적용되는 촬상 소자로서의 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서의 구성례를 도시하는 블록도이다.
CMOS 이미지 센서(30)는, 화소 어레이부(41), 수직 구동부(42), 칼럼 처리부(43), 수평 구동부(44), 및 시스템 제어부(45)를 포함하여 구성된다. 화소 어레이부(41), 수직 구동부(42), 칼럼 처리부(43), 수평 구동부(44), 및 시스템 제어부(45)는, 도시하지 않은 반도체 기판(칩)상에 형성되어 있다.
화소 어레이부(41)에는, 입사광량에 응한 전하량의 광전하를 발생하여 내부에 축적하는 광전변환 소자를 갖는 단위화소(도 2의 화소(50))가 행렬형상으로 2차원 배치되어 있다. 또한, 이하에서는, 입사광량에 응한 전하량의 광전하를, 단지 「전하」라고 기술하고, 단위화소를, 단지 「화소」라고 기술하는 경우도 있다.
화소 어레이부(41)에는 또한, 행렬상의 화소 배열에 대해 행마다 화소 구동선(46)이 도면의 좌우 방향(화소행의 화소의 배열 방향)에 따라 형성되고, 열마다 수직 신호선(47)이 도면의 상하 방향(화소열의 화소의 배열 방향)에 따라 형성되어 있다. 화소 구동선(46)의 일단은, 수직 구동부(42)의 각 행에 대응한 출력단에 접속되어 있다.
CMOS 이미지 센서(30)는 또한, 신호 처리부(48) 및 데이터 격납부(49)를 구비하고 있다. 신호 처리부(48) 및 데이터 격납부(49)에 관해서는, CMOS 이미지 센서(30)와는 다른 기판에 마련된 외부 신호 처리부, 예를 들면 DSP(Digital Signal Processor)나 소프트웨어에 의한 처리라도 좋고, CMOS 이미지 센서(30)와 같은 기판상에 탑재하여도 좋다.
수직 구동부(42)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(41)의 각 화소를, 전 화소 동시 또는 행 단위 등으로 구동하는 화소 구동부이다. 이 수직 구동부(42)는, 그 구체적인 구성에 관해서는 도시를 생략하지만, 판독 주사계와, 소출(掃出) 주사계 또는, 일괄 소출, 일괄 전송을 갖는 구성으로 되어 있다.
판독 주사계는, 단위화소로부터 신호를 판독하기 위해, 화소 어레이부(41)의 단위화소를 행 단위로 차례로 선택 주사한다. 행 구동(롤링 셔터 동작)의 경우, 소출에 대해서는, 판독 주사계에 의해 판독 주사가 행하여지는 판독 행에 대해, 그 판독 주사보다도 셔터 스피드의 시간분만큼 선행하여 소출 주사가 행하여진다. 또한, 글로벌 노광(글로벌 셔터 동작)의 경우는, 일괄 전송보다도 셔터 스피드의 시간분만큼 선행하여 일괄 소출이 행하여진다.
이 소출에 의해, 판독 행의 단위화소의 광전변환 소자로부터 불필요한 전하가 소출된다(리셋된다). 그리고, 불필요 전하의 소출(리셋)에 의해, 이른바 전자셔터 동작이 행하여진다. 여기서, 전자셔터 동작이란, 광전변환 소자의 광전하를 버리고, 새롭게 노광을 시작하는(광전하의 축적을 시작하는) 동작인 것을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자셔터 동작 이후에 입사한 광량에 대응하는 것이다. 행 구동의 경우는, 직전의 판독 동작에 의한 판독 타이밍 또는 전자셔터 동작에 의한 소출 타이밍부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위화소에서의 광전하의 축적 기간(노광 기간)이 된다. 글로벌 노광의 경우는, 일괄 소출부터 일괄 전송까지의 기간이 축적 기간(노광 기간)이 된다.
수직 구동부(42)에 의해 선택 주사된 화소행의 각 단위화소로부터 출력되는 화소 신호는, 수직 신호선(47)의 각각을 통하여 칼럼 처리부(43)에 공급된다. 칼럼 처리부(43)는, 화소 어레이부(41)의 화소열마다, 선택행의 각 단위화소로부터 수직 신호선(47)를 통하여 출력되는 화소 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 칼럼 처리부(43)는, 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들면 CDS(Correlated Double Sampling ; 상관 이중 샘플링) 처리를 행한다. 이 칼럼 처리부(43)에 의한 상관 이중 샘플링에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 또한, 칼럼 처리부(43)에 노이즈 제거 처리 이외에, 예를 들면, AD(아날로그-디지털) 변환 기능을 갖게 하여, 신호 레벨을 디지털 신호로 출력하는 것도 가능하다.
수평 구동부(44)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(43)의 화소열에 대응하는 단위 회로를 순번대로 선택한다. 이 수평 구동부(44)에 의한 선택 주사에 의해, 칼럼 처리부(43)에서 신호 처리된 화소 신호가 순번대로 신호 처리부(48)에 출력된다.
시스템 제어부(45)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(42), 칼럼 처리부(43), 및 수평 구동부(44) 등의 구동 제어를 행한다.
신호 처리부(48)는, 적어도 가산 처리 기능을 가지며, 칼럼 처리부(43)로부터 출력되는 화소 신호에 대해 가산 처리 등의 여러가지의 신호 처리를 행한다. 데이터 격납부(49)는, 신호 처리부(48)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 격납한다.
<단위화소의 구조>
다음에, 도 1의 화소 어레이부(41)에 행렬형상으로 배치되어 있는 단위화소(50)의 구체적인 구조에 관해 설명한다. 도 2는, 화소(50)의 단면적(斷面的)인 구성례를 도시하는 도면이다.
도 2를 도시한 화소(50a)에 의하면, 전하 유지 영역(68)으로 광이 누입되는 것을 방지할 수 있고, 광학적인 노이즈의 발생을 방지할 수 있다. 또한, 도 4에 도시하는 화소(50b)에 의하면, 전하 유지 영역(68)으로의 광입사(PLS=Parasitic Light Sensitivity : 스미어와 유사한 현상)를 보다 억제(광입사에 의한 영향을 저감)할 수 있다.
우선, 도 2를 참조하여, 전하 유지 영역(68)으로 광이 누입되는 것을 방지하는 구조를 갖는 화소(50a)의 구조에 관해 설명을 가한다.
도 2에 도시하는 바와 같이, 화소(50a)는, 도 2의 하측부터 차례로, 배선층(61), 산화막(62), 반도체 기판(63), 차광층(64), 컬러 필터층(65), 및 온 칩 렌즈(66)가 적층되어 구성되어 있다. 또한, 화소(50a)에서, 반도체 기판(63)에 PD(51)가 형성되어 있는 영역이 PD 영역(67)이 되고, 반도체 기판(63)에 전하 유지부(54)가 형성되어 있는 영역이 전하 유지 영역(68)이 된다.
또한, 이미지 센서(30)는, 반도체 기판(63)에 대해 배선층(61)이 마련된 반도체 기판(63)의 표면에 대해 반대측이 되는 이면(도 2의 상측을 향하는 면)에 대해 입사광이 조사되는, 이른바 이면 조사형 CMOS 이미지 센서이다.
배선층(61)은, 예를 들면, 그 하측에 배치되어 있는 기판 지지재(도시 생략)에 의해 지지되어 있고, 반도체 기판(63)에 형성되어 있는 PD(51)의 전하의 판독 등을 행하는 복수의 배선(71)이 층간 절연막(72)에 매입되어 구성되어 있다.
또한, 배선층(61)에는, PD(51) 및 전하 유지부(54) 사이의 영역에, 반도체 기판(63)에 대해 산화막(62)을 통하여, 전송 트랜지스터를 구성하는 TRX 게이트(73)가 배치되어 있다. TRX 게이트(73)에 소정의 전압이 인가됨에 의해, PD(51)에 축적되어 있는 전하가 전하 유지부(54)로 전송된다.
산화막(62)은, 절연성을 구비하고 있고, 반도체 기판(63)의 표면측을 절연한다. 반도체 기판(63)에는, PD(51)를 구성하는 N형 영역과, 전하 유지부(54)를 구성하는 N형 영역이 형성되어 있다.
또한, PD(51) 및 전하 유지부(54)의 이면측에는 표면 피닝층(74-1)이 형성되고, PD(51) 및 전하 유지부(54)의 표면측에는 표면 피닝층(74-2)이 형성되어 있다. 또한, 반도체 기판(63)에는, 화소(50a)와, 인접하는 다른 화소(50a)를 분리하기 위한 화소사이 분리 영역(75)이, 화소(50a)의 외주를 둘러싸도록 형성되어 있다.
차광층(64)은, 차광성을 갖는 재료에 의해 형성되는 차광부(76)가, 고유전율 재료막(77)에 매입되어 형성되어 있다. 예를 들면, 차광부(76)는, 텅스텐(W)이나, 알루미늄(Al), 구리(Cu) 등의 재료에 의해 형성되고, 도시하지 않은 GND에 접속되어 있다. 고유전율 재료막(77)는, 2산화규소(SiO2)나, 산화하프늄(HfO2), 5산화탄탈(Ta2O5), 2산화지르코늄(ZrO2) 등의 재료에 의해 형성된다.
또한, 차광부(76)는, 반도체 기판(63)을 덮도록 배치된 덮개부(76A)와, PD(51) 및 전하 유지부(54)의 주위를 둘러싸도록 반도체 기판(63)에 형성된 세로홈에 매입되도록 배치된 매입부(76B)를 갖고서 형성된다. 즉, 덮개부(76A)는, 화소(50a)를 구성하는 각 층에 대해 개략 평행하게 형성되고, 매입부(76B)는, 덮개부(76A)에 대해 개략 직교하는 방향으로 연재되도록 소정의 깊이까지 형성되어 있다.
여기서, 차광부(76)의 매입부(76B)는, PD(51) 및 전하 유지부(54)의 주위를 둘러싸도록 화소사이 분리 영역(75)에 형성되는 구성으로 하는 외에, 예를 들면, 전하 유지부(54)의 주위를 형성하는 구성이나, PD(51) 및 전하 유지부(54) 사이에 형성하는 구성으로 하여도 좋다. 즉, 적어도 PD(51) 및 전하 유지부(54) 사이에 매입부(76B)가 형성되고, PD(51) 및 전하 유지부(54)가 매입부(76B)에 의해 분리되어 있으면 좋다.
또한, 차광부(76)에는, PD(51)에 광을 입사하기 위한 개구부(76C)가 형성되어 있다. 즉 개구부(76C)는, PD(51)에 대응한 영역에 형성되어 있고, 그 이외의 영역은, 예를 들면, 전하 유지부(54)나 FD(55) 등이 형성되어 있는 영역은, 차광부(76)에 의해 차광되어 있다.
또한, 도 2에 도시한 예에서는, 매입부(76B)의 일부가 반도체 기판(63)을 관통하도록 차광부(76)가 형성되어 있다. 즉, 차광부(76)는, PD(51) 및 전하 유지부(54) 사이의 영역 이외, 즉, PD(51)로부터 전하 유지부(54)에 전하를 전송하는 전송 경로가 되는 영역 이외에서의 매입부(76B)가, 반도체 기판(63)을 관통하도록 형성되어 있다.
즉, PD(51) 및 전하 유지부(54) 사이의 영역은, 전하의 전송에 사용되기 때문에 차광부를 형성할 수는 없지만, 그 영역 이외에서 매입부(76B)를 형성함에 의해, 동일한 화소(50a)의 PD(51) 이외로부터 전하 유지부(54)로 광이 누입되는 것을 효과적으로 억제할 수 있다.
이하의 설명에서는, 반도체 기판(63)을 관통하는 차광부(76)를, 관통 차광부(76)로 기재하고, 반도체 기판(63)을 관통하지 않는 차광부(76)를 비관통 차광부(76)로 기술한다. 도 2에서는, 화소(50a)의 주위를 둘러싸는 차광부(76)는, 관통 차광부(76)가 되고, PD(51)와, 전하 유지부(54) 사이에 형성되어 있는 차광부(76)는, 비관통 차광부(76)로 되어 있다. 또한, 관통 차광부(76)도, 트랜지스터가 배치되는 개소 등에서는, 비관통으로 되어 있다.
컬러 필터층(65)에서는, 화소(50a)마다, 각각 대응하는 색의 광을 투과하는 필터가 배치되어 있고, 예를 들면, 녹색, 청색, 및 적색의 광을 투과하는 필터가, 이른바 베이어 배열로 화소(50a)마다 배치된다.
온 칩 렌즈(66)는, 화소(50a)에 입사하는 입사광을 PD(51)에 집광하기 위한 소형의 렌즈이다.
이상과 같이, 화소(50a)는, 적어도 PD(51) 및 전하 유지부(54) 사이에 매입부(76B)가 형성된 차광부(76)를 갖고서 구성되어 있다. 이에 의해, 도 2에서 속이 하얀 화살표로 도시되는 바와 같이 경사 방향에서 광이 입사하여 PD(51)를 통과하였다고 하여도, 매입부(76B)에 의해 차광할 수 있기 때문에, 전하 유지 영역(68)으로 광이 누입되는 것을 방지할 수 있다. 따라서, 전하 유지 영역(68)으로 광이 누입하는 경우에 발생하는 것이 상정되는 광학적인 노이즈의 발생을 방지할 수 있다.
<전하 유지 영역으로의 광입사에 관해>
도 2에 도시한 화소(50a)에 의하면, 경사 방향에서 광이 입사하고, PD(51)를 통과하여, 전하 유지부(54)에 입사되는 광은, 차광부(76)에 의해 차광되기 때문에, 상기한 바와 같이, 전하 유지 영역(68)으로 광이 누입하는 경우에 발생하는 것이 상정되는 광학적인 노이즈의 발생을 방지할 수 있다. 또한, 배선층(61)에서 반사된 광에 의한 영향도 저감시키는 것에 대해 설명한다.
도 3에, 도 2에 도시한 화소(50a)를 재차 도시한다. 도 3에 속이 하얀 화살표로 도시한 바와 같이, PD(51)에 입사한 광 중, PD(51)를 투과하여, 배선층(61)까지 도달하는 광이 있다. 배선층(61)에 도달한 광의 일부는, 배선(71)에서 반사되어, 전하 유지부(54)에 입사하는 광이 있다. 이와 같이, 전하 유지부(54)에는, PD(51)측뿐만 아니라, 배선층(61)측부터도 광이 입사하여 버릴 가능성이 있다.
전하 유지 영역(68)으로 광이 누입하는 경우에 발생하는 것이 상정되는 광학적인 노이즈의 발생을, 또한 억제하기 위해, 배선층(61)측부터의 광성분에 의한 영향도 저감시키는 화소(50)의 구성에 관해 설명한다.
<전하 유지부의 구성>
도 4는, 화소(50)의 다른 구성을 도시하는 도면이다. 도 4 이후의 화소(50)에 관한 도면에 관해서는, 배선층(61), 차광층(64), 컬러 필터층(65), 및 온 칩 렌즈(66)는, 도시를 생략한다.
도 4에 도시한 화소(50b)와, 도 2에 도시한 화소(50a)를 비교하면, 전하 유지 영역(68)의 구성이 다르다. 화소(50b)의 전하 유지 영역(68b)은, 표면 피닝층(74-1b), 전하 유지부(54b), 및 표면 피닝층(74-2b)로 구성되어 있는 점은, 도 2에 도시한 화소(50a)와 마찬가지이지만, 각 층의 두께, 특히, 전하 유지부(54b)는 얇게 형성되어 있다.
또한, 전하 유지 영역(68b)의 상부(입사측, 표면 피닝층(74-2b)의 상부)에는, 전하 포획 영역(101)이 형성되어 있는 점도, 도 2에 도시한 화소(50a)와 다르다. 이 전하 포획 영역(101)은, n형으로 형성되어 있다.
재차 도 3을 참조하면, 배선층(61)에서 반사된 광은, 전하 유지 영역(68)의 상부(도면 중 상측), 환언하면, 전하 유지부(54)의 상부(배선층(61)측이 아닌 측)에 도달하고, 광전변환되어 버릴 가능성이 높다. 그래서, 도 4에 도시한 바와 같이, 전하 유지 영역(68)의 상부에, 전하 포획 영역(101)을, 전하 유지부(54b)와는 별도로 마련하고, 이 전하 포획 영역(101)에서, 배선층(61)에서 반사된 광을 잡는 구조로 한다.
이와 같은 구조로 함으로써, 배선층(61)에서 반사된 광을 전하 포획 영역(101)에서 포획할 수 있게 되어, 전하 유지 영역(68)으로 광이 누입하는 경우에 발생하는 것이 상정되는 광학적인 노이즈의 발생을 방지할 수 있다.
도 5는, 도 4에 도시한 화소(50b)를 하부(도 4 중에서의 하측)에서 본 때의 평면도이다. 도 4에 도시한 화소(50b)는, 도 5에 도시한 화살표(A-B) 단면(斷面)에서의 화소(50b)의 단면적인 구성례가 된다.
OFD(121)는, 도면 중 우하에 위치하고 있다. OFD(121)는, PD(51)의 리셋 게이트에 접속하고 있는 드레인을 나타낸다. OFD(121)는, OFG 게이트(122)를 이용하여, PD(51)와 접속되어 있다.
PD(51)의 상측에는, 전하 유지 영역(68b)이 배치되어 있다. 화소(50b)를 하부에서 본 때, 전하 유지 영역(68b)(전하 유지부(54b))가 배치되어 있는 영역 내에는, TRX 게이트(73b)가 배치되어 있다. TRX 게이트(73b)는, PD(51)로부터 전하 유지부(54b)에 전하를 전송시키기 위해 마련되어 있다.
전하 유지 영역(68b)의 도면 중 좌측에는, TRX 게이트(73b)를 통하여, 부유 확산 영역(125)(FD(125))이 배치되어 있다. TRG 게이트(124)는, 전하 유지부(54b)로부터 부유 확산 영역(125)에 전하를 전송시키기 위해 마련되어 있다.
전하 유지 영역(68b)의 상부에는, 관통 차광부(76)(관통 차광부(76B-1b)라고 한다)가 형성되어 있다. 이 관통 차광부(76B-1b)의 양단은, 트랜지스터 등을 배치하는 관계로, 일부 비관통으로 형성되어 있다.
PD 영역(67)은, 비관통 차광부(76B-2b)와 관통 차광부(76B-3b)로 둘러싸여 있다. 관통 차광부(76B-3b)는, 화소(50b) 사이에 마련된 차광부이고, 설명의 사정상, 다른 부호를 붙이고 있지만, 관통 차광부(76B-1b)와 같다.
화소(50b) 사이는, 관통 차광부(76B-1b, 76B-3b)에 의해, 화소 사이에서 누설되는 광이 차광되는 구성으로 되어 있다.
PD 영역(67)(PD(51))과 전하 유지 영역(68b) 사이(전하 유지부(54b))는, 비관통 차광부(76B-2b)에 의해, PD(51)측부터, 전하 유지부(54b)에 누설되는 광이 차광되는 구성으로 되어 있다.
또한 화소(50b)는, 도 4를 참조하여 설명한 바와 같이, 배선층(61)측부터의 반사광은, 전하 포획 영역(101)에서 포획되는 구성으로 되어 있다. 이와 같은 구성에 의해, 화소(50b)는, 광학적인 노이즈의 발생을 억제할 수 있다.
상기한 바와 같이, 전하 유지 영역(68b)에, 전하 포획 영역(101)을 마련한 경우, 전하 포획 영역(101)은, 예를 들면, 도 6을 참조하여 설명한 조건을 충족시키도록 구성함으로써, PLS를 보다 억제할 수 있다.
도 6을 참조하면, 반도체 기판(63)의 두께를 두께(T1)로 하고, 그 반분의 두께를, 두께(T2)로 한다. 전하 유지부(54b)와 피닝층(74-1b)의 두께를, 두께(T3)로 한다. 전하 유지부(54b)와 피닝층(74-1b)은, 전하를 유지하는 유지 영역(메모리)으로서 기능하는데, 이 메모리의 두께(T3)는, 반도체 기판(63)의 반분의 두께(T2) 이하로 형성된다.
이와 같이, 전하 유지부(54b)와 피닝층(74-1b)의 두께(T3)를, 반도체 기판(63)의 반분의 두께(T2) 이하로 형성하는 것만으로도, PLS를 억제할 수 있다.
즉, 반도체 기판(63)에, 수광한 광을 전하로 변환하는 광전변환부(PD(51))와, 광전변환부로부터 전송되어 온 전하를 유지하는 유지부(전하 유지부(54))를 형성하고, 그 유지부의 두께를, 반도체 기판(63)의 두께의 반분 이하로 하는 구성으로 함으로써, PLS를 억제하는 촬상 소자로 할 수 있다.
또한, 전하 유지부(54b)와 피닝층(74-1b)의 두께(T3)로 함으로써, 반도체 기판(63)의 (두께(T1-)두께(T3))의 영역(광입사측의 영역)에, 전하 포획 영역(101)(도 4)을 형성할 수 있다. 상기한 바와 같이, 전하 포획 영역(101)을 형성함으로써, 반사 성분이 전하 유지부(54b)에는 들어가지 않도록 할 수 있고, PLS를 보다 억제하는 것이 가능해진다.
<화소의 또 다른 구성>
전하 포획 영역(101)을 갖는 화소(50)의 또 다른 구성에 관해 설명하다. 또한, 도 4, 도 5에 도시한 화소(50b)와 같은 부분에 관해서는, 같은 부호를 붙이고, 그 설명은 생략한다.
도 7은, 화소(50c)의 평면도이고, 도 8은, 도 7에 도시한 화살표(A-B) 단면에서의 화소(50c)의 단면도이다.
도 7, 도 8에 도시한 화소(50c)와, 도 4, 도 5에 도시한 화소(50b)를 비교하면, 화소(50c)는, 화소(50) 사이의 차광부(76)가, 비관통 차광부(76)로 형성되어 있는 점이 다르고, 다른 부분은 동일하게 되어 있다.
즉, 도 7, 도 8을 참조하면, 인접하는 화소(50c) 사이에 형성되는 차광부(76)는, 비관통 차광부(76B-1c), 비관통 차광부(76B-3c)로 되어 있다. PD 영역(67c)과 전하 유지 영역(68c) 사이의 차광부(76)도, 비관통 차광부(76B-2c)로 되어 있다.
이와 같이, 차광부(76)를, 비관통의 차광부로 함으로써, 차광부를 형성하기 위한 공정수를 삭감할 수 있다. 또한, 차광부(76)를 형성하는 파들어감부의 p형을 보장하지 않아도 좋게 되고, 포화 전자량을 늘리는 것도 가능해진다.
화소(50)의 또 다른 구성에 관해 설명한다. 도 9는, 화소(50d)의 평면도이고, 도 10은, 도 9에 도시한 화살표(A-B) 단면에서의 화소(50d)의 단면도이다.
도 9, 도 10에 도시한 화소(50d)와, 도 4, 도 5에 도시한 화소(50b)를 비교하면, 화소(50d)는, 화소(50) 사이의 차광부(76)와, PD 영역(67c)과 전하 유지 영역(68c) 사이의 차광부(76)가 형성되지 않은 점이 다르고, 다른 부분은 동일하게 되어 있다.
즉, 도 9, 도 10을 참조하면, 인접하는 화소(50d) 사이에는 차광부(76)는 형성되어 있지 않다. 또한 PD 영역(67c)과 전하 유지 영역(68c) 사이에도, 차광부(76)는 형성되어 있지 않다.
이와 같은 구성으로 하여도, 도 6을 참조하여 설명한 바와 같이, 전하 유지부(54d)의 두께(메모리의 두께)를, 반도체 기판(63)의 반분의 두께 이하로 형성함으로써, PLS를 억제할 수 있고, 또한 전하 포획 영역(101)에 의해, 반사 성분뿐만 아니라, PD(51)를 통과한 광성분도 포획할 수 있기 때문에, PLS를 억제할 수 있다.
이와 같이, 종방향의 차광부(76)를 형성하지 않는 구성으로 함으로써, 차광부를 형성하기 위한 공정수를 삭감할 수 있다. 또한, 차광부(76)를 형성하는 파들어감부의 p형을 보장하지 않아도 좋게 되고, 포화 전자량을 늘리는 것도 가능해진다.
<배출 드레인을 갖는 구성>
상기한 바와 같이, 전하 유지부(54)상에 전하 포획 영역(101)을 형성함으로써, PD(51)를 통과하여 온 광이나, 배선층(61)에서 반사된 광에 의한 전하를 포획할 수 있는데, 그와 같은 불필요한 전자가 전하 포획 영역(101)에 축적되기 때문에, 배출하는 구조를 마련한 편이 좋다.
이하에, 전하 포획 영역(101)에 축적된 전하를 배출하는 배출 드레인을 구비한 화소(50)에 관해 설명을 가한다.
이하의 설명에서는, 도 4, 도 5에 도시한 화소(50b)를 예로 들어 설명을 행하지만, 다른 화소에서도, 마찬가지로 배출 드레인을 형성할 수 있다. 또한, 도 4, 도 5에 도시한 화소(50b)와 같은 부분에 관해서는, 같은 부호를 붙이고, 그 설명은 생략한다.
도 11은, 종방향에 배치된 2개의 화소(50e)의 평면도이고, 도 12는, 도 11에 도시한 화살표(A-B) 단면에서의 화소(50e)의 단면도이다.
도 11을 참조하면, 화소(50e-1)의 PD 영역(67e-1)의 도면 중 우하이고, OFD(121-1)의 근방에, 배출 드레인(201-1)이 배치되어 있다. OFD(121-1)와 배출 드레인(201-1)를 분리하기 위해, OFD(121-1)와 배출 드레인(201-1) 사이에, p+영역(202-1)이 형성되어 있다.
마찬가지로, 화소(50e-2)의 PD 영역(67)의 도면 중 우하이고, OFD(121-2)의 근방에, 배출 드레인(201-2)이 배치되어 있다. OFD(121-2)와 배출 드레인(201-2)을 분리하기 위해, OFD(121-2)와 배출 드레인(201-2) 사이에, p+영역(202-2)이 형성되어 있다.
이와 같이, 화소(50e)마다 배출 드레인(201)이 마련된 구성이 된다.
도 12에 도시한 바와 같이, 배출 드레인(201-2)은, 전하 포획 영역(101-1)과 연결되어 있다. 이와 같이, 배출 드레인(201)을 마련하고, 그 배출 드레인(201)에, 전하 포획 영역(101)을 연결함으로써, 전하 포획 영역(101)에 축적된 전하가, 오버플로우하고, 배출 드레인(201)로부터 배출되는 구성으로 할 수 있다.
또한, 전하 포획 영역(101)부터, 배출 드레인(201)까지의 오버플로우 패스는, 비관통 차광부의 하측에 형성할 수 있다.
전하 포획 영역(101-1)은, 화소(50e-1)에 형성되고, 그 전하 포획 영역(101-1)이 접속되어 있는 배출 드레인(201-2)은, 화소(50e-1)에 인접하여 있는 화소(50e-2)에 형성되어 있다.
이 예와 같이, 전하 포획 영역(101)은, 인접하는 화소(50e)에 형성되어 있는 배출 드레인(201)과 접속되는 구성으로 할 수 있다. 또한, 도시는 하지 않지만, 전하 포획 영역(101)은, 그 전하 포획 영역(101)이 형성되어 있는 화소(50e)에 형성되어 있는 배출 드레인(201)과 접속되는 구성으로 하여도 좋다.
그런데, 도 5를 참조하여 차광부(76)에 관해 설명한 때에, 관통 차광부(76)의 일부는, 트랜지스터 등을 배치하기 위해 일부 비관통으로 되어 있다고 설명하였다.
도 12에 도시한 화소(50e) 사이에 배치되어 있는 차광부(76)는, 도 5를 참조하여 설명한, 예를 들면, 관통 차광부(76B-1)에 해당한다. 관통 차광부(76B-1)이기 때문에, 반도체 기판(63)을 관통하고 있지만, 도 12에 도시한 단면도에서는, OFD(121-1)가 배치되어 있는 부분의 단면을 도시하고 있기 때문에, 비관통으로 되어 있다.
또한, 도 12에 도시한 배출 드레인(201-2)상의 차광부(76)는, 도 5를 참조하여 설명한, 예를 들면, PD(51)를 둘러싸는 비관통 차광부(76B-2)에 해당한다. 비관통 차광부(76B-2)의 하측에는, 도 12에 도시한 예에서는, 배출 드레인(201-2), p+영역(202-2), OFD(121-1) 등이 배치되어 있기 때문에, 비관통의 차광부(76)로 되어 있다.
도 13, 도 14를 참조하여, 배출 드레인을 갖는 화소(50)의 다른 구성에 관해 설명한다.
도 13, 도 14에 도시한 화소(50f)는, 배출 드레인을 OFD(121)와 공유하는 구성으로 되어 있다. 배출 드레인과 OFD(121)와 공유하는 구성으로 하였기 때문에, 도 13, 도 14에 도시한 화소(50f)는, 도 11, 도 12에 도시한 화소(50e)로부터, 배출 드레인(201)을 삭제한 구성으로 되어 있다.
도 13, 도 14에 도시한 화소(50f)는, 화소(50f-1)의 전하 포획 영역(101-1)(TRX 게이트(73b-1) 아래에 형성되어 있다)과, 화소(50f-2)에 형성되어 있는 OFD(121)가 연결된 구성으로 되어 있다.
이와 같이, 전하 포획 영역(101)은, 인접하는 화소(50f)에 형성되어 있는 OFD(121)와 접속되는 구성으로 할 수 있다. 또한, 도시는 하지 않지만, 전하 포획 영역(101)은, 그 전하 포획 영역(101)이 형성되어 있는 화소(50f)에 형성되어 있는 OFD(121)와 접속되는 구성으로 하여도 좋다.
이와 같이, OFD(121)를, 전하 포획 영역(101)에 축적된 전하를 배출하는 배출 드레인으로서도 이용하는 구성으로 함으로써, 도 11, 도 12를 참조하여 설명한 바와 같이, 배출 드레인(201)을 OFD(121)와 별도로 마련한 구성과 비교하여, 배출 드레인(201)이라는 새로운 소자를 추가하는 일 없이, 전하 포획 영역(101)에 축적된 전하를 배출하는 구성으로 할 수 있다.
따라서, PD(51)나 OFG 게이트(122) 사이즈를 작게 할 필요도 없고, 전하 포획 영역(101)에 축적된 전하를 배출하는 구성으로 할 수 있고, 면적 효율을 향상시킬 수 있다.
도 15, 도 16을 참조하여, 배출 드레인을 갖는 화소(50)의 다른 구성에 관해 설명한다.
도 15, 도 16에 도시한 화소(50g)는, 배출 드레인(201)을 트랜지스터(123)의 전원(VDD)라고 공유하는 구성으로 되어 있다. 또한, 1화소(50g) 내에서 완결되는 구성으로 되어 있다. 즉, 전하 포획 영역(101)과 배출 드레인(201)은, 동일 화소(50g) 내에, 각각 형성되어 있다.
도 15, 도 16에 도시한 화소(50g)에서는, 트랜지스터(123)의 전원(VDD)을 배출 드레인(201)으로 하고, 그 배출 드레인(201)에, 전하 포획 영역(101)이 접속되어 있다.
이와 같이, 전하 포획 영역(101)은, 동일 화소(50g)에 형성되어 있는 트랜지스터(123)(내의 전원(VDD))과 접속되는 구성으로 할 수 있다. 또한, 상기한 예와 같이, 도 17에 도시하는 바와 같이, 전하 포획 영역(101-1)은, 그 전하 포획 영역(101-1)이 형성되어 있는 화소(50b-1)에 인접하는 화소(50b-2)에 형성되어 있는 트랜지스터(123-2)(내의 전원(VDD))와 접속되는 구성으로 하여도 좋다.
이와 같이, 트랜지스터(123)의 전원(VDD)을 배출 드레인(201)르로 하고, 전하 포획 영역(101)에 축적된 전하를 배출하는 배출 드레인으로서도 이용하는 구성으로 함으로써, 도 13, 도 14를 참조하여 설명한 경우와 같이, 배출 드레인(201)이라는 새로운 소자를 배치하기 위한 영역을 확보하는 일 없이, 전하 포획 영역(101)에 축적된 전하를 배출할 수 있는 구성으로 할 수 있다.
따라서, PD(51)나 OFG 게이트(122) 사이즈를 작게 할 필요도 없이, 전하 포획 영역(101)에 축적된 전하를 배출하는 구성으로 할 수 있고, 면적 효율을 향상시킬 수 있다.
도 18, 도 19를 참조하여, 배출 드레인을 갖는 화소(50)의 다른 구성에 관해 설명한다.
도 18, 도 19에 도시한 화소(50h)는, 배출 드레인(201)과, 그 배출 드레인(201)용의 OFG 게이트(231)를 구비하는 구성으로 되어 있다. 도 18, 도 19에 도시한 화소(50h)는, 도 11, 도 12에 도시한 화소(50h)에 OFG 게이트(231)를 추가한 구성으로 되어 있다.
이와 같이, 배출 드레인(201) 전용의 OFG 게이트(231)를 구비하는 구성의 화소(50h)인 경우, OFG 게이트(231)의 게이트(Gate) 제어에 의해, 전하 포획 영역(101)에서 포획된 전하가 배출된다.
OFG 게이트(231)의 게이트 제어는, PLS 신호를 판독하고 있는 것이 된다. 환언하면, OFG 게이트(231)의 게이트 제어는, 전하 포획 영역(101)부터의 신호를 판독하고 있는 것이 된다.
전하 포획 영역(101)부터 판독된 PLS 신호를, 후단의 신호 처리에 이용하도록 하여도 좋다. 전하 포획 영역(101)에 축적된 전하는, PD(51)에 축적된 전하와 같이, 입사된 광의 강도에 의존한다고 생각되기 때문에, 예를 들면, 전하 포획 영역(101)부터의 신호로 광의 강도를 측정하고, 그 측정 결과에 따른 처리를, PD(51)로부터 판독된 신호의 처리에 이용한다는 처리를 행하도록 할 수도 있다.
전하 포획 영역(101-1)은, 화소(50h-1)에 형성되고, 그 전하 포획 영역(101-1)이 접속되어 있는 배출 드레인(201-2)과 OFG 게이트(231-2)는, 화소(50h-1)에 인접하여 있는 화소(50h-2)에 형성되어 있다.
이 예와 같이, 전하 포획 영역(101)은, 인접하는 화소(50h)에 형성되어 있는 배출 드레인(201)이나 OFG 게이트(231)와 접속되는 구성으로 할 수 있다. 또한, 도시는 하지 않지만, 전하 포획 영역(101)은, 그 전하 포획 영역(101)이 형성되어 있는 화소(50h)에 형성되어 있는 배출 드레인(201)이나 OFG 게이트(231)와 접속되는 구성으로 하여도 좋다.
본 기술에 의하면, 불필요한 광성분에 의한 영향을 저감시키는 것이 가능해진다.
<제조에 관해>
상술한 화소(50)의 제조에 관해 도 20, 도 21을 참조하여 설명한다. 여기서는, 화소(50b)를 제조하는 경우를 예로 들어 설명을 계속한다.
공정 S11에서, SOI 기판이 세팅된다. 여기서는, SOI 기판을 이용하여, 전하 축적층을 n형으로서 구성하는 경우를 예로 들어 설명하지만, Bulk 기판을 이용하여, 전하 축적층을 p형으로서 구성하는 경우 등에서도 본 기술은 적용할 수 있다.
또한 공정 S11에서는, 이온·임플란테이션으로, 트랜지스터의 well도 형성되고, 소자 분리도 형성된다. 또한, 에칭 스토퍼층(301)도 형성되어 있다.
공정 S12에서, n형 영역이 되는 PD(51), 전하 유지부(54b), 및 전하 포획 영역(101)이, 이온·임플란테이션에 의해 형성된다. 전하 포획 영역(101)으로서, 배출 드레인(201)과 접속된 n형 영역도 형성된다. 전하 유지 영역(68b)에 p형 영역이 작성되는 경우, 공정 S12에서 작성된다.
공정 S13에서, OFG 게이트(122), TRX 게이트(73)가 형성된다. 이들 트랜지스터의 게이트 부분은, 예를 들면, CVD에 의한 폴리실리콘 성막 및 리소그래피의 패터닝으로 형성된다.
공정 S14에서, 이온·임플란테이션에 의해, HAD(Hole-Accumulation Diode)가 형성된다. HAD의 형성은, PD(51)에 p형의 피닝층(74-1)을 생성함으로써 형성된다. HAD를 형성함으로써, 암전류를 대폭적으로 억제할 수 있다.
공정 S15에서, n형 영역이 되는 OFD(121)가, 이온·임플란테이션으로 형성된다.
또한, 공정 S16에서, 배선층(61)이 적층된다.
공정 S17(도 21)에서, 배선층(61)의 표면측에 접착층이 형성되고, 유지 기판(302)이 접합된 후에, 공정 S18에 도시하는 바와 같이, 전체가 반전되고, 반도체 기판(63)의 이면측의 면이, 물리적 연마법에 의해 연마된다.
공정 S19에서, 반도체 기판(63)의 에칭 스토퍼층(301)보다도 이면측의 층이, 웨트 에칭에 의해 에칭된다. 이때, 고농도의 p형 불순물로 이루어지는 에칭 스토퍼층(301)에 의해 에칭을 스톱시킴으로써, 에칭 스토퍼층(301)이 노출된다.
또한, 에칭 스토퍼층(301)이 제거된 후, 반도체 기판(63)의 이면이 CMP(Chemical Mechanical Polishing)법에 의해 연마됨에 의해, 반도체 기판(63)의 이면측이 박육화된다.
공정 S20에서, 반도체 기판(63)의 이면에 레지스트가 형성된 후에, 차광부(76)의 매입부(76B)를 형성하는 영역에 개구부가 형성되도록 레지스트층의 노광 및 현상이 행하여진다. 그리고, 그 레지스트층을 마스크로 한 드라이 에칭이 행하여짐에 의해, 트렌치부가 형성된다.
또한, 트렌치부의 측면 및 저면과, 반도체 기판(63)의 이면에, 고유전율 재료막(77)이 성막된다. 계속해서, 고유전율 재료막(77)의 이면측부터, 그 이면측의 면과 트렌치부(84)의 내부에 차광부(76)가 성막된다.
이에 의해, 고유전율 재료막(77)의 이면측에 덮개부(76A)가 형성되고, 트렌치부(84)의 내부에 매입부(76B)가 형성된 차광부(76)가 형성된다.
차광부(76)는, 예를 들면, 텅스텐을 재료로 하여 CVD(Chemical Vapor Deposition)를 행함에 의해 성막된다. 그리고, 차광부(76)가 드라이 에칭으로 가공됨에 의해, 개구부(76C)가 개구된다. 그 후, 예를 들면, ALD(Atomic Layer Deposition)법이 이용되어, 차광부(76)에 대해 고유전율 재료막(77)이 적층되어 평탄화된다.
그 후, 통상의 방법이 이용되어, 컬러 필터층(65) 및 온 칩 렌즈(66)가 형성된다. 이와 같이 하여 화소(50b)가 제조된다.
<배출 드레인을 갖는 다른 구성>
상기한 실시의 형태, 예를 들면 도 12를 참조하여 설명한 실시의 형태와 같이, 전하 포획 영역(101)에 축적된 전하를 배출하는 배출 드레인(201)을, 배선층(61)측(표면측)에 형성한 경우를 예로 들어 설명하였지만, 컬러 필터층(65) 등이 형성된 측(이면측)에 형성하는 것도 가능하다.
도 22는, 이면측에 배출 드레인으로서도 기능하는 차광부를 형성한 경우의 화소(50j)의 구성을 도시하는 도면이다. 도 22에 도시한 화소(50j)에서, 도 4에 도시한 화소(50b)와 동일한 부분에는, 동일한 부호를 붙이고, 그 설명은 적절히 생략한다.
도 4를 참조하여 설명한 바와 같이, 화소(50b)의 전하 유지 영역(68b)의 이면측(도 4 중의 상측)은, 차광부(76)(덮개부(76A))가 형성되어 있다. 이 차광부(76)를, 전하 포획 영역(101)과 접속한다. 전하 포획 영역(101)과 접속된 차광부(76)를, 상기한 차광부(76)와 구별하기 위해 차광부(401)로 기술한다.
즉, 도 22에 도시한 화소(50j)는, 상기한 덮개부(76A)에 해당하는 부분이, 차광부(401)가 된다. 차광부(401)는, 전하 포획 영역(101)과 차광부(76) 사이에 형성되어 있던 고유전율 재료막(77)이 제거되고, 그 제거된 부분에도 차광부(401)를 형성하는, 예를 들면, 텅스텐 등이 충전됨으로써 전하 포획 영역(101)과 접속된 구조로 되어 있다.
이와 같이 형성되어 있는 차광부(401)에 의해, 전하 포획 영역(101)에 축적된 전하가 취출된다. 또한, 차광부(401)의 전위는, 화소 영역의 p웰 영역의 전위보다도 높은 전위가 주어지는 구성으로 함에 의해, 전하 포획 영역(101)에 축적된 전하가 취출된다.
도 23은, 화소(50)의 또 다른 구성을 도시하는 도면이다. 도 23에 도시한 화소(50k)는, 도 22에 도시한 화소(50j)와 마찬가지로, 이면측에 배출 드레인으로서도 기능하는 차광부가 형성되어 있는 구성이지만, 차광부(76)와 별도로 형성되어 있는(독립하여 각각이 형성되어 있는) 점이 다르다.
도 23을 참조하면, 전하 포획 영역(101)상의 부분은, 고유전율 재료막(77)이 제거되고, 그 부분에는, 차광부(402)를 구성하는 금속이 충전되고, 전하 포획 영역(101)과 접속하도록 형성되어 있다. 또한, 차광부(402)와 차광부(76)는, 절연막(403)을 사이에 끼우는 구성으로 되어 있다.
즉, 도 23에 도시한 화소(50k)는, 차광부(76)가 형성된 후, 절연막(403)이 형성되고, 그 후, 전하 포획 영역(101)상의 고유전율 재료막(77)과 절연막(403)이 제거된다. 그 제거된 부분에, 차광부(402)가 형성됨으로써, 도 23에 도시한 바와 같은 구성을 갖는 화소(50k)가 형성된다.
차광부(401)와 차광부(76)에 의해, 상기한 덮개부(76A)의 기능을 실현한다. 차광부(401)와 차광부(76)는, 오버랩하여 형성되는 부분을 마련함으로써, 입사되는 광이, 직접 전하 포획 영역(101)에 입사된 일이 없는 구성으로 되어 있다.
절연막(403)은, 고유전율 재료막(77)과 동일한 재질로 형성되어도 좋고, 다른 재질로 형성되어도 좋다. 또한, 차광부(402)는, 차광부(76)와 동일한 재질(금속)로 형성되어도 좋고, 다른 재질로 형성되어도 좋다.
이 경우도, 차광부(402)의 전위는, 화소 영역의 p웰 영역의 전위보다도 높은 전위가 주어지는 구성으로 됨에 의해, 전하 포획 영역(101)에 축적된 전하가 취출된다.
화소(50k)에서는, 차광부(402)와 차광부(76)가 독립한 구성으로 되어 있기 때문에, 차광부(402)에 전위를 걸어도, 차광부(76)에, 그 전위가 걸리는 일이 없다. 따라서 차광부(402)의 전위와, 차광부(76)의 전위는, 독립하여 제어할 수 있다.
도 22에 도시한 화소(50j)는, 차광부(401)와, 차광부(76)(예를 들면, 차광부(76B))가 연결된 구성으로 되어 있기 때문에, 차광부(401)에, 화소 영역의 p웰 영역의 전위보다도 높은 전위를 주면, 차광부(76B)에도, 화소 영역의 p웰 영역의 전위보다도 높은 전위가 주어지게 된다.
이와 같이 차광부(76)에 전위를 건 경우, 암전류나 백점이 발생할 가능성이 있다. 도 23에 도시한 화소(50k)에서는, 차광부(402)와 차광부(76)가 독립한 구성으로 되어 있기 때문에, 차광부(402)에 소정의 전위를 주어도, 차광부(76)에는, 그 소정의 전위는 주어지지 않는다.
따라서, 도 23에 도시한 화소(50k)는, 도 22에 도시한 화소(50j)보다도, 암전류나 백점의 발생을 억제할 수 있다.
도 22, 도 23에 도시한 바와 같이, 이면측(광이 입사하는 측)에, 전하 포획 영역(101)에 축적된 전하를 배출하기 위한 구성을 갖도록 할 수도 있다. 또한, 이와 같은 구성으로 함으로써, PD 영역(67)이나, 표면측(배선층(61)측)에, 예를 들면 배출 드레인을 배치한 영역을 확보한다는 것도 필요 없게 되기 때문에, 포화 전자수의 향상이나 감도를 향상시키는 것도 가능해진다.
이와 같이, 본 기술에 의하면, 불필요한 광성분에 의한 영향을 저감시키는 것이 가능해진다.
<전자 기기>
본 기술은, 촬상 장치에의 적용으로 한정되는 것이 아니고, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 휴대 전화기 등의 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 촬상 장치를 이용하는 복사기 등, 화상 취입부(광전변환부)에 촬상 장치를 이용하는 전자 기기 전반에 대해 적용 가능하다. 또한, 전자 기기에 탑재되는 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
도 24는, 본 개시의 전자 기기의 한 예인 촬상 장치의 구성례를 도시하는 블록도이다. 도 24에 도시하는 바와 같이, 본 개시의 촬상 장치(600)는, 렌즈군(601) 등을 포함하는 광학계, 촬상 소자(602), 카메라 신호 처리부인 DSP 회로(603), 프레임 메모리(604), 표시 장치(605), 기록 장치(606), 조작계(607), 및, 전원계(608) 등을 갖고 있다.
그리고, DSP 회로(603), 프레임 메모리(604), 표시 장치(605), 기록 장치(606), 조작계(607), 및, 전원계(608)가 버스 라인(609)을 통하여 상호 접속되는 구성으로 되어 있다. CPU(6100은, 촬상 장치(600) 내의 각 부분을 제어한다.
렌즈군(601)는, 피사체로부터의 입사광(상광)을 취입하여 촬상 소자(602)의 촬상 면상에 결상한다. 촬상 소자(602)는, 렌즈군(601)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 촬상 소자(602)로서, 선술한 실시의 형태에 관한 촬상 소자(이미지 센서)를 이용할 수 있다.
표시 장치(605)는, 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 촬상 소자(602)에서 촬상된 동화 또는 정지화를 표시한다. 기록 장치(606)는, 촬상 소자(602)에서 촬상된 동화 또는 정지화를, 비디오 테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
조작계(607)는, 유저에 의한 조작하에, 본 촬상 장치가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원계(608)는, DSP 회로(603), 프레임 메모리(604), 표시 장치(605), 기록 장치(606), 및, 조작계(607)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
이와 같은 촬상 장치(600)는, 비디오 카메라나 디지털 스틸 카메라, 나아가서는, 휴대 전화기 등의 모바일 기기용 카메라 모듈에 적용된다. 그리고, 이 촬상 장치(600)에서, 촬상 소자(602)로서 선술한 실시 형태에 관한 촬상 소자를 이용할 수 있다.
본 명세서에서, 시스템이란, 복수의 장치에 의해 구성되는 장치 전체를 나타내는 것이다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 또 다른 효과가 있어도 좋다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에 있어서 여러 가지의 변경이 가능하다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
수광한 광을 전하로 변환하는 광전변환부와,
상기 광전변환부로부터 전송되어 온 전하를 유지하는 유지부를 구비하고,
상기 광전변환부와 상기 유지부는, 소정의 두께를 갖는 반도체 기판 내에 형성되고,
상기 유지부는, 상기 소정의 두께의 반분의 두께 이하로 형성되어 있는 촬상 소자.
(2)
상기 유지부가 형성되어 있는 영역보다 광입사측에, 전하를 포획하는 전하 포획 영역을 또한 구비하는 상기 (1)에 기재된 촬상 소자.
(3)
상기 광전변환부와 상기 전하 포획 영역 사이에, 광을 차광하는 차광부가 또한 형성되어 있는 상기 (2)에 기재된 촬상 소자.
(4)
화소 사이에 형성되어 있는 상기 차광부는, 상기 반도체 기판을 관통하고 있는 상기 (3)에 기재된 촬상 소자.
(5)
상기 전하 포획 영역의 광입사측은, 광을 차광하는 차광부로 덮여 있는 상기 (2) 내지 (4)의 어느 하나에 기재된 촬상 소자.
(6)
상기 전하 포획 영역부터 전하를 배출하는 배출 드레인을 또한 구비하는 상기 (2) 내지 (5)의 어느 하나에 기재된 촬상 소자.
(7)
상기 전하 포획 영역부터, 상기 배출 드레인까지의 오버플로우 패스는, 상기 반도체 기판을 비관통으로 형성되어 있는 차광부의 영역에 형성되어 있는 상기 (6)에 기재된 촬상 소자.
(8)
상기 배출 드레인은, OFD와 공유로 되어 있는 상기 (6) 또는 (7)에 기재된 촬상 소자.
(9)
상기 배출 드레인은, 트랜지스터의 전원과 공유로 되어 있는 상기 (6) 또는 (7)에 기재된 촬상 소자.
(10)
상기 배출 드레인 전용의 OFG를 구비하는 상기 (6) 또는 (7)에 기재된 촬상 소자.
(11)
상기 배출 드레인은, 상기 전하 포획 영역이 형성되어 있는 화소에 인접하는 화소에 형성되어 있는 상기 (6) 내지 (10)의 어느 하나에 기재된 촬상 소자.
(12)
상기 배출 드레인은, 상기 전하 포획 영역의 광입사측에 형성되고, 광의 입사를 차광하는 차광부와 공유로 되어 있는 상기 (6)에 기재된 촬상 소자.
(13)
상기 배출 드레인은, 상기 전하 포획 영역의 광입사측에 형성되어 있는 상기 (6)에 기재된 촬상 소자.
(14)
수광한 광을 전하로 변환하는 광전변환부와,
상기 광전변환부로부터 전송되어 온 전하를 유지하는 유지부를 구비하고,
상기 광전변환부와 상기 유지부는, 소정의 두께를 갖는 반도체 기판 내에 형성되고,
상기 유지부는, 상기 소정의 두께의 반분의 두께 이하로 형성되어 있는 촬상 소자를 포함하고,
상기 촬상 소자로부터의 신호를 처리하는 처리부를 구비하는 전자 기기.
30 : 촬상 소자
50 : 화소
51 : PD
54 : 전하 유지부
61 : 배선층
62 : 산화막
63 : 반도체 기판
64 : 차광층
65 : 컬러 필터층
66 : 온 칩 렌즈
71 : 배선
72 : 층간 절연막
73 : TRX 게이트
74 : 표면 피닝층
75 : 화소사이 분리 영역
76 : 차광부
77 : 고유전율 재료막
101 : 전하 포획 영역
121 : OFD
122 : OFG 게이트
123 : 트랜지스터
124 : TRG 게이트
125 : FD
201 : 배출 드레인
401, 402 : 차광부
50 : 화소
51 : PD
54 : 전하 유지부
61 : 배선층
62 : 산화막
63 : 반도체 기판
64 : 차광층
65 : 컬러 필터층
66 : 온 칩 렌즈
71 : 배선
72 : 층간 절연막
73 : TRX 게이트
74 : 표면 피닝층
75 : 화소사이 분리 영역
76 : 차광부
77 : 고유전율 재료막
101 : 전하 포획 영역
121 : OFD
122 : OFG 게이트
123 : 트랜지스터
124 : TRG 게이트
125 : FD
201 : 배출 드레인
401, 402 : 차광부
Claims (20)
- 수신된 광을 전하로 변환하는 광전변환부;
상기 광전변환부로부터 전송된 전하를 유지하는 유지부;
상기 유지부가 형성된 영역의 광입사측에 전하를 포획하는 전하 포획 영역; 및
상기 전하 포획 영역으로부터 전하를 배출하는 배출 드레인을 포함하고,
상기 광전변환부 및 상기 유지부는 미리 정해진 두께를 갖는 반도체 기판 내에 형성되고,
상기 유지부는 상기 미리 정해진 두께의 1/2 이하의 두께로 형성되고,
상기 전하 포획 영역으로부터 상기 배출 드레인으로의 오버플로 패스가 차광부의 영역에 형성되고,
상기 차광부는 상기 반도체 기판을 관통하지 않는 것을 특징으로 하는 것을 특징으로 하는 촬상 장치. - 제1항에 있어서,
상기 배출 드레인 전용의 오버플로 게이트(OFG)를 더 포함하는 것을 특징으로 하는 촬상 장치. - 제1항에 있어서,
상기 배출 드레인은 상기 전하 포획 영역이 형성되는 화소에 인접한 화소에 형성되는 것을 특징으로 하는 촬상 장치. - 수신된 광을 전하로 변환하는 광전변환부;
상기 광전변환부로부터 전송된 전하를 유지하는 유지부;
상기 유지부가 형성된 영역의 광입사측에 전하를 포획하는 전하 포획 영역; 및
상기 전하 포획 영역으로부터 전하를 배출하는 배출 드레인을 포함하고,
상기 광전변환부 및 상기 유지부는 미리 정해진 두께를 갖는 반도체 기판 내에 형성되고,
상기 유지부는 상기 미리 정해진 두께의 1/2 이하의 두께로 형성되고,
상기 배출 드레인은 오버플로 드레인(OFD)과 공유되는 것을 특징으로 하는 촬상 장치. - 제4항에 있어서,
상기 광전 변환부와 상기 전하 포획 영역 사이에 광을 차광하기 위한 차광부가 형성되어 있는 것을 특징으로 하는 촬상 장치. - 제5항에 있어서,
상기 반도체 기판을 관통하는 차광부가 화소 사이에 더 형성되는 것을 특징으로 하는 촬상 장치. - 제4항에 있어서,
상기 전하 포획 영역의 광입사측은 광을 차광하는 차광부로 덮여 있는 것을 특징으로 하는 촬상 장치. - 제4항에 있어서,
상기 배출 드레인 전용의 오버플로 게이트(OFG)를 더 포함하는 것을 특징으로 하는 촬상 장치. - 제4항에 있어서,
상기 반도체 기판을 관통하는 차광부가 화소 사이에 더 형성되는 것을 특징으로 하는 촬상 장치. - 제4항에 있어서,
상기 배출 드레인은 상기 전하 포획 영역이 형성되는 화소에 인접한 화소에 형성되는 것을 특징으로 하는 촬상 장치. - 수신된 광을 전하로 변환하는 광전변환부;
상기 광전변환부로부터 전송된 전하를 유지하는 유지부;
상기 유지부가 형성된 영역의 광입사측에 전하를 포획하는 전하 포획 영역; 및
상기 전하 포획 영역으로부터 전하를 배출하는 배출 드레인을 포함하고,
상기 광전변환부 및 상기 유지부는 미리 정해진 두께를 갖는 반도체 기판 내에 형성되고,
상기 유지부는 상기 미리 정해진 두께의 1/2 이하의 두께로 형성되고,
상기 배출 드레인은 트랜지스터의 전원과 공유되는 것을 특징으로 하는 촬상 장치. - 제11항에 있어서,
상기 광전 변환부와 상기 전하 포획 영역 사이에 광을 차광하기 위한 차광부가 형성되어 있는 것을 특징으로 하는 촬상 장치. - 제12항에 있어서,
상기 반도체 기판을 관통하는 차광부가 화소 사이에 더 형성되는 것을 특징으로 하는 촬상 장치. - 제11항에 있어서,
상기 전하 포획 영역의 광입사측은 광을 차광하는 차광부로 덮여 있는 것을 특징으로 하는 촬상 장치. - 제11항에 있어서,
상기 배출 드레인 전용의 오버플로 게이트(OFG)를 더 포함하는 것을 특징으로 하는 촬상 장치. - 제11항에 있어서,
상기 배출 드레인은 상기 전하 포획 영역이 형성되는 화소에 인접한 화소에 형성되는 것을 특징으로 하는 촬상 장치. - 수신된 광을 전하로 변환하는 광전변환부;
상기 광전변환부로부터 전송된 전하를 유지하는 유지부;
상기 유지부가 형성된 영역의 광입사측에 전하를 포획하는 전하 포획 영역; 및
상기 전하 포획 영역으로부터 전하를 배출하는 배출 드레인을 포함하고,
상기 광전변환부 및 상기 유지부는 미리 정해진 두께를 갖는 반도체 기판 내에 형성되고,
상기 유지부는 상기 미리 정해진 두께의 1/2 이하의 두께로 형성되고,
상기 배출 드레인은 입사광을 차광하는 차광부에 공통인 것을 특징으로 하는 촬상 장치. - 수신된 광을 전하로 변환하는 광전변환부;
상기 광전변환부로부터 전송된 전하를 유지하는 유지부;
상기 유지부가 형성된 영역의 광입사측에 전하를 포획하는 전하 포획 영역; 및
상기 전하 포획 영역으로부터 전하를 배출하는 배출 드레인을 포함하고,
상기 광전변환부 및 상기 유지부는 미리 정해진 두께를 갖는 반도체 기판 내에 형성되고,
상기 유지부는 상기 미리 정해진 두께의 1/2 이하의 두께로 형성되고,
상기 배출 드레인은 상기 전하 포획 영역의 광입사측에 형성되는 것을 특징으로 하는 촬상 장치. - 제18항에 있어서,
상기 광전 변환부와 상기 전하 포획 영역 사이에 광을 차폐하는 차광부가 형성되어 있는 것을 특징으로 하는 촬상 장치. - 제18항에 있어서,
상기 전하 포획 영역의 광입사측은 광을 차광하는 차광부로 덮여 있는 것을 특징으로 하는 촬상 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017055310A JP2018160486A (ja) | 2017-03-22 | 2017-03-22 | 撮像素子、電子機器 |
| JPJP-P-2017-055310 | 2017-03-22 | ||
| PCT/JP2018/009145 WO2018173789A1 (ja) | 2017-03-22 | 2018-03-09 | 撮像素子、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190129844A KR20190129844A (ko) | 2019-11-20 |
| KR102538711B1 true KR102538711B1 (ko) | 2023-06-01 |
Family
ID=63584303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197024606A KR102538711B1 (ko) | 2017-03-22 | 2018-03-09 | 촬상 소자, 전자 기기 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US10991734B2 (ko) |
| JP (1) | JP2018160486A (ko) |
| KR (1) | KR102538711B1 (ko) |
| CN (1) | CN110520993B (ko) |
| DE (1) | DE112018001494T5 (ko) |
| WO (1) | WO2018173789A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020126882A (ja) * | 2019-02-01 | 2020-08-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像素子の製造方法 |
| KR102663642B1 (ko) * | 2019-02-28 | 2024-05-08 | 삼성전자주식회사 | 지지 영역을 갖는 반도체 소자 및 그 형성 방법 |
| JP2021114538A (ja) * | 2020-01-20 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| US11469264B2 (en) * | 2020-01-30 | 2022-10-11 | Omnivision Technologies, Inc. | Flare-blocking image sensor |
| US11393861B2 (en) * | 2020-01-30 | 2022-07-19 | Omnivision Technologies, Inc. | Flare-suppressing image sensor |
| JP2021136416A (ja) * | 2020-02-28 | 2021-09-13 | ソニーセミコンダクタソリューションズ株式会社 | センサ素子およびセンサ装置 |
| JPWO2021241722A1 (ko) | 2020-05-28 | 2021-12-02 | ||
| WO2023119840A1 (ja) * | 2021-12-20 | 2023-06-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像素子の製造方法、電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232387A (ja) * | 2009-03-26 | 2010-10-14 | Panasonic Corp | 固体撮像素子 |
| JP2013065688A (ja) * | 2011-09-16 | 2013-04-11 | Sony Corp | 固体撮像素子および製造方法、並びに電子機器 |
| JP2013171888A (ja) * | 2012-02-17 | 2013-09-02 | Canon Inc | 撮像装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4710017B2 (ja) | 2006-10-20 | 2011-06-29 | 国立大学法人静岡大学 | Ｃｍｏｓイメージセンサ |
| JP4759590B2 (ja) | 2008-05-09 | 2011-08-31 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP2011204878A (ja) | 2010-03-25 | 2011-10-13 | Sony Corp | 固体撮像デバイスおよび電子機器 |
| JP2012089654A (ja) | 2010-10-19 | 2012-05-10 | Renesas Electronics Corp | 固体撮像装置 |
| JP5637384B2 (ja) | 2010-12-15 | 2014-12-10 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
| JP2014096490A (ja) | 2012-11-09 | 2014-05-22 | Sony Corp | 撮像素子、製造方法 |
| KR102154184B1 (ko) * | 2014-03-10 | 2020-09-09 | 삼성전자 주식회사 | 이미지 센서 및 이를 제조하는 방법 |
-
2017
- 2017-03-22 JP JP2017055310A patent/JP2018160486A/ja active Pending
-
2018
- 2018-03-09 US US16/491,008 patent/US10991734B2/en active Active
- 2018-03-09 KR KR1020197024606A patent/KR102538711B1/ko active IP Right Grant
- 2018-03-09 DE DE112018001494.0T patent/DE112018001494T5/de active Pending
- 2018-03-09 WO PCT/JP2018/009145 patent/WO2018173789A1/ja active Application Filing
- 2018-03-09 CN CN201880017889.0A patent/CN110520993B/zh active Active
-
2021
- 2021-03-30 US US17/217,556 patent/US20210217787A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232387A (ja) * | 2009-03-26 | 2010-10-14 | Panasonic Corp | 固体撮像素子 |
| JP2013065688A (ja) * | 2011-09-16 | 2013-04-11 | Sony Corp | 固体撮像素子および製造方法、並びに電子機器 |
| JP2013171888A (ja) * | 2012-02-17 | 2013-09-02 | Canon Inc | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110520993A (zh) | 2019-11-29 |
| KR20190129844A (ko) | 2019-11-20 |
| WO2018173789A1 (ja) | 2018-09-27 |
| US10991734B2 (en) | 2021-04-27 |
| US20200013808A1 (en) | 2020-01-09 |
| DE112018001494T5 (de) | 2019-12-12 |
| US20210217787A1 (en) | 2021-07-15 |
| JP2018160486A (ja) | 2018-10-11 |
| CN110520993B (zh) | 2023-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11716555B2 (en) | Light detecting device | |
| KR102538711B1 (ko) | 촬상 소자, 전자 기기 | |
| US10672825B2 (en) | Imaging element and method of manufacturing the same | |
| KR102609646B1 (ko) | 촬상 소자, 전자 기기 | |
| JP6052353B2 (ja) | 固体撮像素子および製造方法、並びに電子機器 | |
| JP2018198272A5 (ko) | ||
| KR20190086660A (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치 | |
| WO2020095850A1 (ja) | 固体撮像装置、固体撮像装置の製造方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |