JP2020126882A - 撮像素子および撮像素子の製造方法 - Google Patents

Abstract

【課題】被写体の偏光情報を取得する撮像素子の製造方法を簡略化する。【解決手段】撮像素子は複数の画素、分離領域および偏光部を具備する。その複数の画素は、半導体基板に形成されて入射光の光電変換を行う光電変換部がそれぞれ配置される。その分離領域は、その複数の画素の光電変換部をそれぞれ分離する。その偏光部は、その分離領域と同一の材料により構成されて特定の偏光方向の入射光を透過させてその光電変換部に入射させる。【選択図】図５

Description

本開示は、撮像素子および撮像素子の製造方法に関する。詳しくは、入射光の偏光を検出するための偏光部を備える撮像素子および当該撮像素子の製造方法に関する。

従来、画素の光電変換部が形成された半導体基板に対して裏面側から入射光が照射される裏面照射型の撮像素子において、特定の偏光方向の入射光を透過する偏光部が画素に配置されて構成された撮像素子が使用されている。偏光部を画素に配置することにより、被写体からの入射光の偏光情報を取得することができる。この偏光情報に基づいて、特定の偏光方向の入射光、例えば、水溜まりやガラス面からの反射光を除去した画像を生成することが可能となる。偏光部には、例えば、ワイヤグリッドにより構成された偏光素子を採用することができる。このワイヤグリッドは、導電性を有する複数の線を所定のピッチに基づいて配列したものである。複数の線の並び方向に平行な偏光方向の入射光がワイヤグリッドによる偏光素子を透過し、複数の線の並び方向に垂直な偏光方向の入射光は偏光素子により減衰される（例えば、特許文献１参照。）。

また、被写体の偏光情報を取得することにより、被写体の面の法線成分を検出することもできる。この検出した法線成分により被写体の面の方向を取得することができ、被写体の立体的な形状を把握することが可能となる。具体的には、異なる偏光方向（角度）の偏光部を備える複数の画素からの画像信号に基づいて画像を生成し、偏光部の偏光方向の変化に対する輝度の変化を検出する。法線成分は、極座標表示における方位角および天頂角により表すことができる。被写体の特定の面からの反射光はこの特定の方向に偏光しているため、偏光部の偏光方向の変化に応じて輝度が周期的に変化する。この変化する輝度の最大値に対応する偏光方向に基づいて方位角を検出する。また、偏光方向に応じて変化する輝度の最大値および最小値から偏光度を生成する。この偏光度をフレネルの式に適用して天頂角を生成することができる。

ワイヤグリッドによる偏光素子は、１８０°回転させると元の偏光方向に戻るため、検出された法線成分は１８０°の不定性を有する。具体的には、被写体の面が凹部であるか凸部であるかを検出することが困難となる。

そこで、位相差画素を撮像素子に配置して被写体の焦点位置を検出することにより、被写体の面の凹凸の状態を検出することができる。位相差画素は、撮像素子の外部に配置された撮影レンズのオートフォーカスを行うために被写体の焦点位置を検出するための画素である。被写体に対して上下や左右方向の位相差を検出し、検出した位相差に基づいて焦点位置からのずれおよびずれの方向（いわゆる前ピンおよび後ピン）を検出することが可能となる。上述の被写体の立体形状の取得の際には、焦点位置のずれの方向に基づいて被写体の面の凹凸の状態を把握することができる。１８０°の不定性の問題を解決することが可能となる。

このように、偏光部を備える画素および位相差画素を撮像素子に配置することにより、被写体の立体的な形状の取得が可能となる。この撮像素子として、グローバルシャッタ形式の撮像素子を使用すると好適である。グローバルシャッタ形式の撮像素子は全画素において同時の露光を行うことができ、被写体が動く場合であっても位相差の検出を高精度に行うことができるためである。このグローバルシャッタ形式の撮像素子に対し、行毎に順次露光および画像信号の出力を行うローリングシャッタ形式の撮像素子では、異なる行に配置される画素の間において露光のタイミングにずれを生じ、フォーカルプレーン歪みを生じる。また、異なる行に位相差画素が配置される場合においても、検出した位相差には時間的なずれによる誤差が含まれることとなる。

グローバルシャッタ形式の撮像素子においても、画素において生成された画像信号の出力は行毎に順次行われる。このため、グローバルシャッタ形式の撮像素子では、露光後の画像信号を各画素に一時的に保存する必要がある。露光から画像信号の出力までの時間が行毎に異なるためである。具体的には、露光の際に画素の光電変換部により被写体からの入射光が光電変換されて生成された電荷を保持する電荷保持部を画素毎に配置する。全画素同時の露光の後、生成された電荷を電荷保持部に保持し、画像信号出力のタイミングに基づいて画像信号に変換して出力する。これにより、グローバルシャッタを実現することができる。

このようなグローバルシャッタ形式の撮像素子では、電荷保持部への入射光の漏洩が問題となる。電荷保持部に電荷が保持される期間に入射光に基づく迷光や光電変換された後の電荷が電荷保持部に流入すると、画像信号に誤差を生じてノイズの原因となるためである。そこで、電荷保持部を遮光する遮光部を備える撮像素子が提案されている（例えば、特許文献２参照。）。この遮光部は、電荷保持部における入射光が入射する面である裏面側を覆う蓋部と、半導体基板を貫通する溝を形成してこの溝に金属材料を埋め込んで形成される埋め込み部とにより構成される。また、埋め込み部は隣接する他の画素との間にも配置される。この遮光部を配置することにより、迷光の電荷保持部への入射および光電変換部や隣接する画素から電荷保持部への電荷の流入を防ぎ、ノイズを低減することができる。

特開２０１７−０７６６８４号公報 特開２０１５−２２８５１０号公報

上述の従来技術では、偏光部および遮光部を備えるため、撮像素子の製造工程が複雑になるという問題がある。

本開示は、上述した問題点に鑑みてなされたものであり、被写体の偏光情報を取得する撮像素子の製造方法を簡略化することを目的としている。

本開示は、上述の問題点を解消するためになされたものであり、その第１の態様は、半導体基板に形成されて入射光の光電変換を行う光電変換部がそれぞれ配置される複数の画素と、上記複数の画素の光電変換部をそれぞれ分離する分離領域と、上記分離領域と同一の材料により構成されて特定の偏光方向の入射光を透過させて上記光電変換部に入射させる偏光部とを具備する撮像素子である。

また、この第１の態様において、上記偏光部は、所定のピッチに配置された複数の帯状導体により構成されてもよい。

また、この第１の態様において、上記偏光部は、積層された複数の層により構成され、上記分離領域は、上記複数の層の少なくとも１つと同一の材料により構成されてもよい。

また、この第１の態様において、上記偏光部は、上記分離領域と同時に形成されてもよい。

また、この第１の態様において、上記複数の画素にそれぞれ配置されて上記光電変換部における光電変換により生成された電荷に基づく画像信号を生成する画素回路をさらに具備してもよい。

また、この第１の態様において、上記画素回路は、上記生成された電荷を保持する保持部と、上記保持された電荷に基づいて画像信号を生成する画像信号生成部とを備えてもよい。

また、この第１の態様において、上記分離領域と同一の材料により構成されて上記保持部と上記光電変換部とを分離する第２の分離領域と、上記保持部を遮光する遮光部とをさらに具備してもよい。

また、この第１の態様において、上記遮光部は、上記偏光部と同一の材料により構成されてもよい。

また、この第１の態様において、上記遮光部は、上記偏光部とは異なる膜厚に構成されてもよい。

また、この第１の態様において、上記偏光部は、積層された複数の層により構成され、上記遮光部は、上記複数の層により構成されるとともに当該複数の層の少なくとも１つが上記偏光部とは異なる膜厚に構成されてもよい。

また、この第１の態様において、上記複数の画素が配置される領域の周縁部の画素における上記光電変換部を遮光するとともに上記偏光部と同一の材料により構成される画素遮光部をさらに具備してもよい。

また、この第１の態様において、被写体からの入射光を瞳分割して像面位相差を検出するための位相差画素をさらに具備してもよい。

また、この第１の態様において、上記位相差画素は、上記偏光部と同一の材料により構成されて上記瞳分割のための開口部が配置された位相差画素遮光部を備えてもよい。

また、この第１の態様において、上記画素と電気信号のやり取りを行う制御回路をさらに具備してもよい。

また、この第１の態様において、上記偏光部と同一の材料により構成されて上記制御回路を遮光する制御回路遮光部をさらに具備してもよい。

また、本開示の第２の態様は、入射光の光電変換を行う光電変換部がそれぞれ配置された複数の画素が形成された半導体基板において上記複数の画素の光電変換部をそれぞれ分離する分離領域を形成する工程と、特定の偏光方向の入射光を透過させて上記光電変換部に入射させる偏光部を上記分離領域と同一の材料により形成する工程とを具備する撮像素子の製造方法である。

上述の態様を採ることにより、分離領域および偏光部を同一のプロセスにより形成するという作用をもたらす。撮像素子の製造方法の簡略化が想定される。

本開示の実施の形態に係る撮像素子の構成例を示すブロック図である。 本開示の実施の形態に係る撮像素子の構成例を示す図である。 本開示の第１の実施の形態に係る画素の構成例を示す回路図である。 本開示の第１の実施の形態に係る画素の構成例を示す平面図である。 本開示の第１の実施の形態に係る画素の構成例を示す断面図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施の形態に係る画素の構成例を示す断面図である。 本開示の第３の実施の形態に係る画素の構成例を示す断面図である。 本開示の第３の実施の形態に係る偏光部の構成例を示す図である。 本開示の第４の実施の形態に係る画素の構成例を示す回路図である。 本開示の第４の実施の形態に係る画素の構成例を示す平面図である。 本開示の第４の実施の形態に係る画素の構成例を示す断面図である。 本開示の第５の実施の形態に係る画素の構成例を示す断面図である。 本開示が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。 本開示の第７の実施の形態に係る画像処理部の構成例を示す図である。 本開示の第７の実施の形態に係る法線の検出の一例を示す図である。 本開示の第７の実施の形態に係る偏光情報の一例を示す図である。 本開示の第７の実施の形態に係る位相差情報の一例を示す図である。 本開示の第７の実施の形態に係る深度マップの一例を示す図である。

次に、図面を参照して、本開示を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。また、以下の順序で実施の形態の説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．第６の実施の形態
７．カメラへの応用例

＜１．第１の実施の形態＞
［撮像素子の構成］
図１は、本開示の実施の形態に係る撮像素子の構成例を示すブロック図である。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。

画素アレイ部１０は、画素１００が２次元格子状に配置されて構成されたものである。ここで、画素１００は、照射された光に応じた画像信号を生成するものである。この画素１００は、照射された光に応じた電荷を生成する光電変換部を有する。また画素１００は、画素回路をさらに有する。この画素回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。画素アレイ部１０には、信号線１１および１２がＸＹマトリクス状に配置される。信号線１１は、画素１００における画素回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１００に対して共通に配線される。信号線１２は、画素１００の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１００に対して共通に配線される。これら光電変換部および画素回路は、半導体基板に形成される。

垂直駆動部２０は、画素１００の画素回路の制御信号を生成するものである。この垂直駆動部２０は、生成した制御信号を同図の信号線１１を介して画素１００に伝達する。カラム信号処理部３０は、画素１００により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１２を介して画素１００から伝達された画像信号の処理を行う。カラム信号処理部３０における処理には、例えば、画素１００において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、撮像素子１の画像信号として出力される。制御部４０は、撮像素子１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、撮像素子１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。

なお、垂直駆動部２０、カラム信号処理部３０および制御部４０は、特許請求の範囲に記載の制御回路の一例である。

［画素アレイ部の構成］
図２は、本開示の実施の形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表す平面図である。同図の撮像素子１において、画素アレイ部１０は中央部に配置される。画素アレイ部１０には、画素１００の他に位相差画素３０１および３０２が配置される。この位相差画素３０１および３０２は、被写体を瞳分割することにより被写体の像面位相差を検出する画素である。位相差画素３０１および３０２は、図面の左右方向に被写体を瞳分割する。具体的には、位相差画素３０１および３０２は、それぞれ光電変換部の右側および左側が遮光される。このような、位相差画素３０１および３０２が画素アレイ部１０に複数配置される。

また、画素アレイ部１０の周縁部には、遮光画素２００が配置される。この遮光画素２００は、光電変換部の全面が遮光された画素である。遮光画素２００は、画像信号の黒レベルを検出するための画素であり、遮光画素２００を除く画素アレイ部１０の領域が有効画素領域となる。なお、画素１００には後述する偏光部が配置される。この偏光部は、入射光のうち特定の偏光方向の光を透過するものである。通常、被写体からの光には異なる方向に偏光した複数の光が含まれる。これらの光のうち特定の偏光方向の光の撮像を行って画像信号を生成することにより、当該偏光方向の光量を取得することができる。これを複数の偏光方向について行うことにより、被写体からの光がどのように偏光しているか等の偏光情報を取得することができる。この偏光情報に基づいて、被写体の立体形状の把握等を行うことが可能となる。画素１００、位相差画素３０１および３０２ならびに遮光画素２００の構成の詳細については、後述する。

画素アレイ部１０と撮像素子１の外周との間の領域である周辺領域６０には、図１において説明した垂直駆動部２０、カラム信号処理部３０および制御部４０を配置することができる。

［画素の回路構成］
図３は、本開示の第１の実施の形態に係る画素の構成例を示す回路図である。同図は、画素１００の回路構成の一例を表す図である。同図の画素１００は、光電変換部１０１と、電荷保持部１０２と、ＭＯＳトランジスタ１０３乃至１０６とを備える。

光電変換部１０１のアノードは接地され、カソードはＭＯＳトランジスタ１０３のソースに接続される。ＭＯＳトランジスタ１０３のドレインは、ＭＯＳトランジスタ１０４のソース、ＭＯＳトランジスタ１０５のゲートおよび電荷保持部１０２の一端に接続される。電荷保持部１０２の他の一端は、接地される。ＭＯＳトランジスタ１０４および１０５のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ１０５のソースはＭＯＳトランジスタ１０６のドレインに接続される。ＭＯＳトランジスタ１０６のソースは、信号線１２に接続される。ＭＯＳトランジスタ１０３、１０４および１０６のゲートは、それぞれ転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬに接続される。なお、転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬは、信号線１１を構成する。

光電変換部１０１は、前述のように照射された光に応じた電荷を生成するものである。この光電変換部１０１には、フォトダイオードを使用することができる。また、電荷保持部１０２およびＭＯＳトランジスタ１０３乃至１０６は、画素回路を構成する。

ＭＯＳトランジスタ１０３は、光電変換部１０１の光電変換により生成された電荷を電荷保持部１０２に転送するトランジスタである。ＭＯＳトランジスタ１０３における電荷の転送は、転送信号線ＴＲにより伝達される信号により制御される。電荷保持部１０２は、ＭＯＳトランジスタ１０３により転送された電荷を保持するキャパシタである。ＭＯＳトランジスタ１０５は、電荷保持部１０２に保持された電荷に基づく信号を生成するトランジスタである。ＭＯＳトランジスタ１０６は、ＭＯＳトランジスタ１０５により生成された信号を画像信号として信号線１２に出力するトランジスタである。このＭＯＳトランジスタ１０６は、選択信号線ＳＥＬにより伝達される信号により制御される。

ＭＯＳトランジスタ１０４は、電荷保持部１０２に保持された電荷を電源線Ｖｄｄに排出することにより電荷保持部１０２をリセットするトランジスタである。このＭＯＳトランジスタ１０４によるリセットは、リセット信号線ＲＳＴにより伝達される信号により制御され、ＭＯＳトランジスタ１０３による電荷の転送の前に実行される。なお、このリセットの際、ＭＯＳトランジスタ１０３を導通させることにより、光電変換部１０１のリセットも行うことができる。このように、画素回路は、光電変換部１０１により生成された電荷を画像信号に変換する。なお、ＭＯＳトランジスタ１０５および１０６は、画像信号生成部１１１を構成する。

同図の画素回路を備える画素１００が配置される撮像素子１の撮像は次のように行うことができる。まず、ＭＯＳトランジスタ１０３および１０４を導通させて光電変換部１０１および電荷保持部１０２をリセットする。次に、ＭＯＳトランジスタ１０３および１０４を非導通の状態に遷移させると、光電変換部１０１において光電変換により生成された電荷が蓄積され、露光が開始される。所定の露光期間の経過後にＭＯＳトランジスタ１０３を導通させて光電変換部１０１により生成された電荷を電荷保持部１０２に転送する。これによりＭＯＳトランジスタ１０５により電荷保持部１０２に保持された電荷に基づく画像信号が生成される。次にＭＯＳトランジスタ１０６を導通させることにより、生成された画像信号が信号線１２を介して画素１００から出力される。

このような露光および画像信号の出力は、画素アレイ部１０の行に配置された各画素１００において同時に行われる。この各行の画素１００における露光および画像信号の出力は、行毎にタイミングをずらして実行される。具体的には、画素アレイ部１０の第１行から順に画像信号の出力が信号線１２を介して実行される。この順次実行される画像信号の出力に応じた露光期間が行毎に順次設定される。このような撮像形式は、ローリングシャッタ形式と称される。後述するグローバルシャッタ形式と比較して画素回路の構成を簡略化することができる。一方、行毎の撮像期間にずれを生じるため、動きのある被写体を撮像した際には、いわゆるフォーカルプレーン歪みを生じて画質が低下する。

［画素の平面構成］
図４は、本開示の第１の実施の形態に係る画素の構成例を示す平面図である。同図は、画素アレイ部１０における画素１００に配置される偏光部１５０の配置例を表す平面図である。同図の矩形は画素１００を表し、同図の画素１００毎に記載された文字「Ｒ」、「Ｇ」および「Ｂ」は画素１００に配置されるカラーフィルタ（カラーフィルタ１８１）の種類を表す。このカラーフィルタ１８１は、画素１００の入射光のうち所定の波長の入射光を透過させる光学的なフィルタである。具体的には、「Ｒ」、「Ｇ」および「Ｂ」が記載された画素１００は、それぞれ赤色光、緑色光および青色光を透過するカラーフィルタ１８１が配置される画素を表す。また、同図の偏光部１５０は、ワイヤグリッドにより構成される偏光部の例を表したものである。このワイヤグリッドは、複数の帯状導体１５１が所定のピッチで配列されて構成された偏光部である。

ここで帯状導体とは、線状や直方体等に構成された導体である。この帯状導体１５１の中の自由電子は、帯状導体１５１に入射する光の電場に追従して振動し、反射波を輻射する。複数の帯状導体１５１が配列される方向と垂直な方向、すなわち帯状導体の長手方向に平行な入射光は、自由電子の振幅が大きくなるため、より多くの反射光を輻射する。このため、当該方向の入射光は偏光部１５０を透過せずに反射される。一方、帯状導体の長手方向に垂直な光は、帯状導体からの反射光の輻射が小さくなる。自由電子の振動が制限され、振幅が小さくなるためである。当該偏光方向の入射光は、偏光部１５０による減衰が小さくなり、偏光部１５０を透過することができる。

同図のハッチングを付された領域の中の白抜きの矩形が帯状導体１５１の間の空隙を表す。同図の画素アレイ部１０では、２行２列の４つの画素１００に同じ種類のカラーフィルタが配置されるとともに偏光方向が順に４５°ずつ異なる４種類の偏光部１５０が配置される。また、カラーフィルタは、この２行２列の画素１００を単位としてベイヤー配列に配置される。

なお、撮像素子１の構成はこの例に限定されない。例えば、カラーフィルタを省略し、モノクロの撮像を行う構成にすることもできる。

［画素の断面構成］
図５は、本開示の第１の実施の形態に係る画素の構成例を示す断面図である。同図は、画素１００の構成例を表す断面図である。同図の画素１００は、半導体基板１２０と、分離領域１４０と、偏光部１５０と、平坦化膜１８３と、カラーフィルタ１８１と、オンチップレンズ１８２と、絶縁層１９１と、配線層１９２と、支持基板１９９とを備える。なお、絶縁層１９１および配線層１９２は、配線領域を構成する。

半導体基板１２０は、画素回路を構成する素子の半導体部分が形成される基板である。素子の半導体部分は、半導体基板１２０に形成されたウェル領域に形成される。便宜上、同図の半導体基板１２０は、ｐ型のウェル領域に構成されるものと想定する。この半導体基板１２０にｎ型半導体領域を形成することにより、素子の半導体部分を構成することができる。同図には、ｎ型半導体領域１２１および１２２を例として記載した。

ｎ型半導体領域１２１は、光電変換部１０１を構成する。具体的には、ｎ型半導体領域１２１およびｎ型半導体領域１２１の周囲のｐ型のウェル領域の界面のｐｎ接合部からなるフォトダイオードが光電変換部１０１に該当する。光電変換により生成された電荷は、ｎ型半導体領域１２１に蓄積される。ｎ型半導体領域１２２は、フローティングディヒュージョン形式の電荷保持部１０２を構成する。また、ｎ型半導体領域１２１および１２２の間には、ＭＯＳトランジスタ１０３が配置される。具体的には、ＭＯＳトランジスタ１０３は、ｎ型半導体領域１２１および１２２をそれぞれソースおよびドレインとし、これらの間のｐ型のウェル領域をチャネルとするＭＯＳトランジスタとなる。なお、ＭＯＳトランジスタ１０３のチャネルに隣接してゲート１３１が配置される。便宜上、半導体基板１２０およびゲート１３１の間の絶縁層１９１は、ゲート絶縁膜に該当する。

半導体基板１２０は、例えば３μｍの厚さに構成することができる。また、半導体基板１２０の裏面の表面近傍には、ピニングのためのｐ型の半導体領域を配置することもできる。ここでピニングとは、半導体基板１２０の表面に形成される結晶欠陥に基づく界面準位を終端することである。これにより、界面準位に基づくノイズを低減することができる。なお、半導体基板１２０の裏面は、同図の配線領域が配置される面である表面の裏側の面である。同図の撮像素子１は、半導体基板１２０の裏面側から入射光が照射される裏面照射型の撮像素子に該当する。

半導体基板１２０の表面側には、後述する配線層１９２および絶縁層１９１からなる配線領域が配置される。一方、半導体基板１２０の裏面側には、上述のピニングを強化するための固定電荷膜１４１（不図示）と半導体基板１２０の保護および絶縁を行う酸化膜１４２（不図示）とが配置される。

固定電荷膜１４１は、例えば、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）およびチタン（Ｔｉ）のうちの少なくとも１つを含む酸化物または窒化物により構成することができる。また、固定電荷膜１４１は、気相成長（ＣＶＤ：Chemical Vapor Deposition）、スパッタリングおよび原子層蒸着（ＡＬＤ：Atomic Layer Deposition）により形成することができる。ＡＬＤを採用した場合には、固定電荷膜１４１の成膜中に界面準位を低減するＳｉＯ_２膜を同時に形成することが可能となり、好適である。また、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジウム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）およびイットリウム（Ｙ）のうちの少なくとも１つを含む酸化物または窒化物により構成することもできる。また、固定電荷膜１４１は、酸窒化ハフニウムまたは酸窒化アルミニウムにより構成することもできる。また、固定電荷膜１４１には、絶縁性が損なわれない量のシリコン（Ｓｉ）や窒素（Ｎ）を添加することもできる。これにより、耐熱性等を向上させることができる。

酸化膜１４２は、例えば、ＳｉＯ_２により構成することができ、ＡＬＤにより１００ｎｍ以下、より好適には３０乃至６０ｎｍの厚さに形成することができる。

配線層１９２は、半導体基板１２０に形成される素子を配線する導体である。この配線層１９２は、Ｃｕ等の金属により構成することができる。絶縁層１９１は、配線層１９２を絶縁するものである。この絶縁層１９１は、絶縁材料、例えば、ＳｉＯ_２により構成することができる。配線層１９２および絶縁層１９１は、多層に構成することができる。同図は、２層に構成された配線領域の例を表したものである。

分離領域１４０は、隣接する画素１００の光電変換部１０１を分離する領域である。この分離領域１４０は、画素１００同士の境界近傍に配置され、隣接する画素１００からの電荷の流入を防止する。また、分離領域１４０を配置することにより、隣接する画素１００から斜めに入射する光を遮光することもできる。これらの効果により、画素１００における画像信号へのノイズの混入を軽減することができる。同図の分離領域１４０は、半導体基板１２０の裏面側から表面側に貫通して形成された溝に配置することができる。この分離領域１４０は、金属により構成することができる。具体的には、Ａｌ、銀（Ａｇ）、金（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｔｉ、ニッケル（Ｎｉ）、Ｗ、鉄（Ｆｅ）およびテルル（Ｔｅ）等やこれらの金属を含む合金により構成することができる。また、これらの材料を複数積層して構成することもできる。また、Ｔｉや窒化チタン（ＴｉＮ）およびこれらを積層した膜を密着層として酸化膜１４２との間に配置することもできる。

なお、分離領域１４０の材料としてＡｌを採用する場合には、画素１００の感度を向上させることができ、好適である。Ａｌは、反射率が比較的高く、光電変換部１０１（ｎ型半導体領域１２１）を透過して分離領域１４０に入射した光が反射され、光電変換部１０１に戻されるためである。Ａｌによる分離領域１４０は、公知の方法、例えば、高温スパッタリングにより形成することができる。

分離領域１４０を配置する溝は、例えば、半導体基板１２０をドライエッチングすることにより形成することができる。この溝に上述の金属材料を埋め込むことにより、分離領域１４０を配置することができる。これは、例えば、スパッタリングや真空蒸着等のＰＶＤ（Physical Vapor Deposition）、ＣＶＤ、めっきおよび塗布法により行うことができる。

偏光部１５０は、半導体基板１２０に積層して配置される。具体的には、上述の酸化膜１４２に隣接して配置される。同図の偏光部１５０は、帯状導体１５１が等ピッチに配置されて構成される。また、同図の偏光部１５０は、分離領域１４０と同じ材料により構成することができる。具体的には、同図の帯状導体１５１は、分離領域１４０と同一の材料、例えば、Ａｌにより構成することができる。これにより、分離領域１４０および偏光部１５０を一体として構成することができ、分離領域１４０および偏光部１５０を隣接して形成することができる。このため、分離領域１４０および偏光部１５０を同じプロセスにより形成することができる。また、偏光部１５０と分離領域１４０とを同時に形成することもできる。具体的には、分離領域１４０を形成する際に、帯状導体１５１の材料膜を同時に成膜することができる。これにより、撮像素子１の製造工程を簡略化することができる。また、分離領域１４０および偏光部１５０を異なる層に形成する場合と比較して撮像素子１を低背化することができる。

同図の帯状導体１５１は、図９において後述する光反射層に該当する。なお、帯状導体１５１の間には、後述する平坦化膜１８３を配置することができる。

平坦化膜１８３は、偏光部１５０が形成された半導体基板１２０の裏面側を平坦化するものである。この平坦化膜１８３は、例えば、アクリル樹脂等の透明な樹脂により構成することができる。平坦化膜１８３を配置することにより、後述するカラーフィルタ１８１が形成される面を平坦化することが可能となり、カラーフィルタ１８１の膜厚を均一にすることができる。また平坦化膜１８３を配置することにより、カラーフィルタ１８１の密着強度を向上させることもできる。

カラーフィルタ１８１は、平坦化膜１８３に隣接して配置される。カラーフィルタ１８１は、例えば、所定の波長の光を透過させる顔料や染料等を含む有機化合物により構成することができる。なお、カラーフィルタ１８１には、赤色光、緑色光および青色光に対応するカラーフィルタの他に、シアン、マゼンタおよび黄色に対応する補色系のカラーフィルタを使用することもできる。

オンチップレンズ１８２は、入射光を集光するレンズである。このオンチップレンズ１８２は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル系樹脂およびシロキサン系樹脂等の有機材料により構成することができる。また、窒化シリコン（ＳｉＮ）や酸窒化シリコン（ＳｉＯＮ）等の無機材料により構成することもできる。また、上述の有機材料やポリイミド系樹脂に酸化チタン（ＴｉＯ）粒子を分散させて構成することもできる。また、オンチップレンズ１８２の表面には、反射を防止するためのオンチップレンズ１８２とは異なる屈折率の材料膜を配置することもできる。

支持基板１９９は、配線領域に隣接して配置される基板である。この支持基板１９９は、撮像素子１の製造工程において、半導体基板１２０の強度を向上させる基板である。

［撮像素子の製造方法］
図６および７は、本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。まず、半導体基板１２０にｐ型のウェル領域およびｎ型半導体領域１２１等を形成する。次に半導体基板１２０の表面に絶縁層１９１および配線層１９２からなる配線領域を形成する。次に、配線領域に隣接して支持基板１９９を接着して天地を反転させ、半導体基板１２０を研削して薄肉化する（図６におけるＡ）。半導体基板１２０の研削は、例えば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）により行うことができる。

次に、ドライエッチングを行い、半導体基板１２０の裏面側から溝６０１を形成する（図６におけるＢ）。次に、溝６０１を含む半導体基板１２０の裏面に電荷固定膜１４１を配置する（図６におけるＣ）。次に、電荷固定膜１４１の表面に酸化膜１４２を積層する（図７におけるＤ）。これらは、例えば、ＡＬＤにより形成することができる。次に、分離領域１４０および偏光部１５０における帯状導体１５１の材料膜６０２を酸化膜１４２の表面に配置する。この際、材料膜６０２により溝６０１を埋めて、分離領域１４０を形成する（図７におけるＥ）。なお、偏光部１５０の膜厚を均一にするために、材料膜６０２の表面を平坦化することもできる。次に、材料膜６０２をエッチングし、帯状導体１５１を形成する（図７におけるＦ）。これにより、偏光部１５０を形成することができる。当該工程は、特許請求の範囲に記載の分離領域を形成する工程および偏光部を形成する工程の一例である。

以上説明したように、本開示の第１の実施の形態の撮像素子１は、分離領域１４０および偏光部１５０を同一の材料により構成することにより、分離領域１４０および偏光部１５０を同一のプロセスにより形成することができる。撮像素子１の製造工程の簡略化が可能となる。

＜２．第２の実施の形態＞
上述の第１の実施の形態の撮像素子１は、分離領域１４０および偏光部１５０を同一の材料により構成していた。これに対し、本開示の第２の実施の形態の撮像素子１は、位相差画素３０１等や遮光画素２００における遮光部を偏光部１５０と同一の材料により形成する。

［画素の断面構成］
図８は、本開示の第２の実施の形態に係る画素の構成例を示す断面図である。同図は、画素１００と図２において説明した遮光画素２００および位相差画素３０１の構成例を表す断面図である。

遮光画素２００には、偏光部１５０の代わりに画素遮光部２５０が配置される。画素遮光部２５０は、遮光画素２００における半導体基板１２０の裏面側全面を遮光するものである。この画素遮光部２５０は、偏光部１５０と同一の材料により構成することができる。すなわち、画素遮光部２５０は、分離領域１４０と同一の材料により構成することができる。また、画素遮光部２５０は、偏光部１５０および分離領域１４０と同時に形成することができる。

遮光画素２００の外周には、周辺領域６０が配置される。図２において説明したように、この周辺領域６０には、垂直駆動部２０やカラム信号処理部３０、制御部４０等の制御回路（不図示）が配置される。この制御回路を遮光するため、周辺領域６０には、制御回路遮光部６１が配置される。同図の制御回路遮光部６１は、制御回路の全体を覆うように配置される。上述の画素遮光部２５０と同様に、制御回路遮光部６１は、偏光部１５０と同一の材料により構成することができる。また、制御回路遮光部６１は、偏光部１５０と同時に形成することができる。

位相差画素３０１には、偏光部１５０の代わりに位相差画素遮光部３５０が配置される。この位相差画素遮光部３５０には、瞳分割を行うための開口部３５１が配置される。同図の位相差画素３０１は、光電変換部１０１の左側に開口部３５１が配置され、撮影レンズの右側を透過した入射光が光電変換部１０１に入射する。なお、位相差画素３０１と対をなす位相差画素３０２（不図示）においても位相差画素遮光部３５０が配置される。位相差画素３０２の位相差画素遮光部３５０には光電変換部１０１の右側に開口部が配置される。このため、位相差画素３０２は撮影レンズの左側を透過した入射光が光電変換部１０１に入射する。これにより、位相差画素３０１および３０２において瞳分割が実行される。位相差画素遮光部３５０においても、偏光部１５０と同一の材料により構成することができる。また、位相差画素遮光部３５０を偏光部１５０と同時に形成することができる。

これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。

以上説明したように、本開示の第２の実施の形態の撮像素子１は、遮光画素２００、周辺領域６０ならびに位相差画素３０１および３０２に画素遮光部２５０、制御回路遮光部６１および位相差画素遮光部３５０がそれぞれ配置される。これら画素遮光部２５０、制御回路遮光部６１および位相差画素遮光部３５０は、偏光部１５０と同一の材料により構成される。これにより、撮像素子１の製造方法を簡略化することができる。

＜３．第３の実施の形態＞
上述の第１の実施の形態の撮像素子１は、単層の偏光部１５０が配置されていた。これに対し、本開示の第３の実施の形態の撮像素子１は、複数の層により構成される偏光部が配置される点で、上述の第１の実施の形態と異なる。

［画素の断面構成］
図９は、本開示の第３の実施の形態に係る画素の構成例を示す断面図である。同図の画素１００は、偏光部１５０の代わりに偏光部１６０を備える点で、図５において説明した画素１００と異なる。

同図の偏光部１６０は、複数の帯状導体１６１が等ピッチに配置されて構成される。この帯状導体１６１は、複数の層により構成される。具体的には、帯状導体１６１は、光反射層１６２、絶縁層１６３および光吸収層１６４により構成される。

光反射層１６２は、入射光を反射するものである。光反射層１６２を使用して帯状導体１６１を構成することにより、帯状導体１６１の並び方向に垂直な方向、すなわち、帯状導体１６１の長手方向に平行な振動方向の光を反射することができる。前述のように、光反射層１６２は、分離領域１４０と同一の材料により構成することができる。ここでは、Ａｌにより構成された光反射層１６２を想定する。

光吸収層１６４は、光を吸収するものである。この光吸収層１６４は、光反射層１６２により反射された光を吸収する。光吸収層１６４を配置することにより、偏光部１６０からの反射光を低減することができる。反射光に起因するフレア等のノイズを低減することができる。この光吸収層１６４は、消衰係数が零でない材料、すなわち吸収作用を有する金属や半導体により構成することができる。具体的には、光吸収層１６４は、Ａｇ、Ａｕ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｎｉ、Ｗ、Ｆｅ、Ｓｉ、Ｇｅ、ＴｅおよびＳｎ等の金属材料やこれらの金属を含む合金により構成することができる。また、ＦｅＳｉ_２（特にβ−ＦｅＳｉ_２）、ＭｇＳｉ_２、ＮｉＳｉ_２、ＢａＳｉ_２、ＣｒＳｉ_２およびＣｏＳｉ_２等のシリサイド系材料を使用することもできる。ここでは、Ｗにより構成された光吸収層１６４を想定する。光吸収層１６４は、例えば５０ｎｍの比較的薄い膜厚に構成することができる。偏光部１６０を入射光が透過する際の透過率の低下を軽減するためである。

絶縁層１６３は、光反射層１６２および光吸収層１６４の間に配置されて、撮像素子１の製造の際に、先に形成された光反射層１６２を保護するものである。また、光反射層１６２により反射された光の位相の調整を行うこともできる。具体的には、光吸収層１６４を透過して光反射層１６２において反射される光の位相と光吸収層１６４において反射される光の位相とが１８０°異なる位相差となる膜厚に絶縁層１６３を構成する。これにより、光吸収層１６４および光反射層１６２からそれぞれ反射される光が打ち消し合うため、偏光部１６０からの入射光の反射が低減される。絶縁層１６３は、例えば、ＡＬＤにより成膜されるＳｉＯ_２により構成することができる。

なお、同図の偏光部１６０は、光反射層１６２が分離領域１４０と隣接して配置されるが、撮像素子１の構成は、この例に限定されない。例えば、光反射層１６２に加えて絶縁層１６３や光吸収層１６４が分離領域１４０に配置される構成にすることもできる。

［偏光部の構成］
図１０は、本開示の第３の実施の形態に係る偏光部の構成例を示す図である。同図は、偏光部１６０の詳細な構成を表した図である。偏光部１６０は、上述の光反射層１６２、絶縁層１６３および光吸収層１６４のほかに、密着層１６７、側壁保護層１６５、上部保護層１６６および空隙１６９により構成される。

密着層１６７は、酸化膜１４２および光反射層１６２の間に配置され、光反射層１６２の密着強度を向上させるものである。この密着層１６７には、例えば、Ｔｉ、ＴｉＮおよびこれらを積層した膜を使用することができる。

帯状導体１６１の間の空隙１６９には、空気等のガスを封入することができる。このようなエアギャップ構造にすることにより偏光部１６０の透過率を向上させることができる。空気等は屈折率が略１であるためである。

側壁保護層１６５は、積層された光反射層１６２、絶縁層１６３および光吸収層１６４による帯状導体１６１の周囲に配置され、主に帯状導体１６１の側壁を保護するものである。上述のエアギャップ構造においては、光反射層１６２および光吸収層１６４を構成する金属材料や合金材料が空気（外気）と接触することとなる。側壁保護層１６５を配置することにより、外気中の水分等による光反射層１６２等の腐食や劣化を防止することができる。この側壁保護層１６５には、屈折率が２以下、かつ、消衰係数が零に近い材料を採用すると好適である。偏光部１６０における偏光特性への影響を軽減することができるためである。具体的には、側壁保護層１６５は、ＳｉＯ_２、ＳｉＯＮ、ＳｉＮ、ＳｉＣ、ＳｉＯＣおよびＳｉＣＮ等のＳｉによる絶縁材料により構成することができる。また、側壁保護層１６５は、酸化アルミニウム（ＡｌＯｘ）、酸化ハフニウム（ＨｆＯｘ）、酸化ジルコニウム（ＺｒＯｘ）酸化タンタル（ＴａＯｘ）等の金属酸化物により構成することもできる。これらの材料を使用し、ＣＶＤ、ＰＶＤ、ＡＬＤおよびゾル−ゲル法等の公知の方法により成膜することにより、側壁保護層１６５を形成することができる。

上部保護層１６６は、帯状導体１６１の上面に隣接して配置され、空隙１６９を閉塞する膜である。この上部保護層１６６は、上述の側壁保護層１６５と同様の材料により構成することができる。また、上部保護層１６６は、材料が空隙１６９に析出せず帯状導体１６１の上面に析出する成膜方法、例えば、ＰＶＤにより成膜することができる。

同図の偏光部１６０において、光反射層１６２、絶縁層１６３および光吸収層１６４は、例えば、それぞれ１５０ｎｍ、２５ｎｍおよび２５ｎｍの厚さに構成することができる。このような多層構成の偏光部１６０を配置することにより、偏光部１６０からの反射光を軽減することができる。また、エアギャップ構造の偏光部１６０にすることにより偏光部１６０の透過率を向上させることができる。

これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。

以上説明したように、本開示の第３の実施の形態の撮像素子１は、３層構成の偏光部１６０を配置することにより、偏光部１６０からの反射を低減することができ、画質の低下を防止することができる。

＜４．第４の実施の形態＞
上述の第１の実施の形態の撮像素子１は、ローリングシャッタ形式の撮像を行っていた。これに対し、本開示の第４の実施の形態の撮像素子１は、グローバルシャッタ形式の撮像を行う点で、上述の第１の実施の形態と異なる。

［画素の回路構成］
図１１は、本開示の第４の実施の形態に係る画素の構成例を示す回路図である。同図は、図３と同様に、画素１００の回路構成の一例を表す図である。同図の画素１００は、次の点で、図３において説明した画素１００と異なる。画素回路１１０は、ＭＯＳトランジスタ１０８および第２の電荷保持部１０７をさらに備える。信号線１１は、転送信号線ＴＸをさらに備える。

光電変換部１０１のカソードはＭＯＳトランジスタ１０８のソースに接続され、ＭＯＳトランジスタ１０８のゲートは転送信号線ＴＸに接続される。ＭＯＳトランジスタ１０８のドレインは、ＭＯＳトランジスタ１０３のソースおよび第２の電荷保持部１０７の一端に接続される。第２の電荷保持部１０７の他の一端は、接地される。これ以外の素子の結線は図３と同様であるため、説明を省略する。

第２の電荷保持部１０７は、光電変換部１０１により生成された電荷を保持するものである。この第２の電荷保持部１０７は、画素１００における露光の終了から画像信号の出力の開始までの期間に電荷を保持する。

ＭＯＳトランジスタ１０８は、光電変換部１０１により生成された電荷を第２の電荷保持部１０７に転送するトランジスタである。

同図の画素回路を備える画素１００が配置される撮像素子１の撮像は次のように行うことができる。まず、ＭＯＳトランジスタ１０３、１０４および１０８を導通させて光電変換部１０１、電荷保持部１０２および第２の電荷保持部１０７をリセットする。このリセットは、画素アレイ部１０に配置された全ての画素１００において同時に行う。次に、ＭＯＳトランジスタ１０３、１０４および１０８を非導通の状態に遷移させる。これにより、露光期間が開始される。所定の露光期間の経過後にＭＯＳトランジスタ１０３および１０４を再度導通させて第２の電荷保持部１０７を再度リセットした後、ＭＯＳトランジスタ１０８を導通させて光電変換部１０１により生成された電荷を第２の電荷保持部１０７に転送する。これにより、全画素１００同時に露光期間が停止される。

次に、ＭＯＳトランジスタ１０４を導通させて電荷保持部１０２を再度リセットし、ＭＯＳトランジスタ１０３を導通させて第２の電荷保持部１０７の電荷を電荷保持部１０２に転送する。次に、ＭＯＳトランジスタ１０６を導通させてＭＯＳトランジスタ１０５により生成された画像信号を信号線１２に出力する。この電荷保持部１０２のリセットから画像信号の出力までの処理を画素アレイ部１０の第１行から順に行毎に実行する。これにより、１つのフレームの画像信号を撮像素子１から出力することができる。このように、第２の電荷保持部１０７を配置して光電変換部１０１により生成された電荷を一時的に保持することにより、露光および画像信号の出力のそれぞれの期間を離間して実行することができる。画素アレイ部１０に配置された全ての画素１００において同時に露光を行うことが可能となる。このような撮像形式は、グローバルシャッタ形式と称される。また、第２の電荷保持部１０７に電荷を転送した後には、次のフレームの露光を開始することができる。

グローバルシャッタ形式を採用することにより、ローリングシャッタ形式のような行毎の露光期間のずれを生じないため、動きのある被写体の撮像の際の歪みを軽減することができる。また、位相差画素３０１等を配置して焦点を検出する際においても、動きのある被写体の焦点検出精度を向上させることができる。なお、第２の電荷保持部１０７は、特許請求の範囲に記載の電荷保持部の一例である。

［画素の平面構成］
図１２は、本開示の第４の実施の形態に係る画素の構成例を示す平面図である。同図は、図１１において説明した画素１００の構成例を表す平面図であり、裏面側から見た半導体基板１２０の構成を表す図である。同図を用いて画素１００における光電変換部１０１等の平面的な配置を説明する。

画素１００における半導体基板１２０の領域の周囲に分離領域１４０が配置される。光電変換部１０１を構成するｎ型半導体領域１２１は、同図の画素１００の左下に配置される。この光電変換部１０１の上側に第２の電荷保持部１０７が配置される。第２の電荷保持部１０７はｎ型半導体領域１２６により構成される。また、ｎ型半導体領域１２６が形成される半導体基板１２０の近傍には、ゲート絶縁膜を介してＭＯＳトランジスタ１０８のゲート１３５が配置される。ＭＯＳトランジスタ１０８は、ｎ型半導体領域１２１および１２６をそれぞれソース領域およびドレイン領域とするＭＯＳトランジスタである。ｎ型半導体領域１２６の右端に隣接してゲート１３１およびｎ型半導体領域１２２が配置される。

ｎ型半導体領域１２６および１２２ならびにゲート１３１は、ＭＯＳトランジスタ１０３を構成する。すなわちＭＯＳトランジスタ１０３は、ｎ型半導体領域１２６および１２２をそれぞれソース領域およびドレイン領域とするＭＯＳトランジスタである。また、ｎ型半導体領域１２２は、電荷保持部１０２にも該当する。ｎ型半導体領域１２２に隣接して、ゲート１３２およびｎ型半導体領域１２３が配置される。ｎ型半導体領域１２２および１２３ならびにゲート１３２は、ＭＯＳトランジスタ１０４を構成する。すなわちＭＯＳトランジスタ１０４は、ｎ型半導体領域１２２および１２３をそれぞれソース領域およびドレイン領域とするＭＯＳトランジスタである。

ｎ型半導体領域１２３に隣接してゲート１３３およびｎ型半導体領域１２４が配置される。ｎ型半導体領域１２３および１２４ならびにゲート１３３は、ＭＯＳトランジスタ１０５を構成する。すなわちＭＯＳトランジスタ１０５は、ｎ型半導体領域１２３および１２４をそれぞれドレイン領域およびソース領域とするＭＯＳトランジスタである。ｎ型半導体領域１２４に隣接してゲート１３４およびｎ型半導体領域１２５が配置される。ｎ型半導体領域１２４および１２５ならびにゲート１３４は、ＭＯＳトランジスタ１０６を構成する。すなわちＭＯＳトランジスタ１０６は、ｎ型半導体領域１２４および１２５をそれぞれドレイン領域およびソース領域とするＭＯＳトランジスタである。

これらのｎ型半導体領域やゲートに配線が接続されて画素回路１１０が形成される。なお、光電変換部１０１を構成するｎ型半導体領域１２１と第２の電荷保持部１０７を構成するｎ型半導体領域１２６との間には、第２の分離領域１４３が配置される。後述するように、この第２の分離領域１４３は、光電変換部１０１と第２の電荷保持部１０７とを分離するものである。

［画素の断面構成］
図１３は、本開示の第４の実施の形態に係る画素の構成例を示す断面図である。同図は、画素１００の構成例を表す断面図であり、図１２におけるａ−ａ’線に沿った断面図である。同図の画素１００は、次の点で、図５において説明した画素１００と異なる。偏光部１５０の代わりに偏光部１６０を備える。半導体基板１２０に第２の分離領域１４３がさらに配置され、半導体基板１２０に隣接して遮光部１７０が配置される。絶縁層１９１に蓋部１９５がさらに配置される。

同図の画素１００は、図９において説明した画素１００と同様に偏光部１６０を備える。偏光部１６０を構成する光反射層１６２は、分離領域１４０に隣接して配置される。

第２の分離領域１４３は、光電変換部１０１および第２の電荷保持部１０７の間に配置される分離領域である。この第２の分離領域１４３は、半導体基板１２０に形成された溝に配置される。分離領域１４０とは異なり、第２の分離領域１４３が形成される溝は、半導体基板１２０を貫通せず、底部が半導体基板１２０の表面側の比較的浅い位置に形成される。このため、第２の分離領域１４３の底部と半導体基板１２０の表面との間には、開口部が形成され、当該開口部にＭＯＳトランジスタ１０８のチャネルが形成される。この第２の分離領域１４３を配置することにより、光電変換部１０１から第２の電荷保持部１０７への電荷の流入を抑制することができる。

前述のように、第２の電荷保持部１０７には、露光期間の終了から画像信号の出力の期間に電荷を保持する。この保持期間には、例えば、光電変換部１０１において次のフレームの露光が開始される。この際、光電変換部１０１から第２の電荷保持部１０７に電荷が流入すると、異なるフレームの画像信号がノイズとして混入することとなる。そこで、第２の遮光領域１４３をＭＯＳトランジスタ１０８のチャネル領域を除いて光電変換部１０１および第２の電荷保持部１０７の間に配置することにより、電荷の流入を抑制することができ、ノイズの混入を軽減することができる。また、第２の遮光領域１４３を配置することにより、光電変換部１０１の領域から第２の電荷保持部１０７に入射する光を遮光することができ、入射光に基づくノイズの混入を軽減することができる。この第２の遮光領域１４３は、分離領域１４０と同様に偏光部１６０の光反射層１６２と同一の材料により構成することができる。また、第２の遮光領域１４３は、光反射層１６２と同時に形成することができる。

遮光部１７０は、半導体基板１２０の裏面側の第２の電荷保持部１０７の近傍に配置されて第２の電荷保持部１０７を遮光するものである。この遮光部１７０は、分離領域１４０および第２の分離領域１４３に隣接して配置され、偏光部１６０と同層に配置される。また、遮光部１７０は、偏光部１６０と同一の材料により構成することができる。

蓋部１９５は、配線領域の絶縁層１９１に配置されて光電変換部１０１を透過した入射光を遮光するものである。この蓋部１９５は、壁部１９４および底部１９３により構成され、光電変換部１０１と配線層１９２との間を蓋状に覆い、遮光する。画素１００に入射した光の一部は、光電変換部１０１における光電変換に寄与せずに透過する。この透過光が配線領域の配線層１９２により反射されて他の画素１００の光電変換部１０１に入射すると、他の画素１００にノイズが混入することとなり、画質が低下する。そこで、蓋部１９５を配置することにより、光電変換部１０１を透過した入射光の配線層１９２による反射を防止する。壁部１９４および底部１９３は、配線層１９２と同様にＣｕ等の金属により構成することができる。

このように、第２の分離領域１４３を偏光部１６０と同一の材料により構成することにより、第２の分離領域１４３および偏光部１６０を隣接して形成することができ、撮像素子１の製造方法を簡略化することができる。また、撮像素子１を低背化することもできる。同様に、遮光部１７０を偏光部１６０と同一の材料に寄り構成することにより、遮光部１７０を偏光部１６０と同層に隣接して配置することができ、撮像素子１の製造方法を簡略化するとともに低背化することができる。

分離領域１４０および第２の分離領域１４３は、半導体基板１２０に形成された溝に、例えば、Ａｌ等の材料を配置することにより構成することができる。分離領域１４０を配置する溝は、第２の分離領域１４３を配置する溝より深く形成する必要がある。これは、例えば、２段階の溝の形成により行うことができる。まず、半導体基板１２０のエッチングを行い、分離領域１４０および第２の分離領域１４３を形成する位置に、第２の分離領域１４３に対応する深さの溝を形成する。次に、第２の分離領域１４３を配置する溝をレジスト等により保護し、分離領域１４０を配置する溝に対して再度エッチングを行う。これにより、異なる深さの溝を形成することができる。次に、分離領域１４０、第２の分離領域１４３および偏光部１６０を構成する材料、例えば、Ａｌの膜を半導体基板１２０上に成膜するとともに、これらの溝に配置する。以上の工程により、分離領域１４０および第２の分離領域１４３を形成することができる。

これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。

以上説明したように、本開示の第４の実施の形態の撮像素子１は、グローバルシャッタ形式の撮像を行うための第２の電荷保持部１０７と光電変換部１０１との間に偏光部１６０と同一の材料により構成される第２の分離領域１４３を配置する。また、第２の電荷保持部１０７を遮光する遮光部１７０を偏光部１６０と同一の材料により構成する。これにより、撮像素子１の製造方法を簡略化することができる。

＜５．第５の実施の形態＞
上述の第４の実施の形態の撮像素子１は、同じ膜厚の偏光部１６０および遮光部１７０を備えていた。これに対し、本開示の第５の実施の形態の撮像素子１は、偏光部１６０とは異なる膜厚の遮光部１７０を備える点で、上述の第４の実施の形態と異なる。

［画素の断面構成］
図１４は、本開示の第５の実施の形態に係る画素の構成例を示す断面図である。同図は、画素１００の構成例を表す断面図である。同図の画素１００は、偏光部１６０とは異なる膜厚の遮光部１７０を備える点で、図１３において説明した画素１００と異なる。

同図に表したように、偏光部１６０は、遮光部１７０より薄い膜厚に構成することができる。遮光部１７０は、第２の電荷保持部１０７の遮光能力を向上させるため、比較的厚い膜厚に構成する必要がある。一方、偏光部１６０は消光比等を調整するため、厚さを調整必要が生じる。ここで、消光比とは、偏光部１６０の最大の透過光と最小の透過光との比率である。帯状導体１６１の並び方向に平行な入射光は、帯状導体１６１の短辺方向に自由電子を振動させるため、自由電子の追従性が低くなり、当該偏光方向の入射光を透過させることができる。しかし、帯状導体１６１の膜厚が厚くなると、帯状導体１６１の短辺方向の電気抵抗が低下する。このため帯状導体１６１の並び方向に平行な入射光の透過が阻害され、消光比が低下する。そこで、偏光部１６０および遮光部１７０をそれぞれ所望の厚さに形成し、厚さを調整する。これにより、偏光部１６０の消光比や遮光部１７０の遮光能力を個別に調整することができる。

同図においては、光反射層１６２および絶縁層１６３を偏光部１６０および遮光部１７０において同じ膜厚に構成し、光吸収層１６４を偏光部１６０および遮光部１７０において異なる厚さに構成する。具体的には、偏光部１６０の光吸収層１６４を遮光部１７０の光吸収層１６４より薄い膜厚に構成する。これは、例えば、光吸収層１６４の材料を成膜した後に、膜厚を調整する領域、すなわち、偏光部１６０を形成する領域の光吸収層１６４の材料を個別にエッチングすることにより行うことができる。

これ以外の撮像素子１の構成は本開示の第４の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。

以上説明したように、本開示の第５の実施の形態の撮像素子１は、偏光部１６０および遮光部１７０の厚さを調整し、それぞれ異なる厚さの偏光部１６０および遮光部１７０を配置する。これにより、遮光部１７０の遮光能力を向上させながら、偏光部１６０の消光比等を調整することができる。

＜７．カメラへの応用例＞
本開示に係る技術（本技術）は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。

図１５は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。同図のカメラ１０００は、レンズ１００１と、撮像素子１００２と、撮像制御部１００３と、レンズ駆動部１００４と、画像処理部１００５と、操作入力部１００６と、フレームメモリ１００７と、表示部１００８と、記録部１００９とを備える。

レンズ１００１は、カメラ１０００の撮影レンズである。このレンズ１００１は、被写体からの光を集光し、後述する撮像素子１００２に入射させて被写体を結像させる。

撮像素子１００２は、レンズ１００１により集光された被写体からの光を撮像する半導体素子である。この撮像素子１００２は、照射された光に応じたアナログの画像信号を生成し、デジタルの画像信号に変換して出力する。

撮像制御部１００３は、撮像素子１００２における撮像を制御するものである。この撮像制御部１００３は、制御信号を生成して撮像素子１００２に対して出力することにより、撮像素子１００２の制御を行う。また、撮像制御部１００３は、撮像素子１００２から出力された画像信号に基づいてカメラ１０００におけるオートフォーカスを行うことができる。ここでオートフォーカスとは、レンズ１００１の焦点位置を検出して、自動的に調整するシステムである。このオートフォーカスとして、撮像素子１００２に配置された位相差画素により像面位相差を検出して焦点位置を検出する方式（像面位相差オートフォーカス）を使用することができる。また、画像のコントラストが最も高くなる位置を焦点位置として検出する方式（コントラストオートフォーカス）を適用することもできる。撮像制御部１００３は、検出した焦点位置に基づいてレンズ駆動部１００４を介してレンズ１００１の位置を調整し、オートフォーカスを行う。なお、撮像制御部１００３は、例えば、ファームウェアを搭載したＤＳＰ（Digital Signal Processor）により構成することができる。

レンズ駆動部１００４は、撮像制御部１００３の制御に基づいて、レンズ１００１を駆動するものである。このレンズ駆動部１００４は、内蔵するモータを使用してレンズ１００１の位置を変更することによりレンズ１００１を駆動することができる。

画像処理部１００５は、撮像素子１００２により生成された画像信号を処理するものである。この処理には、例えば、画素毎の赤色、緑色および青色に対応する画像信号のうち不足する色の画像信号を生成するデモザイク、画像信号のノイズを除去するノイズリダクションおよび画像信号の符号化等が該当する。画像処理部１００５は、例えば、ファームウェアを搭載したマイコンにより構成することができる。

操作入力部１００６は、カメラ１０００の使用者からの操作入力を受け付けるものである。この操作入力部１００６には、例えば、押しボタンやタッチパネルを使用することができる。操作入力部１００６により受け付けられた操作入力は、撮像制御部１００３や画像処理部１００５に伝達される。その後、操作入力に応じた処理、例えば、被写体の撮像等の処理が起動される。

フレームメモリ１００７は、１画面分の画像信号であるフレームを記憶するメモリである。このフレームメモリ１００７は、画像処理部１００５により制御され、画像処理の過程におけるフレームの保持を行う。

表示部１００８は、画像処理部１００５により処理された画像を表示するものである。この表示部１００８には、例えば、液晶パネルを使用することができる。

記録部１００９は、画像処理部１００５により処理された画像を記録するものである。この記録部１００９には、例えば、メモリカードやハードディスクを使用することができる。

以上、本開示が適用され得るカメラについて説明した。本技術は以上において説明した構成のうち、撮像素子１００２に適用され得る。具体的には、図１において説明した撮像素子１は、撮像素子１００２に適用することができる。また、位相差画素３０１および３０２によるオートフォーカスの制御は、撮像制御部１００３において行うことができる。なお、画像処理部１００５は、特許請求の範囲に記載の処理回路の一例である。カメラ１０００は、特許請求の範囲に記載の撮像装置の一例である。

なお、ここでは、一例としてカメラについて説明したが、本開示に係る技術は、その他、例えば監視装置等に適用されてもよい。また、本開示は、カメラ等の電子機器の他に、半導体モジュールの形式の半導体装置に適用することもできる。具体的には、図１９の撮像素子１００２および撮像制御部１００３を１つのパッケージに封入した半導体モジュールである撮像モジュールに本開示に係る技術を適用することもできる。

［立体形状の取得処理］
偏光部１５０を有する画素１００および位相差画素３０１および３０２を使用した被写体の立体形状の取得を画像処理部１００５において行う場合の例について説明する。

［画像処理部の構成］
図１６は、本開示の第７の実施の形態に係る画像処理部の構成例を示す図である。同図は、画像処理部１００５において、立体形状の撮像を行う部分の構成例を表すブロック図である。同図の画像処理部１００５は、画像信号分離部５０１と、偏光情報生成部５０２と、法線情報生成部５０３と、位相差情報生成部５０４と、奥行き情報生成部５０５と、法線ベクトル生成部５０６とを備える。

画像信号分離部５０１は、画素１００と位相差画素３０１および３０２とにより生成された画像信号を分離するものである。この画像信号分離部５０１は、カラム信号処理部３０から出力されるデジタルの画像信号を画素１００の画像信号および位相差画素３０１および３０２の画像信号に分離し、それぞれ偏光情報生成部５０２および位相差情報生成部５０４に対して出力する。

偏光情報生成部５０２は、画素１００の画像信号から偏光情報を生成するものである。ここで、偏光情報とは、被写体の画像における偏光の情報である。この偏光情報生成部５０２は、図４において説明した４つの偏光方向の偏光部１５０を透過した入射光に応じた画像信号に基づいて偏光情報を生成する。

被写体からの光には、特定の方向に偏光した偏光成分と特定の偏光方向によらない無偏光成分とが含まれる。この特定の方向に偏光した成分は、鏡面反射に基づく光であり、反射の際に被写体の面の方向に応じて偏光された光である。一方、無偏光成分は、拡散反射に基づく光である。偏光情報生成部５０２は、画素１００の画像信号を偏光成分および無偏光成分に分離する。次に偏光成分の偏光方向（偏光角）および偏光度を偏光情報として生成する。偏光情報生成部５０２における処理の詳細については後述する。

法線情報生成部５０３は、偏光情報生成部５０２により生成された偏光情報に基づいて法線情報を生成するものである。ここで、法線情報とは、被写体の面に仮想的に形成される法線の情報であり、被写体の面の方向を特定する情報である。この法線情報には、極座標系におけるｘ軸およびｚ軸に対する角度の情報を適用することができる。法線情報生成部５０３における処理の詳細については後述する。

位相差情報生成部５０４は、位相差画素３０１等の画像信号から位相差情報を生成するものである。ここで、位相差情報とは、図１において説明した被写体の位相差を表す情報である。撮像素子（画素アレイ部１０）には、撮影レンズが所定の焦点距離に配置され、被写体が結像される。撮影レンズの位置を調整して被写体にピントを合わせて撮像を行うことにより、ぼけが少ない画像を得ることができる。位相差画素３０１等を配置することにより、この焦点位置からの被写体のずれを位相差として検出することができる。また、位相差を検出することにより、被写体が撮像素子から近い位置に配置される場合および遠い位置に配置される場合について焦点位置を基準とする判別を行うこともできる。位相差情報の詳細については後述する。

奥行き情報生成部５０５は、位相差情報生成部５０４により生成された位相差情報に基づいて被写体の奥行き情報を生成するものである。ここで、奥行き情報とは、撮影レンズの焦点位置を基準とした被写体の光軸方向の形状の情報である。この奥行き情報は、上述の被写体位置の判別の結果に基づいて生成することができる。

法線ベクトル生成部５０６は、法線情報生成部５０３により生成された法線情報と奥行き情報生成部５０５により生成された奥行き情報とに基づいて、前述の法線のベクトルを生成するものである。

［法線情報］
図１７は、本開示の第７の実施の形態に係る法線の検出の一例を示す図である。同図におけるＡは、被写体を撮像しながら被写体の法線を検出することにより被写体の形状を取得する様子を表す図である。同図におけるＡは、基準面４に配置された被写体４０１を撮像装置２により撮像する様子を表したものである。同図におけるＡに表したように、被写体４０１は、基準面４から撮像装置２の方向に盛り上がった形状に構成される。同図の撮像装置２には、撮影レンズ５が配置される。この撮影レンズ５は、例えば、基準面４にピントが合う焦点位置に配置することができる。光源３から出射された光は、被写体４０１の表面により反射され、撮影レンズ５を介して撮像装置２の画素アレイ部１０（不図示）に入射する。被写体４０１の面４０２に着目し、法線を説明する。

同図におけるＢは、被写体４０１を撮像装置２の方向から見た図である。同図におけるＢに表したように座標軸（ｘ軸、ｙ軸およびｚ軸）を定義する。面４０２における法線４０３の方向は、ｘ軸からの角度である方位角φおよびｚ軸からの角度である天頂角θにより表すことができる。被写体４０１を複数の面に分割し、これらの面毎の方位角φおよび天頂角θを算出して法線を取得することにより、被写体４０１の立体的な形状を取得することができる。前述の法線情報生成部５０３は、これらの面毎の方位角φおよび天頂角θを法線情報として生成する。

［偏光情報］
図１８は、本開示の第７の実施の形態に係る偏光情報の一例を示す図である。同図におけるＡは、図１７において説明した被写体４０１を撮像装置２により撮像する際の偏光方向と画像信号レベルとの関係を表した図である。同図におけるＡの横軸は、偏光角を表す。この偏光角は、図１７におけるｘ軸からｙ軸方向に向かう角度に該当する。同図におけるＡの縦軸は、画像の輝度を表す。この輝度は、画像信号レベルに応じた値である。同図におけるＡは、偏光部１５０の偏光方向を連続して変化させたと仮定した場合の画像の輝度の変化を表したものである。同図におけるＡに表したように、被写体４０１からの光は、偏光方向に応じて輝度が変化する偏光成分４１２が偏光方向によらず一定の輝度の無偏光成分４１３に重畳された構成となる。同図におけるＡのＩｍａｘおよびＩｍｉｎは、それぞれ輝度の最大値および最小値を表す。偏光成分４１２は、１８０度の周期を有する正弦波形状のグラフとなる。

同図におけるＡの輝度Ｉは、例えば、次の式により表すことができる。

ここで、υは偏光角を表す。偏光情報生成部５０２は、画像信号分離部５０１により分離された画素１００の画像信号から偏光部１５０の偏光方向毎の画像信号を抽出し、式（１）に当てはめることにより、同図におけるＡのグラフを生成する。法線情報生成部５０３は、この生成されたグラフからＩｍａｘおよびＩｍｉｎを取得する。また、輝度がＩｍａｘとなる偏光角が方位角φに該当する。法線情報生成部５０３は、このグラフのＩｍａｘから方位角φを取得することができる。

また、法線情報生成部５０３は、被写体４０１の画像の偏光度を算出する。この偏光度ρは、次の式により表すことができる。

この偏光度ρにより天頂角θを算出することができる。同図におけるＢは、偏光度と天頂角との関係を表す図である。同図におけるＢのグラフは、フレネルの式より導かれるグラフである。なお、被写体４０１の屈折率に応じて適用するグラフを選択する必要がある。同図におけるＢのグラフのうち、破線のグラフは比較的高い屈折率の場合を表し、１点鎖線のグラフは比較的低い屈折率の場合を表す。このように、偏光情報生成部５０２および法線情報生成部５０３により偏光情報および法線情報がそれぞれ生成される。

図１８におけるＡに表したように、偏光方向に応じた輝度の変化は、１８０度の周期性を有する。このため、上述の法線の方向として１８０度異なる２つの方向が算出され、不定性を生じる。具体的には、被写体４０１が基準面４に対して上側（撮像装置２に近い側）に凸の形状であるか下側（撮像装置２から遠い側）に凸の形状であるかが不明となる。

［位相差情報］
図１９は、本開示の第７の実施の形態に係る位相差情報の一例を示す図である。同図におけるＡ乃至Ｃは、位相差を検出する際の被写体７、撮影レンズ５および画素アレイ部１０の関係を表した図である。また、同図におけるＡ乃至Ｃの、入射光６ａおよび６ｂは、それぞれ画素の右側に開口部が配置された位相差画素３０２および画素の左側に開口部が配置された位相差画素３０１に入射する入射光を表す。

同図におけるＡは、撮影レンズ５の焦点位置にある被写体７の面を撮像する場合を表した図である。この場合には、入射光６ａおよび６ｂは、画素アレイ部１０の受光面に集光される。同図におけるＢは、撮影レンズ５の焦点位置より近い位置の被写体７の面を撮像する場合を表した図である。入射光６ａおよび６ｂは、画素アレイ部１０の後方に集光され、いわゆる後ピンの状態になる。このため、画素アレイ部１０の受光面において画像がずれて撮像される。同図におけるＣは、撮影レンズ５の焦点位置より遠い位置の被写体７の面を撮像する場合を表した図である。入射光６ａおよび６ｂは、画素アレイ部１０の受光面より撮影レンズ５に近接した位置に集光され、いわゆる前ピンの状態になる。同図におけるＢと比較して、逆の方向に画像がずれて撮像される。このように、被写体の位置に応じて集光位置が変化し、画像がずれて撮像される。

また、同図におけるＤ乃至Ｆは、図１７において説明した被写体４０１を撮像した場合の画像を表した図であり、位相差画素位置および輝度の関係を表した図である。また、同図におけるＤ乃至Ｆは、それぞれ同図におけるＡ乃至Ｃの位置関係に対応して撮像した場合を表す図である。ここで、位相差画素位置は、画素アレイ部１０の同一の行に配置された複数の位相差画素３０１等の位置を表す。また、同図におけるＤ乃至Ｆの実線および破線は、それぞれ入射光６ａおよび６ｂに基づく画像であり、画素の右側に開口部が配置された位相差画素３０２および画素の左側に開口部が配置された位相差画素３０１による画像である。

図１６において説明した位相差情報生成部５０４は、位相差画素３０１および３０２の画像信号による画像を位相差情報として生成する。また、奥行き情報生成部５０５は、この位相差情報に基づいて、被写体の奥行きの方向を基準面である焦点位置に対する位置関係（奥行き）として検出する。この奥行き情報により、前述の不定性の問題を解消することができる。法線ベクトル生成部５０６は、この奥行き情報および法線情報により被写体４０１の面毎の法線の向きを含む法線ベクトルを生成する。この法線ベクトルにより、例えば、被写体４０１の深度マップを生成することができる。

［深度マップ］
図２０は、本開示の第７の実施の形態に係る深度マップの一例を示す図である。同図は、法線ベクトルから生成される深度マップの例を表した図である。同図のグラディションにより、被写体の深度が表示される。このように、画像処理部１００５において被写体の立体形状の取得を行うことができる。

最後に、上述した各実施の形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。

また、上述の実施の形態における図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。

また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（CompactDisc）、ＤＶＤ（DigitalVersatileDisc）およびメモリカード等を用いることができる。

なお、本技術は以下のような構成もとることができる。
（１）半導体基板に形成されて入射光の光電変換を行う光電変換部がそれぞれ配置される複数の画素と、
前記複数の画素の光電変換部をそれぞれ分離する分離領域と、
前記分離領域と同一の材料により構成されて特定の偏光方向の入射光を透過させて前記光電変換部に入射させる偏光部と
を具備する撮像素子。
（２）前記偏光部は、所定のピッチに配置された複数の帯状導体により構成される前記（１）に記載の撮像素子。
（３）前記偏光部は、積層された複数の層により構成され、
前記分離領域は、前記複数の層の少なくとも１つと同一の材料により構成される
前記（２）に記載の撮像素子。
（４）前記偏光部は、前記分離領域と同時に形成される前記（１）から（３）の何れかに記載の撮像素子。
（５）前記複数の画素にそれぞれ配置されて前記光電変換部における光電変換により生成された電荷に基づく画像信号を生成する画素回路をさらに具備する前記（１）から（４）の何れかに記載の撮像素子。
（６）前記画素回路は、
前記生成された電荷を保持する保持部と、
前記保持された電荷に基づいて画像信号を生成する画像信号生成部と
を備える前記（５）に記載の撮像素子。
（７）前記分離領域と同一の材料により構成されて前記保持部と前記光電変換部とを分離する第２の分離領域と、
前記保持部を遮光する遮光部と
をさらに具備する前記（６）に記載の撮像素子。
（８）前記遮光部は、前記偏光部と同一の材料により構成される前記（７）に記載の撮像素子。
（９）前記遮光部は、前記偏光部とは異なる膜厚に構成される前記（７）に記載の撮像素子。
（１０）前記偏光部は、積層された複数の層により構成され、
前記遮光部は、前記複数の層により構成されるとともに当該複数の層の少なくとも１つが前記偏光部とは異なる膜厚に構成される
前記（９）に記載の撮像素子。
（１１）前記複数の画素が配置される領域の周縁部の画素における前記光電変換部を遮光するとともに前記偏光部と同一の材料により構成される画素遮光部をさらに具備する前記（１）から（１０）の何れかに記載の撮像素子。
（１２）被写体からの入射光を瞳分割して像面位相差を検出するための位相差画素をさらに具備する前記（１）から（１１）の何れかに記載の撮像素子。
（１３）前記位相差画素は、前記偏光部と同一の材料により構成されて前記瞳分割のための開口部が配置された位相差画素遮光部を備える前記（１２）に記載の撮像素子。
（１４）前記画素と電気信号のやり取りを行う制御回路をさらに具備する前記（１）から（１３）の何れかに記載の撮像素子。
（１５）前記偏光部と同一の材料により構成されて前記制御回路を遮光する制御回路遮光部をさらに具備する前記（１４）に記載の撮像素子。
（１６）入射光の光電変換を行う光電変換部がそれぞれ配置された複数の画素が形成された半導体基板において前記複数の画素の光電変換部をそれぞれ分離する分離領域を形成する工程と、
特定の偏光方向の入射光を透過させて前記光電変換部に入射させる偏光部を前記分離領域と同一の材料により形成する工程と
を具備する撮像素子の製造方法。

１ 撮像素子
２ 撮像装置
１０ 画素アレイ部
２０ 垂直駆動部
３０ カラム信号処理部
４０ 制御部
６０ 周辺領域
６１ 制御回路遮光部
１００ 画素
１０１ 光電変換部
１０２ 電荷保持部
１０３〜１０８ ＭＯＳトランジスタ
１０７ 第２の電荷保持部
１１０ 画素回路
１１１ 画像信号生成部
１２０ 半導体基板
１４０ 分離領域
１４３ 第２の分離領域
１５０、１６０ 偏光部
１５１、１６１ 帯状導体
１６２ 光反射層
１６３ 絶縁層
１６４ 光吸収層
１６５ 側壁保護層
１６６ 上部保護層
１６９ 空隙
１７０ 遮光部
２００ 遮光画素
２５０ 画素遮光部
３０１、３０２ 位相差画素
３５０ 位相差画素遮光部
１０００ カメラ
１００２ 撮像素子
１００５ 画像処理部

Claims (16)

1. 半導体基板に形成されて入射光の光電変換を行う光電変換部がそれぞれ配置される複数の画素と、
   前記複数の画素の光電変換部をそれぞれ分離する分離領域と、
   前記分離領域と同一の材料により構成されて特定の偏光方向の入射光を透過させて前記光電変換部に入射させる偏光部と
   を具備する撮像素子。
2. 前記偏光部は、所定のピッチに配置された複数の帯状導体により構成される請求項１記載の撮像素子。
3. 前記偏光部は、積層された複数の層により構成され、
   前記分離領域は、前記複数の層の少なくとも１つと同一の材料により構成される
   請求項２記載の撮像素子。
4. 前記偏光部は、前記分離領域と同時に形成される請求項１記載の撮像素子。
5. 前記複数の画素にそれぞれ配置されて前記光電変換部における光電変換により生成された電荷に基づく画像信号を生成する画素回路をさらに具備する請求項１記載の撮像素子。
6. 前記画素回路は、
   前記生成された電荷を保持する保持部と、
   前記保持された電荷に基づいて画像信号を生成する画像信号生成部と
   を備える請求項５記載の撮像素子。
7. 前記分離領域と同一の材料により構成されて前記保持部と前記光電変換部とを分離する第２の分離領域と、
   前記保持部を遮光する遮光部と
   をさらに具備する請求項６記載の撮像素子。
8. 前記遮光部は、前記偏光部と同一の材料により構成される請求項７記載の撮像素子。
9. 前記遮光部は、前記偏光部とは異なる膜厚に構成される請求項７記載の撮像素子。
10. 前記偏光部は、積層された複数の層により構成され、
    前記遮光部は、前記複数の層により構成されるとともに当該複数の層の少なくとも１つが前記偏光部とは異なる膜厚に構成される
    請求項９記載の撮像素子。
11. 前記複数の画素が配置される領域の周縁部の画素における前記光電変換部を遮光するとともに前記偏光部と同一の材料により構成される画素遮光部をさらに具備する請求項１記載の撮像素子。
12. 被写体からの入射光を瞳分割して像面位相差を検出するための位相差画素をさらに具備する請求項１記載の撮像素子。
13. 前記位相差画素は、前記偏光部と同一の材料により構成されて前記瞳分割のための開口部が配置された位相差画素遮光部を備える請求項１２記載の撮像素子。
14. 前記画素と電気信号のやり取りを行う制御回路をさらに具備する請求項１記載の撮像素子。
15. 前記偏光部と同一の材料により構成されて前記制御回路を遮光する制御回路遮光部をさらに具備する請求項１４記載の撮像素子。
16. 入射光の光電変換を行う光電変換部がそれぞれ配置された複数の画素が形成された半導体基板において前記複数の画素の光電変換部をそれぞれ分離する分離領域を形成する工程と、
    特定の偏光方向の入射光を透過させて前記光電変換部に入射させる偏光部を前記分離領域と同一の材料により形成する工程と
    を具備する撮像素子の製造方法。