JP2018165946A - 電子制御装置、電子制御システム、電子制御装置の制御方法 - Google Patents

Abstract

【課題】論理回路を再構成するたびに再構成された論理回路の正常性を確認することができる。【解決手段】電子制御装置は、再構成指令に基づき再構成可能な論理回路と、論理回路に構成される演算部と、論理回路への演算部の再構成指令の送信および再構成された演算部に所定の演算を実行させる処理制御部と、演算部が再構成されると演算部を対象に動作試験を実行して動作試験の結果を処理制御部に通知として送信する試験部と、を備え、処理制御部は、試験部から受信する通知に基づき演算部に所定の処理を実行させる。【選択図】図３

Description

本発明は、電子制御装置、電子制御システム、および電子制御装置の制御方法に関する。

車両の自動運転を目指した技術開発が進められている。自動運転は運転者に代わり周囲の認識、車両の制御を行う必要があり、膨大な情報処理が必要になる。増大する情報処理に対応するため、ＣＰＵに加えてハードウェアチップを用いる検討が進められている。情報処理の内容は修正が加えられることもあるため、ハードウェアチップの中でも再構成可能なＦＰＧＡ(Field Programmable Gate Array)等のＰＬＤ(Programmable Logic Device)が注目されている。特許文献１には、プログラムによってデバイス内部の回路情報が電気的に書込まれることでディジタル回路の動作が決定されかつ前記回路情報が電気的に書き換え自在なフィールドプログラマブルゲートアレイを実装する複数の基板各々の自己診断を行うＬＳＩ論理回路評価装置であって、外部指示に応じて前記フィールドプログラマブルゲートアレイの出力信号を他の基板に接続する接続手段と、前記外部指示に応じて前記フィールドプログラマブルゲートアレイの出力信号を自基板に折り返す折り返し手段とを前記複数の基板各々に有することを特徴とするＬＳＩ論理回路評価装置が開示されている。

特開２００４−３０２７２７号公報

本発明者らは、１つの論理回路において再構成と演算の実行とを繰り返すことで、大規模な論理回路を用いることなく複数の異なる処理を順次実行可能である点に着目した。さらに本発明者らは、再構成に問題が生じることもあるので、再構成の後に動作試験が必要であることを見出した。しかし特許文献１に記載の発明では、再構成した論理回路の動作試験を行うことができない。

本発明の第１の態様による電子制御装置は、再構成指令に基づき再構成可能な論理回路と、前記論理回路に構成される演算部と、前記論理回路への前記演算部の再構成指令の送信および再構成された前記演算部に所定の演算を実行させる処理制御部と、前記演算部が再構成されると前記演算部を対象に動作試験を実行して前記動作試験の結果を前記処理制御部に通知として送信する試験部と、を備え、前記処理制御部は、前記試験部から受信する前記通知に基づき前記演算部に前記所定の処理を実行させる。
本発明の第２の態様による電子制御システムは、上述する電子制御装置、前記電子制御装置と有線接続される通信部、および前記通信部と無線により通信するサーバを備える電子制御システムにおいて、前記電子制御装置は、前記回路情報を記憶する回路記憶部をさらに備え、前記電子制御装置は、前記無線通信部を介して前記サーバから受信する前記回路情報を前記回路記憶部に記憶させ、前記回路記憶部に格納された前記回路情報を前記論理回路に送信する。
本発明の第３の態様による電子制御装置の制御方法は、再構成指令に基づき再構成可能な論理回路と、接続されるセンサから処理周期ごとに前記センサが取得したセンサ情報を受信する通信インタフェースとを備える電子制御装置の制御方法であって、前記処理周期ごとに少なくとも１回は前記論理回路に演算部を再構成することと、前記演算部が再構成されると前記演算部の動作試験を実行することと、前記動作試験の結果に基づき、再構成された前記演算部に前記センサ情報を用いた所定の処理を実行させることとを含む。

本発明によれば、論理回路を再構成するたびに再構成された論理回路の正常性を確認することができる。

電子制御システム１の構成図 自律走行制御装置２のハードウエア構成図 自律走行制御装置２の機能構成図 処理情報ＤＢ３の一例を示す図 ログＤＢ４の一例を示す図 試験ＤＢ５の一例を示す図 処理制御部２０２における周期処理を示すフローチャート 試験部２０４における動作試験処理を示すフローチャート 自律走行制御装置２の動作例を示す図 自律走行制御装置２の動作例を示す図 サーバ装置１１０から自律走行制御装置２への情報受信を示すシーケンス図 変形例１における自律走行制御装置２の機能構成図 変形例２における自律走行制御装置２の機能構成図 変形例３における自律走行制御装置２の機能構成図

―実施の形態―
以下、図１〜図１１を参照して、電子制御システムの第１の実施の形態を説明する。

図１は、本発明の一実施形態に係る電子制御システム１の構成図である。電子制御システム１は、サーバ装置１１０と車両１００とを備える。車両１００は、車両１００に搭載された不図示のカメラから映像情報を取得するカメラ情報取得部１０１と、車両１００に搭載された不図示のレーザレンジファインダから出力を受信するレーダ情報取得部１０２とを備える。車両１００はさらに不図示の衛星航法用受信機、たとえばＧＰＳに対応する受信機から車両１００の位置を示す情報を受信する自車位置情報取得部１０３と、車両１００に自動運転を設定するための自動運転設定部１０４を備える。

また、電子制御システム１は、無線通信部１０５を備える。無線通信部１０５は、無線ネットワークを介してサーバ装置１１０に接続され、サーバ装置１１０から後述する情報を受信して自律走行制御装置２に出力する。すなわち無線通信部１０５は、ＯＴＡ（Over−The−Air）により電子制御システム１の情報を更新する。

さらに電子制御システム１は、自律走行制御装置２と、補助制御部１０６と、ブレーキ制御部１０７と、エンジン制御部１０８と、パワーステアリング制御部１０９とを備える。自律走行制御装置２、補助制御部１０６、ブレーキ制御部１０７、エンジン制御部１０８、およびパワーステアリング制御部１０９は、たとえばＥＣＵ（Electronic Control Unit）である。

カメラ情報取得部１０１、レーダ情報取得部１０２、自車位置情報取得部１０３、自動運転設定部１０４、無線通信部１０５、自律走行制御装置２、補助制御部１０６、ブレーキ制御部１０７、エンジン制御部１０８、およびパワーステアリング制御部１０９は、ＣＡＮ（Controller Area Network）の車載ネットワークによって相互に通信可能に接続される。

カメラ情報取得部１０１、レーダ情報取得部１０２、および自車位置情報取得部１０３は、それぞれがセンサなどから受信した情報を自律走行制御装置２に送信する。自動運転設定部１０４は、自動運転時の目的地、ルート、走行速度等の設定情報を自律走行制御装置２に送信する。ただし自動運転設定部１０４が送信する情報の一部が無線通信部１０５を介してサーバ装置１１０など外部から受信したものであってもよい。

自律走行制御装置２は、自動運転制御のための処理を行い処理結果に基づいて制御指令を、ブレーキ制御部１０７、エンジン制御部１０８、およびパワーステアリング制御部１０９へ出力する。補助制御部１０６は、自律走行制御装置２と同様の制御を補助として行う。ブレーキ制御部１０７は、車両１００の制動力を制御する。エンジン制御部１０８は、車両１００の駆動力を制御する。パワーステアリング制御部１０９は、車両１００のステアリングを制御する。

自律走行制御装置２は、自動運転設定部１０４により自動運転の設定要求を受け付けると、カメラ情報取得部１０１、レーダ情報取得部１０２、自車位置情報取得部１０３等からの外界の情報を基に車両１００が移動する軌道を算出する。そして、自律走行制御装置２は、算出した軌道に従って車両１００を移動させるように、制動力、駆動力、操舵などの制御指令を、ブレーキ制御部１０７、エンジン制御部１０８、およびパワーステアリング制御部１０９に出力する。ブレーキ制御部１０７、エンジン制御部１０８、およびパワーステアリング制御部１０９は、自律走行制御装置２から制御指令を受けて、それぞれ不図示の制御対象であるアクチュエータに操作信号を出力する。

＜自律走行制御装置のハードウエア構成＞
図２は、自律走行制御装置２のハードウエア構成図である。自律走行制御装置２は、ＣＰＵ２５１と、ＲＯＭ２５２と、ＲＡＭ２５３と、フラッシュメモリ２５４と、論理回路２５５と、通信インタフェース２５６とを備える。ＣＰＵ２５１は、ＲＯＭ２５２に格納されたプログラムをＲＡＭ２５３に展開して実行することで後述する機能を実現する。フラッシュメモリ２５４は不揮発性の記憶領域である。なおＣＰＵ２５１は、ロックステップ方式を採用した複数のコアを持つプロセッサであってもよい。

論理回路２５５は、ＦＰＧＡ（Field Programmable Gate Array）などのＰＬＤ（Programmable Logic Device）を用いた再構成可能な論理回路である。論理回路２５５はその一部のみを再構成することがが可能である。通信インタフェース２５６は、ＣＡＮ等の所定のプロトコルで通信するインタフェースである。自律走行制御装置２は、通信インタフェース２５６を介して他の装置に接続され、データを送受信する。ただし通信インタフェース２５６は、外部の機器と接続される２つの通信ポートを備えてもよいし、通信ポートを１つのみ備えてもよい。

＜自律走行制御装置の機能構成＞
図３は、自律走行制御装置２の機能構成図である。自律走行制御装置２は、第１通信インタフェース２０１Ａ、第２通信インタフェース２０１Ｂ、処理制御部２０２、再構成回路２０３、試験部２０４、選択部２０５、演算部２０６、処理情報データベース（以下、処理情報ＤＢ）３、ログデータベース（以下、ログＤＢ）４、試験データベース（以下、試験ＤＢ）５、および回路データベース（以下、回路ＤＢ）６を有する。以下では、第１通信インタフェース２０１Ａ、第２通信インタフェース２０１Ｂをまとめて、「通信インタフェース２０１」と呼ぶ。通信インタフェース２０１は、図２の通信インタフェース２５６により実現される。処理情報ＤＢ３、ログＤＢ４、および回路ＤＢ６は、フラッシュメモリ２５４により実現される。再構成回路２０３は、論理回路２５５により実現される。試験部２０４、選択部２０５、演算部２０６、および試験ＤＢ５は、再構成回路２０３に構成される。

自律走行制御装置２は、第１通信インタフェース２０１Ａを介して、図１のカメラ情報取得部１０１、レーダ情報取得部１０２、自車位置情報取得部１０３、自動運転設定部１０４、および無線通信部１０５と接続され、第２通信インタフェース２０１Ｂを介して補助制御部１０６、ブレーキ制御部１０７、エンジン制御部１０８、およびパワーステアリング制御部１０９と接続される。なお図３では、自律走行制御装置２は第１通信インタフェース２０１Ａおよび第２通信インタフェース２０１Ｂの論理的な２つの通信インタフェースを備えるが、両者の機能を併せ持つ１つの論理的な通信インタフェースのみを備えてもよい。

処理制御部２０２は、ＣＰＵ２５１により実行されるプログラムにより実現され、処理周期Ｔで後述する処理を繰り返し実行する。処理制御部２０２は、カメラ情報取得部１０１、レーダ情報取得部１０２、および自車位置情報取得部１０３からのセンサ情報や、自動運転設定部１０４からの自動運転設定情報を周期的に収集する。処理制御部２０２は、処理情報ＤＢ３を参照し、収集したセンサ情報や、自動運転設定情報に対して実施する処理回数、および処理情報を判定する。処理情報ＤＢ３の詳細は図４を参照して後述する。

処理制御部２０２は、処理情報ＤＢ３を参照して判定した処理回数、および処理情報を基に演算部２０６を再構成する。回路ＤＢ６は、再構成回路２０３内の回路領域に書き込まれて演算部２０６等の論理回路を形成する処理回路データを記憶する。

試験部２０４は、演算部２０６が再構成されたると、試験ＤＢ５を参照して演算部２０６の動作試験を実施する。選択部２０５は、処理制御部２０２、試験部２０４、および演算部２０６に接続され、演算部２０６の入出力を、処理制御部２０２または試験部２０４のいずれかの入出力と接続する。試験部２０４は、動作試験中は演算部２０６と試験部２０４を接続するように選択部２０５を設定して動作試験を実施する。試験部２０４は、動作試験が終了すると、演算部２０６と処理制御部２０２を接続するように選択部２０５を設定するとともに、試験結果を処理制御部２０２に通知する。試験ＤＢ５の詳細は図６を参照して記述する。

処理制御部２０２は、試験部２０４より通知された試験結果をログＤＢ４に格納する。ログＤＢ４の詳細は図５を参照して記述する。処理制御部２０２は、試験部２０４による動作試験の結果がＯＫの場合に、演算部２０６にセンサ情報などを用いた演算処理を実行させる。

演算部２０６は、処理情報ＤＢ３の処理回数、および処理情報を基に判定された処理回路データにより論理回路が再構成されて、所定の処理を実行する。処理制御部２０２は、演算部２０６が実行した処理結果を基に、制動力や駆動力などの制御指令を第２通信インタフェース２０１Ｂから出力する。

なお、処理制御部２０２は、サーバ装置１１０から無線通信部１０５を介して処理情報の更新を受信すると、処理情報ＤＢ３、回路ＤＢ６、および試験ＤＢ５の内容を更新する。これらの更新によって、次の処理周期以降に演算部２０６に実行させる処理、および、演算部２０６を再構成する際に実施する動作試験の内容を更新することができる。処理情報の更新の例は図１１を参照して後述する。

＜処理情報データベースの構成例＞
図４は、処理情報ＤＢ３の一例を示す図である。
処理情報ＤＢ３は、処理制御部２０２によって参照される。処理情報ＤＢ３には、収集したセンサ情報や、自動運転設定情報に対して演算部２０６が実施する処理内容が格納される。処理情報ＤＢ３は、処理回数３０１、および処理情報３０２のフィールドを有する。処理回数３０１には、演算部２０６が演算を行う回数、換言すると演算部２０６が再構成される回数が格納される。処理情報３０２には、複数の処理情報、たとえば処理情報１〜処理情報３から構成され、それぞれの処理に対応する演算部２０６の回路の名称、および当該処理に要する目安の時間が格納される。ただし、処理に要する目安の時間は、設計する上で全体の処理に要する時間を確認するための参考値であり、処理情報ＤＢ３に記憶されなくてもよい。

例えば図４に示す例では、回数３０１のフィールドに「３」が格納されているので、演算部２０６の再構成および演算部２０６による処理が３回行われることが示されている。また、符号３０２−１〜符号３０２−３で示す処理情報１〜処理情報３のフィールドに格納されている情報から、演算部２０６が回路Ａ、回路Ｂ、回路Ｃに書き換えられることが示されている。前述のとおり、図４に示す処理情報ＤＢ３は一例であり、処理情報３０２を構成する処理情報の数は３以外でもよい。すなわち処理情報３０２が２つの処理情報から構成されてもよいし、４以上の処理情報から構成されてもよい。

＜ログデータベースの構成例＞
図５は、ログＤＢ４の一例を示す図である。
ログＤＢ４には、処理制御部２０２により試験部２０４から通知された試験結果が格納される。ログＤＢ４は複数のレコードから構成され、各レコードは処理時刻４０１、回路種別４０２、試験結果４０３、および処理状態４０４のフィールドを有する。処理時刻４０１のフィールドには、自律走行制御装置２が内部で管理する時刻情報において、論理回路の再構成処理を実施した時刻が格納される。回路種別４０２のフィールドには、再構成された演算部２０６の論理回路を示す情報が格納される。試験結果４０３のフィールドには、試験部２０４から通知された演算部２０６の試験結果が格納される。処理状態４０４のフィールドには、試験結果４０３の情報を受けて、処理制御部２０２が判断する自律走行制御装置２の処理状態が格納される。

例えば図５に示す１つ目のレコードは、処理時刻４０１がａａ:ａａ:ａａの時に、演算部２０６は回路種別４０２が論理回路Ａの回路に再構成され、試験結果４０３はＯＫであり、処理状態４０４は正常であったことを示す。また図５に示す２つ目のレコードは、処理時刻４０１がｂｂ：ｂｂ：ｂｂの時に、演算部２０６は回路種別４０２が論理回路Ｂの回路に再構成され、試験結果４０３はＮＧであり、処理状態４０４はリトライであったことを示す。なおリトライの状態とは、処理制御部２０２が周期的に自動運転処理を行う過程において、再構成を再度実施する時間が確保されている場合に、同じ再構成処理を実施して自動運転処理を継続しようとする状態である。詳細は図７を用いて後述する。

図５に示す３つ目のレコードは、処理時刻４０１がｃｃ:ｃｃ:ｃｃの時に演算部２０６は回路種別４０２が論理回路Ｂの回路に再構成され、試験結果４０３はＯＫであり処理状態４０４は正常であったことを示す。すなわち、２つめのレコードにおけるリトライにより、自動運転処理を継続できたことが示されている。

図５に示す４つ目のレコードは、処理時刻４０１がｄｄ:ｄｄ:ｄｄの時に演算部２０６は回路種別４０２が論理回路Ｃの回路に再構成され、試験結果４０３はＯＫであり処理状態４０４は正常であったことを示す。図５に示す５つ目のレコードは、処理時刻４０１がｅｅ:ｅｅ:ｅｅの時に、演算部２０６は回路種別４０２が論理回路Ａの回路に再構成され、試験結果４０３はＮＧであり処理状態４０４は異常であったことを示す。換言すると、処理制御部２０２が周期的に自動運転処理を行う過程において、再構成を再度実施する時間を確保できず、自動運転処理に異常が発生したことを示している。なお図５に示すログＤＢ４の情報は、処理制御部２０２が無線通信部１０５を介してサーバ装置１１０に送信してもよい。

＜試験ＤＢの構成例＞
図６は、試験ＤＢ５の一例を示す図である。試験ＤＢ５には、回路種別５０１と試験内容の組み合わせが複数格納される。試験内容は、試験回数５０２、試験パタン５０３、および試験データ５０４から構成される。回路種別５０１には、回路種別を示す情報が格納される。試験回数５０２には、動作を試験する回数が格納される。試験パタン５０３には、試験に使用される試験データ５０４の選択パタンが格納される。試験データ５０４は、１以上の試験データ、たとえば試験データ１〜試験データ３から構成され、それぞれ演算部２０６に入力するデータと演算部２０６からの出力が期待されるデータとの組み合わせが格納される。

例えば図６に示す１つ目の例では、回路種別５０１が論理回路Ａである場合は、試験回数５０２により動作試験が３回行われることが示されており、試験パタン５０３により試験データ５０４がランダムに選択されることが示されている。なおこの場合は、試験データ１〜３を使用する順番がランダムであり３回の試験で全ての試験データが使用されるようにしてもよいし、ランダムにいずれかの試験データを使用することを３回繰り返してもよい。また符号５０４−１に示す試験データ１には、演算部２０６に試験値Ａ１ｉｎを入力し、試験結果Ａ１ｏｕｔの出力が期待されることが示されている。符号５０４−２に示す試験データ２には、演算部２０６に試験値Ａ２ｉｎを入力し、試験結果Ａ２ｏｕｔの出力が期待されることが示されている。符号５０４−３に示す試験データ３には、演算部２０６に試験値Ａ３ｉｎを入力し、試験結果Ａ３ｏｕｔの出力が期待されることが示されている。

図６に示す２つ目の例では、回路種別５０１が論理回路Ｂである場合は、試験回数５０２により動作試験が１回行われることが示されており、試験パタン５０３により試験データ５０４がランダムに選択されることが示されている。図６に示す３つ目の例では、回路種別５０１が論理回路Ｃである場合は、試験回数５０２により動作試験が１回行われることが示されており、試験パタン５０３により試験データ５０４が固定であることが示されている。

図６に示す試験ＤＢ５は一例である。例えば、試験データ５０４は、３個に限らず、２個以下、または４個以上であってもよい。また試験回数５０２や試験パタン５０３は、試験データ５０４の数、図４に示した各処理に要する目安となる時間である時間Ｔ１、Ｔ２、Ｔ３、および周期Ｔ、ならびにこれらの組み合わせに応じて適宜設定される。

以上のように回路種別５０１に応じて試験回数５０２を変更することで、演算部２０６の回路を再構成する際のエラーチェックの精度を回路種別５０１ごとに設定できる。また、試験パタン５０３を「ランダム」に設定することで、たとえば試験回数５０２が１であったとしても、ランダムに試験データ５０４が選択されることにより、一部の回路のみが毎回チェックされてしまうことを防止し、試験の信頼性をさらに向上させることができる。ここで試験パタンは固定とランダムのみに限定されるものではない。たとえば複数の試験データ５０４からひとつを毎回ランダムに選択するのではなく、複数の試験データ５０４をあらかじめ決められた順番でローテーション方式により実行するものであってもよい。また、試験回数５０２を０と設定することにより、特定の回路種別５０１において試験を行わないことも可能である。

＜周期処理のフローチャートの例＞
図７は、処理制御部２０２における周期処理を示すフローチャートである。自動運転では、センシング処理、距離計算処理、車両１００や歩行者の行動予測処理、車両１００の移動ルート算出処理などの多様な処理を繰り返し行うことが求められる。そのため処理制御部２０２は、収集したセンサ情報や自動運転設定情報を基に図７に示す処理を周期的に行う。以下、図７のフローチャートを参照して、処理制御部２０２の処理動作を説明する。

処理制御部２０２は、処理周期Ｔごとに図７に示す周期処理を開始する。以下に説明する各ステップの実行主体はＣＰＵ２５１である。ＣＰＵ２５１は処理を開始すると、処理情報ＤＢ３から処理回数３０１と処理情報３０２を読み込む（Ｓ６０１）。以下では、処理情報ＤＢ３に記載された処理を順次実行する。次に処理制御部２０２は、Ｓ６０１で判定した処理情報３０２を順番に処理するための、ループカウンタである内部処理ＩＤを１に設定する（Ｓ６０２）。

次に処理制御部２０２は、再構成指示を演算部２０６に送信し、試験部２０４に回路種別を送信する（Ｓ６０３）。具体的には、処理制御部２０２は、処理情報３０２のうち内部処理ＩＤが示すいずれかの処理情報の回路情報を演算部２０６に書き込み、その回路種別情報を試験部２０４に通知する。次に処理制御部２０２は、試験部２０４に動作試験処理を実施させる（Ｓ６０４）。試験部２０４における動作試験処理の詳細は図８を参照して後述する。

次に処理制御部２０２は、試験部２０４から試験結果を受信してログＤＢ４に書き込む（Ｓ６０５）。ただし本ステップではログＤＢ４のうち、処理時間、回路種別、および試験結果のみを書き込む。続くステップＳ６０６では、処理制御部２０２は、試験結果がＯＫであったか否かを判断する。処理制御部２０２は、試験結果がＯＫであったと判断する場合は、ログＤＢ４の処理状態のフィールドに「正常」と記録してステップＳ６０８に進む。処理制御部２０２は、試験結果がＯＫではなかったと判断する場合はステップＳ６０７に進む。ステップＳ６０７では処理制御部２０２は、リトライが可能か否かを判断する。

リトライが可能か否かは、たとえば処理周期Ｔにおける現在までの経過時間、現在の処理周期において完了していない処理の実行に要する目安の時間等に基づき判断される。リトライが可能と判断する場合はログＤＢ４の処理状態のフィールドに「リトライ」と記録してステップＳ６０３に戻り、リトライが不可能と判断する場合はログＤＢ４の処理状態のフィールドに「異常」と記録して現在の処理周期における処理を終了する。なおリトライが不可能と判断する場合は、処理制御部２０２は、第２通信インタフェース２０１Ｂから非常時用に安全に停止するための制動力や駆動力などの制御指令を出力してから周期処理を終了してもよい。

ステップＳ６０８では処理制御部２０２は、内部処理ＩＤに対応するセンサデータなどを演算部２０６に送信して演算部２０６に演算を実行させる。たとえば内部処理ＩＤが「１」であり、処理情報１に対応する回路Ａが画像処理を行う回路の場合には処理制御部２０２は演算部２０６に画像データを送信する。続くステップＳ６０９では、内部処理ＩＤがステップＳ６０１において読み込んだ処理回数３０１の値と等しいか否かを判断する。両者が等しいと判断する場合はステップＳ６１１に進み、両者が等しくないと判断する場合はステップＳ６１０に進む。ステップＳ６１０では、内部処理ＩＤをインクリメント、すなわち内部処理ＩＤの値を１増加させてステップＳ６０３に戻る。ステップＳ６１１では、処理制御部２０２は、第２通信インタフェース２０１Ｂから制動力や駆動力などの制御指令を出力して、周期処理を終了する。

＜動作試験処理のフローチャート＞
図８は、試験部２０４における動作試験処理を示すフローチャートである。試験部２０４は、図７に示した処理制御部２０２の周期処理のＳ６０４において、この動作試験処理を実行する。

試験部２０４は、動作試験処理を開始すると、試験ＤＢ５を読み込む（Ｓ７０１）。具体的には、処理制御部２０２から受信した回路種別５０１の情報を基に、試験回数５０２、試験パタン５０３、および試験データ５０４を取得する。次に試験部２０４は、内部処理カウンタＩＣに、ステップＳ７０１において読み込んだ試験回数５０２の値を代入してステップＳ７０３に進む。

ステップＳ７０３では、試験部２０４は、内部処理カウンタＩＣがゼロであるか否かを判断する。ゼロであると判断する場合はステップＳ７０９に進み、ゼロではないと判断する場合はステップＳ７０４に進む。ステップＳ７０４では、試験部２０４は、選択部２０５に試験部２０４と演算部２０６の入出力を接続させる。続くステップＳ７０５では、試験部２０４は、ステップＳ７０１で取得した試験パタン５０３に基づいて、試験データ５０４のうちから該当する試験データの試験値を演算部２０６に転送し、演算部２０６の演算結果を取得する。

続くステップＳ７０６では、試験部２０４は、Ｓ７０５で取得した演算結果が、対応する試験データの期待値と同じであるか否かを判定する。試験部２０４は、演算結果が期待値と異なると判断する場合はステップＳ７０７に進み、演算結果が期待値と同じであると判断する場合はステップＳ７０８に進む。ステップＳ７０７では、試験部２０４は、試験結果を不合格を示すＮＧとして保存する。ステップＳ７０８では、内部処理カウンタＩＣをデクリメント、すなわちＩＣの値を１減少させてステップＳ７０３に戻る。ステップＳ７０３において肯定判断されると実行されるステップＳ７０９では、試験部２０４は、選択部２０５に処理制御部２０２と演算部２０６の入出力を接続させる。続くステップＳ７１０では、試験部２０４は、試験結果を合格を示すＯＫとして保存する。

ステップＳ７０７またはステップＳ７１０が実行されると、試験部２０４は、ステップＳ７１１において試験結果を処理制御部２０２に出力して図８に示す動作試験を終了する。

＜自律走行制御装置の動作例＞
図９および図１０のそれぞれを用いて自律走行制御装置２の動作例、すなわち再構成回路２０３の更新例を説明する。

図９は、図４において符号３０２−１で示す処理情報１における再構成回路２０３の更新例を示す。具体的には、図４における処理情報ＤＢ３の処理情報１の処理回路データである回路Ａを演算部２０６に書き込み、図６における試験ＤＢ５の回路種別５０１が論理回路Ａの動作試験を実施し、試験結果がＯＫであった場合の更新例である。すなわち、図５におけるログＤＢ４において、処理時刻４０１がａａ:ａａ:ａａの場合のログ結果例となる例を示す。

まず、処理制御部２０２は、処理情報ＤＢ３から処理回数３０１、および処理情報３０２を読み込む（Ｓ８００）。次に処理制御部２０２は、符号３０２−１で示す処理情報１で指定される論理回路Ａの処理回路データを再構成回路２０３上の演算部２０６に書き込む（Ｓ８０１）。演算部２０６は、論理回路上に論理回路Ａとして再構成される（Ｓ８０３）。なお書き込みの際に演算部２０６は、論理回路の再構成中である状態を処理制御部２０２や試験部２０４に通知してもよい。また演算部２０６は、書き込みが完了したことを処理制御部２０２や試験部２０４に通知してもよい。

次に処理制御部２０２は、処理情報１で指定される論理回路Ａの回路種別情報を試験部２０４に通知する（Ｓ８０２）。試験部２０４は、回路種別５０１に基づいて指定される試験回数５０２、試験パタン５０３、および試験データ５０４を取得する（Ｓ８０４）。
次に試験部２０４は、試験部２０４と演算部２０６の入出力を接続するように選択部２０５を設定する（Ｓ８０５）。選択部２０５は、試験部２０４の設定に基づいて試験部２０４と演算部２０６の入出力を接続する（Ｓ８０６）。

次に試験部２０４は、試験パタン５０３で指定される方法に基づいて動作試験を実施する。ここでは、ランダムに試験データ５０４を選択した結果、試験データ１、試験データ２、試験データ３が順番に選択されたとして説明を続ける。試験部２０４は、１回目の試験として、試験値Ａ１ｉｎを演算部２０６に出力し（Ｓ８０７）、演算部２０６から演算結果を取得する（Ｓ８０８）。ここでは、演算結果が期待どおりであり、試験部２０４は、演算結果が期待結果Ａ１ｏｕｔと同じであると判定する（Ｓ８０９）。

次に試験部２０４は、２回目の試験として、試験値Ａ２ｉｎを演算部２０６に出力し（Ｓ８１０）、演算部２０６から演算結果を取得する（Ｓ８１１）。ここでは、演算結果が期待どおりであり、試験部２０４は、演算結果が期待結果Ａ２ｏｕｔと同じであると判定する（Ｓ８１２）。次に、試験部２０４は、３回目の試験として、試験値Ａ３ｉｎを演算部２０６に出力し（Ｓ８１３）、演算部２０６から演算結果を取得する（Ｓ８１４）。ここでは、演算結果が期待どおりであり、試験部２０４は、演算結果が期待結果Ａ３ｏｕｔと同じであると判定する（Ｓ８１５）。

次に試験部２０４は、３回の試験が終了したため、処理制御部２０２と演算部２０６の入出力を接続するように選択部２０５を設定する（Ｓ８１６）。選択部２０５は、試験部２０４の設定に基づいて処理制御部２０２と演算部２０６の入出力を接続する（Ｓ８１７）。また試験部２０４は、試験結果をＯＫとして処理制御部２０２に通知する（Ｓ８１８）。

次に処理制御部２０２は、処理状態を正常と判定し、論理回路Ａに構成された演算部２０６に処理を実行させる（Ｓ８１９）。処理制御部２０２は、演算部２０６に実行させたい処理情報を出力し（Ｓ８２０）、演算部２０６から演算結果を取得する（Ｓ８２１）。
処理制御部２０２は、処理情報１が指定する論理回路Ａの処理が終了したため、次の処理、すなわち処理情報２が指定する論理回路Ｂの処理へ移行する（Ｓ８２２）。以上が図９に示した遷移図の説明である。

図１０は、符号３０２−２に示す処理情報２における再構成回路２０３の更新例を示す。具体的には、図４における処理情報ＤＢ３の処理情報２の処理回路データである回路Ｂを演算部２０６に書き込み、図６における試験ＤＢ５の回路種別５０１が論理回路Ｂの動作試験を実施する。そして、１回目の動作試験結果がＮＧとなった後に再構成回路の更新をリトライし、２回目の動作試験結果がＯＫであった場合の例を示すシーケンス図である。すなわち、図５におけるログＤＢ４において、処理時刻４０１がｂｂ:ｂｂ:ｂｂの場合と、処理時刻４０１がｃｃ:ｃｃ:ｃｃの場合のログ結果例となる例を示す。

図１０では、図９により処理情報ＤＢ３から処理回数３０１、および処理情報３０２を判定済であるため、まず処理制御部２０２は、次の処理が処理情報２であることを確認する（Ｓ９００）。次に、処理制御部２０２は、処理情報２で指定される論理回路Ｂの処理回路データを再構成回路２０３上の演算部２０６に書き込む（Ｓ９０１）。演算部２０６は、論理回路領域上に論理回路Ｂを再構成する（Ｓ９０３）。また、処理制御部２０２は、処理情報２で指定される論理回路Ｂの回路種別情報を試験部２０４に通知する（Ｓ９０２）。試験部２０４は、回路種別５０１に基づいて指定される試験回数５０２、試験パタン５０３、および試験データ５０４を取得する（Ｓ９０４）。

次に試験部２０４は、試験部２０４と演算部２０６の入出力を接続するように選択部２０５を設定する（Ｓ９０５）。選択部２０５は、試験部２０４の設定に基づいて試験部２０４と演算部２０６の入出力を接続する（Ｓ９０６）。次に試験部２０４は、試験パタン５０３で指定される方法に基づいて動作試験を実施する。ここでは、ランダムに試験データ５０４を選択した結果、試験データ３が選択されたとして説明を続ける。試験部２０４は、試験値Ｂ３ｉｎを演算部２０６に出力し（Ｓ９０７）、演算部２０６から演算結果を取得する（Ｓ９０８）。ここでは、演算結果が期待どおりではなく、試験部２０４は、演算結果が期待結果Ｂ３ｏｕｔと異なると判定する（Ｓ９０９）。

次に試験部２０４は、試験結果をＮＧとして処理制御部２０２に通知する（Ｓ９１０）。ここで処理制御部２０２は、リトライ可能と判定し、再度論理回路Ｂの再構成処理を実施して自動運転処理の継続を判定する（Ｓ９１１）。処理制御部２０２は、論理回路Ｂの処理回路データを演算部２０６に再度書き込み（Ｓ９１２）、演算部２０６は、論理回路領域上に論理回路Ｂを再構成する（Ｓ９１４）。
また、処理制御部２０２は、処理情報２で指定される論理回路Ｂの回路種別情報を試験部２０４に通知する（Ｓ９１３）。試験部２０４は、回路種別５０１に基づいて指定される試験回数５０２、試験パタン５０３、および試験データ５０４を取得する（Ｓ９１５）。

次に試験部２０４は、試験部２０４と演算部２０６の入出力を接続するように選択部２０５を設定する（Ｓ９１６）。選択部２０５は、試験部２０４の設定に基づいて試験部２０４と演算部２０６の入出力を接続する（Ｓ９１７）。次に試験部２０４は、試験パタン５０３で指定される方法に基づいて動作試験を実施する。ここではランダムに試験データ５０４を選択した結果、試験データ１が選択された例を示す。試験部２０４は、試験値Ｂ１ｉｎを演算部２０６に出力し（Ｓ９１８）、演算部２０６から演算結果を取得する（Ｓ９１９）。ここでは演算結果が期待どおりであり、試験部２０４は、演算結果が期待結果Ｂ１ｏｕｔと同じであると判定する（Ｓ９２０）。

次に試験部２０４は、試験回数５０２に格納されている回数である１回の試験が終了したため、処理制御部２０２と演算部２０６の入出力を接続するように選択部２０５を設定する（Ｓ９２１）。選択部２０５は、試験部２０４の設定に基づいて処理制御部２０２と演算部２０６の入出力を接続する（Ｓ９２２）。また試験部２０４は、試験結果をＯＫとして処理制御部２０２に通知する（Ｓ９２３）。次に処理制御部２０２は、処理状態を正常と判定し、論理回路Ｂに構成された演算部２０６に処理を実行させる（Ｓ９２４）。処理制御部２０２は、演算部２０６に実行させたい処理情報を出力し（Ｓ９２５）、演算部２０６から演算結果を取得する（Ｓ９２６）。

次に処理制御部２０２は、処理情報２が指定する論理回路Ｂの処理が終了したため、符号３０２−３で示される処理情報３が指定する論理回路Ｃの処理へ移行する（Ｓ９２７）。以上が図１０に示した遷移図の説明である。

＜サーバ装置から自律走行制御装置への情報受信シーケンス＞
図１１は、サーバ装置１１０から自律走行制御装置２への情報受信を示すシーケンス図である。図１１は、クラウド上のサーバ装置などからＯＴＡにより無線ネットワーク経由で自動運転に関する処理情報を追加する例を示している。

はじめに、オペレータなどの操作入力によりサーバ装置１１０に処理情報の追加指示が設定されると（Ｓ１０００）、追加する自動運転処理に関する情報、たとえば処理情報ＤＢ３の内容、追加する処理で使用される処理回路データ、および試験ＤＢ５の内容が電子制御システム１の無線通信部１０５に送信される（Ｓ１００１）。無線通信部１０５は、受信した追加情報を自律走行制御装置２に転送する（Ｓ１００２）。

自律走行制御装置２の処理制御部２０２は、無線通信部１０５から受信した処理回路データを回路ＤＢ６に格納し（Ｓ１００３）、処理情報ＤＢ３に受信した処理回数３０１および処理情報３０２を追加する（Ｓ１００４）。さらに処理制御部２０２は、受信した情報に基づき試験ＤＢ５を書き換える、すなわち再構成回路２０３の試験ＤＢ５に相当する領域を再構成する（Ｓ１００５）。ただし試験ＤＢ５の書き換えは、無線通信部１０５から情報を受信した直後でなくてもよく、たとえば次に演算部２０６が再構成される際に同時に試験ＤＢ５を再構成してもよい。

上述した第１の実施の形態によれば、次の作用効果が得られる。
（１）再構成指令に基づき再構成可能な論理回路２５５と、論理回路２５５に構成される演算部２０６と、論理回路２５５への演算部２０６の再構成指令の送信および再構成された演算部２０６に所定の演算を実行させる処理制御部２０２と、回路構成の変更後に動作試験を実行して動作試験の結果を処理制御部２０２に通知として送信する試験部２０４と、を備える。処理制御部２０２は、試験部２０４から受信する通知に基づき演算部２０６に所定の処理を実行させる。そのため演算部２０６を再構成するたびに動作試験を実行し、再構成された演算部２０６の正常性を確認することができる。

（２）処理制御部２０２は、受信する通知が動作試験の不合格を示すＮＧである場合に再構成指令を再度送信し（図７のステップＳ６０６：ＮＯ、Ｓ６０３）、受信する通知が動作試験の合格を示す場合に演算部２０６に所定の処理を実行させる（図７のステップＳ６０６：ＹＥＳ、Ｓ６０８）。処理制御部２０２は動作試験に合格した場合のみセンサ情報などを用いた所定の処理を実行させるので、動作試験に合格しないようなエラーを含む論理回路２５５を用いてセンサ情報を処理することを防止できる。また動作試験に不合格の場合は再構成指示をやり直させることができる。

（３）試験部２０４は論理回路２５５に構成される。そのため試験部２０４は動作試験を高速に実行することができる。

（４）処理制御部２０２が送信する再構成指令には再構成される演算部２０６の回路情報が含まれる。試験部２０４は、回路情報に応じた動作試験を実行する。そのため試験部２０４は、回路の特性に合わせて最適な動作試験を実行することができる。

（５）論理回路２５５には、回路情報ごとに演算部２０６に入力するデータと演算部２０６からの出力が期待されるデータとの組み合わせが格納される試験ＤＢ５が構成される。試験部２０４は、試験ＤＢ５に格納された情報を用いて動作試験を行う。試験部２０４が動作試験に用いる情報、たとえば図６に示した試験値Ａ１ｉｎや試験結果Ａ１ｏｕｔなどが演算部２０６と同一の論理回路２５５に構成されているので、高速に動作試験を行うことができる。また試験部２０４は、演算部２０６の出力があらかじめ用意した出力が期待されるデータと一致するか否かにより、容易に動作試験の結果を判断することができる。

（６）試験ＤＢ５には、回路情報ごとに演算部２０６に入力するデータと演算部２０６からの出力が期待されるデータとの組み合わせが複数格納される。図６に示した例では試験ＤＢ５には、回路Ａに対してＡ１ｉｎとＡ１ｏｕｔの組み合わせ、Ａ２ｉｎとＡ２ｏｕｔの組み合わせ、およびＡ３ｉｎとＡ３ｏｕｔの組み合わせが格納される。そのため複数のバリエーションで動作試験を行い、演算部２０６を様々な観点から試験することができる。

（７）試験ＤＢ５には、回路情報ごとに実行回数が組み合わされて格納される。試験部２０４は、回路情報に基づいて、複数の組み合わせからいずれかの組み合わせをランダムに選択して動作試験を実行することを実行回数だけ繰り返す。そのため、同一の回路を再構成した場合でもランダムに異なるデータを用いた動作試験を行うことができる。

（８）自律走行制御装置２は、動作試験の結果が格納されるログＤＢ４を備える。処理制御部２０２は、動作試験の結果をログＤＢ４に格納する。

（９）自律走行制御装置２は、回路情報を記憶する回路ＤＢ６を備える。自律走行制御装置２は、無線通信部を介してサーバ装置１１０から受信する回路情報を回路ＤＢ６に記憶させ、回路ＤＢ６に格納された回路情報を用いて演算部２０６を再構成する。そのため自律走行制御装置２はサーバ装置１１０から受信する新たな回路情報を用いて論理回路２５５を書き換え、演算部２０６として機能させることができる。

（１０）再構成指令に基づき再構成可能な論理回路２５５と、接続されるセンサから処理周期Ｔごとにセンサが取得したセンサ情報を受信する通信インタフェース２５６とを備える自律走行制御部２の制御方法は、処理周期Ｔごとに少なくとも１回は論理回路２５５に演算部２０６を再構成することと、演算部２０６が再構成されると演算部２０６の動作試験を実行することと、動作試験の結果に基づき、再構成された演算部２０６にセンサ情報を用いた所定の処理を実行させることとを含む。

（変形例１）
上述した実施の形態では、再構成回路２０３に複数の回路の動作試験に用いられるデータが試験ＤＢ５として格納された。しかし再構成回路２０３には単一の試験の情報のみが格納されていてもよい。

図１２は、変形例１における自律走行制御装置２の機能構成図である。上述した実施の形態における図３と比較すると、試験ＤＢ５が再構成回路２０３の外部に存在し、再構成回路２０３には単一試験情報５Ａが格納される点が異なる。単一試験情報５Ａには、現在の演算部２０６の動作試験に用いられるデータが格納される。たとえば演算部２０６が回路Ａに書き換えられる際には、単一試験情報５Ａには回路Ａの動作試験に用いられるデータが書き込まれる。すなわち本変形例では、処理制御部２０２は演算部２０６の再構成を行うために回路ＤＢ６から回路データを読み込む際に、試験ＤＢ５からその回路に対応する動作試験のデータを読み込み、それらを再構成回路２０３に出力して論理回路を再構成する。

この変形例１によれば、上述した実施の形態に比べて論理回路２５５における試験ＤＢ５の専有面積を減らすことができる。そのため、より小さい論理回路２５５を用いて上述した実施の形態と同様の機能を実現できる。もしくは上述した実施の形態と同じ論理回路２５５を用いる場合は、１つの回路に用いる試験データ５０４のサイズを増加させたり、演算部２０６のサイズを増加させたりすることができる。

（変形例２）
再構成回路２０３には少なくとも演算部２０６が含まれていればよく、試験部２０４、選択部２０５、試験ＤＢ５は再構成回路２０３の外部に構成されてもよい。
図１３は、変形例２における自律走行制御装置２の機能構成図である。上述した実施の形態における図３と比較すると、再構成回路２０３には演算部２０６のみが構成される点が異なる。すなわち試験部２０４および選択部２０５は処理制御部２０２と同様にＣＰＵ２５１がプログラムを実行することにより実現される機能である。すなわち本変形例では、試験部２０４および選択部２０５は、論理回路２５５とは異なる回路であるＣＰＵ２５１に構成されるとみなすことができる。
この変形例２によれば、試験部２０４および試験ＤＢ５のサイズは論理回路２５５のサイズの制限を受けないので、膨大なデータを用いた複雑な動作試験を行うことができる。また演算部２０６が使用できる論理回路２５５上の領域を拡大させることができる。

（変形例３）
処理制御部２０２も再構成回路２０３に構成されてもよい。
図１４は、変形例３における自律走行制御装置２の機能構成図である。上述した実施の形態における図３と比較すると、処理制御部２０２も再構成回路２０３に構成される点が異なる。なお本変形例において、処理情報ＤＢ３および回路ＤＢ６も再構成回路２０３に構成されてもよい。この変形例３によれば、自律走行制御装置２はＣＰＵ２５１を備える必要がなく、安価に自律走行制御装置２を実現することができる。

（変形例４）
自律走行制御装置２は、論理的または物理的に複数の装置により構成されてもよい。処理制御部２０２は、複数の演算装置の資源上に構築された仮想的な電子制御装置上で動作してもよい。

処理制御部２０２を動作支えるプログラムはＲＯＭ２５２に格納されるとしたが、プログラムはフラッシュメモリ２５４に格納されていてもよい。また、自律走行制御装置２が不図示の入出力インタフェースを備え、必要なときに入出力インタフェースと自律走行制御装置２が利用可能な媒体を介して、他の装置からプログラムが読み込まれてもよい。ここで媒体とは、例えば入出力インタフェースに着脱可能な記憶媒体、または通信媒体、すなわち有線、無線、光などのネットワーク、または当該ネットワークを伝搬する搬送波やディジタル信号、を指す。また、プログラムにより実現される機能の一部または全部がハードウエア回路により実現されてもよい。
上述した実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…電子制御システム
２…自律走行制御装置
３…車両
４…ログデータベース
５…試験データベース
６…回路データベース
１０５…無線通信部
１１０…サーバ装置
２０１…通信インタフェース
２０２…制御処理部
２０２…処理制御部
２０３…再構成回路
２０４…試験部
２０５…選択部
２０６…演算部
２５５…論理回路

Claims (13)

1. 再構成指令に基づき再構成可能な論理回路と、
   前記論理回路に構成される演算部と、
   前記論理回路への前記演算部の再構成指令の送信および再構成された前記演算部に所定の演算を実行させる処理制御部と、
   前記演算部が再構成されると前記演算部を対象に動作試験を実行して前記動作試験の結果を前記処理制御部に通知として送信する試験部と、を備え、
   前記処理制御部は、前記試験部から受信する前記通知に基づき前記演算部に前記所定の処理を実行させる、電子制御装置。
2. 請求項１に記載の電子制御装置であって、
   前記処理制御部は、受信する前記通知が前記動作試験の不合格を示す場合に前記再構成指令を再度送信し、受信する前記通知が前記動作試験の合格を示す場合に前記演算部に前記所定の処理を実行させる、電子制御装置。
3. 請求項１に記載の電子制御装置であって、
   前記演算部に接続され、前記演算部との入出力を前記処理制御部および前記試験部のいずれかに切り替える選択部をさらに備え、
   前記試験部は、前記演算部が再構成されると前記入出力を前記試験部と接続させ、前記動作試験が終了すると前記処理制御部と接続させる電子制御装置。
4. 請求項３に記載の電子制御装置であって、
   前記試験部は前記論理回路に構成される電子制御装置。
5. 請求項４に記載の電子制御装置であって、
   前記処理制御部は前記論理回路に構成される電子制御装置。
6. 請求項１に記載の電子制御装置であって、
   前記試験部は前記論理回路に接続される前記論理回路とは異なる回路に構成される電子制御装置。
7. 請求項１に記載の電子制御装置であって、
   前記処理制御部が送信する前記再構成指令には再構成される前記演算部の回路情報が含まれ、
   前記試験部は、前記回路情報に応じた前記動作試験を実行する電子制御装置。
8. 請求項７に記載の電子制御装置であって、
   前記論理回路には、前記回路情報ごとに前記演算部に入力するデータと前記演算部からの出力が期待されるデータとの組み合わせが格納される試験情報記憶部がさらに構成され、
   前記試験部は、前記試験情報記憶部に格納された情報を用いて前記動作試験を行う電子制御装置。
9. 請求項８に記載の電子制御装置であって、
   前記試験情報記憶部には、前記回路情報ごとに前記演算部に入力するデータと前記演算部からの出力が期待されるデータとの組み合わせが複数格納される電子制御装置。
10. 請求項９に記載の電子制御装置であって、
    前記試験情報記憶部には、前記回路情報ごとに実行回数がさらに組み合わされて格納され、
    前記試験部は、前記回路情報に基づいて、複数の前記組み合わせからいずれかの組み合わせをランダムに選択して前記動作試験を実行することを前記実行回数だけ繰り返す電子制御装置。
11. 請求項１に記載の電子制御装置であって、
    前記動作試験の結果が格納されるログデータベースをさらに備え、
    前記処理制御部は、前記動作試験の結果を前記ログデータベースに格納する電子制御装置。
12. 請求項７に記載の電子制御装置、前記電子制御装置と有線接続される通信部、および前記通信部と無線により通信するサーバを備える電子制御システムにおいて、
    前記電子制御装置は、前記回路情報を記憶する回路記憶部をさらに備え、
    前記電子制御装置は、前記通信部を介して前記サーバから受信する前記回路情報を前記回路記憶部に記憶させ、前記回路記憶部に格納された前記回路情報を前記論理回路に送信する電子制御システム。
13. 再構成指令に基づき再構成可能な論理回路と、接続されるセンサから処理周期ごとに前記センサが取得したセンサ情報を受信する通信インタフェースとを備える電子制御装置の制御方法において、
    前記処理周期ごとに少なくとも１回は前記論理回路に演算部を再構成することと、
    前記演算部が再構成されると前記演算部の動作試験を実行することと、
    前記動作試験の結果に基づき、再構成された前記演算部に前記センサ情報を用いた所定の処理を実行させることとを含む電子制御装置の制御方法。

Images