JP2018163900A - ピックアップ方法、ピックアップ装置、及び実装装置 - Google Patents

ピックアップ方法、ピックアップ装置、及び実装装置 Download PDF

Info

Publication number
JP2018163900A
JP2018163900A JP2017058622A JP2017058622A JP2018163900A JP 2018163900 A JP2018163900 A JP 2018163900A JP 2017058622 A JP2017058622 A JP 2017058622A JP 2017058622 A JP2017058622 A JP 2017058622A JP 2018163900 A JP2018163900 A JP 2018163900A
Authority
JP
Japan
Prior art keywords
semiconductor chip
holding surface
transfer plate
electrostatic transfer
chip holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017058622A
Other languages
English (en)
Other versions
JP6918537B2 (ja
Inventor
岩出　卓
Taku Iwade
卓 岩出
新井　義之
Yoshiyuki Arai
義之 新井
潤 稲垣
Jun Inagaki
潤 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2017058622A priority Critical patent/JP6918537B2/ja
Priority to PCT/JP2018/009067 priority patent/WO2018173781A1/ja
Priority to CN201880025630.0A priority patent/CN110537252B/zh
Priority to KR1020197027401A priority patent/KR102416296B1/ko
Priority to TW107108652A priority patent/TWI754023B/zh
Publication of JP2018163900A publication Critical patent/JP2018163900A/ja
Application granted granted Critical
Publication of JP6918537B2 publication Critical patent/JP6918537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】粘着力等の保持力の影響を低減して、半導体チップのピックアップ及び実装を信頼性高く行う。【解決手段】最表層が半導体チップ載持面１３を有する静電転写板により半導体チップ１をピックアップするピックアップ方法であって、半導体チップ載持面に所望の帯電パターンを形成する帯電工程と、配列された複数の半導体チップのうち、所望の帯電パターンに応じて半導体チップ載持面に吸着させることにより、選択的に半導体チップをピックアップできる。【選択図】図４

Description

本発明は、配列された複数の半導体チップから所望の半導体チップをピックアップするピックアップ方法、ピックアップ装置、及び実装装置に関するものである。
半導体チップは、コスト低減のために小型化し、小型化した半導体チップを高速・高精度に実装するための取組みが行われている。特に、ディスプレイに用いられるＬＥＤはマイクロＬＥＤと呼ばれる５０μｍ×５０μｍ以下のＬＥＤチップを数μｍの精度で高速に実装することが求められている。
特許文献１には、ウェハに格子状に形成された半導体チップに帯状のレーザ光を照射して１ラインまたは複数ラインごとに一括して転写基板２００に転写したのち、転写基板２００に転写された後の複数の半導体チップに帯状のレーザ光を照射して１ラインまたは複数ラインごとに転写基板３００に一括して転写する構成が記載されている。
特許文献１：特開２０１０−１６１２２１号公報
しかしながら、特許文献１記載のものは、一の転写基板から他の転写基板に半導体チップを転写（ピックアップ）する際に、半導体チップが保持されている粘着力等の影響で一の転写基板から分離できず、他の転写基板にスムーズに転写できない恐れがあるという問題があった。
本発明は、上記問題点を解決して、粘着力等の影響をなくして、半導体チップのピックアップ及び実装を信頼性高く行うことを課題とする。
上記課題を解決するために本発明は、最表層が半導体チップ載持面を有する静電転写板により半導体チップをピックアップするピックアップ方法であって、
前記半導体チップ載持面に所望の帯電パターンを形成する帯電工程と、
配列された複数の前記半導体チップのうち、前記所望の帯電パターンに応じて前記半導体チップ載持面に吸着させることにより、選択的に前記半導体チップをピックアップするピックアップ工程と、を少なくとも有することを特徴とするピックアップ方法を提供するものである。
この構成により、帯電した静電気で半導体チップをピックアップすることで、粘着力等の影響をなくして、半導体チップのピックアップを信頼性高く行うことができる。
前記静電転写板は絶縁層を備え、前記絶縁層の表面が前記半導体チップ載持面であり、前記帯電工程においては、前記半導体チップ載持面に高電圧を印加した電極を選択的に接触又は近接させることにより、前記静電転写板の前記半導体チップ載持面に前記所望の帯電パターンを形成する構成としてもよい。
この構成により、確実に所望の帯電パターンを形成することができる。
前記静電転写板は光導電性を有する絶縁層を備え、前記絶縁層の表面が前記半導体チップ載持面であり、
前記帯電工程が、前記半導体チップ載持面を一様に帯電する一様帯電工程と、
前記所望の帯電パターンに応じて光エネルギーを前記半導体チップ載持面に対して照射する露光工程と、により前記静電転写板の前記半導体チップ載持面に前記所望の帯電パターンを形成する構成としてもよい。
この構成によっても、確実に所望の帯電パターンを形成することができる。
また、上記課題を解決するために本発明は、最表層が半導体チップ載持面を有する静電転写板により半導体チップをピックアップするピックアップ装置であって、
前記半導体チップ載持面に所望の帯電パターンを形成する帯電パターン形成装置と、
複数の半導体チップを配列する載置台と、
前記静電転写板を移載する静電転写板移載ヘッドと、を少なくとも備え、
前記静電転写板移載ヘッドは、前記載置台まで前記静電転写板を移載し、前記所望の帯電パターンに応じて、前記載置台に配列された複数の前記半導体チップのうち選択的に前記半導体チップを、前記半導体チップ載持面に吸着してピックアップすることを特徴とするピックアップ装置を提供するものである。
この構成により、帯電した静電気で半導体チップをピックアップすることで、粘着力等の影響をなくして、半導体チップのピックアップを信頼性高く行うことができる。
前記静電転写板は絶縁層を備え、前記絶縁層の表面が前記半導体チップ載持面であり、前記帯電パターン形成装置が、電圧を印加した電極を前記半導体チップ載持面に対して選択的に接触又は近接させることで、前記所望の帯電パターンを前記静電転写板の前記半導体チップ載持面に形成する構成としてもよい。
この構成により、確実に所望の帯電パターンを形成することができる。
前記絶縁層が光導電性を有するものであり、前記絶縁層の表面が前記半導体チップ載持面であり、前記帯電パターン形成装置が、前記半導体チップ載持面を一様に帯電する一様帯電装置と、前記所望の帯電パターンに応じて光エネルギーを前記半導体チップ載持面に対して照射する露光装置と、を有した構成としてもよい。
この構成によっても、確実に所望の帯電パターンを形成することができる。
ピックアップ装置によりピックアップした前記半導体チップを、基板上に一括して実装する構成としてもよい。
この構成により、粘着力等の影響をなくして、静電転写板にピックアップされた半導体チップの実装を信頼性高く行うことができる。
前記半導体チップが５０μm×５０μm以下の投影面積を有するＬＥＤチップである構成としてもよい。
この構成により、高精細なディスプレイ装置を実現することができる。
本発明のピックアップ方法、ピックアップ装置、及び実装装置により、粘着力等の影響をなくして、半導体チップのピックアップ及び実装を信頼性高く行うことができる。
本発明の実施例１における載置台帯電工程及びキャリア基板分離工程を説明する図である。 本発明の実施例１における帯電工程を説明する図である。 本発明の実施例１におけるピックアップ工程の前半を説明する図である。 本発明の実施例１におけるピックアップ工程の後半を説明する図である。 本発明の実施例１における実装工程を説明する図である。 本発明の実施例２における一様帯電工程を説明する図である。 本発明の実施例２における露光工程を説明する図である。
本発明の実施例１について、図１〜図５を参照して説明する。図１は、本発明の実施例１における載置台帯電工程及びキャリア基板分離工程を説明する図である。図２は、本発明の実施例１における帯電工程を説明する図である。図３は、本発明の実施例１におけるピックアップ工程の前半を説明する図である。図４は、本発明の実施例１におけるピックアップ工程の後半を説明する図である。図５は、本発明の実施例１における実装工程を説明する図である。
図１（ｂ）、図１（ｃ）に示すように、サファイヤからなるキャリア基板３に半導体チップ１が成長させられて形成されており、半導体チップ１はキャリア基板３に保持された一方の面と反対側の面である他方の面が外部に露出しバンプ２が形成されている。また、キャリア基板３は円形又は四角形を有しており、サファイヤ以外にガリウムヒ素からなるものもある。また、半導体チップ１はダイシングされてキャリア基板３に複数個（数百個〜数万個）が２次元に配列されている。マイクロＬＥＤと呼ばれる小型の半導体チップ１では、５０μｍ×５０μｍ以下のサイズであり、このサイズにダイシング幅を加えたピッチで配列されている。このような小型の半導体チップ１は、高精度（例えば、１μｍ以下の精度）に回路基板に実装することが求められている。実施例１における半導体チップ１は、事前に各半導体チップ１を検査し不良のＬＥＤチップを除去している。具体的には、後述のレーザリフトオフの場合よりも強いレーザ光を照射し、不良チップを焼失させている。
まず、キャリア基板３及びキャリア基板３に保持された半導体チップ１を載置台５０にしっかりと保持させるために、図１（ａ）に示すように、載置台５０の表面全域を帯電させる載置台帯電工程を実行する。載置台帯電工程では、載置台帯電装置６０の表面を載置台５０の表面全域に接触または、近接させて、およそ１ＫＶのプラス電圧７０を印加する。載置台５０は、鉄等の金属からなる台５１と台５１の載置台帯電装置６０を接触させる側の表面に設けられたガラスからなる絶縁体５２とからなる。この載置台５０の絶縁体５２にプラス電圧を印加することにより、載置台５０の表面全域がプラス電位に帯電する。
なお、実施例１においては、載置台５０をプラス電位に帯電させているが、必ずしもこれに限定されず適宜変更が可能である。例えば、マイナス電位に帯電させてもよい。その場合、帯電列にしたがって、絶縁体５２をテフロン（登録商標）やポリプロピレン等の材料で構成すればよい。
また、実施例１においては、載置台５０の表面を帯電させるために、載置台帯電装置６０の表面を載置台５０の表面全域に接触又は近接させる構成としたが、必ずしもこれに限定されず適宜変更が可能である。例えば、一列にコロナ放電部を配列させた帯電バーを用いて、この帯電バーを載置台５０の表面に接触又は近接させてコロナ放電部の配列方向と直交する方向に載置台５０に対して相対移動させるように構成してもよい。これにより簡単な構成で載置台５０の表面に帯電させることができる。
次に、載置台帯電装置６０を取り除いた後、図示しないキャリア基板移載ヘッドにより、キャリア基板３に一方の面が保持された複数の半導体チップ１の他方の面を表面が帯電された載置台５０に載置する（図１（ｂ）参照）。これにより、キャリア基板３を保持された半導体チップ１の他方の面は、静電気によって載置台５０に保持させられる。
そして、キャリア基板３から半導体チップ１の一方の面を分離するキャリア基板分離工程を実行する。実施例１においては、図示しないキャリア基板分離装置により、キャリア基板３に対してライン状にエキシマレーザからなるレーザ光９０を照射し、キャリア基板３又はライン状のレーザ光９０のいずれかをレーザ光９０のラインと直交する方向に相対移動させてキャリア基板３全体にレーザ光を照射する（図１（ｃ）参照）。そして、サファイヤからなるキャリア基板３におけるＧａＮ層の一部をＧａとＮに分解させて、キャリア基板３から半導体チップ１を分離する。この手法はレーザリフトオフと呼ばれる。分離したキャリア基板３は、キャリア基板移載ヘッド２０により除去することができる。
以上で、実装すべき半導体チップ１が載置台５０に保持される。そして、キャリア基板分離工程と並行して、又はキャリア基板分離工程の後に、最表層が半導体チップ載持面１３を有する静電転写板１０により半導体チップ１をピックアップする帯電工程を実行する（図２参照）。静電転写板１０は鉄等の金属からなる板１１と板１１の一方側には絶縁層１２を有している。この絶縁層１２の板１１側とは反対側の表面を、本明細書においては、半導体チップ載持面と呼ぶ。帯電工程では、半導体チップ載持面１３を帯電パターン形成装置３０に接触又は近接させて所望の帯電パターンを半導体チップ載持面１３に形成する。
つまり、帯電パターン形成装置３０は、図２に示すように、その表面の一部が突出した複数の突出電極部３１と突出していない複数の非突出部３２とを備えている。帯電パターン形成装置３０にはおよそ１ＫＶのプラス電圧４０が印加されており、載置台５０に配列されている複数の半導体チップ１のうち所望の半導体チップ１の配列ピッチに合わせたピッチで２次元に（図２の奥行き方向にも）突出電極部３１が突出している。静電転写板移載ヘッド２０で静電転写板１０を真空吸着して保持し、この帯電パターン形成装置３０の突出電極部３１の先端部に静電転写板１０の半導体チップ載持面１３を接触又は近接させる。
そして、帯電パターン形成装置３０の突出電極部３１に印加されている高電圧により、静電転写板１０における突出電極部３１が接触している半導体チップ載持面１３の部分にプラス電位が帯電される。つまり、帯電パターン形成装置３０における突出電極部３１を形成した所望領域に接触した静電転写板１０の半導体チップ載持面１３にプラス電位が帯電して所望の帯電パターンが形成される。このとき、実際には突出電極部３１に接触した部分に加えて、その周囲のわずかな領域に帯電させられることがあるため、所望領域よりも小さい面積を接触させるように突出電極部３１を構成してもよい。
つまり、帯電工程では、静電転写板１０の半導体チップ載持面１３に対して、所望領域には電圧を印加した突出電極３１を接触させ、所望領域以外には電圧を印加した突出電極３１を接触させないように非突出部３２を形成した帯電パターン形成装置３０により、所望の帯電パターンを形成することができる。
なお、実施例１においては、複数の突出電極部３１と複数の非突出部３２とを備えた帯電パターン形成装置３０を静電転写板１０の半導体チップ載持面１３に接触又は近接させて所望の帯電パターンを形成するように構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、単一の電極部を移動させながら静電転写板１０の絶縁層１２に接触又は近接させて所望の帯電パターンを形成するように構成してもよい。すなわち、帯電工程においては、絶縁層１２に高電圧を印加した電極を選択的に接触又は近接させることにより、所望の帯電パターンを形成すればよい。
また、実施例１においては、複数の半導体チップ１をピックアップするように所望の帯電パターンを形成するように構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、一の半導体チップ１をピックアップするように所望の帯電パターンを形成するように構成してもよい。
さらに、実施例１においては、静電転写板１０をプラス電位に帯電させているが、必ずしもこれに限定されず適宜変更が可能である。例えば、マイナス電位に帯電させてもよい。その場合、帯電列にしたがって、絶縁層１２をテフロンやポリプロピレン等の材料で構成すればよい。
次に、静電転写板１０を載置台５０上の半導体チップ１に重ねて接触させピックアップするが、その直前に載置台５０の表面に帯電した電位を除電しておく。除電は、載置台５０に光放電やＡＣ除電等により行うことができる。除電すると、静電気によって載置台５０に保持されていた半導体チップ１が躍ることもあるので、静電転写板１０によりピックアップする直前に除電する。
そして、ピックアップ工程を実行して、配列された複数の前記半導体チップのうち、所望の帯電パターンに応じて半導体チップ載持面１３に吸着させることにより、選択的に半導体チップをピックアップする。すなわち、所望の帯電パターンに帯電した静電転写板１０は、静電転写板移載ヘッド２０が吸着して載置台５０に載置された半導体チップ１まで移載し（図３（ａ）参照）、静電転写板１０の所望の帯電パターンに帯電した半導体チップ載持面１３が選択的に半導体チップ１に重なるように接触させる（図３（ｂ）参照）。そして、静電転写板移載ヘッド２０が載置台５０から離れるに伴って、静電転写板１０も載置台５０から離れる。このとき、静電転写板１０には、静電気によって所望の帯電パターンに応じた複数の半導体チップ１が吸着してピックアップされる（図４参照）。
ここで、所望の帯電パターンに応じてピックアップするのであれば、載置台５０上の半導体チップ１の集合の特定の位置からピックアップする必要はなく、どこの部分からピックアップしてもよい。
実施例１においては、基板に実装するピッチ及び配列数に相当する半導体チップ１を選択的にピックアップすることで、後述の実装工程に効率よく移行できるようにしている。
なお、実施例１においては、ピックアップ工程に先立って載置台５０の表面に帯電した電位を除電しておくように構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、載置台５０の表面は帯電したままとし、帯電工程で静電転写板１０の半導体チップ載持面１３に載置台５０に帯電している電位よりも高い電位（例えば、２ＫＶ程度）を帯電してピックアップ工程を実行するように構成してもよい。これにより、載置台５０の表面に帯電した電位の除電が不要となるとともに、容易に半導体チップ１をピックアップすることができる。
次に、実装工程を実行して静電転写板１０に保持された半導体チップ１を基板８０に実装する。すなわち、静電転写板移載ヘッド２０が静電転写板１０を吸着して基板８０まで移載して静電転写板１０に保持されている半導体チップ１を基板８０に実装する。実装に際しては、半導体チップ１のバンプ２と基板８０の電極とを金属接合により行う（図５（ａ）参照）。そして、静電転写板移載ヘッド２０が真空吸着を解除して静電転写板１０から離れることによって静電転写板１０と半導体チップ１が基板８０に残り、実装工程が完了する。つまり、静電転写板移載ヘッド２０は、静電転写板１０にピックアップされた半導体チップ１を静電転写板１０とともに実装する。
その後、必要に応じて、静電転写板１０の除電を行って、静電転写板１０を半導体チップ１から取り去ることができる。除電は、静電転写板１０に光放電やＡＣ除電等により行うことができる。また、半導体チップ１は、基板に接合されているので、静電転写板１０の帯電が軽ければ、除電しなくても静電転写板移載ヘッド２０で真空吸着して取り去ることもできる。
なお、実施例１においては、キャリア基板移載ヘッドによりキャリア基板を移載し、静電転写板移載ヘッドにより静電転写板を移載するように構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、共通の移載ヘッドにより、キャリア基板及び静電転写板を移載するように構成してもよい。
このように、実施例１においては、最表層が半導体チップ載持面を有する静電転写板により半導体チップをピックアップするピックアップ方法であって、
前記半導体チップ載持面に所望の帯電パターンを形成する帯電工程と、
配列された複数の前記半導体チップのうち、前記所望の帯電パターンに応じて前記半導体チップ載持面に吸着させることにより、選択的に前記半導体チップをピックアップするピックアップ工程と、を少なくとも有することを特徴とするピックアップ方法により、粘着力等の影響をなくして、静電転写板にピックアップされた半導体チップの実装を信頼性高く行うことができる。
また、最表層が半導体チップ載持面を有する静電転写板により半導体チップをピックアップするピックアップ装置であって、
前記半導体チップ載持面に所望の帯電パターンを形成する帯電パターン形成装置と、
複数の半導体チップを配列する載置台と、
前記静電転写板を移載する静電転写板移載ヘッドと、を少なくとも備え、
前記静電転写板移載ヘッドは、前記載置台まで前記静電転写板を移載し、前記所望の帯電パターンに応じて、前記載置台に配列された複数の前記半導体チップのうち選択的に前記半導体チップを、前記半導体チップ載持面に吸着してピックアップすることを特徴とするピックアップ装置により、粘着力等の影響をなくして、静電転写板にピックアップされた半導体チップの実装を信頼性高く行うことができる。
本発明の実施例２は、帯電パターン形成装置及び帯電工程の構成が実施例１と異なっている。実施例２について、図６、図７を参照して説明する。図６は、本発明の実施例２における一様帯電工程を説明する図である。図７は、本発明の実施例２における露光工程を説明する図である。
実施例２においては、帯電パターン形成装置が実行する帯電工程は、一様帯電工程と露光工程とで構成される。
実施例２における静電転写板１１０は鉄等の金属からなる板１１と板１１の一方の面には光導電性を有する絶縁層１１２を備え、その表面が半導体チップ載持面１１３である。一様帯電工程では、静電転写板移載ヘッド２０が吸着保持している静電転写板１１０の半導体チップ載持面１１３を帯電パターン形成装置１３の表面が一様に平坦面である一様帯電部１３１に接触又は近接させる（図６参照）。一様帯電部１３１は、およそ１ＫＶの電圧が印加されており、これにより、静電転写板１１０の半導体チップ載持面１１３は、一様にプラス電位が帯電する。その後、静電転写板移載ヘッド２０により静電転写板１１０を一様帯電部１３１から離す。
次に、露光工程を実行して、静電転写板１１０の半導体チップ載持面１１３に所望の帯電パターンを形成する。すなわち、静電転写板移載ヘッド２０が吸着保持している静電転写板１１０の半導体チップ載持面１１３に対して、図示しない露光部からレーザ光１９０を照射する（図７（ａ）参照）。レーザ光１９０を半導体チップ載持面１１３に対して照射することにより、光導電性を有する絶縁層１１２の導電率が増加して帯電している電位が消失する。したがって、レーザ光１９０を照射した領域は帯電が消失し、レーザ光１９０を照射しない領域は帯電したままとすることができる。実施例２においては、この性質を利用して、静電転写板１１０の半導体チップ載持面１１３に対して、所望の帯電パターンに応じて、レーザ光１９０を照射しない領域とレーザ光１９０を照射する領域とを選択する。これにより、静電転写板１１０の半導体チップ載持面１１３に所望の帯電パターンを形成させることができる（図７（ｂ）参照）。
レーザ光１９０を照射しない領域とレーザ光１９０を照射する領域とを選択するには、露光部にガルバノミラーを備え、ガルバノミラーにレーザビームを照射してレーザ光１９０を照射する位置を制御することで行うことができる。
なお、実施例２においては、ガルバノミラーによってレーザ光１９０を照射する位置を制御するように構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、所望の帯電パターンの領域を遮蔽したマスクを露光部と静電転写板１１０の半導体チップ載持面１１３の間に配置して、レーザ光１９０をマスクに対してまんべんなく照射することにより、静電転写板１１０の半導体チップ載持面１１３における所望の帯電パターンに応じて照射させるように構成してもよい。
また、２次元に発光素子を配列したレーザアレイを用いて、所望の帯電パターン以外の領域にのみレーザ光１９０を照射するようにレーザアレイを制御して静電転写板１１０の半導体チップ載持面１１３に所望の帯電パターンに応じて照射させるように構成してもよい。
さらに、実施例２においては、レーザ光１９０を半導体チップ載持面１１３に照射するように露光工程を構成したが、必ずしもこれに限定されず適宜変更が可能である。例えば、レーザ光ではない可視光等の光を半導体チップ載持面１１３に照射するように露光工程を構成してもよい。つまり、所望の帯電パターンに応じて光エネルギーを半導体チップ載持面１１３に対して照射するように露光工程を構成すればよい。
このように、実施例２においては、前記静電転写板は光導電性を有する絶縁層を備え、前記絶縁層の表面が前記半導体チップ載持面であり、
前記帯電工程が、前記半導体チップ載持面を一様に帯電する一様帯電工程と、
前記所望の帯電パターンに応じて光エネルギーを前記半導体チップ載持面に対して照射する露光工程と、により前記静電転写板の前記半導体チップ載持面に前記所望の帯電パターンを形成するものであることにより、確実に所望の帯電パターンを形成することができる。
また、前記絶縁層が光導電性を有するものであり、前記絶縁層の表面が前記半導体チップ載持面であり、
前記帯電パターン形成装置が、前記半導体チップ載持面を一様に帯電する一様帯電装置と、
前記所望の帯電パターンに応じて光エネルギーを前記半導体チップ載持面に対して照射する露光装置と、を有したことにより、確実に所望の帯電パターンを形成することができる。
本発明におけるピックアップ方法、ピックアップ装置、及び実装装置は、配列された複数の半導体チップから所望の半導体チップをピックアップする分野に広く用いることができる。
１：半導体チップ ２：バンプ ３：キャリア基板 １０：静電転写板 １１：板 １２：絶縁層 １３：半導体チップ載持面 ２０：静電転写板移載ヘッド ３０：帯電パターン形成装置 ３１：突出電極部 ３２：非突出部 ４０： プラス電圧 ５０：載置台 ５１：台 ５２：絶縁体 ６０：載置台帯電装置 ７０：プラス電圧 ８０：基板 ９０：レーザ光 １１０：静電転写板 １１２：絶縁層 １１３：半導体チップ載持面 １３０：帯電パターン形成装置 １３１：一様帯電部 １９０：レーザ光

Claims (8)

  1. 最表層が半導体チップ載持面を有する静電転写板により半導体チップをピックアップするピックアップ方法であって、
    前記半導体チップ載持面に所望の帯電パターンを形成する帯電工程と、
    配列された複数の前記半導体チップのうち、前記所望の帯電パターンに応じて前記半導体チップ載持面に吸着させることにより、選択的に前記半導体チップをピックアップするピックアップ工程と、を少なくとも有することを特徴とするピックアップ方法。
  2. 前記静電転写板は絶縁層を備え、前記絶縁層の表面が前記半導体チップ載持面であり、
    前記帯電工程においては、前記半導体チップ載持面に高電圧を印加した電極を選択的に接触又は近接させることにより、前記静電転写板の前記半導体チップ載持面に前記所望の帯電パターンを形成することを特徴とする請求項１に記載のピックアップ方法。
  3. 前記静電転写板は光導電性を有する絶縁層を備え、前記絶縁層の表面が前記半導体チップ載持面であり、
    前記帯電工程が、前記半導体チップ載持面を一様に帯電する一様帯電工程と、
    前記所望の帯電パターンに応じて光エネルギーを前記半導体チップ載持面に対して照射する露光工程と、により前記静電転写板の前記半導体チップ載持面に前記所望の帯電パターンを形成するものであることを特徴とする請求項１に記載のピックアップ方法。
  4. 最表層が半導体チップ載持面を有する静電転写板により半導体チップをピックアップするピックアップ装置であって、
    前記半導体チップ載持面に所望の帯電パターンを形成する帯電パターン形成装置と、
    複数の半導体チップを配列する載置台と、
    前記静電転写板を移載する静電転写板移載ヘッドと、を少なくとも備え、
    前記静電転写板移載ヘッドは、前記載置台まで前記静電転写板を移載し、前記所望の帯電パターンに応じて、前記載置台に配列された複数の前記半導体チップのうち選択的に前記半導体チップを、前記半導体チップ載持面に吸着してピックアップすることを特徴とするピックアップ装置。
  5. 前記静電転写板は絶縁層を備え、前記絶縁層の表面が前記半導体チップ載持面であり、前記帯電パターン形成装置が、電圧を印加した電極を前記半導体チップ載持面に対して選択的に接触又は近接させることで、前記所望の帯電パターンを前記静電転写板の前記半導体チップ載持面に形成するものであることを特徴とする請求項４に記載のピックアップ装置。
  6. 前記絶縁層が光導電性を有するものであり、前記絶縁層の表面が前記半導体チップ載持面であり、
    前記帯電パターン形成装置が、前記半導体チップ載持面を一様に帯電する一様帯電装置と、
    前記所望の帯電パターンに応じて光エネルギーを前記半導体チップ載持面に対して照射する露光装置と、を有したことを特徴とする請求項４に記載のピックアップ装置。
  7. 請求項４〜６のいずれかに記載のピックアップ装置によりピックアップした前記半導体チップを、基板上に一括して実装することを特徴とする実装装置。
  8. 前記半導体チップが５０μm×５０μm以下の投影面積を有するＬＥＤチップであることを特徴とする請求項７に記載の実装装置。
JP2017058622A 2017-03-24 2017-03-24 ピックアップ方法、ピックアップ装置、及び実装装置 Active JP6918537B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017058622A JP6918537B2 (ja) 2017-03-24 2017-03-24 ピックアップ方法、ピックアップ装置、及び実装装置
PCT/JP2018/009067 WO2018173781A1 (ja) 2017-03-24 2018-03-08 ピックアップ方法、ピックアップ装置、及び実装装置
CN201880025630.0A CN110537252B (zh) 2017-03-24 2018-03-08 拾取方法、拾取装置和安装装置
KR1020197027401A KR102416296B1 (ko) 2017-03-24 2018-03-08 픽업 방법, 픽업 장치, 및 실장 장치
TW107108652A TWI754023B (zh) 2017-03-24 2018-03-14 拾取方法、拾取裝置及安裝裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058622A JP6918537B2 (ja) 2017-03-24 2017-03-24 ピックアップ方法、ピックアップ装置、及び実装装置

Publications (2)

Publication Number Publication Date
JP2018163900A true JP2018163900A (ja) 2018-10-18
JP6918537B2 JP6918537B2 (ja) 2021-08-11

Family

ID=63584254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058622A Active JP6918537B2 (ja) 2017-03-24 2017-03-24 ピックアップ方法、ピックアップ装置、及び実装装置

Country Status (5)

Country Link
JP (1) JP6918537B2 (ja)
KR (1) KR102416296B1 (ja)
CN (1) CN110537252B (ja)
TW (1) TWI754023B (ja)
WO (1) WO2018173781A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021125775A1 (ko) * 2019-12-18 2021-06-24 서울바이오시스주식회사 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
KR20210091192A (ko) * 2018-11-06 2021-07-21 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. 마이크로 요소의 이송 장치 및 이송 방법
WO2022071371A1 (ja) 2020-09-30 2022-04-07 信越化学工業株式会社 光デバイスのリフト方法及びその装置、光デバイスが移設されたレセプター基板の製造方法、並びにディスプレイの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967974B (zh) * 2020-06-17 2023-03-14 重庆康佳光电技术研究院有限公司 一种巨量转移装置和巨量转移方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119399A (ja) * 2010-11-29 2012-06-21 Sumitomo Electric Ind Ltd 静電チャックおよび半導体装置の製造方法
JP2014533890A (ja) * 2011-11-18 2014-12-15 ルクスビュー テクノロジー コーポレイション 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401411B2 (ja) * 2005-03-17 2010-01-20 パナソニック株式会社 半導体チップを備えた実装体およびその製造方法
JP2008103493A (ja) * 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置
JP2010161221A (ja) 2009-01-08 2010-07-22 Sony Corp 実装基板の製造方法、実装基板および発光装置
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
KR102402189B1 (ko) * 2015-08-26 2022-05-25 엘지전자 주식회사 마이크로 디바이스의 픽업 헤드유닛

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119399A (ja) * 2010-11-29 2012-06-21 Sumitomo Electric Ind Ltd 静電チャックおよび半導体装置の製造方法
JP2014533890A (ja) * 2011-11-18 2014-12-15 ルクスビュー テクノロジー コーポレイション 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210091192A (ko) * 2018-11-06 2021-07-21 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. 마이크로 요소의 이송 장치 및 이송 방법
KR102629259B1 (ko) 2018-11-06 2024-01-30 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. 마이크로 요소의 이송 장치 및 이송 방법
WO2021125775A1 (ko) * 2019-12-18 2021-06-24 서울바이오시스주식회사 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
US11521887B2 (en) 2019-12-18 2022-12-06 Seoul Viosys Co., Ltd. Method of transferring micro LED and micro LED transferring apparatus
WO2022071371A1 (ja) 2020-09-30 2022-04-07 信越化学工業株式会社 光デバイスのリフト方法及びその装置、光デバイスが移設されたレセプター基板の製造方法、並びにディスプレイの製造方法
KR20230074723A (ko) 2020-09-30 2023-05-31 신에쓰 가가꾸 고교 가부시끼가이샤 광디바이스의 리프트 방법 및 그 장치, 광디바이스가 이설된 리셉터 기판의 제조 방법, 그리고 디스플레이의 제조 방법

Also Published As

Publication number Publication date
CN110537252B (zh) 2023-04-18
KR20190129872A (ko) 2019-11-20
KR102416296B1 (ko) 2022-07-01
JP6918537B2 (ja) 2021-08-11
TW201903912A (zh) 2019-01-16
TWI754023B (zh) 2022-02-01
CN110537252A (zh) 2019-12-03
WO2018173781A1 (ja) 2018-09-27

Similar Documents

Publication Publication Date Title
WO2018173781A1 (ja) ピックアップ方法、ピックアップ装置、及び実装装置
JP7130701B2 (ja) 基板上に個別部品を並列に組み立てる方法
CN109545815B (zh) 一种微型发光二极管的巨量转移方法
CN110034065B (zh) 器件芯片的制造方法和拾取装置
JP2017535967A (ja) フリップダイの組立方法、製造方法、装置及び電子機器
JP2007532003A (ja) 半導体デバイスの製造中に導電性断片を移送する方法及び装置
CN110233129B (zh) 器件的移设方法
JP2010258288A (ja) 固定治具およびそれを用いた半導体装置の製造方法
CN109285806B (zh) 静电卡盘板的制造方法
JP2008103390A (ja) 半導体装置の製造方法
TWI304643B (en) Bonding apparatus, bonding method, and method for manufacturing semiconductor device
JP2014038928A (ja) 試料保持具及びこれを用いた電子ビーム露光方法
JP7152330B2 (ja) 保持装置、転写装置および転写方法
US9796001B2 (en) Apparatus and method for removing particles present on a wafer using photoelectrons and an electric field
TWI653703B (zh) Method of changing the arrangement of electronic components
US20200234961A1 (en) Substrate processing method
JP6011965B2 (ja) プラズマダイシング方法及びプラズマダイシング装置
CN114586140A (zh) 用于拾取和放置光电半导体芯片的方法和设备
TWI509681B (zh) Method and apparatus for processing on wafers
JP2017220557A (ja) 静電チャックシート及びウエーハの加工方法
TWM556928U (zh) 改變電子元件排列的設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210721

R150 Certificate of patent or registration of utility model

Ref document number: 6918537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150