CN110537252B - 拾取方法、拾取装置和安装装置 - Google Patents

拾取方法、拾取装置和安装装置 Download PDF

Info

Publication number
CN110537252B
CN110537252B CN201880025630.0A CN201880025630A CN110537252B CN 110537252 B CN110537252 B CN 110537252B CN 201880025630 A CN201880025630 A CN 201880025630A CN 110537252 B CN110537252 B CN 110537252B
Authority
CN
China
Prior art keywords
semiconductor chip
transfer plate
mounting surface
electrostatic transfer
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880025630.0A
Other languages
English (en)
Other versions
CN110537252A (zh
Inventor
岩出卓
新井义之
稻垣润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of CN110537252A publication Critical patent/CN110537252A/zh
Application granted granted Critical
Publication of CN110537252B publication Critical patent/CN110537252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本发明的课题在于降低粘接力等保持力的影响而可靠性高地进行半导体芯片的拾取和安装。具体而言，提供拾取方法，通过最表层具有半导体芯片载持面(13)的静电转移板来拾取半导体芯片(1)，其特征在于，该拾取方法至少具有如下的工序：带电工序，在半导体芯片载持面(13)上形成期望的带电图案；以及拾取工序，将所排列的多个半导体芯片(1)中的半导体芯片(1)根据期望的带电图案而吸附于半导体芯片载持面(13)，从而选择性地拾取半导体芯片(1)。

Description

拾取方法、拾取装置和安装装置
技术领域
本发明涉及从所排列的多个半导体芯片中拾取期望的半导体芯片的拾取方法、拾取装置和安装装置。
背景技术
关于半导体芯片，为了降低成本而进行小型化，并且进行用于高速、高精度地安装小型化的半导体芯片的努力。特别是，用于显示器的LED要求以数μm的精度高速地安装被称为微型LED的50μm×50μm以下的LED芯片。
在专利文献1中记载了如下的结构：对呈格子状形成在晶片上的半导体芯片照射带状的激光，从而按照每一行或每多行一并转移至转移基板，然后对转移至转移基板后的多个半导体芯片照射带状的激光，按照每一行或每多行一并转移至转移基板。
现有技术文献
专利文献
专利文献1：日本特开2010-161221号公报
发明内容
发明所要解决的课题
但是，专利文献1所记载的结构存在如下的问题：在将半导体芯片从一个转移基板转移(拾取)至另一转移基板时，由于保持着半导体芯片的粘接力等的影响，担心无法从一个转移基板分离而无法顺利地转移至另一转移基板。
本发明解决上述问题点，其课题在于消除粘接力等的影响从而可靠性高地进行半导体芯片的拾取和安装。
用于解决课题的手段
为了解决上述课题，本发明提供拾取方法，通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，该拾取方法至少具有如下的工序：带电工序，在所述半导体芯片载持面上形成期望的带电图案；以及拾取工序，将所排列的多个所述半导体芯片中的所述半导体芯片根据所述期望的带电图案而吸附于所述半导体芯片载持面，从而选择性地拾取所述半导体芯片。
根据该结构，利用所带有的静电来拾取半导体芯片，从而能够消除粘接力等的影响而可靠性高地进行半导体芯片的拾取。
也可以采用如下的结构：所述静电转移板具有绝缘层，所述绝缘层的表面是所述半导体芯片载持面，在所述带电工序中，使施加了高电压的电极选择性地与所述半导体芯片载持面接触或接近，从而在所述静电转移板的所述半导体芯片载持面上形成所述期望的带电图案。
根据该结构，能够可靠地形成期望的带电图案。
也可以采用如下的结构：所述静电转移板具备具有光导电性的绝缘层，所述绝缘层的表面是所述半导体芯片载持面，所述带电工序通过如下的均匀带电工序和曝光工序而在所述静电转移板的所述半导体芯片载持面上形成所述期望的带电图案，所述均匀带电工序使所述半导体芯片载持面均匀地带电，所述曝光工序根据所述期望的带电图案而对所述半导体芯片载持面照射光能。
根据该结构，也能够可靠地形成期望的带电图案。
另外，为了解决上述课题，本发明提供拾取装置，其通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，该拾取装置至少具有：带电图案形成装置，其在所述半导体芯片载持面上形成期望的带电图案；载置台，其排列有多个半导体芯片；以及静电转移板移载头，其对所述静电转移板进行移载，所述静电转移板移载头将所述静电转移板移载至所述载置台，根据所述期望的带电图案，将排列在所述载置台上的多个所述半导体芯片中的所述半导体芯片选择性地吸附于所述半导体芯片载持面而进行拾取。
根据该结构，利用所带有的静电来拾取半导体芯片，从而能够消除粘接力等的影响而可靠性高地进行半导体芯片的拾取。
也可以采用如下的结构：所述静电转移板具有绝缘层，所述绝缘层的表面是所述半导体芯片载持面，所述带电图案形成装置使施加了电压的电极选择性地与所述半导体芯片载持面接触或接近，从而在所述静电转移板的所述半导体芯片载持面上形成所述期望的带电图案。
根据该结构，能够可靠地形成期望的带电图案。
也可以采用如下的结构：所述绝缘层具有光导电性，所述绝缘层的表面是所述半导体芯片载持面，所述带电图案形成装置具有：均匀带电装置，其使所述半导体芯片载持面均匀地带电；以及曝光装置，其根据所述期望的带电图案而对所述半导体芯片载持面照射光能。
根据该结构，也能够可靠地形成期望的带电图案。
也可以采用如下的结构：将通过拾取装置所拾取的所述半导体芯片一并安装在基板上。
根据该结构，能够消除粘接力等的影响而可靠性高地进行静电转移板所拾取的半导体芯片的安装。
也可以采用如下的结构：所述半导体芯片是具有50μm×50μm以下的投影面积的LED芯片。
根据该结构，能够实现高精细的显示器装置。
发明效果
根据本发明的拾取方法、拾取装置和安装装置，能够消除粘接力等的影响而可靠性高地进行半导体芯片的拾取和安装。
附图说明
图1是对本发明的实施例1中的载置台带电工序和载体基板分离工序进行说明的图。
图2是对本发明的实施例1中的带电工序进行说明的图。
图3是对本发明的实施例1中的拾取工序的前半部分进行说明的图。
图4是对本发明的实施例1中的拾取工序的后半部分进行说明的图。
图5是对本发明的实施例1中的安装工序进行说明的图。
图6是对本发明的实施例2中的均匀带电工序进行说明的图。
图7是对本发明的实施例2中的曝光工序进行说明的图。
具体实施方式
【实施例1】
参照图1～图5对本发明的实施例1进行说明。图1是对本发明的实施例1中的载置台带电工序和载体基板分离工序进行说明的图。图2是对本发明的实施例1中的带电工序进行说明的图。图3是对本发明的实施例1中的拾取工序的前半部分进行说明的图。图4是对本发明的实施例1中的拾取工序的后半部分进行说明的图。图5是对本发明的实施例1中的安装工序进行说明的图。
如图1的(b)、图1的(c)所示，半导体芯片1生长而形成在由蓝宝石构成的载体基板3上，半导体芯片1的作为与被载体基板3保持的一个面相反的一侧的面的另一个面在外部露出且形成有凸块2。另外，载体基板3具有圆形或四边形，除了蓝宝石以外，还存在由砷化镓构成的载体基板。另外，半导体芯片1被切割而在载体基板3上二维地排列有多个(数百个～数万个)。在被称为微型LED的小型的半导体芯片1的情况下，是50μm×50μm以下的尺寸，按照对该尺寸加上切割宽度而得的间距排列。这样的小型的半导体芯片1要求以高精度(例如1μm以下的精度)安装在电路基板上。对于实施例1中的半导体芯片1，事先对各半导体芯片1进行检查，去除不良的LED芯片。具体而言，照射比后述的激光剥离的情况强的激光，烧掉不良芯片。
首先，为了将载体基板3和载体基板3所保持的半导体芯片1稳定地保持在载置台50上，如图1的(a)所示，执行载置台带电工序，使载置台50的整个表面带电。在载置台带电工序中，使载置台带电装置60的表面与载置台50的整个表面接触或接近，施加大约1KV的正电压70。载置台50包含：台51，其由铁等金属构成；以及绝缘体52，其由玻璃构成，设置在台51的与载置台带电装置60接触的那一侧的表面上。对该载置台50的绝缘体52施加正电压，从而载置台50的整个表面带有正电位。
另外，在实施例1中，使载置台50带有正电位，但未必限于此，可以适当地变更。例如，也可以带有负电位。在该情况下，按照带电列，由特氟龙(注册商标)或聚丙烯等材料构成绝缘体52即可。
另外，在实施例1中，为了使载置台50的表面带电，采用了使载置台带电装置60的表面与载置台50的整个表面接触或接近的结构，但未必限于此，可以适当地变更。例如也可以构成为使用按照一列排列电晕放电部而得的带电棒，使该带电棒与载置台50的表面接触或接近，并使带电棒在与电晕放电部的排列方向垂直的方向上相对于载置台50相对移动。由此，能够以简单的结构使载置台50的表面带电。
接着，在移除载置台带电装置60之后，通过未图示的载体基板移载头将一个面被保持在载体基板3上的多个半导体芯片1的另一个面载置于表面已带电的载置台50上(参照图1的(b))。由此，载体基板3所保持的半导体芯片1的另一个面通过静电而保持在载置台50上。
然后，执行载体基板分离工序，将半导体芯片1的一个面从载体基板3分离。在实施例1中，通过未图示的载体基板分离装置，对载体基板3呈线状照射由准分子激光构成的激光90，并使载体基板3或线状的激光90中的任意一者在与激光90的线垂直的方向上相对移动，对载体基板3整体照射激光(参照图1的(c))。并且，使由蓝宝石构成的载体基板3中的GaN层的一部分分解成Ga和N，从而将半导体芯片1从载体基板3分离。该方法被称为激光剥离。分离后的载体基板3能够通过载体基板移载头20去除。
以上，将待安装的半导体芯片1保持于载置台50。然后，与载体基板分离工序并行地、或者在载体基板分离工序之后，执行带电工序，通过最表层具有半导体芯片载持面13的静电转移板10来拾取半导体芯片1(参照图2)。静电转移板10具有由铁等金属构成的板11以及位于板11的一侧的绝缘层12。在本说明书中，将该绝缘层12的与板11侧相反的一侧的表面称为半导体芯片载持面。在带电工序中，使半导体芯片载持面13与带电图案形成装置30接触或接近，从而在半导体芯片载持面13上形成期望的带电图案。
即，如图2所示，带电图案形成装置30具有表面的一部分突出而得的多个突出电极部31以及未突出的多个非突出部32。对带电图案形成装置30施加大约1KV的正电压40，突出电极部31按照与排列在载置台50上的多个半导体芯片1中的期望的半导体芯片1的排列间距一致的间距二维地(在图2的进深方向上也)突出。利用静电转移板移载头20对静电转移板10进行真空吸附而进行保持，使静电转移板10的半导体芯片载持面13与该带电图案形成装置30的突出电极部31的前端部接触或接近。
并且，通过施加至带电图案形成装置30的突出电极部31的高电压，使静电转移板10的与突出电极部31接触的半导体芯片载持面13的部分带有正电位。即，使与带电图案形成装置30中的形成有突出电极部31的期望的区域进行了接触的静电转移板10的半导体芯片载持面13带有正电位，形成期望的带电图案。此时，有时除了实际上与突出电极部31接触的部分以外，也使其周围的微小的区域带电，因此也可以按照与小于期望区域的面积接触的方式构成突出电极部31。
即，在带电工序中，能够通过带电图案形成装置30而形成期望的带电图案，该带电图案形成装置30形成有非突出部32，以便对于静电转移板10的半导体芯片载持面13使施加了电压的突出电极31与期望的区域接触，使施加了电压的突出电极31不与期望区域以外的区域接触。
另外，在实施例1中，构成为使具有多个突出电极部31和多个非突出部32的带电图案形成装置30与静电转移板10的半导体芯片载持面13接触或接近，从而形成期望的带电图案，但未必限于此，可以适当地变更。例如也可以构成为使单一的电极部一边移动一边接触或接近静电转移板10的绝缘层12，从而形成期望的带电图案。即，在带电工序中，通过使施加了高电压的电极选择性地与绝缘层12接触或接近而形成期望的带电图案即可。
另外，在实施例1中，构成为按照拾取多个半导体芯片1的方式形成期望的带电图案，但未必限于此，可以适当地变更。例如也可以构成为按照拾取一个半导体芯片1的方式形成期望的带电图案。
另外，在实施例1中，使静电转移板10带有正电位，但未必限于此，可以适当地变更。例如也可以带有负电位。在该情况下，按照带电列，由特氟龙(注册商标)或聚丙烯等材料构成绝缘层12即可。
接着，使静电转移板10与载置台50上的半导体芯片1重叠接触而进行拾取，在即将进行拾取之前预先对载置台50的表面所带有的电位进行除电。除电可以通过光放电或AC除电等对载置台50进行。当进行除电时，有时由于静电而使载置台50所保持的半导体芯片1跳动，因此在即将通过静电转移板10进行拾取之前进行除电。
然后，执行拾取工序，使所排列的多个所述半导体芯片中的所述半导体芯片根据期望的带电图案而吸附于半导体芯片载持面13，从而选择性地拾取半导体芯片。即，已按照期望的带电图案而带电的静电转移板10被静电转移板移载头20吸附而移载至载置台50所载置的半导体芯片1(参照图3的(a))，静电转移板10的已按照期望的带电图案而带电的半导体芯片载持面13按照选择性地与半导体芯片1重叠的方式进行接触(参照图3的(b))。并且，伴随静电转移板移载头20从载置台50离开，静电转移板10也从载置台50离开。此时，与期望的带电图案对应的多个半导体芯片1通过静电而被吸附于静电转移板10从而被拾取(参照图4)。
这里，若根据期望的带电图案进行拾取，则无需从载置台50上的半导体芯片1的集合的特定的位置进行拾取，可以从任意部分进行拾取。
在实施例1中，选择性地拾取与安装于基板的间距和排列数相当的半导体芯片1，从而能够高效地转移至后述的安装工序。
另外，在实施例1中，构成为在拾取工序之前预先将载置台50的表面上所带有的电位去除，但未必限于此，可以适当地变更。例如也可以构成为：载置台50的表面仍带电，在带电工序中使静电转移板10的半导体芯片载持面13带有比载置台50所带有的电位高的电位(例如2KV左右)而执行拾取工序。由此，不需要进行载置台50的表面所带有的电位的除电，并且能够容易地拾取半导体芯片1。
接着，执行安装工序，将静电转移板10所保持的半导体芯片1安装于基板80。即，静电转移板移载头20对静电转移板10进行吸附而移载至基板80，将静电转移板10所保持的半导体芯片1安装于基板80。在安装时，通过金属接合进行半导体芯片1的凸块2与基板80的电极的接合(参照图5的(a))。然后，静电转移板移载头20解除真空吸附而从静电转移板10离开，从而静电转移板10和半导体芯片1残留在基板80上，完成安装工序。即，静电转移板移载头20将静电转移板10所拾取的半导体芯片1与静电转移板10一起安装。
然后，根据需要进行静电转移板10的除电，能够将静电转移板10从半导体芯片1去除。除电可以通过光放电或AC除电等对静电转移板10进行。另外，半导体芯片1与基板接合，因此若静电转移板10的带电较轻，则即使不进行除电，也能够利用静电转移板移载头20进行真空吸附而将静电转移板10去除。
另外，在实施例1中，构成为通过载体基板移载头对载体基板进行移载，通过静电转移板移载头对静电转移板进行移载，但未必限于此，可以适当地变更。例如也可以构成为通过通用的移载头对载体基板和静电转移板进行移载。
这样，在实施例1中，提供拾取方法，通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，
该拾取方法至少具有如下的工序：
带电工序，在所述半导体芯片载持面上形成期望的带电图案；以及
拾取工序，将所排列的多个所述半导体芯片中的所述半导体芯片根据所述期望的带电图案而吸附于所述半导体芯片载持面，从而选择性地拾取所述半导体芯片，通过该拾取方法，能够消除粘接力等的影响而可靠性高地进行静电转移板所拾取的半导体芯片的安装。
另外，提供拾取装置，其通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，
该拾取装置至少具有：
带电图案形成装置，其在所述半导体芯片载持面上形成期望的带电图案；
载置台，其排列有多个半导体芯片；以及
静电转移板移载头，其对所述静电转移板进行移载，
所述静电转移板移载头将所述静电转移板移载至所述载置台，根据所述期望的带电图案，将排列在所述载置台上的多个所述半导体芯片中的所述半导体芯片选择性地吸附于所述半导体芯片载持面，从而进行拾取，通过该拾取装置，能够消除粘接力等的影响而可靠性高地进行静电转移板所拾取的半导体芯片的安装。
【实施例2】
本发明的实施例2中，带电图案形成装置和带电工序的结构与实施例1不同。参照图6、图7对实施例2进行说明。图6是对本发明的实施例2中的均匀带电工序进行说明的图。图7是对本发明的实施例2中的曝光工序进行说明的图。
在实施例2中，带电图案形成装置所执行的带电工序由均匀带电工序和曝光工序构成。
实施例2中的静电转移板110具有：板11，其由铁等金属构成；以及绝缘层112，其位于板11的一侧的面具有光导电性，静电转移板110的表面是半导体芯片载持面113。在均匀带电工序中，使静电转移板移载头20所吸附保持的静电转移板110的半导体芯片载持面113与带电图案形成装置13的表面均匀且呈平坦面的均匀带电部131接触或接近(参照图6)。均匀带电部131被施加大约1KV的电压，由此静电转移板110的半导体芯片载持面113均匀地带有正电位。然后，通过静电转移板移载头20使静电转移板110从均匀带电部131离开。
接着，执行曝光工序，在静电转移板110的半导体芯片载持面113上形成期望的带电图案。即，从未图示的曝光部对静电转移板移载头20所吸附保持的静电转移板110的半导体芯片载持面113照射激光190(参照图7的(a))。通过对半导体芯片载持面113照射激光190，从而具有光导电性的绝缘层112的导电率增加而使所带有的电位消失。因此，能够使照射了激光190的区域的带电消失，而使未照射激光190的区域仍带电。在实施例2中，利用该性质，根据期望的带电图案而对静电转移板110的半导体芯片载持面113选择不照射激光190的区域和照射激光190的区域。由此，能够在静电转移板110的半导体芯片载持面113上形成期望的带电图案(参照图7的(b))。
要想选择不照射激光190的区域和照射激光190的区域，能够通过下述方式进行：在曝光部中具有电流镜，对电流镜照射激光束从而控制照射激光190的位置。
另外，在实施例2中，构成为通过电流镜来控制照射激光190的位置，但未必限于此，可以适当地变更。例如也可以构成为将遮蔽了期望的带电图案的区域的掩模配置在曝光部与静电转移板110的半导体芯片载持面113之间，对掩模均匀地照射激光190，从而根据静电转移板110的半导体芯片载持面113上的期望的带电图案而进行照射。
另外，也可以构成为：使用二维地排列发光元件而得的激光阵列，按照仅对期望的带电图案以外的区域照射激光190的方式控制激光阵列，从而根据期望的带电图案对静电转移板110的半导体芯片载持面113进行照射。
另外，在实施例2中，按照对半导体芯片载持面113照射激光190的方式构成曝光工序，但未必限于此，可以适当地变更。例如也可以按照对半导体芯片载持面113照射作为非激光的可见光等光的方式构成曝光工序。即，只要按照根据期望的带电图案而对半导体芯片载持面113照射光能的方式构成曝光工序即可。
这样，在实施例2中，所述静电转移板具备具有光导电性的绝缘层，所述绝缘层的表面是所述半导体芯片载持面，
所述带电工序通过如下的均匀带电工序和曝光工序而在所述静电转移板的所述半导体芯片载持面上形成所述期望的带电图案，所述均匀带电工序使所述半导体芯片载持面均匀地带电，所述曝光工序根据所述期望的带电图案而对所述半导体芯片载持面照射光能，由此，能够可靠地形成期望的带电图案。
另外，所述绝缘层具有光导电性，所述绝缘层的表面是所述半导体芯片载持面，
所述带电图案形成装置具有：
均匀带电装置，其使所述半导体芯片载持面均匀地带电；以及
曝光装置，其根据所述期望的带电图案而对所述半导体芯片载持面照射光能，由此，能够可靠地形成期望的带电图案。
产业上的可利用性
本发明中的拾取方法、拾取装置和安装装置能够广泛用于从所排列的多个半导体芯片拾取期望的半导体芯片的领域。
标号说明
1：半导体芯片；2：凸块；3：载体基板；10：静电转移板；11：板；12：绝缘层；13：半导体芯片载持面；20：静电转移板移载头；30：带电图案形成装置；31：突出电极部；32：非突出部；40：正电压；50：载置台；51：台；52：绝缘体；60：载置台带电装置；70：正电压；80：基板；90：激光；110：静电转移板；112：绝缘层；113：半导体芯片载持面；130：带电图案形成装置；131：均匀带电部；190：激光。

Claims (5)

1.一种拾取方法，通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，
该拾取方法至少具有如下的工序：
带电工序，在所述半导体芯片载持面上形成期望的带电图案；以及
拾取工序，将所排列的多个所述半导体芯片中的所述半导体芯片根据所述期望的带电图案而吸附于所述半导体芯片载持面，从而选择性地拾取所述半导体芯片，
所述静电转移板具有绝缘层，所述绝缘层的表面是所述半导体芯片载持面，在所述带电工序中，使施加了高电压的电极选择性地与所述半导体芯片载持面接触或接近，从而在所述静电转移板的所述半导体芯片载持面上形成所述期望的带电图案。
2.一种拾取方法，通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，
该拾取方法至少具有如下的工序：
带电工序，在所述半导体芯片载持面上形成期望的带电图案；以及
拾取工序，将所排列的多个所述半导体芯片中的所述半导体芯片根据所述期望的带电图案而吸附于所述半导体芯片载持面，从而选择性地拾取所述半导体芯片，
所述静电转移板具备具有光导电性的绝缘层，所述绝缘层的表面是所述半导体芯片载持面，
所述带电工序通过如下的均匀带电工序和曝光工序而在所述静电转移板的所述半导体芯片载持面上形成所述期望的带电图案，
所述均匀带电工序使所述半导体芯片载持面均匀地带电，
所述曝光工序根据所述期望的带电图案而对所述半导体芯片载持面照射光能。
3.一种拾取装置，其通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，
该拾取装置至少具有：
带电图案形成装置，其在所述半导体芯片载持面上形成期望的带电图案；
载置台，其排列有多个半导体芯片；以及
静电转移板移载头，其对所述静电转移板进行移载，
所述静电转移板具有绝缘层，所述绝缘层的表面是所述半导体芯片载持面，所述带电图案形成装置使施加了电压的电极选择性地与所述半导体芯片载持面接触或接近，从而在所述静电转移板的所述半导体芯片载持面上形成所述期望的带电图案，
所述静电转移板移载头将所述静电转移板移载至所述载置台，根据所述期望的带电图案，将排列在所述载置台上的多个所述半导体芯片中的所述半导体芯片选择性地吸附于所述半导体芯片载持面，从而进行拾取。
4.一种拾取装置，其通过最表层具有半导体芯片载持面的静电转移板来拾取半导体芯片，其特征在于，
该拾取装置至少具有：
带电图案形成装置，其在所述半导体芯片载持面上形成期望的带电图案；
载置台，其排列有多个半导体芯片；以及
静电转移板移载头，其对所述静电转移板进行移载，
所述静电转移板具有绝缘层，所述绝缘层具有光导电性，所述绝缘层的表面是所述半导体芯片载持面，
所述带电图案形成装置具有：
均匀带电装置，其使所述半导体芯片载持面均匀地带电；以及
曝光装置，其根据所述期望的带电图案而对所述半导体芯片载持面照射光能，
所述静电转移板移载头将所述静电转移板移载至所述载置台，根据所述期望的带电图案，将排列在所述载置台上的多个所述半导体芯片中的所述半导体芯片选择性地吸附于所述半导体芯片载持面，从而进行拾取。
5.一种安装装置，其特征在于，
该安装装置将通过权利要求3或4所述的拾取装置所拾取的所述半导体芯片一并安装在基板上。
CN201880025630.0A 2017-03-24 2018-03-08 拾取方法、拾取装置和安装装置 Active CN110537252B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-058622 2017-03-24
JP2017058622A JP6918537B2 (ja) 2017-03-24 2017-03-24 ピックアップ方法、ピックアップ装置、及び実装装置
PCT/JP2018/009067 WO2018173781A1 (ja) 2017-03-24 2018-03-08 ピックアップ方法、ピックアップ装置、及び実装装置

Publications (2)

Publication Number Publication Date
CN110537252A CN110537252A (zh) 2019-12-03
CN110537252B true CN110537252B (zh) 2023-04-18

Family

ID=63584254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025630.0A Active CN110537252B (zh) 2017-03-24 2018-03-08 拾取方法、拾取装置和安装装置

Country Status (5)

Country Link
JP (1) JP6918537B2 (zh)
KR (1) KR102416296B1 (zh)
CN (1) CN110537252B (zh)
TW (1) TWI754023B (zh)
WO (1) WO2018173781A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146131B (zh) * 2018-11-06 2022-08-26 成都辰显光电有限公司 一种微元件的转移装置及转移方法
US11521887B2 (en) 2019-12-18 2022-12-06 Seoul Viosys Co., Ltd. Method of transferring micro LED and micro LED transferring apparatus
CN112967974B (zh) * 2020-06-17 2023-03-14 重庆康佳光电技术研究院有限公司 一种巨量转移装置和巨量转移方法
TW202215730A (zh) 2020-09-30 2022-04-16 日商信越化學工業股份有限公司 光學元件的雷射誘導向前轉移方法及其裝置、已轉移了光學元件的受體基板的製造方法以及顯示器的製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
CN101529575A (zh) * 2006-10-18 2009-09-09 琳得科株式会社 芯片的拾取方法及拾取装置
JP2012119399A (ja) * 2010-11-29 2012-06-21 Sumitomo Electric Ind Ltd 静電チャックおよび半導体装置の製造方法
CN104094422A (zh) * 2011-11-18 2014-10-08 勒克斯维科技公司 微发光二极管
CN104106149A (zh) * 2011-11-18 2014-10-15 勒克斯维科技公司 形成微led结构和具有电绝缘层的微led结构阵列的方法
CN104115266A (zh) * 2012-02-09 2014-10-22 勒克斯维科技公司 转移并键合微型器件阵列的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161221A (ja) 2009-01-08 2010-07-22 Sony Corp 実装基板の製造方法、実装基板および発光装置
KR102402189B1 (ko) * 2015-08-26 2022-05-25 엘지전자 주식회사 마이크로 디바이스의 픽업 헤드유닛

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
CN101529575A (zh) * 2006-10-18 2009-09-09 琳得科株式会社 芯片的拾取方法及拾取装置
JP2012119399A (ja) * 2010-11-29 2012-06-21 Sumitomo Electric Ind Ltd 静電チャックおよび半導体装置の製造方法
CN104094422A (zh) * 2011-11-18 2014-10-08 勒克斯维科技公司 微发光二极管
CN104106149A (zh) * 2011-11-18 2014-10-15 勒克斯维科技公司 形成微led结构和具有电绝缘层的微led结构阵列的方法
CN104115266A (zh) * 2012-02-09 2014-10-22 勒克斯维科技公司 转移并键合微型器件阵列的方法

Also Published As

Publication number Publication date
KR20190129872A (ko) 2019-11-20
CN110537252A (zh) 2019-12-03
WO2018173781A1 (ja) 2018-09-27
TWI754023B (zh) 2022-02-01
TW201903912A (zh) 2019-01-16
KR102416296B1 (ko) 2022-07-01
JP2018163900A (ja) 2018-10-18
JP6918537B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
CN110537252B (zh) 拾取方法、拾取装置和安装装置
KR102160225B1 (ko) 개별 부품들의 기판 상으로의 병렬적 조립
CN109791959B (zh) 转移方法、安装方法、转移装置以及安装装置
CN107680983B (zh) Micro LED阵列器件、拾取装置及相关制作方法、转运方法
KR101729335B1 (ko) 보호 테이프 박리 방법 및 그 장치
CN109545815B (zh) 一种微型发光二极管的巨量转移方法
TW201943067A (zh) 微發光二極體的轉印與修復方法
US11201077B2 (en) Parallel assembly of discrete components onto a substrate
CN110034065B (zh) 器件芯片的制造方法和拾取装置
KR20180117004A (ko) 액체를 이용한 마이크로 소자의 이송방법
JP7072977B2 (ja) デバイスの移設方法
CN109671670B (zh) 微元件的巨量排列方法及系统
JP2018032740A (ja) 実装方法および実装装置
US20210384051A1 (en) Adhesive Stamp and Method for Transferring Missing Semiconductor Chips
CN109548396B (zh) 微型发光二极管芯片的巨量转移系统以及方法
CN111243999B (zh) 微元件的转移装置及转移方法
JP2008103390A (ja) 半導体装置の製造方法
CN109285806B (zh) 静电卡盘板的制造方法
JP7152330B2 (ja) 保持装置、転写装置および転写方法
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
US20220223756A1 (en) Multi-chip carrier structure
KR102176615B1 (ko) 디스플레이 소자의 트랜스퍼 장치 및 트랜스퍼 방법
CN114586140A (zh) 用于拾取和放置光电半导体芯片的方法和设备
KR102257254B1 (ko) 정전 척 플레이트의 급전 장치
US20200234961A1 (en) Substrate processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant