CN114586140A - 用于拾取和放置光电半导体芯片的方法和设备 - Google Patents

用于拾取和放置光电半导体芯片的方法和设备 Download PDF

Info

Publication number
CN114586140A
CN114586140A CN202080072426.1A CN202080072426A CN114586140A CN 114586140 A CN114586140 A CN 114586140A CN 202080072426 A CN202080072426 A CN 202080072426A CN 114586140 A CN114586140 A CN 114586140A
Authority
CN
China
Prior art keywords
optoelectronic semiconductor
semiconductor chip
tool
pick
picking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080072426.1A
Other languages
English (en)
Inventor
托比亚斯·迈尔
科尔比尼安·佩尔茨尔迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN114586140A publication Critical patent/CN114586140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B65G47/92—Devices for picking-up and depositing articles or materials incorporating electrostatic or magnetic grippers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种用于拾取和放置光电半导体芯片(11)的方法，其包括：在光电半导体芯片(11)中产生电子与空穴对并因此在相应的光电半导体芯片(11)的周围环境中产生电偶极场，拾取工具(13)产生电场，并且在产生电子与空穴对期间或之后利用拾取工具(13)将光电半导体芯片(11)拾取并放置在指定位置。

Description

用于拾取和放置光电半导体芯片的方法和设备
本申请要求已经在2019年8月12日向德国专利商标局递交的申请号为10 2019121 672.9的德国专利申请的优先权。在此将申请号为10 2019 121 672.9的德国专利申请的公开内容引入本申请的公开内容中。
技术领域
本发明涉及用于拾取和放置光电半导体芯片的方法和设备。
背景技术
光电半导体芯片、尤其是LED(发光二极管)在一些传统的组装过程中被测试并且必要时在被安装到电路板上之前被分拣。然而，这可以非常复杂而且通常有高昂的附加成本。
发明内容
本发明的目的尤其在于提供一种方法，利用该方法可以拾取和放置光电半导体芯片，同时可以分拣出具有确定缺陷的光电半导体芯片。此外，应提出用于拾取和放置光电半导体芯片的相应的设备。
本发明的一个目的通过具有权利要求1的特征的、用于拾取和放置光电半导体芯片的方法实现。本发明的另一个目的通过具有独立权利要求13的特征的、用于拾取和放置光电半导体芯片的设备实现。在从属权利要求中给出了本发明的优选的实施方式和变体方案。
根据本发明的用于拾取和放置光电半导体芯片的方法包括：在光电半导体芯片中产生电子与空穴对。
光电半导体芯片可以各自具有带光敏区域的半导体层，该光敏区域还能被称为光学有源区域。该区域可以例如是发光二极管的有源区。通过适当的激励，尤其通过入射光，可以在光学有源区域中产生电荷载体或电子与空穴对。
电子与空穴对由一个电子空穴和一个通过吸收能量从晶体中的基态转到激励状态的电子组成。
电子与空穴对可以由半导体材料的合适的特性彼此分开，例如具有不同浓度的掺杂物的两个区域、例如pn结。由此，在各个半导体芯片中产生电荷，其在半导体芯片外部产生偶极场。此过程也称为光电效应。
由相应的半导体芯片产生的偶极场的程度取决于半导体芯片的特性。半导体芯片可能具有诸如短路、分流或效率降低之类的缺陷，这些缺陷通常会导致由激励产生的电荷加速放电，从而导致偶极场减小。
此外，根据所提出的方法，提供了一种拾取工具，其用于拾取光电半导体芯片并将它们放置在预定位置，例如放置在自身上要安装光电半导体芯片的电路板上。在英语专业文献中，此过程也称为“拾取和放置(pick and place)”。
根据本发明，拾取工具至少在特定位置处例如通过在这些位置加载电来产生电场。在产生电子与空穴对期间或之后，由拾取工具拾取光电半导体芯片。
由拾取工具产生的电场与光电半导体芯片的偶极场相互作用，由此在拾取工具与光电半导体芯片之间产生吸引力或排斥力。即使没有由电子与空穴对引起的电偶极场，静电相互作用或力也可以叠加在拾取工具和光电半导体芯片之间普遍存在的相互作用或力。例如，即使没有激励产生的偶极电荷，拾取工具与各个光电半导体芯片之间也可能存在范德华吸引或静电吸引。额外的静电吸引可以克服阈值，在该阈值之上，光电半导体芯片从自身上布置有光电半导体芯片的载体分离并被拾取工具拾取。
用于从载体上取下光电半导体芯片的力可以大于拾取工具保持所取下的光电半导体芯片所需的力。因此，在某些情况下，仅需要静电力即可将其取下，而不需要保持光电半导体芯片。因此，电偶极场的存在仅对于取下光电半导体芯片是必需的，而对于保持光电半导体芯片不是必要的。
具有确定缺陷(例如短路、分流、低效率或其他缺陷)的光电半导体芯片激励时的偶极场要比没有此类缺陷的光电半导体芯片更小。因此，拾取工具和有缺陷的光电半导体芯片之间的静电相互作用很小，以至于它们不能被拾取工具拾取并保留在载体上。因此，本发明实现不拾取有缺陷的光电半导体芯片并且因此也不安装有缺陷的光电半导体芯片，从而可以显著减少由有缺陷的光电半导体芯片的安装引起的维修工作。然而，高性能的、即“良好”的光电半导体芯片可以被拾取工具拾取并且例如被转移到一个新的载体上。
通过合适的设计方案可以可选地导致具有某些缺陷的光电半导体芯片(其减少偶极场)由拾取工具拾取，而带有较大偶极场的“良好”的光电半导体芯片会被拾取工具排斥并留在载体上。这种设计方案还可以将良好的和有缺陷的光电半导体芯片分开。
拾取工具可以由合适的材料制成以便产生电场。例如，拾取工具可以具有其中嵌入了金属触点的聚二甲基硅氧烷(简称PDMS)。金属触点可以连接到电压源，以便相应地给PDMS材料加载电以产生电场。
此外，拾取工具可以由合适的本身会产生电场的带电材料制成。
用于产生电场的另一种选择例如在于，通过拾取工具的内部或表面上的触点来产生电场和电压。
电场也可以在拾取工具和电触点之间延伸，其中，光电半导体芯片位于拾取工具和电触点之间。电触点可以例如是自身之上或之中放置有光电半导体芯片的载体。
可以在半导体晶圆上生产光电半导体芯片，然后例如通过锯将其分离。分离后，可以使用此处介绍的方法将光电半导体芯片安装在电路板上或其他载体上。
由光电半导体芯片发射的电磁辐射可以例如是可见光、紫外线(UV)和/或红外光。
光电半导体芯片可以例如设计为发光二极管(LED)、有机发光二极管(OLED)、发光晶体管或有机发光晶体管。在各种实施例中，光电半导体芯片可以是集成电路的一部分。
例如，此类LED可用于视频墙、建筑物和车辆中的照明设备、或环境照明或地形照明。此类LED还用于应用单独LED的大面积矩阵。
光电半导体芯片例如可以是太阳能电池。
根据一个设计方案，光电半导体芯片被设计为边缘长度在100μm或更大范围内的LED。例如，LED的边缘长度在250μm到600μm之间。此类LED例如可以特别适用于上述应用示例。
通过用光、特别是UV(紫外)光照射光电半导体芯片，可以激励光电半导体芯片以产生电子与空穴对。光谱必须具有能够激励、尤其光致发光激励的波长或波长范围。特别地，激励辐射必须具有比光电半导体芯片发射的辐射更高的能量。因此，激励辐射的波长必须短于由光电半导体芯片发射的辐射的波长。例如，蓝色的LED发出大约460nm的光，在这种情况下，激励辐射应具有440nm或更短的波长、例如大约420nm的波长。
用于产生电子与空穴对的光可以穿过拾取工具落到光电半导体芯片上。为了使之成为可能，拾取工具可以至少部分地由至少部分透明或对光可透的材料构成。此外，开口或光导可以集成到拾取工具中，光通过该开口或光导到达光电半导体芯片。
光电半导体芯片可以在被拾取工具拾取之前布置在载体或基底上。用来产生电子与空穴对的光可以穿过载体或基底落到光电半导体芯片上。为此，载体或基底可以至少部分地由对光至少部分透明或可透过的材料制成，或者可以将开口或光导集成到载体或基底中。
可替换地，可以将光沿侧向或倾斜地照射到光电半导体芯片上。
可以提出，并非在所有的光电半导体芯片中都产生电子与空穴对，而是仅在一些光电半导体芯片中选择性地产生电子与空穴对。例如，可以提供多个光电半导体芯片，并且仅在多个光电半导体芯片中的选定的光电半导体芯片中产生电子与空穴对。然后，除了有缺陷的光电半导体芯片之外，拾取工具只会拾取这些光电半导体芯片。例如，通过引导光穿过掩模以产生电子与空穴对，可以选择性地激励光电半导体芯片。
仅拾取选定的光电半导体芯片的另一种可能性是，拾取工具仅在预定区域内产生电场。例如，这可以如下地实现，即嵌入在拾取工具中的金属触点可以至少部分地被单独控制。
根据一个设计方案，拾取工具在朝向光电半导体芯片的表面上具有多个凸起或凸模。当降低拾取工具时，只有凸起与光电半导体芯片接触，因此只有凸起拾取光电半导体芯片。凸起之间的区域和凸起外部的区域不拾取任何光电半导体芯片。
可替代地，拾取工具可以在至少一个区域中具有连续的平坦的表面，该平坦的表面用于拾取光电半导体芯片。这可以实现更大的灵活性，因为可以拾取以不同图案和/或不同距离布置的光电半导体芯片。
拾取工具可以例如具有大约半导体晶圆的尺寸，在半导体晶圆上制造光电半导体芯片，并且然后，例如通过锯将其分离。
此外，拾取工具可以具有圆柱体的形状，为了拾取光电半导体芯片而使圆柱体在光电半导体芯片上滚动。例如，可以将拾取工具设计成类似于激光打印机的感光鼓。为了拾取光电半导体芯片，可将圆柱形拾取工具移到光电半导体芯片之上。可替代地，圆柱形的拾取工具的旋转轴线可以是固定的，并且具有光电半导体芯片的载体可以在拾取工具之下穿过。
为了放置光电半导体芯片，可通过金属触点改变拾取工具的电荷。例如，金属触点的极性可以颠倒。这导致拾取工具与被电子与空穴对偏振的光电半导体芯片之间产生排斥性的电相互作用。
此外，电荷只能在拾取工具的某些位置或某些区域处改变，从而可以选择性地放置确定的光电半导体芯片。
放置光电半导体芯片的另一种可行方案是，施加有光电半导体芯片的载体或基底产生的粘附力大于拾取工具和光电半导体芯片之间的吸引力。例如，载体或基底的表面可以涂覆有粘合剂、漆、焊料材料或其他合适的材料。
此外，光电半导体芯片可以借助于机械力、例如通过剪切力或加速力被从拾取工具释放。
根据一个设计方案，拾取工具直接接触光电半导体芯片以便拾取芯片。在光电半导体芯片的传输过程中，拾取工具通过范德华力将其保持。
根据本发明的设备设定用于拾取和放置光电半导体芯片的设备。该设备可以例如是自动装配机，或者可以集成到自动装配机中。
该设备包括：用于在光电半导体芯片中产生电子与空穴对的激励元件，以及用于拾取和放置光电半导体芯片的拾取工具。电子与空穴对在光电半导体芯片附近产生偶极电场。拾取工具设计为使其产生电场，该电场与光电半导体芯片的电偶极场相互作用，以便能够拾取芯片。被拾取的光电半导体芯片被输送到预定位置并在该位置被放置。
根据一个设计方案，激励元件设计成使其产生具有预定波长或预定波长范围的光，以在光电半导体芯片中产生电子与空穴对。激励元件可以包括例如光源和/或光导。
可以如下地布置激励元件，即使得用于产生电子与空穴对的光通过拾取工具或通过自身上设有光电半导体芯片的载体射在光电半导体芯片上。
拾取工具在朝向光电半导体芯片的表面上可以具有多个凸起。光电半导体芯片可以由拾取工具的凸起拾取。
可替代地，拾取工具的朝向光电半导体芯片的表面的至少一个区域可以是连续平坦的并且设计用于拾取光电半导体芯片。
此外，用于拾取和放置光电半导体芯片的设备可以具有用于拾取和放置光电半导体芯片的方法的所描述的设计方案。
此外，在各个批次的半导体芯片的生产过程中可能会出现小偏差，因此各个半导体芯片之间的差异很小。在一个生产批次内，色温(开尔文)或颜色和光通量(光流)以及所需的正向电压可能彼此有偏差。因此，例如安装在单个灯具中的半导体芯片可能略有不同。
半导体芯片的关键参数根据期望的质量而变大或变小，可以被分为不同的存储单元、即区间。这个过程被称为存储(Binning)。
然后，可以从这些单独的存储单元中选择半导体芯片，例如在单个灯具或视频墙中，并以这样的方式彼此布置，以便在整个图像中实现灯具或视频墙均匀且期望的色温或颜色。
因此，用于拾取和放置光电半导体芯片的方法或设备可能例如适用于，根据半导体芯片的色温或颜色和光通量拾取半导体芯片，并且在相应的存储单元中存储或根据所需的组合拾取具有不同色温的半导体芯片，并将其转移到新的载体或外壳组件上。
用于拾取和放置光电半导体芯片的方法或设备还可适用于，将光电半导体芯片或半导体芯片的中间阶段转移到所提供的外壳组件中，从而转移到最终产品或包装中，例如在分离半导体芯片之前。同时，例如可以检查组件的质量和/或功能。相应地，可以省略在晶圆级上单独检查半导体芯片的质量和/或功能性的附加步骤。因此，例如可行的是，仅当半导体芯片已经在所提供的外壳组件中并且因此在最终产品或包装中使用时，才执行半导体芯片的存储。这里也可以省略在晶圆级上单独检查半导体芯片的质量和/或功能性的附加步骤。
附图说明
在以下实施例中参考附图更详细地解释本发明。其中，示意图显示：
图1A至图1D示出了用于拾取和放置光电半导体芯片的方法和设备的图示；
图2示出了用于拾取和放置光电半导体芯片的另一设备的图示；
图3A和图3B示出了用于借助于圆柱形拾取工具来拾取和放置光电半导体芯片的方法的图示；
图4示出了具有用于拾取光电半导体芯片的凸起的拾取工具的图示；
图5示出了对光电半导体芯片进行选择性照射的拾取工具的图示；
图6示出了具有用于拾取光电半导体芯片的平坦表面的拾取工具的图示；
图7A至图7C示出了用于放置光电半导体芯片的方法的图示；以及
图8A至图8C示出了用于通过拾取工具产生电场的不同设计方案的图示。
具体实施方式
在下面的详细描述中，参考了构成本描述一部分的附图，其中示出了具体实施例，以可以实施本发明的说明性目的。由于实施例的组件可以定位在多个不同的方向上，因此方向术语是说明性的，并且不具有任何限制性。应当理解，可以使用其他实施例，并且可以在不脱离保护范围的情况下进行结构或逻辑的改变。应理解，除非另有明确说明，本文描述的各种实施例的特征可以彼此结合。因此，以下详细描述不应以限制性的意义进行解释。在适当的情况下，图中相同或类似的元件具有相同的附图标记。
图1A示意性地示出了根据本发明的实施例的用于拾取和放置光电半导体芯片的设备10。
在本实施例中，光电半导体芯片设计为LED 11并且彼此间隔开地布置在载体12上。
设备10具有拾取工具13、激励元件14和电压源15。
激励元件14发射光16，用其照射LED 11。由激励元件14发射的光16包括一个波长，该波长通过激励而在LED 11的光学有源区域中产生电子与空穴对。电子与空穴对在LED 11内引起静电偏振，其结果是在各个LED 11附近产生电偶极场。
在本实施例中，拾取工具13布置在激励元件14和LED 11之间。拾取工具13对于由激励元件14发射的光16是至少能被部分穿透的，使得光16可以到达LED 11。
拾取工具13具有金属触点，该金属触点例如嵌入聚二甲基硅氧烷(简称PDMS)或另一种合适的材料中。金属触点连接到电压源15。可以通过在金属触点上施加电压来产生静电场。
此外，拾取工具13具有凸起17，该凸起从拾取工具13的下侧的表面朝LED 11的方向延伸。
下面参照图1A至图1D描述根据本发明的实施例的借助于设备10拾取和放置LED11的方法。
由激励元件14发射的光16在LED 11中引起激励并产生静电偏振。同时，拾取工具13由电压源15加载电，使得在拾取工具13和LED 11之间产生相互吸引作用。
拾取工具13向下朝LED 11移动，直到凸起17与位于其之下的LED 11接触。在本实施例中，每两个LED 11之一与凸起17之一接触。
如图1B所示，然后将拾取工具13与附着在凸起17上的LED 11一起升高。图1C示出了图1B的放大的细节。图1C示出了拾取工具13的静电荷和LED 11的偏振。为简单起见，在图1B和所有后续图中未示出激励元件14和电压源15。
位于凸起13之间的LED 11不被拾取工具13升高。此外，没有升高LED 11，其中，由激励元件14发射的光16由于LED 11中的缺陷而引起很小的偏振或没有偏振。这些LED 11在图1A至图1C中具有深色背景。与完好无损的LED 11相比，较低的偏振使得可以挑选出具有相应缺陷的LED 11，而不必事先测试LED 11。
然后，如图1D所示，通过拾取工具13将LED 11输送到期望的位置并放置在该处。
图2示意性地示出了根据本发明的另一实施例的用于拾取和放置光电半导体芯片的设备20。图2所示的设备20在很大程度上与图1A的设备10相同。不同之处在于，图2中的激励元件14布置在LED 11所位于的载体12之下。在这种情况下，载体14必须对于激励元件14发出的光16至少是部分可穿透的，以便可以在LED 11中进行光致发光激励。
图3A示意性地示出了圆柱形地设计的拾取工具13，其可以像激光打印机的鼓一样构造。拾取工具13被静电加载，以由于通过光致发光激励而引起的偏振在拾取工具13的表面与位于其之下的LED 11之间产生相互吸引作用。
如图3B所示，圆柱形的拾取工具13在载体12上滚动，并且拾取LED 11，其中入射光16已经产生了足够的偏振。
图4示意性地示出了拾取工具13，该拾取工具在其下侧上具有朝向布置在拾取工具13之下的LED 11的方向延伸的凸起17。由激励元件14(在图4中未示出)发射的光16通过拾取工具13射到LED 11上。
为了使光16能够通过，拾取工具13由能至少部分地被光16穿透的材料制成。可替代地，可以将相应的通孔或光导集成到拾取工具13中。
图5示出了源于图4的拾取工具13，但是在图5中，仅某些LED 11被光16选择性地照射，例如每二个LED 11之一。为了使之成为可能，相应的通孔或光导可以集成在拾取工具13中，或者提供相应的阴影掩膜，其使光线16只射在预定的LED 11上。因此，只有被光16照射的LED 11被激励光致发光，并且只有这些LED 11可以被拾取工具13拾取，只要它们由于光致发光的激励而形成足够的偏振就行。
图6示意性地示出了拾取工具13，该拾取工具在其下侧处具有连续的平坦表面21。平坦表面21实现了拾取以不同图案和/或不同距离布置的LED 11。
此外，可以提供遮光元件、例如掩模，以选择性地仅使某些LED 11激励光致发光。
图7A至图7C示出了在放置LED 11期间的设备10。如图1A至图1D所示，在拾取了LED11之后，将拾取工具13转移至图7A所示的电路板上，在该电路板上应该装配一些LED 11。
借助于图7B所示的电压源15，改变拾取工具13的静电荷，以减小拾取工具13与LED11之间的吸引相互作用或将其转变成互斥的相互作用。借助于拾取工具中的可单独控制的金属触点，能够以期望的方式改变拾取工具的某些区域中的电荷，从而仅将预定数量的LED11放置在电路板22上。然后，如图7C所示，将拾取工具13从电路板22移除。可以将残留在拾取工具13上的LED 11移除或放置在其他地方，例如在粘合清洁带上。
在图8A至图8C中示意性地示出了能够通过拾取工具13产生电场的不同选项。在图8A至图8C中所示的场线23指示在各个位置处的电场的方向和强度。
在图8A所示的设计方案中，电荷位于拾取工具13的凸起17中。对应电荷被布置在拾取工具13的附近。这导致在每个凸起17附近的电场类似于点电荷的场。
在图8B中，在拾取工具13中存在偶极电荷，该偶极电荷被布置成使得在凸起17的尖端处的电场强度特别大。
在图8C中，拾取工具13的凸起17被加载电，并且对应电荷被布置在载体12之下，使得要拾取的LED 11位于拾取工具13和发光二极管13之间。对应电荷并因此在电场内。
借助于拾取工具13产生的电场不应该是均匀的，以便在LED 11的偶极上施加有效力，使得LED可以被载体12拾取。
图8A至图8C还示出由激励产生的LED 11的电场线24。为了简单起见，未示出LED11的场线24与拾取工具13的场线23的相互作用。
参考标号列表
10 设备
11 LED
12 载体
13 拾取工具
14 激励元件
15 电压源
16 光
17 凸起
20 设备
21 表面
22 电路板
23 拾取工具的场线
24 半导体芯片的场线。

Claims (18)

1.一种用于拾取和放置光电半导体芯片(11)的方法，其中，
在光电半导体芯片(11)中产生电子与空穴对，并且通过所述电子与空穴对在相应的所述光电半导体芯片(11)的周围环境中产生电偶极场，
拾取工具(13)产生电场，并且
在产生所述电子与空穴对期间或之后，利用所述拾取工具(13)将所述光电半导体芯片(11)拾取并且放置在预定位置处。
2.根据权利要求1所述的方法，其中，所述光电半导体芯片是LED。
3.根据权利要求1或2所述的方法，其中，为了产生所述电子与空穴对，利用具有预定波长或预定波长范围的光(16)照射所述光电半导体芯片(11)。
4.根据权利要求3所述的方法，其中，为了产生所述电子与空穴对，使所述光(16)通过所述拾取工具(13)射到所述光电半导体芯片(11)上。
5.根据权利要求3所述的方法，其中，所述光电半导体芯片(11)布置在载体(12)上，并且为了产生所述电子与空穴对，使所述光(16)通过所述载体(12)射到所述光电半导体芯片(11)上。
6.根据前述权利要求中任一项所述的方法，其中，提供多个光电半导体芯片(11)，并且仅在所述多个光电半导体芯片(11)中的选定的光电半导体芯片(11)中产生所述电偶极场。
7.根据前述权利要求中任一项所述的方法，其中，所述拾取工具(13)仅在预定区域中产生电场。
8.根据前述权利要求中任一项所述的方法，其中，所述拾取工具(13)在朝向所述光电半导体芯片(11)的表面上具有多个凸起(17)，并且由所述拾取工具(13)的所述凸起(17)拾取所述光电半导体芯片(11)。
9.根据权利要求1至7中任一项所述的方法，其中，所述拾取工具(13)的朝向所述光电半导体芯片(11)的表面(21)的至少一个区域是平坦的，并且利用所述拾取工具(13)的平坦的所述区域拾取所述光电半导体芯片(11)。
10.根据权利要求1至7中任一项所述的方法，其中，所述拾取工具(13)具有圆柱体的形状，所述圆柱体在所述光电半导体芯片(11)上滚动以拾取所述光电半导体芯片(11)。
11.根据前述权利要求中任一项所述的方法，其中，改变由所述拾取工具(13)产生的所述电场以放置所述光电半导体芯片(11)。
12.根据前述权利要求中任一项所述的方法，其中，为了拾取所述光电半导体芯片(11)，所述拾取工具(13)直接接触所述光电半导体芯片(11)并且借助于范德华力保持所述光电半导体芯片。
13.一种用于拾取和放置光电半导体芯片(11)的设备(10，20)，所述设备包括：
激励元件(14)，所述激励元件用于在所述光电半导体芯片(11)中产生电子与空穴对，以在相应的所述光电半导体芯片(11)的周围环境中产生电偶极场，以及
用于拾取和放置所述光电半导体芯片(11)的拾取工具(13)，其中，所述拾取工具(13)设计成，使得所述拾取工具产生电场，然后所述拾取工具利用由所述激励元件(14)产生的所述电子与空穴对来拾取所述光电半导体芯片(11)并将所述光电半导体芯片(11)放置在预定位置。
14.根据权利要求13所述的设备(10，20)，其中，所述激励元件(14)设计成，为了在所述光电半导体芯片(11)中产生所述电子与空穴对，使所述激励元件产生具有预定波长或预定波长范围的光(16)。
15.根据权利要求14所述的设备(10，20)，其中，所述激励元件(14)设置成，为了产生所述电子与空穴对，使所述光(16)通过所述拾取工具(13)或通过载体(12)射到所述光电半导体芯片(11)上，在所述载体上布置有所述光电半导体芯片(11)。
16.根据权利要求13至15中任一项所述的设备(10，20)，其中，所述拾取工具(13)在朝向所述光电半导体芯片(11)的表面上具有多个凸起(17)，并且由所述拾取工具(13)的所述凸起(17)拾取所述光电半导体芯片(11)。
17.根据权利要求13至15中任一项所述的设备(10，20)，其中，所述拾取工具(13)的朝向所述光电半导体芯片(11)的表面(21)的至少一个区域是平坦的，并且利用所述拾取工具(13)的平坦的所述区域拾取所述光电半导体芯片(11)。
18.根据权利要求13至15中任一项所述的设备(10，20)，其中，所述拾取工具(13)具有圆柱体的形状，所述圆柱体在所述光电半导体芯片(11)上滚动以拾取所述光电半导体芯片(11)。
CN202080072426.1A 2019-08-12 2020-08-12 用于拾取和放置光电半导体芯片的方法和设备 Pending CN114586140A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019121672.9A DE102019121672A1 (de) 2019-08-12 2019-08-12 Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
DE102019121672.9 2019-08-12
PCT/EP2020/072648 WO2021028484A1 (de) 2019-08-12 2020-08-12 Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips

Publications (1)

Publication Number Publication Date
CN114586140A true CN114586140A (zh) 2022-06-03

Family

ID=72086869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080072426.1A Pending CN114586140A (zh) 2019-08-12 2020-08-12 用于拾取和放置光电半导体芯片的方法和设备

Country Status (5)

Country Link
US (1) US20220319882A1 (zh)
KR (1) KR20220047321A (zh)
CN (1) CN114586140A (zh)
DE (2) DE102019121672A1 (zh)
WO (1) WO2021028484A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019107143B4 (de) * 2019-03-20 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum sortieren von optoelektronischen halbleiterbauelementen und vorrichtung zum sortieren von optoelektronischen halbleiterbauelementen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
JP6483246B2 (ja) * 2014-10-17 2019-03-13 インテル・コーポレーション 微小持ち上げ・接合組立法
WO2017197576A1 (en) * 2016-05-17 2017-11-23 The University Of Hong Kong Light-emitting diodes (leds) with monolithically-integrated photodetectors for in situ real-time intensity monitoring
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
US20190044023A1 (en) * 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20220319882A1 (en) 2022-10-06
DE102019121672A1 (de) 2021-02-18
WO2021028484A1 (de) 2021-02-18
DE112020003854A5 (de) 2022-04-28
KR20220047321A (ko) 2022-04-15
JP2022544300A (ja) 2022-10-17

Similar Documents

Publication Publication Date Title
US11804397B2 (en) Parallel assembly of discrete components onto a substrate
KR102538996B1 (ko) 발광 다이오드(led) 테스트 장치 및 제조 방법
JP2020506541A (ja) 発光ダイオード（ｌｅｄ）検査装置及び製造方法
KR20180030452A (ko) 흡착 및 제거 시스템 및 발광 디스플레이를 복원하는 방법
CN110233129B (zh) 器件的移设方法
CN1518072A (zh) 切割晶片的方法
KR20190017181A (ko) Ｌｅｄ칩 분류 장치
CN110537252B (zh) 拾取方法、拾取装置和安装装置
CN114586140A (zh) 用于拾取和放置光电半导体芯片的方法和设备
US20140338593A1 (en) Method and apparatus for manufacturing white light-emitting device
CN111326454A (zh) 元件阵列的制造方法和特定元件的除去方法
US10388610B2 (en) Electronic chip inspection by backside illumination
TWI688317B (zh) 發光二極體晶片的固接方法及固接裝置
CN113711352A (zh) 用于制造多种构件的方法、构件和由构件构成的构件复合件
JP7494288B2 (ja) 光電子半導体チップをピックアップおよびプレースするための方法およびデバイス
US11257705B2 (en) Method of selecting semiconductor chips
KR102548400B1 (ko) Led 이송 방법
US20190214364A1 (en) A method of aligning semiconductor chips, method of arranging semiconductor chips, device that produces a semiconductor component, and semiconductor component
CN113366657B (zh) 一种目标转移结构及其制造方法、以及发光二极管固定方法
KR102654600B1 (ko) 다이 이젝터 및 이를 포함하는 다이 본딩 장치
KR101142528B1 (ko) 발광다이오드 패키지 검사 장치
WO2023106756A1 (ko) 검사장치 및 이를 이용한 검사방법
KR102109000B1 (ko) 유기 발광 소자 및 이의 제조 방법
JPH11121402A (ja) Ｕｖ照射ユニット及び該ｕｖ照射ユニットを搭載したダイシング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination