JP2022544300A - 光電子半導体チップをピックアップおよびプレースするための方法およびデバイス - Google Patents

光電子半導体チップをピックアップおよびプレースするための方法およびデバイス Download PDF

Info

Publication number
JP2022544300A
JP2022544300A JP2022508932A JP2022508932A JP2022544300A JP 2022544300 A JP2022544300 A JP 2022544300A JP 2022508932 A JP2022508932 A JP 2022508932A JP 2022508932 A JP2022508932 A JP 2022508932A JP 2022544300 A JP2022544300 A JP 2022544300A
Authority
JP
Japan
Prior art keywords
optoelectronic semiconductor
pick
semiconductor chip
tool
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022508932A
Other languages
English (en)
Other versions
JP7494288B2 (ja
Inventor
マイアー トビアス
ペアツルマイアー コアビニアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of JP2022544300A publication Critical patent/JP2022544300A/ja
Application granted granted Critical
Publication of JP7494288B2 publication Critical patent/JP7494288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B65G47/92—Devices for picking-up and depositing articles or materials incorporating electrostatic or magnetic grippers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

光電子半導体チップ（１１）をピックアップおよびプレースするための方法であって、電子－正孔対を光電子半導体チップ（１１）内で生成し、これにより、それぞれの光電子半導体チップ（１１）の周囲に電気双極子場を生成し、ピックアップツール（１３）が電界を発生させ、光電子半導体チップ（１１）を、電子－正孔対の生成中または生成後に、ピックアップツール（１３）によってピックアップし、所定の場所にプレースする、方法に関する。

Description

本出願は、２０１９年８月１２日付けにてドイツ特許商標庁に出願された独国特許出願第１０２０１９１２１６７２．９号明細書の優先権を主張するものである。独国特許出願第１０２０１９１２１６７２．９号明細書の開示内容は、参照により本出願の開示内容に組み込まれる。
本発明は、光電子半導体チップをピックアップおよびプレースするための方法およびデバイスに関するものである。
光電子半導体チップ、特にＬＥＤ（英語：light emitting diode）は、ボードに実装される前に、従来のいくつかの組立て工程でテストされ、必要に応じて選別される。しかしながら、これには非常に時間がかかり、高額な追加コストを伴うことが少なくない。
本発明は、中でも、光電子半導体チップをピックアップおよびプレースし、同時に特定の欠陥を有する光電子半導体チップを選別することができる方法の規定を課題としている。さらに、光電子半導体チップをピックアップおよびプレースするための対応する装置を作ることを目的としている。
本発明の１つの課題は、請求項１の特徴を有する光電子半導体チップをピックアップおよびプレースするための方法によって解決される。本発明の更なる課題は、独立請求項１３の特徴を有する光電子半導体チップをピックアップおよびプレースするためのデバイスによって解決される。本発明の好ましい構成形態および更なる発展形態は、従属請求項に示されている。
光電子半導体チップをピックアップおよびプレースするための本発明による方法は、電子－正孔対を光電子半導体チップ内に生成することを含んでいる。
光電子半導体チップは、それぞれの場合において、光学活性領域とも呼ばれる感光性領域を有する半導体層を有していてよい。この領域は、例えば、発光ダイオードの活性ゾーンであってもよい。感光性領域では、電荷キャリアもしくは電子－正孔対が、対応する励起、特に入射光によって生成されることができる。
電子－正孔対は、欠陥電子と、エネルギーを吸収して結晶内の基底状態から励起状態に移行した電子とから構成されている。
半導体材料の適切な特性、例えばｐｎ接合のようにドーパントの濃度が異なる２つの領域があると、電子－正孔対を互いに分離することができる。これにより、それぞれの半導体チップに電荷が発生し、半導体チップの外側に双極子場が発生する。このプロセスは、光起電力効果としても知られている。
それぞれの半導体チップで発生する双極子場の強さは、半導体チップの特性に依存している。半導体チップは、短絡、シャントまたは低効率などの欠陥を有している場合があり、これにより、励起で発生した電荷の流出が加速され、双極子場が弱まる。
さらに、本発明による方法によれば、光電子半導体チップをピックアップし、これらを所定の位置もしくは場所、例えば光電子半導体チップが実装されるボード上に配置するために用いられるピックアップツールが準備される。このプロセスは、英語の技術文献では「ピックアンドプレース」とも呼ばれている。
本発明によれば、ピックアップツールは、少なくとも特定の位置で電界を発生させ、例えば、これらの場所で帯電する。電子－正孔対の生成中または生成後に、ピックアップツールによって光電子半導体チップがピックアップされる。
ピックアップツールで発生した電界は、光電子半導体チップの双極子場と相互作用することで、ピックアップツールと光電子半導体チップとの間に吸引力さらには反発力も発生する。電子－正孔対による電気双極子場がない場合でも、静電的な相互作用もしくは力が、ピックアップツールと光電子半導体チップとの間に存在する相互作用もしくは力に重なり合うことがある。例えば、励起で発生した双極子電荷がない場合でも、ピックアップツールとそれぞれの光電子半導体チップとの間にファンデルワールス引力または静電引力が存在することがある。追加の静電引力により、光電子半導体チップが配置されたキャリアから光電子半導体チップが切り離され、ピックアップツールによってピックアップされる閾値を超えることができる。
キャリアから光電子半導体チップを取り外すのに必要な力は、取り外された光電子半導体チップをピックアップツールで保持するのに必要な力より大きくてもよい。したがって、状況次第では、静電力は光電子半導体チップを取り外すためにのみ必要であり、保持するためには必要ない場合もある。その結果、双極子電界の存在は、光電子半導体チップを取り外すためにのみ必要であり、その後の光電子半導体チップの保持には必ずしも必要ではない。
特定の欠陥、例えば短絡、シャント、低効率などの欠陥を有する光電子半導体チップは、このような欠陥を有しない光電子半導体チップよりも励起時の双極子電界が低くなる。それに従って、ピックアップツールと欠陥のある光電子半導体チップとの間の静電相互作用は非常に小さいため、ピックアップツールによってピックアップされ得ず、キャリア上に残ることになる。本発明により、欠陥のある光電子半導体チップをピックアップせず、したがって実装しないことも可能になり、欠陥のある光電子半導体チップの組立てに起因した修理作業を大幅に減らすことができる。しかしながら、機能的な、すなわち「良好な」光電子半導体チップを、ピックアップツールでピックアップし、例えば新しいキャリアに移すことができる。
適切な構成により、代替的に、双極子場を弱める特定の欠陥を有する光電子半導体チップがピックアップツールによってピックアップされ、より強い双極子場を有する「良好な」光電子半導体チップがピックアップツールによって弾かれてキャリア上に残るようにすることもできる。また、本構成も、光電子半導体チップの良品と欠陥品とを分離する。
ピックアップツールは、電界を発生させるのに適した材料で作られていてもよい。例えば、ピックアップツールは、金属コンタクトが埋め込まれているポリジメチルシロキサン（略してＰＤＭＳ）を有していてもよい。金属コンタクトは、電界を発生させるためにＰＤＭＳ材料を適切に帯電させるために電圧源に接続されていてもよい。
さらに、ピックアップツールは、それ自体で電界を生成する適切な帯電材料で作られていてもよい。
電界を発生させるための別のオプションは、例えば、ピックアップツール内またはその表面上のコンタクトと電圧を介して電界を発生させることである。
また、電界はピックアップツールと電気的コンタクトとの間にも広がっていてよく、ピックアップツールと電気コンタクトとの間には光電子半導体チップが配置されている。電気的コンタクトは、例えば、光電子半導体チップがプレースされたキャリアであってよく、これに組み込まれたりしていてもよい。
光電子半導体チップは、半導体ウェハ上で製造した後、例えばソーイングによって個片化することができる。個片化後の光電子半導体チップは、本明細書に記載されている方法でボードまたは他のキャリアに実装することができる。
光電子半導体チップが放出する電磁放射は、例えば、可視域の光、紫外（ＵＶ）光および／または赤外光であってもよい。
光電子半導体チップは、例えば、発光ダイオード（英語：light emitting diode；略してＬＥＤ）、有機発光ダイオード（英語：organic light emitting diode；略してＯＬＥＤ）、発光トランジスタまたは有機発光トランジスタとして構成されていてもよい。さまざまな構成形態において、光電子半導体チップは集積回路の一部であってもよい。
このようなＬＥＤは、例えば、ビデオウォール、建物および乗り物における照明器具、またはアンビエント照明もしくはインテリア照明に使用することができる。このようなＬＥＤは、個々のＬＥＤが設置されている大面積のマトリクスにも使用される。
光電子半導体チップは、例えば、太陽電池であってもよい。
一構成形態によれば、光電子半導体チップは、１００μｍ超の範囲のエッジ長さを有するＬＥＤとして構成されている。例えば、ＬＥＤは、２５０μｍ～６００μｍの範囲のエッジ長さを有している。このようなＬＥＤは、例えば、上述の用途例に特に適している。
電子－正孔対を生成するための光電子半導体チップの励起は、光電子半導体チップに光、特にＵＶ光を照射することで行うことができる。光スペクトルは、励起、特にフォトルミネッセンス励起を可能にする層システムを有していなければならない。特に、励起光は光電子半導体チップから放出される光線よりも高いエネルギーを有していなければならない。その結果、励起光の波長は、光半導体チップが発する光線の波長よりも短くなくてはならない。例えば、青色のＬＥＤは約４６０ｎｍの光を発する。この場合、励起光は４４０ｎｍ以下の波長を有することが望ましく、例えば約４２０ｎｍの波長を有することが望ましい。
電子－正孔対を生成するために使用される光は、ピックアップツールを通って光電子半導体チップに当たることができる。これを可能にするために、ピックアップツールは、少なくとも部分的に、光に対して透明もしくは透過性のある材料からなっていてよい。さらに、ピックアップツールには、光が光電子半導体チップに到達するための開口部または導光体が組み込まれていてもよい。
光電子半導体チップは、ピックアップツールでピックアップされる前に、キャリアもしくは基板上に配置されていてもよい。電子－正孔対を生成するための光は、キャリアもしくは基板を透過して光電子半導体チップに当たることができる。このためにキャリアもしくは基板の少なくとも一部は、光に対して少なくとも部分的に透明もしくは透過性のある材料から作製されていてもよいし、キャリアもしくは基板に開口部または導光体が組み込まれたりしていてもよい。
あるいは光電子半導体チップに対して、光を横方向または斜め方向から照射してもよい。
電子－正孔対は、光電子半導体チップのすべてで生成されるのではなく、一部の光電子半導体チップでのみ選択的に生成されることが規定されていてもよい。例えば、多数の光電子半導体チップが準備され、電子－正孔対は、多数の光電子半導体チップのうち選択された光電子半導体チップにおいてのみ生成されるようにしてもよい。次いでまた、欠陥のある光電子半導体チップを除いて、これらの光電子半導体チップのみがピックアップツールでピックアップされる。光電子半導体チップの選択的な励起は、例えば、電子－正孔対を生成するための光をマスクに通すことで行うことができる。
光電子半導体チップの選択したものだけをピックアップするための別の可能性は、ピックアップツールが所定の領域のみに電界を発生させることにある。これは、例えば、ピックアップツールに埋め込まれた金属コンタクトが少なくとも部分的に個別に駆動制御可能であることによって可能になり得る。
一構成によれば、ピックアップツールは、光電子半導体チップに面している表面に多数の凸部もしくはスタンプを有している。ピックアップツールを下ろすと、凸部のみが半導体光電子チップと接触するため、これらの凸部のみが光電子半導体チップをピックアップすることができる。凸部の間にある領域と、凸部の外側にある領域とはいずれも、光電子半導体チップをピックアップしない。
あるいはピックアップツールは、少なくとも１つの領域において、光電子半導体チップをピックアップするために指定された連続した平坦面を有していてもよい。これにより、異なるパターンおよび／または間隔で配置された光電子半導体チップをピックアップすることができるため、自由度がより高まる。
ピックアップツールは、例えば、光電子半導体チップが製造され、引き続き、例えばソーイングによって個片化される半導体ウェハとほぼ同じ大きさにすることができる。
さらに、ピックアップツールは、光電子半導体チップの上を転がって光電子半導体チップをピックアップする円筒体の形状を有していてよい。例えば、ピックアップツールは、レーザープリンターのドラムのような形状をしていてよい。円筒状のピックアップツールを光電子半導体チップの上に移動させて、光電子半導体チップをピックアップすることができる。あるいは円筒状のピックアップツールの回転軸を固定し、光電子半導体チップを有するキャリアをピックアップツールの下にスライドさせることも可能である。
光電子半導体チップをプレースするために、金属コンタクトを介してピックアップツールの電荷を変化させることができる。例えば、金属コンタクトの極性を逆にすることも可能である。これにより、ピックアップツールと電子－正孔対によって分極された光電子半導体チップとの間に反発的な電気的相互作用が生じる。
さらに、ピックアップツールの特定の場所だけ、または特定の領域だけ電荷を変化させて、選択的に特定の光電子半導体チップをプレースすることも可能である。
光電子半導体チップをプレースするための別の可能性は、ピックアップツールと光電子半導体チップとの間の吸引力よりも大きい付着力を、光電子半導体チップが適用されるキャリアもしくは基板が発生させることにある。例えば、キャリアもしくは基板の表面に、接着剤、ワニス、はんだ材料などの適切な材料がコーティングされていてよい。
さらに、光電子半導体チップは、例えば剪断力または加速力などの機械的な力によってピックアップツールから切り離すことができる。
一構成によれば、ピックアップツールは、光電子半導体チップに直接接触してこれらをピックアップする。光電子半導体チップを転写する際、ピックアップツールはファンデルワールス力でチップを保持する。
本発明によるデバイスは、光電子半導体チップをピックアップおよびプレースするためのものである。このデバイスは、例えば、自動組立機であってもよいし、自動組立機に組み込まれていてもよい。
このデバイスは、光電子半導体チップに電子－正孔対を生成するための励起素子と、光電子半導体チップをピックアップおよびプレースするためのピックアップツールとを含んでいる。電子－正孔対は、光電子半導体チップの近傍で電気双極子場を発生させる。ピックアップツールは、光電子半導体チップの電気双極子場と相互作用する電界を発生させて、これらをピックアップすることができるように構成されている。ピックアップされた光電子半導体チップは、所定の場所に移動され、その箇所でプレースされる。
一構成によれば、励起素子は、光電子半導体チップに電子－正孔対を生成するための所定の層システムを有する光を生成するように構成されている。例えば、励起素子は、光源および／または導光体を含んでいてもよい。
励起素子は、電子－正孔対を生成するための光が、ピックアップツールを通って、または光電子半導体チップが配置されたキャリアを通って、光電子半導体チップに入射するように配置されていてもよい。
ピックアップツールは、半導体光電子チップに面している表面に多数の凸部を有していてもよい。光電子半導体チップは、ピックアップツールの凸部でピックアップすることができる。
あるいは光電子半導体チップに面しているピックアップツールの表面の少なくとも一部は、全体的に平面であり、光電子半導体チップをピックアップするように構成されていてもよい。
さらに、光電子半導体チップをピックアップおよびプレースするデバイスは、上述した光電子半導体チップをピックアップおよびプレースするための方法の構成を有していてもよい。
さらに、半導体チップの製造プロセスでは、個々のバッチ内で小さなばらつきがあり、ひいては個々の半導体チップ間で小さな差異が生じる可能性がある。色温度（ケルビン）もしくは色と、光束（ルーメン）、必要な順方向電圧とは、製造バッチ内で異なる場合がある。そのため、例えば個々の照明器具に搭載される半導体チップは、僅かに異なる場合がある。
所望の品質に応じて測度が広くなったり狭くなったりする半導体チップを、異なるビン（領域）に分類することができる。このプロセスは「ビニング」と呼ばれる。
引き続き、これらの個々のビンから、半導体チップを、例えば個々の照明器具またはビデオウォールにおいて、照明器具またはビデオウォールの均一で所望の色温度もしくは色が画像全体で実現されるように選択し、互いに配置することができる。
したがって、光電子半導体チップをピックアップおよびプレースするための方法もしくはデバイスは、例えば、色温度もしくは色と光束とに応じて半導体チップをピックアップし、対応するビンにプレースするか、あるいは所望の組み合わせに応じて異なる色温度を有する半導体チップをピックアップして、新しいキャリアまたはケーシング部品に移すことに適したものであり得る。
さらに、光電子半導体チップをピックアップおよびプレースするための方法もしくはデバイスは、光電子半導体チップ、あるいは半導体チップの中間段階を、例えば半導体チップの個片化前に、所定のケーシング部品ひいては最終製品もしくはパッケージに移すのにも適したものであり得る。同時に、例えば、構造素子の品質および／または機能を確認することができる。したがって、半導体チップの品質および／または機能をウェハレベルで個別に確認するという追加のステップは省略することができる。これにより、例えば、半導体チップが所定のケーシング部品ひいては最終製品もしくはパッケージに既に挿入された状態でのみ、半導体チップのビニングが行われることが可能となり得る。この場合も、半導体チップの品質および／または機能をウェハレベルで個別に確認するという追加のステップを省略することができる。
以下では、本発明の構成例について、添付の図面を参照しながら、より詳細に説明する。これらは概略的に示されている。
光電子半導体チップをピックアップおよびプレースするための方法およびデバイスを示す図である。 光電子半導体チップをピックアップおよびプレースするための方法およびデバイスを示す図である。 光電子半導体チップをピックアップおよびプレースするための方法およびデバイスを示す図である。 光電子半導体チップをピックアップおよびプレースするための方法およびデバイスを示す図である。 光電子半導体チップをピックアップおよびプレースするための更なるデバイスを示す図である。 円筒形のピックアップツールを用いて光電子半導体チップをピックアップおよびプレースするための方法を示す図である。 円筒形のピックアップツールを用いて光電子半導体チップをピックアップおよびプレースするための方法を示す図である。 光電子半導体チップをピックアップするための凸部を有するピックアップツールを示す図である。 光電子半導体チップを選択的に照射するピックアップツールを示す図である。 光電子半導体チップをピックアップするための平坦な表面を有するピックアップツールを示す図である。 光電子半導体チップをプレースするための方法を示す図である。 光電子半導体チップをプレースするための方法を示す図である。 光電子半導体チップをプレースするための方法を示す図である。 ピックアップツールによって電界を生成するための構成を示す図である。 ピックアップツールによって電界を生成するための構成を示す図である。 ピックアップツールによって電界を生成するための構成を示す図である。
以下の詳細な説明では、本明細書の一部を構成し、本発明を実施することができる特定の構成例が例示目的で示されている添付の図面が参照される。構成例のコンポーネントはいくつかの異なる方向に配置される可能性があるため、方向性を示す用語は説明のためのものであり、決して限定的なものではない。自明のことながら、保護範囲を逸脱することなく、他の構成例を使用したり、構造的または論理的な変更を行ったりしてもよい。自明のことながら、本明細書に記載されているさまざまな構成例の特徴は、特に示されていない限り、互いに組み合わせることができる。したがって、以下の詳細な説明は、制限的な意味で理解されるものではない。図中、同一または類似の要素には、適切な範囲で同一の参照符号が付されている。
図１Ａは、本発明による一構成例として、光電子半導体チップをピックアップおよびプレースするためのデバイス１０を概略的に示している。
本構成例では、光電子半導体チップはＬＥＤ１１として形成され、キャリア１２上に互いに離間して配置されている。
デバイス１０は、ピックアップツール１３、励起素子１４および電圧源１５を有している。
励起素子１４は、ＬＥＤ１１が照射される光１６を発する。励起素子１４が発する光１６は、励起によってＬＥＤ１１の光学活性領域に電子－正孔対を生成する波長を含んでいる。電子－正孔対は、ＬＥＤ１１内で静電分極を引き起こし、これにより、それぞれのＬＥＤ１１の近傍で電気双極子場を発生させる。
本構成例では、ピックアップツール１３は、励起素子１４とＬＥＤ１１との間に配置されている。ピックアップツール１３は、励起素子１４が発する光１６に対して少なくとも部分的に透過性であり、光１６がＬＥＤ１１に達することができるようになっている。
ピックアップツール１３は、例えば、ポリジメチルシロキサン（略してＰＤＭＳ）または他の適切な材料に埋め込まれた金属コンタクトを有している。金属コンタクトは電圧源１５に接続されている。金属コンタクトに電圧をかけることで静電界を発生させることができる。
さらに、ピックアップツール１３は、ピックアップツール１３の下側の表面からＬＥＤ１１に向かって延びる凸部１７を有している。
図１Ａ～図１Ｄを参照することで、本発明による一構成例として、デバイス１０を用いてＬＥＤ１１をピックアップおよびプレースするための方法を以下に説明する。
励起素子１４が発する光１６は、励起とそれに伴う静電分極とをＬＥＤ１１に引き起こす。同時に、ピックアップツール１３は、ピックアップツール１３とＬＥＤ１１との間で吸引的な相互作用が生じるように、電圧源１５によって充電される。
ピックアップツール１３は、凸部１７が、その下にあるＬＥＤ１１に接触するまで、ＬＥＤ１１に向かって下降する。本構成例では、ＬＥＤ１１が１つ置きに、凸部１７の１つに接触している。
引き続き、図１Ｂが示すように、ピックアップツール１３は、ＬＥＤ１１が凸部１７に付着した状態で一緒にリフトアップされる。図１Ｃは、図１Ｂの拡大図である。図１Ｃは、ピックアップツール１３の容量とＬＥＤ１１の分極とを示している。簡単化のために、励起素子１４と電圧源１５とは、図１Ｂおよび後続のいずれの図にも示していない。
凸部１７の間に位置するＬＥＤ１１は、ピックアップツール１３によってリフトアップされない。さらに、励起素子１４が発する光１６が、ＬＥＤ１１の欠陥に基づき僅かしか分極を起こさないか、または全く分極を起こさない場合、ＬＥＤ１１はリフトアップされない。これらのＬＥＤ１１は、図１Ａ～図１Ｃでは暗色で強調されている。欠陥のないＬＥＤ１１と比較して分極が小さいため、ＬＥＤ１１を事前にテストする必要なしに、対応する欠陥を有するＬＥＤ１１を選別することが可能である。
引き続き、図１Ｄが示すように、ピックアップツール１３によってＬＥＤ１１を所望の位置に移動させ、そこに設置する。
図２は、本発明による更なる構成例として、光電子半導体チップをピックアップおよびプレースするためのデバイス２０を概略的に示している。図２に示すデバイス２０は、図１Ａのデバイス１０とほぼ同じである。異なる点は、図２の励起素子１４が、ＬＥＤ１１が配置されたキャリア１２の下方に配置されていることである。この場合、ＬＥＤ１１においてフォトルミネッセンス励起が起こり得るためには、励起素子１４が発する光１６に対してキャリア１２が少なくとも部分的に透過性でなければならない。
図３Ａは、レーザープリンターのドラムのように構成されていてよい円筒状に形成されたピックアップツール１３を概略的に示している。ピックアップツール１３は、フォトルミネッセンス励起によって起こる分極に基づき、ピックアップツール１３の表面と、その下にあるＬＥＤ１１との間で吸引的な相互作用が生じるように静電的に帯電されている。
図３Ｂに示すように、円筒状のピックアップツール１３をキャリア１２上で転がし、その際、入射光１６によって十分な分極が発生したＬＥＤ１１をピックアップする。
図４は、ピックアップツール１３の下に配置されたＬＥＤ１１の方向に向かって延びる凸部１７をその下側に有するピックアップツール１３を概略的に示している。図４には示されていない励起素子１４が発する光１６は、ピックアップツール１３を通過してＬＥＤ１１に入射する。
光１６の通過を可能にするために、ピックアップツール１３は、光１６に対して少なくとも部分的に透過性の材料で作られていてよく、あるいは対応する光路開口部または導光体がピックアップツール１３に組み込まれていてもよい。
図５は図４のピックアップツール１３を示しているが、図５では特定のＬＥＤ１１のみが選択的に光１６で照射され、例えばＬＥＤ１１は１つ置きに照射される。これを可能にするために、対応する光路開口部または導光体がピックアップツール１３に組み込まれていてもよいし、または対応する遮光マスクを設けて、光１６が特定のＬＥＤ１１のみに当たるようにすることもできる。その結果、光１６が照射されたＬＥＤ１１のみがフォトルミネッセンス励起され、フォトルミネッセンス励起により十分な分極を形成していれば、これらのＬＥＤ１１のみをピックアップツール１３でピックアップすることができる。
図６は、下側に連続した平坦表面２１を有するピックアップツール１３を概略的に示している。平坦表面２１は、異なるパターンおよび／または異なる間隔で配置されたＬＥＤ１１をピックアップすることを可能にする。
さらに、遮光要素、例えばマスクを設けることで、特定のＬＥＤ１１のみを選択的にフォトルミネッセンス励起させることも可能である。
図７Ａ～図７Ｃは、ＬＥＤ１１のプレース中のデバイス１０を示している。図１Ａ～図１Ｄに示すようにＬＥＤ１１をピックアップした後、ピックアップツール１３を、ＬＥＤ１１のいくつかが実装される図７Ａに示すボードへと移動させる。
図７Ｂに示す電圧源１５によって、ピックアップツール１３とＬＥＤ１１との間の吸引的な相互作用が減少するか、または反発的な相互作用へ変換されるように、ピックアップツール１３の電荷が変更される。ピックアップツールの個別に駆動制御可能な金属コンタクトを用いて、ピックアップツールの特定の領域の電荷を所望の方法で変化させることで、所定の数のＬＥＤ１１のみをボード２２上に置けるようになる。引き続き、図７Ｃに示すように、ピックアップツール１３がボード２２から遠ざけられる。ピックアップツール１３上に残ったＬＥＤ１１は、例えば清浄用の接着ストリップを使って、他の場所で除去するかまたは脱落させることができる。
図８Ａ～図８Ｃは、ピックアップツール１３によって電界を発生させることができるさまざまなオプションを概略的に示している。図８Ａ～図８Ｃに示す力線２３は、それぞれの位置における電界の方向と強さを示している。
図８Ａに示す構成では、ピックアップツール１３の凸部１７に電荷が存在している。ピックアップツール１３の近傍には対向電荷が配される。これにより、各凸部１７の近傍には、点電荷の電界に似た電界が発生する。
図８Ｂでは、凸部１７の先端の電界強度が特に高くなるように、ピックアップツール１３に双極子電荷が配される。
図８Ｃでは、ピックアップツール１３の凸部１７は帯電しており、キャリア１２の下方に対向電荷が配されているため、ピックアップされるＬＥＤ１１は、ピックアップツール１３と対向電荷との間、ひいては電界内に位置する。
ピックアップツール１３によって生成される電界は、ＬＥＤ１１がキャリア１２によってピックアップされるように、ＬＥＤ１１の双極子に有効な力を及ぼすために、均一でないことが望ましい。
さらに、図８Ａ～図８Ｃは、励起により発生したＬＥＤ１１の電気力線２４を示している。ＬＥＤ１１の電気力線２４とピックアップツール１３の力線２３との相互作用については、簡単化のために図示していない。
１０ デバイス
１１ ＬＥＤ
１２ キャリア
１３ ピックアップツール
１４ 励起素子
１５ 電圧源
１６ 光
１７ 凸部
２０ デバイス
２１ 表面
２２ ボード
２３ ピックアップツールの力線
２４ 半導体チップの力線

Claims (18)

  1. 光電子半導体チップ（１１）をピックアップおよびプレースするための方法であって、
    電子－正孔対を光電子半導体チップ（１１）内で生成し、これにより、それぞれの前記光電子半導体チップ（１１）の周囲に電気双極子場を生成し、
    ピックアップツール（１３）が電界を発生させ、
    前記光電子半導体チップ（１１）を、前記電子－正孔対の生成中または生成後に、前記ピックアップツール（１３）によってピックアップし、所定の場所にプレースする、
    方法。
  2. 前記光電子半導体チップがＬＥＤである、請求項１記載の方法。
  3. 前記電子－正孔対を生成するために、所定の波長または波長範囲を有する光（１６）を前記光電子半導体チップ（１１）に照射する、請求項１または２記載の方法。
  4. 前記電子－正孔対を生成するための前記光（１６）が、前記ピックアップツール（１３）を介して前記光電子半導体チップ（１１）に入射する、請求項３記載の方法。
  5. 前記光電子半導体チップ（１１）がキャリア（１２）上に配置されており、前記電子－正孔対を生成するための光（１６）が前記キャリア（１２）を介して前記光電子半導体チップ（１１）に入射する、請求項３記載の方法。
  6. 複数の光電子半導体チップ（１１）を準備し、前記電気双極子場を、前記複数の光電子半導体チップ（１１）のうち選択された光電子半導体チップ（１１）内でのみ生成する、請求項１から５までのいずれか１項記載の方法。
  7. 前記ピックアップツール（１３）が所定の領域内でのみ電界を発生させる、請求項１から６までのいずれか１項記載の方法。
  8. 前記ピックアップツール（１３）が、前記光電子半導体チップ（１１）に面している表面上に複数の凸部（１７）を有しており、前記光電子半導体チップ（１１）を前記ピックアップツール（１３）の前記凸部（１７）によってピックアップする、請求項１から７までのいずれか１項記載の方法。
  9. 前記光電子半導体チップ（１１）に面している前記ピックアップツール（１３）の表面（２１）の少なくとも一部の領域が平坦であり、前記光電子半導体チップ（１１）を前記ピックアップツール（１３）の平坦な領域でピックアップする、請求項１から７までのいずれか１項記載の方法。
  10. 前記ピックアップツール（１３）が、前記光電子半導体チップ（１１）の上を転がって前記光電子半導体チップ（１１）をピックアップする円筒体の形状を有している、請求項１から７までのいずれか１項記載の方法。
  11. 前記ピックアップツール（１３）によって発生させた電界を変化させて、前記光電子半導体チップ（１１）をプレースする、請求項１から１０までのいずれか１項記載の方法。
  12. 前記光電子半導体チップ（１１）をピックアップするための前記ピックアップツール（１３）が、前記光電子半導体チップ（１１）に直接接触して、ファンデルワールス力によってこれを保持する、請求項１から１１までのいずれか１項記載の方法。
  13. 光電子半導体チップ（１１）をピックアップおよびプレースするためのデバイス（１０，２０）であって、
    光電子半導体チップ（１１）内に電子－正孔対を生成して、それぞれの前記光電子半導体チップ（１１）の周囲に電気双極子場を生成するための励起素子（１４）と、
    前記光電子半導体チップ（１１）をピックアップおよびプレースするためのピックアップツール（１３）であって、電界を発生させ、続けて前記励起素子（１４）によって生成された電子－正孔対を有する光電子半導体チップ（１１）をピックアップし、所定の場所にプレースするように構成されているピックアップツール（１３）と
    を含む、デバイス（１０，２０）。
  14. 前記励起素子（１４）が、前記光電子半導体チップ（１１）内に電子－正孔対を生成するための所定の波長または波長範囲を有する光（１６）を生成するように形成されている、請求項１３記載のデバイス（１０，２０）。
  15. 前記励起素子（１４）が、前記電子－正孔対を生成するための光（１６）が、前記ピックアップツール（１３）を介して、または前記光電子半導体チップ（１１）が配置されたキャリア（１２）を介して、前記光電子半導体チップ（１１）に入射するように配置されている、請求項１４記載のデバイス（１０，２０）。
  16. 前記ピックアップツール（１３）が、前記光電子半導体チップ（１１）に面している表面上に複数の凸部（１７）を有しており、前記光電子半導体チップ（１１）が、前記ピックアップツール（１３）の前記凸部（１７）によってピックアップされる、請求項１３から１５までのいずれか１項記載のデバイス（１０，２０）。
  17. 前記光電子半導体チップ（１１）に面している前記ピックアップツール（１３）の表面（２１）の少なくとも一部の領域が平坦であり、前記光電子半導体チップ（１１）が前記ピックアップツール（１３）の平坦な領域でピックアップされる、請求項１３から１５までのいずれか１項記載のデバイス（１０，２０）。
  18. 前記ピックアップツール（１３）が、前記光電子半導体チップ（１１）の上を転がって前記光電子半導体チップ（１１）をピックアップする円筒体の形状を有している、請求項１３から１５までのいずれか１項記載のデバイス（１０，２０）。
JP2022508932A 2019-08-12 2020-08-12 光電子半導体チップをピックアップおよびプレースするための方法およびデバイス Active JP7494288B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019121672.9A DE102019121672A1 (de) 2019-08-12 2019-08-12 Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
DE102019121672.9 2019-08-12
PCT/EP2020/072648 WO2021028484A1 (de) 2019-08-12 2020-08-12 Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips

Publications (2)

Publication Number Publication Date
JP2022544300A true JP2022544300A (ja) 2022-10-17
JP7494288B2 JP7494288B2 (ja) 2024-06-03

Family

ID=72086869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022508932A Active JP7494288B2 (ja) 2019-08-12 2020-08-12 光電子半導体チップをピックアップおよびプレースするための方法およびデバイス

Country Status (6)

Country Link
US (1) US20220319882A1 (ja)
JP (1) JP7494288B2 (ja)
KR (1) KR20220047321A (ja)
CN (1) CN114586140A (ja)
DE (2) DE102019121672A1 (ja)
WO (1) WO2021028484A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019107143B4 (de) * 2019-03-20 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum sortieren von optoelektronischen halbleiterbauelementen und vorrichtung zum sortieren von optoelektronischen halbleiterbauelementen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
WO2016060677A1 (en) * 2014-10-17 2016-04-21 Intel Corporation Micro pick and bond assembly
KR102672299B1 (ko) * 2016-05-17 2024-06-04 더 유니버시티 오브 홍콩 자체(in situ) 실시간 강도 모니터링을 위한 일체형으로 통합된 광감지기들을 구비한 발광 다이오드(LED)
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
US20190044023A1 (en) * 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing semiconductor device

Also Published As

Publication number Publication date
DE102019121672A1 (de) 2021-02-18
JP7494288B2 (ja) 2024-06-03
CN114586140A (zh) 2022-06-03
KR20220047321A (ko) 2022-04-15
US20220319882A1 (en) 2022-10-06
DE112020003854A5 (de) 2022-04-28
WO2021028484A1 (de) 2021-02-18

Similar Documents

Publication Publication Date Title
KR102160225B1 (ko) 개별 부품들의 기판 상으로의 병렬적 조립
KR102042179B1 (ko) 흡착 및 제거 시스템 및 발광 디스플레이를 복원하는 방법
US9842782B2 (en) Intermediate structure for transfer, method for preparing micro-device for transfer, and method for processing array of semiconductor device
US11201077B2 (en) Parallel assembly of discrete components onto a substrate
US9272300B2 (en) Method and apparatus for manufacturing white light-emitting device
TWI754023B (zh) 拾取方法、拾取裝置及安裝裝置
JP7494288B2 (ja) 光電子半導体チップをピックアップおよびプレースするための方法およびデバイス
US10388610B2 (en) Electronic chip inspection by backside illumination
US10763238B2 (en) Method of aligning semiconductor chips, method of arranging semiconductor chips, device that produces a semiconductor component, and semiconductor component
US11257705B2 (en) Method of selecting semiconductor chips
KR102548400B1 (ko) Led 이송 방법
US9534747B2 (en) Light-emitting diode assembly and fabrication method thereof
WO2023106756A1 (ko) 검사장치 및 이를 이용한 검사방법
KR20240095900A (ko) 발광다이오드 모듈 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240522

R150 Certificate of patent or registration of utility model

Ref document number: 7494288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150