JP2018152435A - 保護装置 - Google Patents

保護装置 Download PDF

Info

Publication number
JP2018152435A
JP2018152435A JP2017046607A JP2017046607A JP2018152435A JP 2018152435 A JP2018152435 A JP 2018152435A JP 2017046607 A JP2017046607 A JP 2017046607A JP 2017046607 A JP2017046607 A JP 2017046607A JP 2018152435 A JP2018152435 A JP 2018152435A
Authority
JP
Japan
Prior art keywords
conductive layer
coil
protection
terminal
potential side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017046607A
Other languages
English (en)
Other versions
JP6800783B2 (ja
Inventor
成雅 副島
Shigemasa Soejima
成雅 副島
鈴木 隆司
Takashi Suzuki
隆司 鈴木
健悟 島
Kengo Shima
健悟 島
陽介 蟹江
Yosuke Kanie
陽介 蟹江
和也 足立
Kazuya Adachi
和也 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Toyota Central R&D Labs Inc
Original Assignee
Tokai Rika Co Ltd
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd, Toyota Central R&D Labs Inc filed Critical Tokai Rika Co Ltd
Priority to JP2017046607A priority Critical patent/JP6800783B2/ja
Priority to CN201810063214.1A priority patent/CN108573970A/zh
Priority to US15/915,522 priority patent/US10593662B2/en
Priority to EP18160880.3A priority patent/EP3373333A1/en
Publication of JP2018152435A publication Critical patent/JP2018152435A/ja
Application granted granted Critical
Publication of JP6800783B2 publication Critical patent/JP6800783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814Diodes only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817Thyristors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】保護素子が形成された半導体基板の絶縁層にローパスフィルタ用の受動素子を空間効率よく実現する。【解決手段】保護素子10が形成された半導体基板20の表面が絶縁層30で覆われている。絶縁層30内に導電層7が設けられている。細長導体76で作られたコイル6が、導電層7の上方で導電層7に平行な面内で二次元的に広がっている。絶縁層30の表面に、入力端子3と出力端子4とグランド端子5が露出している。入力端子3にコイル6の一端6aが電気的に接続されている。コイル6の他端6bと保護素子10の高電位側端子11が出力端子4に電気的に接続されている。保護素子10の低電位側端子12と導電層7がグランド端子5に電気的に接続されている。コイル6と導電層7がローパスフィルタ用のコンデンサ56を構成する。【選択図】図2

Description

本明細書が開示する技術は、負荷回路に過電力が流れることを防止する保護装置に関する。特に、過電力が加わると点弧する保護素子が形成された半導体基板の絶縁層に、高周波の入力をカットするローパスフィルタ用のコイル又は抵抗とコンデンサを簡単な構造で実現する技術に関する。
電源と負荷回路の間に接続され、負荷回路を過電力から保護する保護装置が知られている。そのような保護装置の例として、ツェナーダイオードや、ツェナーダイオードとサイリスタを組み合わせた保護素子が半導体基板に形成された装置がある。例えば、特許文献1に、ツェナーダイオードとサイリスタを組み合わせた保護素子が形成された半導体基板が開示されている。
特開2015−198190号公報
保護素子の応答帯域よりも高い周波数の入力(ノイズやサージ電流/サージ電圧)にも対応すべく、保護装置の入力と出力の間に、保護素子に加えて、コイルと抵抗とコンデンサの少なくとも一つを含むローパスフィルタを備えることが望ましい。ただし、コイルや抵抗やコンデンサによるローパスフィルタを半導体基板とは別個に備えると保護装置の体格が大きくなってしまう。本明細書は、保護素子が形成されている半導体基板の表面を絶縁層で覆い、その絶縁層の中に、高周波の入力をカットするローパスフィルタ用のコイル又は抵抗とコンデンサを簡単な構造で実現する技術を提供する。なお、コイルとコンデンサと抵抗は、受動素子と総称される。
本明細書が開示する保護装置は、半導体基板と、絶縁層と、導電層と、受動素子を備える。半導体基板には、過電力が加わると点弧する保護素子が形成されている。絶縁層は、保護素子を覆うように、半導体基板の表面に設けられている。以下、説明の便宜上、半導体基板と絶縁層の境界から絶縁層の表面へ向かう方向を「上方」と表現する。導電層は、保護素子の上方で絶縁層に設けられており、半導体基板の表面と平行な面内に拡がっている。受動素子は、細長導体で作られたコイル又は抵抗である。その受動素子は、絶縁層内にて導電層の上方に形成されている。受動素子がコイルの場合は、導電層と平行な面内で細長導体が渦巻き状に拡がっている。受動素子が抵抗の場合は、導電層と平行な面内で細長導体がジグザグに湾曲している。いずれの場合も、細長導体で作られた受動素子は、導電層と対向するように二次元的に拡がっている。本明細書が開示する保護装置は、さらに、絶縁層の表面に露出している入力端子と出力端子とグランド端子を備えている。入力端子に受動素子の一端が電気的に接続されている。受動素子の他端と保護素子の高電位側端子と出力端子が電気的に接続されている。保護素子の低電位側端子と導電層がグランド端子に電気的に接続されている。
上記の保護装置では、導電層に対向して二次元的に広がっている受動素子と導電層が、それらの間の寄生容量を利用してコンデンサを構成する。上記の保護装置は、細長導体と導電層が、ローパスフィルタのコイル(あるいは抵抗)とコンデンサを構成する。通常、コンデンサには、2個の導体(2個の電極)が必要であり、コイル(又は抵抗)には1個の導体が必要である。上記の保護装置は、2個の導体(細長導体と導電層)で、絶縁層内にコイル(又は抵抗)とコンデンサを実現することができる。上記の保護装置は、LC型(コイルとコンデンサ)又は、RC型(抵抗とコンデンサ)のローパスフィルタを、簡単な構造で絶縁層内にコンパクトに実現することができる。
本明細書が開示する保護装置は、さらに、別の受動素子を備えてもよい。別の受動素子は、別の細長導体で作られたコイル又は抵抗である。別の受動素子は、絶縁層内にて導電層と半導体基板の間で導電層と対向するように配置されている。別の受動素子がコイルの場合は、導電層と平行な面内で細長導体が渦巻き状に拡がっている。別の受動素子が抵抗の場合は、導電層と平行な面内で細長導体がジグザグに湾曲している。いずれの場合も、別の受動素子は、導電層と対向するように二次元的に拡がっている。別の受動素子は、上記した受動素子の他端と保護素子の高電位側端子との接続点と、出力端子との間に電気的に接続されている。別の細長導体と導電層が、それらの間の寄生容量を利用して別のコンデンサを構成する。別の受動素子である別の細長導体と導電層は、保護素子と出力端子の間に接続される別のローパスフィルタ(LC型又はRC型)を構成する。別の細長導体を備えた保護装置は、3個の導体(2個の細長導体と導電層)で、保護素子の前段と後段にそれぞれLC型(又はRC型)のローパスフィルタを備えることが可能となる。
本明細書が開示する保護装置は、細長導体と導電層の間の寄生容量を積極的に利用する。一方、狭い絶縁層に複数の導体を設けると、複数の導体の間に意図しない寄生容量が発生するおそれがある。保護装置の場合、絶縁層内に配置された導体間に意図しない寄生容量が発生すると、その寄生容量を通じて高周波ノイズやサージが電源から保護素子又は負荷回路に伝播するおそれがある。本明細書が開示する保護装置は、絶縁層内に導電層と、導電層と平行に二次元的に拡がる細長導体との間の寄生容量を積極的に利用してローパスフィルタ用のコンデンサを実現する。あるいは、さらに、細長導体とは反対側で導電層と平行に二次元的に拡がる別の細長導体との間の寄生容量を利用して別のローパスフィルタ用のコンデンサを実現する。いずれにしても、導電層と平行な細長導体のみで構成されるので、積極的に利用する寄生容量の他に余計な寄生容量が発生する可能性が小さい。
唯一考えられる余計な寄生容量は、半導体基板に形成された保護素子と導電層の間の寄生容量である。そこで、本明細書が開示する保護装置は、細長導体と導電層の間の寄生容量が、保護素子と導電層の間の寄生容量よりも大きくなるように各導体を配置することが望ましい。別の細長導体を備える場合には、別の細長導体と導電層の間の寄生容量が、保護素子と別の細長導体の間の寄生容量よりも大きいことが望ましい。寄生容量の大きさは、例えば、細長導体と導電層の間隔で調整することが可能である。上記した寄生容量の関係を満たすと、導電層と細長導体の間の寄生容量(あるいは、導電層と別の細長導体の間の容量)が支配的となり、導電層と保護素子(あるいは別の細長導体と保護素子)の間の寄生容量の影響を抑えることができる。
半導体基板に形成される保護素子は、例えばツェナーダイオード、あるいはツェナーダイオードを含む回路であってよい。ツェナーダイオードを含む回路の一例は、ツェナーダイオードとサイリスタを組み合わせた保護回路である。半導体基板に形成される保護素子とその等価回路は、発明の詳細な説明で具体的に例示する。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
第1実施例の保護装置の模式的な分解図である。 第1実施例の保護装置の断面図である。 第1実施例の保護装置の等価回路図である。 変形例の保護装置の模式的な分解図である。 第2実施例の保護装置の模式的な分解図である。 第2実施例の保護装置の断面図である。 第2実施例の保護装置の等価回路図である。 第2実施例の保護装置の断面図である(保護素子と第2コイルと導電層の間隔を説明する図)。
(第1実施例)図1−3を参照して第1実施例の保護装置2を説明する。保護装置2は、電源と負荷回路の間に接続され、電源から負荷装置に過電圧が加わったときに短絡して負荷装置を保護する装置である。保護装置2は、半導体基板に形成される保護素子と、半導体基板を覆う絶縁層の中に配置される受動素子で構成される。図1に、保護装置2を模式的に分解した斜視図を示す。図1は、絶縁層内に備えられる導体の構造を理解し易いように、絶縁層の図示を省略するとともに、複数の導体を分解して示してある。実際には、導体のいくつかはエッチングなどで形成されて絶縁層とは不可分であることに留意されたい。図1の渦巻き状の極太線は細長導体76で作られたコイル6を示している。また、図1と図2の中太線41−43は、導体同士を電気的に接続する結線を示している。図1の結線41−43は、導体間の電気的接続関係を示すものであり、物理的な構造を示すものでないことに留意されたい。図2に、保護装置2の断面図を示す。図2は、図1の座標系においてXZ平面と平行な平面で保護装置2をカットした断面を示している。図2の断面図では、後述する入力端子3、出力端子4、グランド端子5の断面が表れている。それらの端子は、一直線に並ぶ必要はないが、理解を助けるために、便宜上、一つの断面に現れるように配置した。また、結線41−43も、図2の断面を通らずに実現されてもよい。図2の断面図では、理解を助けるために半導体基板20の内部については断面を表すハッチングを省略した。図3に、保護装置2の等価回路図を示す。
まず、図3を参照して、保護装置2の回路を説明する。保護装置2は、電源91と負荷回路92の間に接続される。保護装置2は、入出力端として、入力端子3、出力端子4、グランド端子5を備えている。入力端子3が電源91の正極と接続される。出力端子4は、負荷回路92の電力入力用の正極端に接続される。グランド端子5は、入力側と出力側で共通であり、電源91の負極と負荷回路92の負極が接続される。
保護装置2は、電源91から過電圧が加わると点弧する保護素子10と、コンデンサ56とコイル57を備えている。保護素子10は、入力端子3とグランド端子5の間に接続されており、点弧すると入力端子3とグランド端子5を接続する。保護素子10は、サイリスタ50とツェナーダイオード51で構成される。サイリスタ50のアノードはツェナーダイオード51のカソードと接続されている。図中のポイントP1が、サイリスタ50のアノードとツェナーダイオード51のカソードに相当する。サイリスタ50のアノード(ポイントP1)はコイル57を介して入力端子3に接続されているとともに、出力端子4にも接続されている。サイリスタ50のカソード(図中のポイントP2)は、グランド端子5に接続されている。サイリスタ50のゲートはツェナーダイオード51のアノードに接続されている(図中のポイントP3)。ポイントP1が保護素子10の高電位側端子に相当し、ポイントP2が保護素子10の低電位側端子に相当する。入力端子3に過電圧が加わると、ツェナーダイオード51が降伏し、サイリスタ50が点弧し、入力端子3とグランド端子5が導通する。サイリスタ50は、等価回路で表すと、pnp型トランジスタ52とnpn型トランジスタ53と抵抗54、55が図3のごとく接続された回路である。別言すると、保護素子10は、過電圧が加わるとその高電位側端子と低電位側端子が点弧するデバイスである。
入力端子3とグランド端子5の間にコンデンサ56が接続されており、入力端子3と出力端子4の間にコイル57が接続されている。コンデンサ56とコイル57は、いわゆるLC型ローパスフィルタを構成する。このLC型ローパスフィルタは、保護素子10の動作周波数よりも高い周波数の入力をカットし、高周波ノイズあるいはサージ電圧/サージ電流が保護素子10や負荷回路92に到達することを防ぐ。
図1と図2を参照して、図3の等価回路で表される保護装置2のハードウエアを説明する。保護素子10は、p型の半導体基板20に作り込まれている。保護素子10の具体的構造は、後に図2を参照しつつ説明する。半導体基板20の表面に、保護素子10の高電位側端子11と低電位側端子12が露出している。高電位側端子11と低電位側端子12は、それぞれ、図3の等価回路のポイントP1とポイントP2に対応する。半導体基板20の表面(保護素子10の表面)を覆うように、絶縁層30が設けられている。先に述べたように、図1では絶縁層の図示を省略した。絶縁層30については図2を参照されたい。図2では、図を見やすくするために、絶縁層30には薄いグレーの太斜線でハッチングを施してある。
絶縁層30の内部に、導電層7が設けられている。導電層7は、保護素子10の上方で、半導体基板20の表面と平行な面内(図中のXY平面内)に拡がるように設けられている。絶縁層30の内部で導電層7の上方にコイル6が備えられている。コイル6は、細長導体76を渦巻き状に湾曲させた受動素子である。コイル6は、導電層7と平行な面内で渦巻き状に拡がっている。コイル6は、導電層7と対向するように二次元的に拡がっている。導電層7とコイル6は、いずれも、金属(アルミニウム)エッチング加工などで作られる。
絶縁層30の表面に入力端子3、出力端子4、及び、グランド端子5が露出している。入力端子3とコイル6の一端6aが電気的に接続されている(結線41)。コイル6の他端6bと出力端子4及び保護素子10の高電位側端子11が電気的に接続されている(結線42)。保護素子10の低電位側端子12と導電層7とグランド端子5が電気的に接続されている(結線43)。先に述べたように、結線41−43は、導体間の電気的接続関係を示すものであって、物理的な構造を示すものでないことに留意されたい。実施の結線は、絶縁層30の内部に金属(アルミニウム)エッチング加工などにより実現される。
入力端子3と出力端子4の間に接続されているコイル6が、図3の等価回路のコイル57に相当する。絶縁層30は誘電率を有するため、絶縁層30の内部で離間して配置されている2つの導体の間には寄生容量(浮遊容量)が存在し、コンデンサを構成する。導電層7とコイル6は、絶縁層30の内部で離間して対向しており、それらの間の寄生容量によりコンデンサを構成する。コイル6と導電層7で構成されるコンデンサが図3の等価回路のコンデンサ56に相当する。即ち、コイル6と導電層7の2個の導体で、図3の等価回路のLC型ローパスフィルタ(コイル57とコンデンサ56)が実現される。第1実施例の保護装置2は、保護素子10の前段にLC型ローパスフィルタを備える。そのローパスフィルタは、半導体基板20の表面を覆っている絶縁層30の内部の2個の導体(コイル6と導電層7)で実現される。
なお、導電層7と保護素子10(特に高電位側端子11と低電位側端子12)の間にも寄生容量が存在しておりコンデンサを構成する。ただし、導電層7とコイル6の間隔H1は、導電層7と保護素子10(高電位側端子11と低電位側端子12)の間隔H2よりも小さい。また、高電位側端子11と低電位側端子12の総面積は、半導体基板20を平面視したときのコイル6の総面積よりも小さい。それゆえ、導電層7とコイル6の間の寄生容量は導電層7と保護素子10の間の寄生容量よりも大きくなっている。従って、導電層7と保護素子10の間の寄生容量よりも、導電層7とコイル6の間の寄生容量の方が支配的となり、導電層7と保護素子10の間の寄生容量の影響が抑えられる。
図2を参照して保護素子10の構成について説明する。保護素子10の全体は、p型の半導体基板20に設けられたn型ウェル領域16の中に形成されている。n型ウェル領域16の中に、半導体基板20の表面に露出するようにp型ウェル領域15が設けられている。p型ウェル領域15の中に、半導体基板20の表面に露出するようにn型カソード領域14と、p型コンタクト領域13と、n型ツェナーカソード領域17が設けられている。n型カソード領域14とp型ウェル領域15とn型ウェル領域16によって、npn型トランジスタが構成される。このnpn型トランジスタは、図3の等価回路のトランジスタ53に相当する。また、p型ウェル領域15は、図3の等価回路の抵抗55を兼ねる。
型カソード領域14とp型コンタクト領域13に低電位側端子12が接している。低電位側端子12とp型ウェル領域15の間には別の絶縁層29が挟まれており、両者の間を絶縁している。p型コンタクト領域13は、低電位側端子12とp型ウェル領域15をオーミック接触させるために設けられている。
n型ウェル領域16の中に、半導体基板20の表面に露出するように、p型アノード領域19とn型コンタクト領域18が設けられている。p型アノード領域19とn型ウェル領域16とp型ウェル領域15によって、pnp型トランジスタが構成される。このpnp型トランジスタは、図3の等価回路のトランジスタ52に相当する。また、n型ウェル領域16は、図3の等価回路の抵抗54を兼ねる。上記したnpn型トランジスタとpnp型トランジスタがサイリスタを構成する。このサイリスタは、図3の等価回路のサイリスタ50に相当する。
型アノード領域19とn型コンタクト領域18とn型ツェナーカソード領域17に高電位側端子11が接している。高電位側端子11とn型ウェル領域16及びp型ウェル領域15の間には別の絶縁層29が挟まれており、高電位側端子11と両方のウェル領域の間を絶縁している。n型コンタクト領域18は、高電位側端子11とn型ウェル領域16をオーミック接触させるために設けられている。なお、別の絶縁層29は、絶縁層30と同時に同じ材料で作られてもよいし、異なる材料で作られてもよい。
n型ツェナーカソード領域17とp型ウェル領域15が、図3の等価回路のツェナーダイオード51に相当する。以上の通り、図2の保護素子10は、図3の等価回路における保護素子10を構成する。高電位側端子11と低電位側端子12の間に過電圧が印加され、n型ツェナーカソード領域17とp型ウェル領域15で構成されるツェナーダイオード51(図3参照)が降伏すると、サイリスタ50(図3参照)が点弧し、高電位側端子11と低電位側端子12の間が導通する。
(変形例)次に、図1−3の保護装置2の変形例を説明する。図4は、変形例の保護装置2aの模式的斜視図である。図4は、図1の模式的斜視図に対応する。この変形例は、保護装置2のコイル6を抵抗8に置き換えたものである。すなわち、入力端子3に抵抗8の一端8aが電気的に接続されており、抵抗8の他端8bと保護素子10の高電位側端子11が出力端子4に電気的に接続されている。その他の接続関係は、図1−図3の保護装置2と同じである。抵抗8は、細長導体78を蛇行させたものである。細長導体78は、通常の導体よりも内部抵抗が大きく、細長導体78は相応の抵抗値を有している。抵抗8を構成する細長導体78は、導電層7の上方で導電層7に平行な面内でジグザグに湾曲しており、導電層7と対向するように二次元的に拡がっている。抵抗8も先のコイル6と同様に、導電層7とともに、それらの間の寄生容量によってコンデンサを構成する。図4の変形例の保護装置2aは、蛇行した細長導体78と導電層7によって、図3の等価回路のコイル57を抵抗で置き換えたRC型ローパスフィルタを備える。
(第2実施例)図5−8を参照して第2実施例の保護装置2bを説明する。第2実施例の保護装置2bは、第1実施例の保護装置2に、第2コイル9が追加されたものである。説明の便宜上、第1実施例の保護装置2のコイル6を、以後、第1コイル6と称することにする。図5は、第2実施例の保護装置2bの模式的な分解図である。図6は、保護装置2bの断面図である。図7は、保護装置2の等価回路図である。図5−図7は、夫々、図1−図3に対応する。図5−図7において、図1−図3と同じ部品には同じ符号を付した。第2実施例の保護装置2bにおいて、図1−図3に示した部品と同じ部品については説明を省略する。
第2コイル9は、絶縁層30の中で、導電層7と半導体基板20の間に配置されている。第2コイル9は、導電層7と平行な面内で細長導体79を渦巻き状に湾曲させたものである。渦巻き状に湾曲した細長導体79(第2コイル9)は、導電層7と対向するように二次元的に拡がっている。第2コイル9は、その一端9aが、第1コイル6の他端6bと保護素子10の高電位側端子11の接続点(図5のポイントQ)に接続されており、他端9bが出力端子4に接続されている。別言すれば、第2コイル9は、第1実施例の保護装置2において、高電位側端子11と第1コイル6の接続点(ポイントQ)と、出力端子4の間に電気的に接続されている。第2コイル9と導電層7も、それらの間の寄生容量を利用したコンデンサを構成する。
図5と図6の中太線41、142−144は、図1の場合と同じように、導体間の電気的接続関係を示すものであり、物理的な構造を示すものではないことに留意されたい。部品の接続関係について説明する。入力端子3と第1コイル6の一端6aが電気的に接続されている(結線41)。第1コイル6の他端6bと第2コイル9の一端9aと保護素子10の高電位側端子11が電気的に接続されている(結線142)。第2コイル9の他端9bと出力端子4が電気的に接続されている(結線143)。保護素子10の低電位側端子12と導電層7とグランド端子5が電気的に接続されている(結線144)。
図7の等価回路におけるコンデンサ59が、第2コイル9と導電層7で構成するコンデンサに相当する。図7のコイル58が、第2コイル9に相当する。第1実施例の保護装置2と同様に導電層7と第1コイル6が、図7の等価回路のコンデンサ56に相当し、細長導体76(第1コイル6)は等価回路のコイル57に相当する。図7の等価回路図に示されているように、第1コイル6と導電層7は、等価回路におけるコイル57とコンデンサ56に相当し、それらは保護素子10の前段に挿入されるLC型ローパスフィルタとして機能する。また、細長導体79(第2コイル9)と導電層7は、等価回路におけるコイル58とコンデンサ59に相当し、それらは保護素子10の後段に挿入されるLC型ローパスフィルタとして機能する。第2実施例の保護装置2bは、3個の導電部材(2個の細長導体76、79と導電層7)で、等価回路における4個の受動素子(2個のコイル57、58と2個のコンデンサ56、59)を実現する。
図8に、結線41、142−143を省略した断面図を示す。導電層7と第2コイル9(細長導体79)の間隔H3は、第2コイル9(細長導体79)と保護素子10(高電位側端子11と低電位側端子12)の間隔H4よりも小さい。また、高電位側端子11と低電位側端子12の総面積は、半導体基板20を平面視したときの第2コイル9(細長導体)の総面積よりも小さい。それゆえ、導電層7と第2コイル9の間の寄生容量は第2コイル9と保護素子10の間の寄生容量よりも大きくなっている。従って、第2コイル9(細長導体79)と保護素子10の間の寄生容量よりも、導電層7と第2コイル9(細長導体79)の間の寄生容量の方が支配的となり、第2コイル9(細長導体79)と保護素子10の間の寄生容量の影響が抑えられる。
実施例で説明した技術に関する留意点を述べる。第2実施例の第1コイル6及び/又は第2コイル9を、図4で示した抵抗8で置き換えてもよい。コイルを抵抗で置き換えると、RC型のローパスフィルタが実現できる。
第1実施例の保護装置2において、コイル6と導電層7の間隔H1は、コイル6と保護素子10の間隔H1よりも小さく、それゆえ、コイル6と導電層7の間の寄生容量がコイル6と保護素子10の間の寄生容量よりも大きい。コイル6と導電層7の間の寄生容量がコイル6と保護素子10の間の寄生容量よりも大きければよい。寄生容量の調整は、導体間の間隔のみならず、導体間の誘電率で調整してもよく、あるいは、対向する導体の面積で調整してもよい。
第1実施例のコイル6、変形例の抵抗8、第2実施例の第1コイル6と第2コイル9が、絶縁層30に配置される受動素子の一例に相当する。
実施例の保護装置2、2a、2bの半導体基板20には、過電圧が加わると点弧する保護素子10が形成されている。過電圧が加わると点弧する保護素子の典型は、ツェナーダイオードあるいは、実施例で例示したツェナーダイオードとサイリスタの組み合わせである。本明細書が開示する技術は、別の保護素子であってもよい。例えば、保護素子は、過電流が加わると点弧する素子であってもよい。総称すれば、半導体素子20に形成される保護素子は、過電力が加わると点弧する素子であればよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2、2a、2b:保護装置
3:入力端子
4:出力端子
5:グランド端子
6:コイル(第1コイル)
7:導電層
8:抵抗
9:第2コイル
10:保護素子
11:高電位側端子
12:低電位側端子
13:p型コンタクト領域
14:n型カソード領域
15:p型ウェル領域
16:n型ウェル領域
17:n型ツェナーカソード領域
18:n型コンタクト領域
19:p型アノード領域
20:半導体基板
29、30:絶縁層
41−43:結線
50:サイリスタ
51:ツェナーダイオード
52、53:トランジスタ
54、55:抵抗
56、59:コンデンサ
57、58:コイル
76、78、79:細長導体
91:電源
92:負荷回路

Claims (6)

  1. 過電力が加わると点弧する保護素子が形成されている半導体基板と、
    前記半導体基板の表面を覆っている絶縁層と、
    前記絶縁層に設けられており、前記半導体基板の表面と平行な面内に拡がっている導電層と、
    コイルと抵抗のいずれか一方の受動素子であって、細長導体で作られおり、前記導電層の上方で、前記導電層と平行な面内で渦巻き状あるいはジグザグに湾曲している受動素子と、
    前記絶縁層の表層に露出している入力端子と出力端子とグランド端子と、
    を備えており、
    前記入力端子に前記受動素子の一端が電気的に接続されており、
    前記受動素子の他端と前記保護素子の高電位側端子が前記出力端子に電気的に接続されており、
    前記保護素子の低電位側端子と前記導電層が前記グランド端子に電気的に接続されている、保護装置。
  2. コイルと抵抗のいずれか一方の別の受動素子であって、別の細長導体で作られており、前記導電層と前記半導体基板の間で、前記導電層と平行な面内で渦巻き状あるいはジグザグに湾曲しており、前記受動素子の他端と前記高電位側端子の接続点と、前記出力端子との間に電気的に接続されている別の受動素子をさらに備えていることを特徴とする請求項1に記載の保護装置。
  3. 前記細長導体と前記導電層の間の寄生容量が、前記保護素子と前記導電層の間の寄生容量よりも大きいことを特徴とする請求項1に記載の保護装置。
  4. 前記別の細長導体と前記導電層の間の寄生容量が、前記保護素子と前記別の細長導体の間の寄生容量よりも大きいことを特徴とする請求項2に記載の保護装置。
  5. 前記保護素子は、ツェナーダイオードを含むことを特徴とする請求項1から4のいずれか1項に記載の保護装置。
  6. 前記保護素子は、サイリスタを含むことを特徴とする請求項5に記載の保護装置。
JP2017046607A 2017-03-10 2017-03-10 保護装置 Active JP6800783B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017046607A JP6800783B2 (ja) 2017-03-10 2017-03-10 保護装置
CN201810063214.1A CN108573970A (zh) 2017-03-10 2018-01-23 保护装置
US15/915,522 US10593662B2 (en) 2017-03-10 2018-03-08 Protection device
EP18160880.3A EP3373333A1 (en) 2017-03-10 2018-03-09 Protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046607A JP6800783B2 (ja) 2017-03-10 2017-03-10 保護装置

Publications (2)

Publication Number Publication Date
JP2018152435A true JP2018152435A (ja) 2018-09-27
JP6800783B2 JP6800783B2 (ja) 2020-12-16

Family

ID=61616903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046607A Active JP6800783B2 (ja) 2017-03-10 2017-03-10 保護装置

Country Status (4)

Country Link
US (1) US10593662B2 (ja)
EP (1) EP3373333A1 (ja)
JP (1) JP6800783B2 (ja)
CN (1) CN108573970A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6536768B1 (ja) * 2018-04-16 2019-07-03 株式会社村田製作所 Esd保護素子
US11152454B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a resistor and structure therefor
US11912564B2 (en) * 2020-07-31 2024-02-27 Knowles Electronics, Llc Sensor package including a substrate with an inductor layer
JP2022131932A (ja) * 2021-02-26 2022-09-07 株式会社東海理化電機製作所 静電保護素子

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065783A (ja) * 1992-06-23 1994-01-14 Matsushita Electron Corp 半導体装置
JPH1168040A (ja) * 1997-08-19 1999-03-09 Sony Corp 入力保護回路およびそれを用いた半導体装置
JP2003051543A (ja) * 2001-08-03 2003-02-21 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2005217043A (ja) * 2004-01-28 2005-08-11 Toshiba Corp 静電破壊保護回路
JP2010523001A (ja) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション インダクタを組み込んだ集積回路構造体、その設計方法、及びその設計システム
JP2012195870A (ja) * 2011-03-17 2012-10-11 Seiko Epson Corp 無線通信デバイス、受動素子の製造方法、及び無線通信機器
JP2015198190A (ja) * 2014-04-02 2015-11-09 株式会社豊田中央研究所 ツェナーダイオードとサイリスタを利用する保護用半導体装置
JP2016207846A (ja) * 2015-04-23 2016-12-08 日立オートモティブシステムズ株式会社 オンチップノイズ保護回路を有する半導体チップ
JP2017005179A (ja) * 2015-06-15 2017-01-05 日立オートモティブシステムズ株式会社 車載用の半導体チップ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901022A (en) 1997-02-24 1999-05-04 Industrial Technology Research Inst. Charged device mode ESD protection circuit
US8232625B2 (en) 2009-03-26 2012-07-31 International Business Machines Corporation ESD network circuit with a through wafer via structure and a method of manufacture
WO2011037101A1 (ja) 2009-09-24 2011-03-31 株式会社村田製作所 電子回路デバイス
US8999807B2 (en) * 2010-05-27 2015-04-07 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component that includes a common mode choke and structure
US8879223B2 (en) 2013-01-15 2014-11-04 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated EMI filter circuit with ESD protection and incorporating capacitors

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065783A (ja) * 1992-06-23 1994-01-14 Matsushita Electron Corp 半導体装置
JPH1168040A (ja) * 1997-08-19 1999-03-09 Sony Corp 入力保護回路およびそれを用いた半導体装置
JP2003051543A (ja) * 2001-08-03 2003-02-21 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2005217043A (ja) * 2004-01-28 2005-08-11 Toshiba Corp 静電破壊保護回路
JP2010523001A (ja) * 2007-03-29 2010-07-08 インターナショナル・ビジネス・マシーンズ・コーポレーション インダクタを組み込んだ集積回路構造体、その設計方法、及びその設計システム
JP2012195870A (ja) * 2011-03-17 2012-10-11 Seiko Epson Corp 無線通信デバイス、受動素子の製造方法、及び無線通信機器
JP2015198190A (ja) * 2014-04-02 2015-11-09 株式会社豊田中央研究所 ツェナーダイオードとサイリスタを利用する保護用半導体装置
JP2016207846A (ja) * 2015-04-23 2016-12-08 日立オートモティブシステムズ株式会社 オンチップノイズ保護回路を有する半導体チップ
JP2017005179A (ja) * 2015-06-15 2017-01-05 日立オートモティブシステムズ株式会社 車載用の半導体チップ

Also Published As

Publication number Publication date
US20180261592A1 (en) 2018-09-13
US10593662B2 (en) 2020-03-17
CN108573970A (zh) 2018-09-25
JP6800783B2 (ja) 2020-12-16
EP3373333A1 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
JP6800783B2 (ja) 保護装置
JP2007103724A (ja) Emiフィルタ
US11444078B2 (en) ESD protection element
JP2019114763A (ja) 半導体装置
JP5286150B2 (ja) 電力変換用半導体装置
JP2013065771A (ja) Emiフィルタ
EP3288068A1 (en) Semiconductor chip having on-chip noise protection circuit
US10804258B2 (en) ESD protection device and signal transmission line
KR102202405B1 (ko) 인쇄회로기판용 스파크 방지소자
JPH09139468A (ja) 半導体集積回路装置
KR20070065271A (ko) 반도체 장치
JP6515678B2 (ja) コンバータ搭載基板
TWI566517B (zh) 晶體振盪電路、此晶體振盪電路的增益級及其設計方法
JP6128924B2 (ja) 高周波ノイズ対策用電源回路
CN108511420B (zh) 半导体结构和芯片
WO2019202774A1 (ja) Esd保護素子
JP6439904B1 (ja) Esd保護デバイス、および、信号伝送線路
US10096590B2 (en) Sensor device including diode elements connected in series in opposite directions to each other
JP5057754B2 (ja) 半導体装置
JP6838240B2 (ja) 電子装置
JP3082714B2 (ja) 半導体装置
WO2023058555A1 (ja) 過渡電圧吸収素子
JPS5915182B2 (ja) トランジスタ
JPH03124056A (ja) 保護素子
JP2010278243A (ja) 半導体保護装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201125

R150 Certificate of patent or registration of utility model

Ref document number: 6800783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250