JP2018148117A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2018148117A
JP2018148117A JP2017043819A JP2017043819A JP2018148117A JP 2018148117 A JP2018148117 A JP 2018148117A JP 2017043819 A JP2017043819 A JP 2017043819A JP 2017043819 A JP2017043819 A JP 2017043819A JP 2018148117 A JP2018148117 A JP 2018148117A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
ceramic
side margin
multilayer ceramic
rare earth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017043819A
Other languages
English (en)
Other versions
JP6933326B2 (ja
Inventor
大輔 坂手
Daisuke SAKATE
大輔 坂手
高太郎 水野
Kotaro Mizuno
高太郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017043819A priority Critical patent/JP6933326B2/ja
Priority to TW107105945A priority patent/TWI743314B/zh
Priority to US15/909,516 priority patent/US10475579B2/en
Priority to KR1020180025735A priority patent/KR102588992B1/ko
Priority to CN201810192343.0A priority patent/CN108573812B/zh
Publication of JP2018148117A publication Critical patent/JP2018148117A/ja
Application granted granted Critical
Publication of JP6933326B2 publication Critical patent/JP6933326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates

Abstract

【課題】サイドマージン部の焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。上記積層部は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。上記サイドマージン部は、上記第1方向に直交する第2方向から上記積層部を覆い、上記複数のセラミック層の上記第2方向の中央部よりも希土類元素濃度及びバナジウム濃度が高い。この積層セラミックコンデンサでは、サイドマージン部の焼結性を損なわずに高い信頼性が得られる。【選択図】図4

Description

本発明は、積層セラミックコンデンサ及びその製造方法に関する。
積層セラミックコンデンサの製造方法において内部電極の周囲を保護する保護部(サイドマージン部)を後付けする技術が知られている。例えば、特許文献1には、側面に内部電極が露出したセラミック素体を作製し、このセラミック素体の側面に保護部を設ける技術が開示されている。
また、特許文献1には、対向する内部電極の間のセラミック部よりも保護部となる生のセラミック層に希土類元素を多く含ませることにより、焼成時に希土類元素をセラミック層からセラミック素体に拡散させる技術も開示されている。この技術では、セラミック素体に拡散した希土類元素が焼成時の結晶成長を抑制するため、内部電極間の短絡の発生が抑えられる。
特開2014−143392号公報
焼成温度の低い内部電極が配置されていない保護部では、焼結性が低くなりやすい。これに加え、特許文献1に記載の技術では、保護部に多く含まれる希土類元素が保護部の焼結性を更に低下させる。保護部の焼結性が低いと、保護部の剥離などの不具合が発生しやすくなる。
以上のような事情に鑑み、本発明の目的は、サイドマージン部の焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。
上記積層部は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。
上記サイドマージン部は、上記第1方向に直交する第2方向から上記積層部を覆い、上記複数のセラミック層の上記第2方向の中央部よりも希土類元素濃度及びバナジウム濃度が高い。
上記複数のセラミック層の上記第2方向の端部では、上記希土類元素濃度及び上記バナジウム濃度が上記サイドマージン部に向けて高くなっていてもよい。
この構成は、焼成前のサイドマージン部における希土類元素濃度及びバナジウム濃度を高くしておくことにより実現可能である。この構成では、焼成時にサイドマージン部から積層部に希土類元素及びバナジウムが拡散するため、故障の原因となりやすい積層部の第2方向の端部に希土類元素及びバナジウムが供給される。積層部に供給される希土類元素及びバナジウムはいずれも、セラミック層の酸素欠陥を減少させることによって、積層部における故障の発生を抑制する作用を有する。このため、この積層セラミックコンデンサでは高い信頼性が得られる。
また、この構成では、希土類元素がサイドマージン部の焼結性を低下させる一方で、バナジウムがサイドマージン部の焼結性を向上させる。つまり、この構成では、希土類元素に加えてバナジウムを用いることによって、サイドマージン部における充分な焼結性を確保することができる。
上記希土類元素濃度が、イットリウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムの少なくとも1つの濃度であってもよい。
上記複数のセラミック層及び上記サイドマージン部が、バリウム及びチタンを含むペロブスカイト構造の多結晶体で構成されていてもよい。
本発明の一形態に係る積層セラミックコンデンサの製造方法では、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップが用意される。
上記第1方向に直交する第2方向を向いた上記積層チップの側面に、上記複数のセラミック層よりも希土類元素濃度及びバナジウム濃度が高いサイドマージン部を設けることによりセラミック素体が作製される。
上記セラミック素体が焼成される。
サイドマージン部の焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA−A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。 上記積層セラミックコンデンサのセラミック素体における(A)希土類元素濃度の分布及び(B)バナジウム濃度の分布を示すグラフである。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記実施形態の実施例に係る積層セラミックコンデンサのセラミック素体における(A)ホルミウム濃度の分布及び(B)バナジウム濃度の分布の評価結果を示すグラフである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を具備する。セラミック素体11は、典型的には、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。セラミック素体11の各面を接続する稜部は面取りされている。
なお、セラミック素体11の形状は、上記のものに限定されない。つまり、セラミック素体11は、図1〜3に示すような直方体形状でなくてもよい。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。
外部電極14,15は、セラミック素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面(2つの主面及び2つの側面)に延出している。これにより、外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y平面に平行な断面の形状がU字状となっている。
セラミック素体11は、積層部16と、サイドマージン部17と、を有する。サイドマージン部17は、積層部16のY軸方向を向いた両側面の全領域をそれぞれ覆っている。積層部16は、容量形成部19と、カバー部20と、を有する。カバー部20は、容量形成部19のZ軸方向上下面をそれぞれ覆っている。
容量形成部19は、複数のセラミック層21と、複数の第1内部電極12と、複数の第2内部電極13と、を有する。複数のセラミック層21は、X−Y平面に平行に延びる平板状であり、Z軸方向に積層されている。カバー部20には、内部電極12,13が設けられていない。
内部電極12,13は、複数のセラミック層21の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から離間している。第2内部電極13は、第2外部電極15に接続され、第1外部電極14から離間している。
このように、セラミック素体11では、容量形成部19における外部電極14,15が設けられたX軸方向両端面以外の面がサイドマージン部17及びカバー部20によって覆われている。サイドマージン部17及びカバー部20は、主に、容量形成部19の周囲を保護し、内部電極12,13の絶縁性を確保する機能を有する。
内部電極12,13は、それぞれ導電性材料からなり、積層セラミックコンデンサ10の内部電極として機能する。当該導電性材料としては、例えばニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、又はこれらの合金を含む金属材料が用いられる。
容量形成部19における内部電極12,13以外の領域は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ10では、内部電極12,13間の各セラミック層21の容量を大きくするため、容量形成部19を構成する誘電体セラミックスとして高誘電率のものが用いられる。
より具体的に、積層セラミックコンデンサ10では、容量形成部19を構成する高誘電率の誘電体セラミックスとして、チタン酸バリウム(BaTiO)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体を用いる。これにより、積層セラミックコンデンサ10では大容量が得られる。
なお、容量形成部19は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。
サイドマージン部17及びカバー部20も、誘電体セラミックスによって形成されている。サイドマージン部17及びカバー部20を形成する材料は、絶縁性セラミックスであればよいが、容量形成部19のセラミック層21と同様の誘電体セラミックスを用いることよりセラミック素体11における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層21に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ10の構成は、図1〜3に示す構成に限定されず、適宜変更可能である。例えば、内部電極12,13の枚数やセラミック層21の厚さは、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[セラミック素体11の組成分布]
セラミック素体11の容量形成部19及びサイドマージン部17には、希土類元素が含まれている。希土類元素は、積層セラミックコンデンサ10の焼成時に、容量形成部19のセラミック層21の酸素欠陥を減少させる。これにより、容量形成部19における故障の発生が抑制される。
図4(A)は、セラミック素体11のY−Z平面に平行な断面におけるY軸方向に沿った希土類元素濃度の分布を示すグラフである。図4(A)に示すように、セラミック素体11は、凹状の希土類元素濃度の分布を有する。つまり、セラミック素体11の希土類元素濃度は、Y軸方向の中央から両端に向けて上昇している。
容量形成部19では、一般的に、Y軸方向の中央部では故障が発生しにくく、サイドマージン部17に近い領域ほど故障が発生しやすくなる。これに対し、本実施形態では、容量形成部19のセラミック層21では、希土類元素濃度がY軸方向の中央部からサイドマージン部17に向けて高くなる。
したがって、容量形成部19では、故障が発生しやすい領域ほど希土類元素濃度が高いため、希土類元素による故障の発生を抑制する作用が効果的に得られる。これにより、積層セラミックコンデンサ10では、容量形成部19における故障が発生しやすい領域において的確に故障の発生を抑制することができる。
また、容量形成部19では、故障が発生しにくい領域ほど希土類元素濃度が低い。つまり、容量形成部19では、希土類元素が少なくても故障が発生しにくいY軸方向の中央部における希土類元素濃度が低くなっている。これにより、希土類元素の使用量が抑えられるため、積層セラミックコンデンサ10の製造コストが低減される。
積層セラミックコンデンサ10では、希土類元素としてペロブスカイト構造のBサイト(Tiサイト)に置換されやすい元素を選択することが好ましい。このような希土類元素としては、例えば、イットリウム(Y)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)が挙げられる。
また、詳細については後述するが、本実施形態に係る積層セラミックコンデンサ10の製造方法では、未焼成段階のサイドマージン部17(サイドマージン部117)が容量形成部19への希土類元素の供給源として機能する。このため、サイドマージン部17では、容量形成部19よりも希土類元素濃度が高くなっている。
希土類元素は誘電体セラミックスの焼結性を低下させるため、希土類元素が多い領域ほど焼結性が低下しやすい。したがって、希土類元素濃度が高いサイドマージン部17では、特に焼結性が低下しやすい。サイドマージン部17の焼結性が不充分であると、サイドマージン部17が積層部16から剥離しやすくなる。
積層セラミックコンデンサ10では、希土類元素の作用による焼結性の低下分を埋め合わせるために、希土類元素の一部に代えて、焼結性を向上させる作用を有するバナジウム(V)を用いる。バナジウムは希土類元素と同様にセラミック層21の酸素欠陥を減少させる作用を有するため、積層セラミックコンデンサ10の信頼性が損なわれない。
図4(B)は、セラミック素体11のY−Z平面に平行な断面におけるY軸方向に沿ったバナジウム濃度の分布を示すグラフである。セラミック素体11におけるバナジウム濃度は、図4(A)に示す希土類元素濃度と同様に、Y軸方向の中央から両端に向けて上昇する凹状の分布を有する。
つまり、容量形成部19では、希土類元素濃度が高い領域ほどバナジウム濃度が高く、希土類元素濃度が低い領域ほどバナジウム濃度が低い。このような構成によって、希土類元素の作用による焼結性の低下分を、バナジウムの焼結性を向上させる作用によって効果的に埋め合わせることが可能である。
この一方で、容量形成部19に含まれるバナジウムは、積層セラミックコンデンサ10のDCバイアス特性を低下させる。このため、積層セラミックコンデンサ10のDCバイアス特性を確保するためには、容量形成部19におけるバナジウム濃度を低くすること、つまり容量形成部19における希土類元素濃度を高くすることが有利である。
したがって、積層セラミックコンデンサ10では、サイドマージン部17の焼結性を確保可能な範囲内において、バナジウムの使用量を少なく抑えることが好ましい。このように、積層セラミックコンデンサ10では、サイドマージン部17の焼結性に加えてDCバイアス特性も損なうことなく、高い信頼性を得ることが可能である。
なお、セラミック素体11における希土類元素濃度の分布及びバナジウム濃度の分布は図4に示すものに限定されない。積層セラミックコンデンサ10では、サイドマージン部17における希土類元素濃度及びバナジウム濃度がセラミック層21のY軸方向の中央部よりも高くなっていればよい。
これにより、積層セラミックコンデンサ10では、セラミック層21のY軸方向の端部における希土類元素濃度及びバナジウム濃度がサイドマージン部17に向けて高くなる。なお、セラミック層21のY軸方向の中央部では、希土類元素及びバナジウムの濃度勾配が無く、希土類元素濃度及びバナジウム濃度がほぼ一定であってもよい。
また、容量形成部19のY軸方向の端部と中央部との境界面を、例えばサイドマージン部17と容量形成部19との境界面から60μmの位置に設定可能である。つまり、容量形成部19では、サイドマージン部17からの距離が60μm未満の領域を端部とし、サイドマージン部17からの距離が60μmを超える領域を中央部とすることができる。
[積層セラミックコンデンサ10の製造方法]
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6〜10は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6〜10を適宜参照しながら説明する。
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部19を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部20を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102には、希土類元素及びバナジウムが含まれていることは必須ではないが、必要に応じて少量の希土類元素及びバナジウムが含まれていてもよい。
図6は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図6には、各積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図6に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部20に対応する第3セラミックシート103には内部電極が形成されていない。
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極112,113には、切断線Lyに沿ったX軸方向の隙間が、切断線Ly1本置きに形成されている。第1内部電極112の隙間と第2内部電極113の隙間とはX軸方向に互い違いに配置されている。つまり、第1内部電極112の隙間を通る切断線Lyと第2内部電極113の隙間を通る切断線Lyとが交互に並んでいる。
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を、図7に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部19に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部20に対応する第3セラミックシート103が積層される。なお、図7に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
積層シート104は、セラミックシート101,102,103を圧着することにより一体化される。セラミックシート101,102,103の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート104を高密度化することが可能である。
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を、図8に示すように切断線Lx,Lyに沿って切断することにより、未焼成の積層チップ116を作製する。積層チップ116は、焼成後の積層部16に対応する。積層シート104の切断には、例えば、回転刃や押し切り刃などを用いることができる。
より詳細に、積層シート104は、保持部材Cによって保持された状態で、切断線Lx,Lyに沿って切断される。これにより、積層シート104が個片化され、積層チップ116が得られる。このとき、保持部材Cは切断されておらず、各積層チップ116は保持部材Cによって接続されている。
図9は、ステップS03で得られる積層チップ116の斜視図である。積層チップ116には、容量形成部119及びカバー部120が形成されている。積層チップ116では、切断面であるY軸方向を向いた両側面に内部電極112,113が露出している。内部電極112,113の間にはセラミック層121が形成されている。
(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層チップ116に未焼成のサイドマージン部117を設けることにより、未焼成のセラミック素体111を作製する。ステップS04では、積層チップ116の両側面にサイドマージン部117を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ116の向きが適宜変更される。
特に、ステップS04では、ステップS03における積層チップ116の切断面であるY軸方向を向いた両側面にサイドマージン部117が設けられる。このため、ステップS04では、予め保持部材Cから積層チップ116を剥がし、積層チップ116の向きを90度回転させておくことが好ましい。
図10は、ステップS04によって得られる未焼成のセラミック素体111の斜視図である。サイドマージン部117は、誘電体セラミックスを主成分として形成される。サイドマージン部117では、セラミック層121を形成するセラミックシート101,102よりも希土類元素濃度及びバナジウム濃度が高い。
サイドマージン部117は、例えば、セラミックシートを積層チップ116の側面に貼り付けることにより形成することができる。また、サイドマージン部117は、積層チップ116の側面を、例えば塗布やディップなどによってセラミックスラリーでコーティングすることにより形成することもできる。
(ステップS05:焼成)
ステップS05では、ステップS04で得られた未焼成のセラミック素体111を焼結させることにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS05により、積層チップ116が積層部16になり、サイドマージン部117がサイドマージン部17になる。
ステップS05における焼成温度は、セラミック素体111の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ステップS05では、セラミック素体11の焼結過程において、サイドマージン部117に含まれる希土類元素及びバナジウムが積層チップ116に拡散する。これにより、ステップS05で得られるセラミック素体11では、図4に示すような希土類元素濃度の分布及びバナジウム濃度の分布が得られる。
セラミック素体11における希土類元素濃度及びバナジウム濃度の分布は、サイドマージン部117及びセラミックシート101,102に添加する希土類元素及びバナジウムの量や、焼成温度などによって制御可能である。これにより、積層セラミックコンデンサ10ごとに適切な希土類元素濃度及びバナジウム濃度の分布を実現可能である。
(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られたセラミック素体11に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。ステップS06では、例えば、セラミック素体11のX軸方向端面に、外部電極14,15を構成する下地膜、中間膜、及び表面膜を形成する。
より詳細に、ステップS06では、まず、セラミック素体11のX軸方向両端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体11に外部電極14,15の下地膜が形成される。
そして、セラミック素体11に焼き付けられた外部電極14,15の下地膜の上に、外部電極14,15の中間膜が形成され、更に外部電極14,15の表面膜が形成される。外部電極14,15の中間膜及び下地膜の形成には、例えば、電解メッキなどのメッキ処理を用いることができる。
なお、上記のステップS06における処理の一部を、ステップS05の前に行ってもよい。例えば、ステップS05の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布してもよい。これにより、ステップS05において、未焼成のセラミック素体111の焼成と電極材料の焼き付けとを同時に行うことができる。
[実施例]
本実施形態の実施例として、上記の製造方法を用いて積層セラミックコンデンサ10のサンプルを作製した。このサンプルでは、X軸方向の寸法を1mmとし、Y軸方向及びZ軸方向の寸法を0.5mmとした。また、このサンプルでは、誘電体セラミックスとしてチタン酸バリウム系材料を用い、希土類元素としてホルミウムを用いた。
本実施例に係るサンプルのセラミック素体11におけるY−Z平面に平行な断面について、ホルミウム濃度及びバナジウム濃度の分析を行った。ホルミウム濃度及びバナジウム濃度の分析には、レーザーアブレーションICP質量分析法(LA-ICP-MS:Laser Ablation Inductively Coupled Plasma Mass Spectrometry)を用いた。
レーザーアブレーションICP質量分析法では、セラミック素体11の断面の微小領域にある誘電体セラミックスを蒸発・微粒子化し、更にイオン化することにより生成されたイオンを質量分析計で測定する。これにより、セラミック素体11の断面における微小領域の組成を分析することができる。
本実施例では、ホルミウム濃度の分析には、天然同位体比で100%を占める165Hoを用いた。バナジウム濃度の分析には、天然同位体比で99.75%を占める51Vを用いた。また、ホルミウム濃度及びバナジウム濃度の基準としては、誘電体セラミックスに多く含まれるチタンの同位体である47Tiを用いた。
本実施例では、サイドマージン部17及び容量形成部19についてY軸方向に15μm間隔でホルミウム濃度及びバナジウム濃度の分析を行った。容量形成部19におけるホルミウム濃度及びバナジウム濃度の分析は、セラミック層21のZ軸方向中央部を中心とする微小領域において行った。
図11は、本実施例に係るサンプルのセラミック素体11のY−Z平面に平行な断面におけるY軸方向に沿った(A)ホルミウム濃度の分布及び(B)バナジウム濃度の分布を示すグラフである。図11の各グラフの横軸は、セラミック素体11におけるY軸方向の位置を示している。
より詳細に、図11の各グラフの横軸では、サイドマージン部17と容量形成部19との境界面の位置を「0」とし、サイドマージン部の位置をマイナス領域で示し、容量形成部19の位置をプラス領域で示している。つまり、図11の各グラフの横軸は、サイドマージン部17と容量形成部19との境界面からの距離を示している。
図11(A)の縦軸は、サイドマージン部17及び容量形成部19の各位置におけるホルミウム濃度を示している。図11(A)では、容量形成部19におけるY軸方向105μmの位置のホルミウム濃度を1とし、各位置におけるホルミウム濃度を規格化して示している。したがって、図11(A)の縦軸は任意単位である。
図11(B)の縦軸は、サイドマージン部17と容量形成部19の各位置におけるバナジウム濃度を示している。図11(B)では、容量形成部19におけるY軸方向105μmの位置のバナジウム濃度を1とし、各位置におけるバナジウム濃度を規格化して示している。したがって、図11(B)の縦軸は任意単位である。
図11(A)に示すように、本実施例に係るサンプルの容量形成部19のY軸方向の端部では、サイドマージン部17に向けてホルミウム濃度が高くなっている。また、図11(B)に示すように、本実施例に係るサンプルの容量形成部19のY軸方向の端部では、サイドマージン部17に向けてバナジウム濃度が高くなっている。
したがって、本実施例では、上記の製造方法を用いることによって、積層セラミックコンデンサ10のセラミック素体11における図4に示すような希土類元素濃度の分布及びバナジウム濃度の分布を実現できることが確認された。そして、本実施例で得られたサンプルについて評価を行った。
まず、本実施例に係るサンプルについて信頼性の評価を行った。具体的には、50個のサンプルについて150℃、50V/μmの条件で加速寿命試験を行った。この結果、50%のサンプルが故障する時間が100分以上となり、本実施形態に係る積層セラミックコンデンサ10では長期間にわたって高い信頼性が得られることが確認された。
また、本実施例に係るサンプルについてサイドマージン部17の焼結性の評価を行った。具体的に、本実施例に係るサンプルのサイドマージン部17の断面の所定領域におけるポアが占める割合(ポア率)を算出した。この結果、ポア率が4%未満となり、サイドマージン部17における充分な焼結性が得られていることが確認された。
更に、本実施例に係るサンプルについてDCバイアス特性の評価を行った。具体的には、50個のサンプルについて3V/μm印加時の平均容量変化率を算出した。この結果、平均容量変化率が45%未満となり、本実施形態に係る積層セラミックコンデンサ10では高いDCバイアス特性が得られることが確認された。
加えて、本実施例に係るサンプルについて容量経時特性の評価を行った。具体的には、50個のサンプルについて150℃で1時間熱戻ししてから150時間経過後の平均容量変化率を算出した。この結果、平均容量変化率が2%未満となり、本実施形態に係る積層セラミックコンデンサ10では高い容量経時特性が得られることが確認された。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、積層セラミックコンデンサ10では、容量形成部19がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部19において内部電極12,13がZ軸方向に沿って交互に配置されていればよく、容量形成部19が切り替わる部分において第1内部電極12又は第2内部電極13が連続して配置されていてもよい。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層部
17…サイドマージン部
19…容量形成部
20…カバー部
21…セラミック層

Claims (5)

  1. 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する積層部と、
    前記第1方向に直交する第2方向から前記積層部を覆い、前記複数のセラミック層の前記第2方向の中央部よりも希土類元素濃度及びバナジウム濃度が高いサイドマージン部と、
    を具備する積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記複数のセラミック層の前記第2方向の端部では、前記希土類元素濃度及び前記バナジウム濃度が前記サイドマージン部に向けて高くなる
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記希土類元素濃度が、イットリウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムの少なくとも1つの濃度である
    積層セラミックコンデンサ。
  4. 請求項1から3のいずれか1項に記載の積層セラミックコンデンサであって、
    前記複数のセラミック層及び前記サイドマージン部が、バリウム及びチタンを含むペロブスカイト構造の多結晶体で構成されている
    積層セラミックコンデンサ。
  5. 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップを用意し、
    前記第1方向に直交する第2方向を向いた前記積層チップの側面に、前記複数のセラミック層よりも希土類元素濃度及びバナジウム濃度が高いサイドマージン部を設けることによりセラミック素体を作製し、
    前記セラミック素体を焼成する
    積層セラミックコンデンサの製造方法。
JP2017043819A 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法 Active JP6933326B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017043819A JP6933326B2 (ja) 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法
TW107105945A TWI743314B (zh) 2017-03-08 2018-02-22 積層陶瓷電容器及其製造方法
US15/909,516 US10475579B2 (en) 2017-03-08 2018-03-01 Multi-layer ceramic capacitor and method of producing the same
KR1020180025735A KR102588992B1 (ko) 2017-03-08 2018-03-05 적층 세라믹 콘덴서 및 그 제조 방법
CN201810192343.0A CN108573812B (zh) 2017-03-08 2018-03-08 层叠陶瓷电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017043819A JP6933326B2 (ja) 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018148117A true JP2018148117A (ja) 2018-09-20
JP6933326B2 JP6933326B2 (ja) 2021-09-08

Family

ID=63445034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017043819A Active JP6933326B2 (ja) 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法

Country Status (5)

Country Link
US (1) US10475579B2 (ja)
JP (1) JP6933326B2 (ja)
KR (1) KR102588992B1 (ja)
CN (1) CN108573812B (ja)
TW (1) TWI743314B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201134A (ja) * 2018-05-17 2019-11-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20220044135A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220044142A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220044136A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220044141A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
WO2024038727A1 (ja) * 2022-08-17 2024-02-22 太陽誘電株式会社 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116181A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP2021052132A (ja) * 2019-09-26 2021-04-01 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法
JP7432391B2 (ja) * 2020-02-28 2024-02-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143392A (ja) * 2012-12-28 2014-08-07 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69532235T2 (de) * 1994-10-19 2004-09-16 Tdk Corp. Keramischer mehrschicht-chipkondensator
TW529047B (en) * 2000-02-16 2003-04-21 Taiyo Yuden Kk Multilayer ceramic capacitor and method for the manufacture thereof
US7057876B2 (en) * 2004-07-29 2006-06-06 Kyocera Corporation Multilayer ceramic capacitor and manufacturing method thereof
US8097551B2 (en) * 2006-07-27 2012-01-17 Kyocera Corporation Dielectric ceramic and capacitor
JP5144052B2 (ja) * 2006-10-13 2013-02-13 太陽誘電株式会社 誘電体セラミック組成物、積層セラミックコンデンサ及びその製造方法
CN101607819B (zh) * 2009-07-17 2012-01-25 苏州达方电子有限公司 介电陶瓷组合物及其所制成的积层陶瓷电容器
WO2012053316A1 (ja) * 2010-10-20 2012-04-26 太陽誘電株式会社 積層セラミックコンデンサ
CN104205267B (zh) * 2012-03-30 2017-05-31 太阳诱电株式会社 层叠陶瓷电容器
JP5696821B2 (ja) * 2013-03-19 2015-04-08 株式会社村田製作所 積層セラミックコンデンサ
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6558084B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143392A (ja) * 2012-12-28 2014-08-07 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201134A (ja) * 2018-05-17 2019-11-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7262181B2 (ja) 2018-05-17 2023-04-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20220044135A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220044142A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220044136A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20220044141A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11735368B2 (en) 2020-09-30 2023-08-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11735369B2 (en) 2020-09-30 2023-08-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20230128255A (ko) 2020-09-30 2023-09-04 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11810725B2 (en) 2020-09-30 2023-11-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11862402B2 (en) 2020-09-30 2024-01-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2024038727A1 (ja) * 2022-08-17 2024-02-22 太陽誘電株式会社 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
TWI743314B (zh) 2021-10-21
TW201835951A (zh) 2018-10-01
JP6933326B2 (ja) 2021-09-08
CN108573812A (zh) 2018-09-25
KR20180103001A (ko) 2018-09-18
US20180261389A1 (en) 2018-09-13
KR102588992B1 (ko) 2023-10-13
US10475579B2 (en) 2019-11-12
CN108573812B (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
JP6933326B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN107958782B (zh) 层叠陶瓷电容器及其制造方法
CN108573811B (zh) 层叠陶瓷电容器及其制造方法
JP7167227B2 (ja) 積層セラミックコンデンサ
US11145458B2 (en) Multi-layer ceramic electronic component
JP2018098346A (ja) 積層セラミックコンデンサ及びその製造方法
JP2019201134A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019140224A (ja) 積層セラミック電子部品及びその製造方法
CN112563027A (zh) 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
JP2018073909A (ja) 積層セラミックコンデンサ
US20200365328A1 (en) Multi-layer ceramic electronic component
JP2021064637A (ja) 積層セラミック電子部品の製造方法
JP2019145834A (ja) 積層セラミックコンデンサの製造方法
JP7238086B2 (ja) 積層セラミックコンデンサ
US11257626B2 (en) Multi-layer ceramic capacitor
JP7171796B2 (ja) 積層セラミックコンデンサ
KR20230146464A (ko) 적층 세라믹 전자 부품 및 그 제조 방법, 그리고 회로 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210806

R150 Certificate of patent or registration of utility model

Ref document number: 6933326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150