JP2018142212A - 半導体集積回路装置 - Google Patents

Abstract

【課題】２つの発振回路の一方の発振回路に基づいて得られる電源で他方の発振回路を駆動する構成で、いずれかの発振回路の故障による動作停止の発生を抑制することができる半導体集積回路装置を提供する。
【解決手段】半導体ＩＣ１は、車載バッテリＶＢから給電され、シリーズ電源３により給電されて第１クロック回路４が第１クロックを生成する。スイッチング電源回路５は、第１クロックで動作して直流電源ＶＤ１を生成する。シリーズ電源回路７は、直流電源ＶＤ１を直流電源ＶＤ２に変換して負荷回路８、第２クロック回路９、外部負荷回路２に給電する。クロック監視回路１０は、第１クロック回路４の動作を第２クロックで監視し、第１クロックが異常になると検出信号Ｓを切換回路６に出力する。切換回路６は、スイッチング電源回路５へのクロックを第２クロックに切り換えることで動作を継続させることができる。
【選択図】図１

Description

本発明は、半導体集積回路装置に関する。

従来マイコンなどの一つの電源電圧で動作する半導体ＩＣ（集積回路）では、外部に実装した水晶発振器と半導体ＩＣ内部に存在する精度が低いＣＲ発振器を相互監視させるものがあった。これにより、一方の発振器の停止・暴走があった場合に、これを検知して他方の発振器に切り換えることでマイコンの動作をバックアップすることができる。

ところが、半導体ＩＣの内部に２つの発振器を備える構成のものでは上記の構成を採用することが難しい場合がある。すなわち、第１発振器のクロックによってスイッチング電源を駆動し、そのスイッチング電源からの直流電源で別の電源回路を駆動して生成した電源で第２発振器を駆動する場合である。

上記構成の半導体ＩＣでは、起動時においては、スイッチング電源回路が立ち上がってから別の電源回路が立ち上がるため、第１発振回路が動作しない場合にはスイッチング電源回路を駆動できず、第２発振回路が駆動できなくなるため、第１発振回路の監視をすることができず、また、バックアップもすることができないものであった。このため、前述した発振回路の相互監視をしてバックアップする構成を採用することができなかった。

しかしながら、車載用途などで用いる半導体ＩＣでは、車両走行中に部品の故障などの原因でスイッチング電源回路を駆動するための発振回路が停止すると、これに基づいて生成する別の電源回路が動作停止することになる。この結果、電源回路から給電する負荷回路である例えば駆動系制御ＥＣＵの制御マイコンが電源低下検出によりシステム停止することとなる。このため、車両を退避させる動作が実施できなくなることになるので、別途予備回路を設けるなどの安全対策が必要になるという課題がある。

特開２０１６−１４０１７４号公報

本発明は、上記事情を考慮してなされたもので、その目的は、車載用途などの外部の直流電源で用いる半導体集積回路装置で、内部に２つの発振回路を備え、一方の発振回路で駆動される電源回路の電源で他方の発振回路が駆動される構成の場合でも、動作中の発振回路の故障に起因して動作停止が発生するのを抑制することができる半導体集積回路装置を提供することにある。

請求項１に記載の半導体集積回路装置は、外部直流電源が供給され第１クロックを生成する第１発振回路と、前記外部直流電源が供給され前記第１クロックに基づいてスイッチング動作により出力用直流電源を生成する電源回路と、第２クロックを生成する第２発振回路と、前記直流電源が供給され前記第２クロックに基づいて動作する負荷回路と、前記第１および第２発振回路の動作状態で、前記第１発振回路の動作を前記第２クロックに基づいて監視する監視回路と、前記監視回路が前記第１発振回路の故障を検出すると前記第１電源回路に第１クロックに代えて第２クロックを供給するように切り換える切換回路とを備えている。

上記構成を採用することにより、外部直流電源が供給されると第１発振回路は第１クロックを生成し、電源回路は第１クロックに基づいて外部直流電源を出力用直流電圧に変換して出力する。電源回路は、出力用直流電圧を第２発振回路に与えて第２クロックを生成させる。負荷回路は、電源回路からの給電と第２クロックに基づいて動作する。このとき、監視回路は、第１および第２発振回路が動作状態になると、第１発振回路の動作を第２クロックに基づいて監視するようになる。監視回路により第１発振回路の故障が検出されると、切換回路により第１電源回路に対して第１クロックに代えて第２クロックを供給する。これにより、外部直流電源から給電されている状態では、電源回路の動作を継続させることができ、負荷回路の動作も継続して行うことができる。

第１実施形態を示す電気的なブロック構成図 クロック監視回路の電気的なブロック構成図 クロック監視回路の一例を示す電気的構成図 監視動作の流れ図 クロック監視回路の各部の信号状態を示すタイムチャート 第２実施形態を示す電気的なブロック構成図 クロック監視回路の電気的構成図 監視動作の流れ図 クロック監視回路の各部の信号状態を示すタイムチャート 第３実施形態を示す電気的なブロック構成図 第４実施形態を示す電気的なブロック構成図 第５実施形態を示す電気的なブロック構成図 第６実施形態を示す電気的構成図 第７実施形態を示すクロック監視回路の異なる例を示す電気的構成図

（第１実施形態）
以下、本発明を車載用の半導体集積回路装置に適用した場合の第１実施形態について、図１〜図５を参照して説明する。
図１は全体のブロック構成を示すもので、図中、給電系統は太実線で、信号系は細実線で示している。半導体集積回路装置としての半導体ＩＣ１は、外部直流電源である車載バッテリＶＢから給電される構成で、外部の負荷回路２に所定電圧を給電する。また、半導体ＩＣ１は、負荷回路２の動作状態を監視する機能を備えている。

半導体ＩＣ１において、シリーズ電源回路３は、車載バッテリＶＢから給電され、所定の直流電圧ＶＤ０を生成して第１発振回路としての第１クロック回路４に給電する。第１クロック回路４は、直流電圧ＶＤ０が供給されると動作を開始し、所定周波数の第１クロックＣＬＫ１を出力する。スイッチング電源回路５は、電源回路あるいは第１電源回路として機能するもので、車載バッテリＶＢから給電され、切換回路６を介して第１クロック回路４から第１クロックＣＬＫ１が与えられる。

スイッチング電源回路５は、内部に設けられたスイッチング素子が第１クロック回路４からの第１クロックＣＬＫ１によって駆動制御され、これによって所定の直流電圧ＶＤ１を生成する。なお、スイッチング電源回路５は、外部に設けた例えばコイルなどを備えた外付け回路５ａと共に構成されている。また、スイッチング電源回路５は、第１クロックＣＬＫ１の供給が無くなった場合でも、所定数クロック分の一定時間は出力電圧を保持することができるように、出力段に設けるコンデンサの容量が調整されている。このコンデンサは外付け回路５ａに設ける構成としても良い。

シリーズ電源回路７は、電源回路あるいは第２電源回路として機能するもので、スイッチング電源回路５からの直流電圧ＶＤ１に基づいて出力用直流電圧として直流電圧ＶＤ２を生成する。シリーズ電源回路７は、外部の負荷回路２や内部の負荷回路８および第２発振回路としての第２クロック回路９に直流電圧ＶＤ２を供給する。第２クロック回路９は、直流電圧ＶＤ２が供給されると動作を開始し、所定周波数の第２クロックＣＬＫ２を出力する。第２クロック回路９は、切換回路６にも第２クロックＣＬＫ２を入力している。半導体ＩＣ１内の負荷回路８は、例えばウォッチドッグタイマ回路であり、第２クロック回路９から供給される第２クロックＣＬＫ２により、外部の負荷回路２の動作を監視している。

クロック監視回路１０は、第１クロック回路４の動作を監視するもので、第１クロック回路４から第１クロックＣＬＫ１が入力され、第２クロック回路９から第２クロックＣＬＫ２が入力される。クロック監視回路１０は、第１クロック回路４および第２クロック回路９が起動されると監視動作を開始する。クロック監視回路１０は、第１クロックＣＬＫ１が異常を来すと、出力端子ＯＵＴから切換回路６に検出信号Ｓを出力する。切換回路６は、クロック監視回路１０から検出信号Ｓが与えられると、スイッチング電源回路５に対して、第２クロックＣＬＫ２を出力するように切り換え動作を実施する。

また、クロック監視回路１０は、第１クロックＣＬＫ１が異常を来したときに出力端子ＯＵＴから出力する検出信号Ｓを、半導体ＩＣ１の外部に設けられるダイアグ検出回路１１にも出力する。ダイアグ検出回路１１は、検出信号Ｓが入力されると、第１クロック回路４が故障したことを認識する。

図２は、クロック監視回路１０の機能ブロック構成を示している。クロック監視回路１０は、フィルタ部１０ａ、クロック途絶判定回路１０ｂ、判定タイマ回路１０ｃを備えた構成である。第１クロックＣＬＫ１および第２クロックＣＬＫ２は、それぞれフィルタ部１０ａを介してクロック途絶判定回路１０ｂに入力される。クロック途絶判定回路１０ｂは第１クロックＣＬＫ１が途絶するとこれを検出して判定タイマ回路１０ｃに出力する。判定タイマ回路１０ｃは、第１クロックＣＬＫ１の途絶状態が一定のタイマ時間が経過すると検出信号Ｓを出力する。

図３はクロック監視回路１０の具体的な電気的構成を示している。第１クロックＣＬＫ１の入力部には、抵抗２０ａ、コンデンサ２０ｂによりローパスフィルタ（ＬＰＦ）を構成するフィルタ回路２０とインバータ２１が設けられている。同様に、第２クロックＣＬＫ２の入力部には、抵抗２２ａ、コンデンサ２２ｂによりローパスフィルタ（ＬＰＦ）を構成するフィルタ回路２２とインバータ２３が設けられている。フィルタ回路２０、２２およびインバータ２１、２３によりフィルタ部１０ａが構成される。

ラッチ回路としての３個のＤフリップフロップ回路（以下ＤＦＦと称する）２４ａ〜２４ｃは、カスケード接続してカウンタ回路２４として設けられている。ＤＦＦ２４ａのＤ入力端子には直流電源ＶＤ２が接続され、Ｃ入力端子にはインバータ２３の出力端子が接続されている。ＦＤＤ２４ａのＱ出力端子はＦＤＤ２４ｂのＤ入力端子に接続され、ＦＤＤ２４ｂのＱ出力端子はＦＤＤ２４ｃのＤ入力端子に接続される。ＦＤＤ２４ｃのＱ出力端子はカウンタ回路２４の出力端子ＯＵＴに接続される。

インバータ２１の出力端子は、パルス生成回路２５を介してＦＤＤ２４ａ〜２４ｃの各リセット端子Ｒに接続される。パルス生成回路２５は、第１クロック回路４が正常である場合には一定のパルスを出力し、第１クロック回路が発振状態などの異常状態になって第１クロックＣＬＫ１が高周波で発振している状態となったときに、カウンタ回路２４をリセットできないようにした回路である。

パルス生成回路２５は、ＡＮＤ回路２６、ディレイ２７、インバータ２８を備えている。インバータ２１の出力端子は、ＡＮＤ回路２６の一方の入力端子に接続されると共に、ディレイ回路２７、インバータ２８を介してＡＮＤ回路２６の他方の入力端子に接続される。ディレイ回路２７は、抵抗２７ａおよびコンデンサ２７ｂからなる遅延回路を構成している。

パルス生成回路２５は、第１クロックＣＬＫ１が正常に入力される状態では、入力がローレベルからハイレベルに変化した時点で、ＡＮＤ回路２６がハイレベルの信号を出力し、この後ディレイ回路２７により設定された遅延時間が経過するとＡＮＤ回路２６の出力がローレベルに変化する。

上記構成中、カウンタ回路２４の一部とパルス生成回路２５とによりクロック途絶判定回路１０ｂを構成している。また、カウンタ回路２４の残りの部分により判定タイマ回路１０ｃを構成している。

次に、上記構成の作用について、図４および図５も参照して説明する。なお、図４は、半導体ＩＣ１が給電されてからの動作を含めて、後述するクロック監視回路１０による監視処理動作の開始および監視内容について示している。

半導体ＩＣ１は、車載バッテリＶＢから外部直流電源が供給されると、まず、シリーズ電源回路３およびスイッチング電源回路５が給電される。シリーズ電源回路３は、所定の直流電圧ＶＤ０を生成して第１クロック回路４に給電する。これにより、第１クロック回路４は第１クロックＣＬＫ１を生成して切換回路６を介してスイッチング電源回路５に供給する。第１クロック回路４は、この第１クロックＣＬＫ１をクロック監視回路１０も供給するようになる。

スイッチング電源回路５は、第１クロックＣＬＫ１に基づいて内部のスイッチング素子を駆動制御して所定の直流電圧ＶＤ１を生成してシリーズ電源回路７に出力する。この動作は、図４のステップＡ１に相当する。これを受けて、シリーズ電源回路７は、所定の直流電圧ＶＤ２を生成して負荷回路８および第２クロック回路９に給電すると共に、外部に接続された負荷回路２にも給電するようになる。この動作は、図４のステップＡ２に相当する。

まず、第２クロック回路９は、直流電圧ＶＤ２が供給されると、第２クロックＣＬＫ２を生成して負荷回路９に供給する。第２クロック回路９は、第２クロックＣＬＫ２をクロック監視回路１０および切換回路６にも供給するようになる。これにより、負荷回路８は、ウォッチドッグタイマ回路としての機能を第２クロックＣＬＫ２に基づいて実施するようになり、外部の負荷回路２の動作状態を監視するようになる。

上記のように起動後の動作が行われ、クロック監視回路１０は、第１クロック回路４および第２クロック回路９が起動すると、監視動作を開始するようになる。図４のステップＡ３に相当する動作として、クロック監視回路１０は、第１クロック回路４による第１クロックＣＬＫ１の出力状態を監視する。

上記したカウンタ回路２４は、ＦＤＤ２４ａのＤ入力端子に直流電源ＶＤ２が与えられているので、ハイレベル「Ｈ」の入力状態である。また、カウンタ回路２４は、各ＦＤＤ２４ａ〜２４ｃのＣ入力端子に第２クロックＣＬＫ２が与えられるので、リセット入力が無い状態であれば第２クロックＣＬＫ２のパルスを３個カウントするとハイレベルの検出信号Ｓを出力することになる。しかし、第１クロックＣＬＫ１がリセット端子Ｒに入力されている期間中（図５中、ｔ１、ｔ２の期間）は、ＦＤＤ２４ａ〜２４ｃのＱ出力端子のデータはローレベルにリセットされるので、検出信号Ｓはローレベルの状態が保持される。

この状態は、図４のステップＡ４において、第２クロックＣＬＫ２のカウントアップが発生していない状態に相当するので、ここでＮＯとなり、動作が継続している状態ではステップＡ５でさらにＮＯとなって、以下、動作が終了するまでステップＡ４、Ａ５を繰り返し実行する状態となる。

しかし、第１クロック回路４の動作が異常となった場合には、正常に第１クロックＣＬＫ１が出力されない状態となる。例えば、図５（ａ）に示すように、時刻ｔ３の後に第１クロック回路４の動作が異常となって発振が停止し、３個目から第１クロックＣＬＫ１が消失すると、カウンタ回路２４はリセット動作が行われなくなる。これにより、カウンタ回路２４は、第２クロックＣＬＫ２のクロックパルスをカウントするようになる。この結果、図５（ｃ）に示すように、カウント開始の時刻ｔ３のから３個目のクロックパルスが入力される時刻ｔ５になると、図５（ｂ）に示すように、ハイレベルの検出信号Ｓを出力する。

この場合には、クロック監視回路１０は、図４のステップＡ４でＹＥＳとなってステップＡ６に移行し、第１クロックＣＬＫ１が異常状態であることを判定し、異常状態を検出したハイレベルの検出信号Ｓを出力する。これを受けて、ステップＡ７で、切換回路６は、スイッチング電源回路５に対して、これまで第１クロックＣＬＫ１を供給していた状態から、第２クロックＣＬＫ２を供給する状態に切り換える。

なお、上記のように異常が検出された場合には、クロック監視回路１０から検出信号Ｓが外部のダイアグ検出回路１１にも出力される。これにより、ダイアグ検出回路１１は、車両内部の表示部に、第１クロック回路４の異常発生の状況を表示するなどして運転者に警告をすることができる。

スイッチング電源回路５は、電源生成の動作中に、第１クロックＣＬＫ１が停止して動作が停止し始めるので、所定の直流電圧ＶＤ１を出力できなくなる。しかし、スイッチング電源回路５は、出力段に設けられるコンデンサにより、クロック切り換えまでの一定時間は出力電圧が保持され、後段の回路動作を維持することができる。

したがって、クロック監視回路１０は、第１クロックＣＬＫ１が停止した時点から第２クロックＣＬＫ２が３個カウントされる期間を存して異常を検出し、短期間でスイッチング電源回路５を第２クロックＣＬＫ２による電源生成動作に切り換えることができる。これにより、スイッチング電源回路５においては、第１クロック回路４が動作停止した状態であっても継続的に電源生成動作を行えるようになる。

この結果、半導体ＩＣ１は、車載バッテリＶＢから給電されている状態では、継続的に動作を行えるようになる。したがって、例えば、半導体ＩＣ１が車両の駆動制御を行う負荷回路２を駆動する電源を供給している場合には、第１クロック回路４の異常が発生しても、電源が停止されるまでの期間中は、継続的に車両の駆動制御を行えるようになる。これによって、故障が発生した場合でも安全な場所まで車両を移動させるなどの退避処置を行うことができる。

また、上記した場合以外に、第１クロック回路４が異常発振状態などで第１クロックＣＬＫ１の周波数が異常に高くなった場合には、パルス生成回路２５において、ディレイ回路２７でハイレベル「Ｈ」の固着状態となり、その出力を受けてインバータ２８はローレベル「Ｌ」に固定される。このため、ＡＮＤ回路２６においては、一方の入力信号が高速で「Ｈ」レベルと「Ｌ」レベルが変化する場合でも、他方の入力信号がローレベル「Ｌ」に固定されることで、カウンタ回路２４をリセットできない状態に保持する。

この結果、カウンタ回路２４は、前述と同様に、第１クロックＣＬＫ１が停止したのと同じ状態となり、第２クロックＣＬＫ２が３個カウントされた時点で検出信号Ｓが出力される。これにより、切換回路６は第２クロックＣＬＫ２をスイッチング電源回路５に供給するようになり、電源が停止されて終了するまでの間、半導体ＩＣ１の動作状態が保持され、負荷回路２の動作を継続させることができる。

なお、半導体ＩＣ１は、次に車載バッテリＶＢから給電された場合には、第１クロック回路４が故障していることから、スイッチング電源回路５を駆動させることができないので、負荷回路２への給電が不能となり、車両の駆動制御は行えない状態となる。しかし、この場合には、運転する前の状態であるから、車両内部の表示部に、異常発生の状況を表示するなどして運転者に運転ができない状態を通知することができる。

このような本実施形態によれば、半導体ＩＣ１内に第１クロック回路４および第１クロックＣＬＫ１に基づいて生成する電源から第２クロック回路９を動作させる構成で、第２クロックＣＬＫ２により第１クロックＣＬＫ１を監視するクロック監視回路１０を設ける構成とした。これにより、クロック監視回路１０により第１クロック回路４の異常を検出すると、第２クロックＣＬＫ２で動作させるので、半導体ＩＣ１が動作している状態では、スイッチング電源回路５の動作を継続させることができると共に、外部の負荷回路２の監視動作も継続して行うことができる。

また、フィルタ回路２０、２２を設けているので、第１クロック回路４が異常発振状態となって第１クロックＣＬＫ１が高周波となった場合でも、クロック監視回路１０により異常状態を検出して第２クロックＣＬＫ２に切り換えることができる。

スイッチング電源回路５の出力精度を確保するために、第１クロック回路４の第１クロックＣＬＫ１の精度が比較的高い設定であるが、第２クロック回路９の第２クロックＣＬＫ２の精度は低くても、切換回路６による切り換えで多少精度が低下していても電源として確保できる程度であれば良い。

（第２実施形態）
図６から図９は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第２クロック回路９の動作を第１クロックＣＬＫ１により監視することも同時に行うようにしている。これによって、第１クロック回路４および第２クロック回路９が相互に監視することができるものである。

半導体集積回路装置としての半導体ＩＣ３０は、図６に示すように、クロック監視回路１０に代わるクロック監視回路３１を備えると共に、切換回路３２を新たに備える構成である。切換回路３２は、第１クロック回路４から第１クロックＣＬＫ１が入力され、第２クロック回路９から第２クロックＣＬＫ２が入力される。また、切換回路３２は、通常は負荷回路８に対して第２クロックＣＬＫ２を供給し、クロック監視回路３１から検出信号Ｓ２が入力されると、第１クロックＣＬＫ１を負荷回路８に供給する。ここで、切換回路６は、第１切換回路として機能し、切換回路３２は第２切換回路として機能する。

なお、負荷回路８は、第２クロック回路９から入力される第２クロックＣＬＫ２に基づいて負荷回路２の監視動作を実施するが、監視動作中に第２クロックＣＬＫ２が数クロック分欠落しても監視動作に支障を来さないように構成される。負荷回路８は、第２クロック回路９が故障した後、所定数クロック分の後に、第１クロックＣＬＫ１が供給される状態に移行することで、監視動作を継続させることができる構成である。

クロック監視回路３１は、第１クロック回路４および第２クロック回路９の動作を相互監視するもので、第１クロック回路４から第１クロックＣＬＫ１が入力され、第２クロック回路９から第２クロックＣＬＫ２が入力される。クロック監視回路３１は、第１クロックＣＬＫ１および第２クロックＣＬＫ２が入力されるようになると、後述する監視動作を開始する。

クロック監視回路３１は、第１クロックＣＬＫ１が正常でなくなると、出力端子ＯＵＴ１から切換回路６に検出信号Ｓ１を出力する。切換回路６は、クロック監視回路３１から検出信号Ｓ１が与えられると、スイッチング電源回路５に対して、第２クロックＣＬＫ２を出力するように切り換え動作を実施する。また、クロック監視回路３１は、第２クロックＣＬＫ２が正常でなくなると、出力端子ＯＵ２から切換回路３２に検出信号Ｓ２を出力する。切換回路３２は、クロック監視回路３１から検出信号Ｓ２が与えられると、負荷回路８に対して、第１クロックＣＬＫ１を出力するように切り換え動作を実施する。

図７は、クロック監視回路３１の電気的構成を示している。この構成では、第１実施形態で示したクロック監視回路１０と同等の構成として、カウンタ回路２４、パルス生成回路２５ａなどに加えて、カウンタ回路２９およびパルス生成回路２５ｂを新たに加えた構成としている。

パルス生成回路２５ａ、２５ｂは、第１実施形態で示したパルス生成回路２５と同じ構成で、ＡＮＤ回路２６、ディレイ回路２７およびインバータ２８を備えている。カウンタ回路２９は、ラッチ回路としての３個のＤＦＦ２９ａ〜２９ｃをカスケード接続したもので、カウンタ回路２４と同等の構成である。なお、カウンタ回路２４は、ＤＦＦ２４ｃのＱ出力端子から出力端子ＯＵＴ１を介して検出信号Ｓ１を出力する。また、カウンタ回路２９は、ＤＦＦ２９ｃのＱ出力端子から出力端子ＯＵＴ２を介して検出信号Ｓ２を出力する。カウンタ回路２９のＤＦＦ２９ａのＣ入力端子にはインバータ２１の出力端子が接続されている。

インバータ２３の出力端子は、パルス生成回路２５ｂを介してＦＤＤ２９ａ〜２９ｃの各リセット端子Ｒに接続される。パルス生成回路２５ｂは、第２クロック回路９が発振状態などの異常状態になって第２クロックＣＬＫ２が高周波で発振している状態となったときに、カウンタ回路２９をリセットできないようにした回路である。

次に、上記構成の作用について、図８および図９も参照して説明する。なお、図８は、半導体ＩＣ３０が給電されてからの動作を含めて、後述するクロック監視回路３１による監視処理動作の開始および監視内容について示している。

第１実施形態と異なるところは、まず、ステップＡ１、Ａ２を経た後、ステップＡ３に代わるステップＡ３ａを実行するところである。半導体ＩＣ３０は、車載バッテリＶＢから外部直流電源が供給されると動作を開始し、ステップＡ１およびＡ２を実行した後、第２クロック信号ＣＬＫ２がクロック監視回路３１に入力される。この後、半導体ＩＣは、ステップＡ３ａで、第１クロックＣＬＫ１および第２クロックＣＬＫ２を相互監視する動作を開始する。これにより、負荷回路８は、ウォッチドッグタイマ回路としての機能を第２クロックＣＬＫ２に基づいて実施するようになり、外部の負荷回路２の動作状態を監視するようになる。

上記のように起動後の動作が行われ、クロック監視回路３１は、第１クロック回路４および第２クロック回路９が起動すると、相互監視の動作を開始するようになる。図８のステップＡ３ａに相当する動作として、クロック監視回路３１は、第１クロック回路４の第１クロックＣＬＫ１および第２クロック回路９の第２クロックＣＬＫ２の出力状態を相互に監視する。ここで、クロック監視回路３１においては、第２クロック回路９の第２クロックＣＬＫ２による第１クロック回路４の監視動作は、第１実施形態で説明した通りの監視動作により実施される。なお、カウンタ回路２４による検出信号はＳ１として出力端子ＯＵＴ１から出力される。

そして、クロック監視回路３１においては、第１クロック回路４の第１クロックＣＬＫ１による第２クロック回路９の監視動作が行われる。カウンタ回路２９は、ＦＤＤ２９ａのＤ入力端子に直流電源ＶＤ１が与えられているので、ハイレベル「Ｈ」の入力状態である。また、カウンタ回路２９は、各ＦＤＤ２９ａ〜２９ｃのＣ入力端子に第１クロックＣＬＫ１が与えられるので、リセット入力が無い状態であれば第１クロックＣＬＫ１のパルスを３個カウントするとハイレベルの検出信号Ｓ２を出力することになる。しかし、第２クロックＣＬＫ２がリセット端子Ｒに入力されている期間中（図９中、ｔ１、ｔ２の期間）は、ＦＤＤ２９ａ〜２９ｃのＱ出力端子のデータはローレベルにリセットされるので、検出信号Ｓ２はローレベルの状態が保持される。

この状態は、図８のステップＡ８において、第１クロックＣＬＫ１のカウントアップが発生していない状態に相当するので、ここでＮＯとなり、動作が継続している状態ではステップＡ５でさらにＮＯとなって、以下、動作が終了するまでステップＡ８、Ａ４、Ａ５を繰り返えし実行する状態となる。

しかし、第２クロック回路９の動作が異常となった場合には、正常に第２クロックＣＬＫ２が出力されない状態となる。例えば、図９（ｃ）に示すように、時刻ｔ２の後に第２クロック回路９の動作が異常となって発振が停止し、３個目から第２クロックＣＬＫ２が消失すると、カウンタ回路２９はリセット動作が行われなくなる。これにより、カウンタ回路２９は、第１クロックＣＬＫ１のクロックパルスをカウントするようになる。この結果、図９（ａ）に示すように、カウント開始の時刻ｔ３のから３個目のクロックパルスが入力される時刻ｔ５になると、図９（ｄ）に示すように、ハイレベルの検出信号Ｓ２を出力する。

この場合には、クロック監視回路３１は、図８のステップＡ８でＹＥＳとなってステップＡ９に移行し、第２クロックＣＬＫ２が異常状態であることを判定し、異常状態を検出したハイレベルの検出信号Ｓ２を出力する。これを受けて、ステップＡ１０で、切換回路３２は、負荷回路８に対して、これまで第２クロックＣＬＫ２を供給していた状態から、第１クロックＣＬＫ１を供給する状態に切り換える。

なお、上記のように異常が検出された場合には、車両内部の表示部に、第２クロック回路９の異常発生の状況を表示するなどして運転者に警告をすることができる。
この結果、半導体ＩＣ３０は、車載バッテリＶＢから給電されている状態では、継続的に動作を行えるようになる。したがって、例えば、半導体ＩＣ３０が車両の駆動制御を行う負荷回路２を駆動する電源を供給している場合には、第２クロック回路９の異常が発生しても、電源が停止されるまでの期間中は、継続的に車両の駆動制御を行えるようになる。これによって、故障が発生した場合でも安全な場所まで車両を移動させるなどの退避処置を行うことができる。

また、上記した場合以外に、第２クロック回路９が異常発振状態などで第２クロックＣＬＫ２の周波数が異常に高くなった場合においても、前述同様にしてパルス生成回路２５ｂの動作により、カウンタ回路２９をリセットできない状態に保持する。これにより、カウンタ回路２９は、第２クロックＣＬＫ２が停止したのと同じ状態となり、検出信号Ｓ２が出力されるようになる。

なお、半導体ＩＣ３０は、次に車載バッテリＶＢから給電された場合には、第１クロック回路４は正常に動作するので、スイッチング電源回路５を駆動させることができ、負荷回路２への給電が可能である。この場合には、第２クロック回路９が故障していることで、再びクロック監視回路３１により第２クロック回路９の異常状態が判定され、負荷回路８に第１クロックＣＬＫ１が入力されるようになる。これにより、負荷回路８の動作は実施することができるようになる。

このような本実施形態によっても、第１実施形態と同様にして、クロック監視回路３１により、第１クロックＣＬＫ１および第２クロックＣＬＫ２を相互に監視することができるので、半導体ＩＣ３０が動作している状態では、スイッチング電源回路５の動作および負荷回路８の動作を継続させることができると共に、外部の負荷回路２の監視動作も継続して行うことができる。

（第３実施形態）
図１０は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、半導体ＩＣ１は、外部に設けられる負荷回路２への給電を行わない構成の場合である。負荷回路２は、車載バッテリＶＢから別途シリーズ電源回路４０を介して給電される構成である。

この場合、負荷回路２の動作状態は、前述同様にして半導体ＩＣ１内の負荷回路８により監視するように構成されている。なお、半導体ＩＣ１は、シリーズ電源回路７により負荷回路８および以外に第２クロック回路９に給電するだけでなく、図示しない他の給電対象となる回路にも給電している。

そして、上記のように構成しているので、第１実施形態と同様に、クロック監視回路１０により第１クロック回路４の異常を検出すると、第２クロックＣＬＫ２で動作させるので、半導体ＩＣ１が動作している状態では、スイッチング電源回路５の動作を継続させることができ、且つ外部の負荷回路２を継続的に監視する動作を行うことができる。

（第４実施形態）
図１１は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態と同等の構成を有する半導体ＩＣ５０を用いる。半導体ＩＣ５０は、負荷回路８に相当する構成として、車両内の通信ネットワークであるＣＡＮ（Controller Area Network）通信ネットワークＮＷで通信を行うためのＣＡＮドライバ回路５１を備えている。

ＣＡＮドライバ回路５１は、内部にＣＡＮ通信を行うための構成を備えると共に、内部の状態を監視するための異常検出用タイマ回路５１ａを備えている。ＣＡＮドライバ回路５１は、シリーズ電源回路７から直流電圧ＶＤ２が供給されて動作する。また、異常検出用タイマ回路５１ａは、第２クロック回路９から入力される第２クロックＣＬＫ２を動作用のクロックとして用いる構成である。

ＣＡＮドライバ回路５１は、ＭＣＵ５２から通信用の信号が与えられるとこれをＣＡＮネットワークＮＷのプロトコルに従った信号に変換して出力し、ＣＡＮネットワークＮＷから受信する信号を変換してＭＣＵ５２に出力する。ＭＣＵ５２は半導体ＩＣ５０と共にＥＣＵ５３の構成として設けられている。ＣＡＮネットワークＮＷには、他のＥＣＵ５４、５５などが接続されており、それぞれのＣＡＮドライバ回路５４ａ、５５ａを通じて通信が可能となっている。

このような構成において、ＣＡＮドライバ回路５１においては、第１実施形態で示した負荷回路８と同様にして、異常検出用タイマ回路５１ａは、第２クロック回路９から与えられる第２クロックＣＬＫ２でＣＡＮドライバ回路５１内部の動作を監視している。ＣＡＮドライバ回路５１は、信号をＣＡＮネットワークＮＷに出力する状態では、ネットワークを占有する状態に制御を行うので、故障によってその占有状態が継続すると、ＣＡＮネットワークＮＷが使用不能となる。このため、異常検出用タイマ回路５１ａは、ＣＡＮドライバ回路５１の動作の異常状態を検出してＣＡＮネットワークＮＷの占有状態を解除するように動作させるものである。

したがって、このような第４実施形態によっても、第１実施形態と同様の作用効果を得ることができるものである。
なお、この実施形態は、第１実施形態に適用した場合を示したが、第２実施形態の構成に適用することもできる。

（第５実施形態）
図１２は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態と同等の構成を有する半導体ＩＣ６０を用いる。半導体ＩＣ６０は、負荷回路８に相当する構成として、異常検出用タイマ回路６１およびアクチュエータ駆動回路６２を備える構成である。

異常検出用タイマ回路６１は、シリーズ電源回路７から直流電圧ＶＤ２が供給されて動作する。また、異常検出用タイマ回路６１は、第２クロック回路９から入力される第２クロックＣＬＫ２を動作用のクロックとして用いる構成である。異常検出用タイマ回路６１は、第２クロックＣＬＫ２に基づいてアクチュエータ駆動回路６２の動作を監視する。

アクチュエータ駆動回路６２は、外部に設けられる負荷回路としてのアクチュエータ６３の駆動制御を行う。アクチュエータ駆動回路６２は、アクチュエータ６３への給電をＭＯＳＦＥＴ６２ａにより行う構成で、電流を抵抗６２ａにより検出している。アクチュエータ駆動回路６２は、外部のＭＣＵ６４からゲート駆動信号が与えられると、駆動回路６２ｃを介してＭＯＳＦＥＴ６２ａにゲート信号を与えてオンオフの動作制御を行う。

異常検出用タイマ回路６１は、アクチュエータ６３に流れる電流を抵抗６２ａの端子電圧からモニタすると共に、ＭＣＵ６４からのゲート駆動信号をモニタしている。異常検出用タイマ回路６１は、第２クロックＣＬＫ２に基づいてゲート駆動信号に応じたアクチュエータ電流を監視するものである。

したがって、このような第５実施形態によっても第１実施形態と同様の作用効果を得ることができるものである。
なお、この実施形態は、第１実施形態に適用した場合を示したが、第２実施形態の構成に適用することもできる。

（第６実施形態）
図１３は第６実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態で示したパルス生成回路２５に代わるパルス生成回路７０を設ける構成としたところである。

パルス生成回路７０は、ディレイ回路２７に代えて、ディレイ回路７１を備えている。ディレイ回路７１は、複数個例えば３個のバッファ回路７１ａ〜７１ｃを直列に接続した構成で、これにより遅延時間を生成している。
したがって、このような第６実施形態によっても第１実施形態と同様の作用効果を得ることができる。

（第７実施形態）
図１４は第７実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態で示したクロック監視回路１０に代わるクロック監視回路８０を用いる構成としている。
クロック監視回路８０は、第１クロックＣＬＫ１および第２クロックＣＬＫ２の入力段に第１実施形態と同様のフィルタ部１０ａが設けられる。すなわち、第１クロックＣＬＫ１の入力段にはフィルタ回路２０およびインバータ２１が設けられ、第２クロックＣＬＫ２の入力段にはフィルタ回路２２およびインバータ２３が設けられている。なお、図１４では、第１クロックＣＬＫ１と第２クロックＣＬＫ２とを上下で入れ替えた状態で示している。

インバータ２３の出力端子は、ＡＮＤ回路８１の一方の入力端子に接続され、ＡＮＤ回路８１の出力端子を介してラッチ回路としてのＲＳフリップフロップ回路８２のセット端子Ｓに接続されている。インバータ２１の出力端子は、第６実施形態で示したパルス生成回路７０を介してＲＳフリップフロップ回路８２のリセット端子Ｒに接続されると共に、ＡＮＤ回路８１の他方の反転入力端子に接続されている。ここで、ＡＮＤ回路８１は、第１クロックＣＬＫ１および第２クロックＣＬＫ２が同時にハイレベルになったときに、ＲＳフリップフロップ８１に対してリセット入力を優先させるために設けている。

ＲＳフリップフロップ回路８２の出力端子Ｑは、時定数回路８３およびバッファ回路８４を介して出力端子ＯＵＴに接続されている。時定数回路８３は、抵抗８３ａおよびコンデンサ８３ｂから構成される。コンデンサ８３ｂの端子にはＮチャンネル型のＭＯＳＦＥＴ８５が接続され、放電経路が形成されている。また、ＲＳフリップフロップ８２の出力端子ＱＢは、ＭＯＳＦＥＴ８５のゲートに接続されている。

上記構成によれば、第１クロックＣＬＫ１および第２クロックＣＬＫ２が共に正常に入力されている状態では、ＲＳフリップフロップ８１は、クロック周期でハイレベルとローレベルが変化する。これにより、時定数回路８３では、出力端子Ｑから出力されるハイレベルがコンデンサ８３ｂを十分に充電する前にＭＯＳＦＥＴ８５により放電されるので、バッファ回路８４はローレベルの出力状態すなわち検出信号Ｓはローレベルの状態を保持している。

これに対して、第１クロックＣＬＫ１が途絶えると、出力端子Ｑのレベルがハイレベルに保持されるので、コンデンサ８３ｂの端子電圧が上昇し、バッファ回路８４からハイレベルの検出信号Ｓが出力されるようになる。また、第１クロックＣＬＫ１が発振状態となった場合も、パルス生成回路７０の出力がローレベルに保持されるようになるので、前述同様にして動作することでバッファ回路８４からハイレベルの検出信号Ｓが出力されるようになる。
したがって、このような第７実施形態によっても第１実施形態と同様の効果を得ることができる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

上記各実施形態では、外部直流電源として車載バッテリを用いる場合で示したが、外部直流電源であれば、これ以外のものであっても良い。
また、シリーズ電源回路３を設けて、車載バッテリＶＢを所定電圧に変換して第１クロック回路４に供給する構成としているが、これに限らず、外部直流電源を直接第１クロック回路４に供給する構成としても良い。

スイッチング電源回路５より出力した直流電圧ＶＤ１をシリーズ電源回路７で出力用直流電圧として直流電圧ＶＤ２に変換しているが、これに限らず、シリーズ電源回路７を省略してスイッチング電源回路５で直接出力用直流電圧として直流電圧ＶＤ２を生成して負荷回路８および第２クロック回路９に供給する構成としてもよい。

シリーズ電源回路７の負荷として、負荷回路８および第２クロック回路９を対象とした場合を示しているが、さらに他の負荷回路を設ける構成とすることもできる。
クロック監視回路１０、３１では、カウンタ回路２４、２９をラッチ回路としてＤＦＦ２４ａ〜２４ｃあるいはＤＦＦ２９ａ〜２９ｃを用いる構成としたが、他のラッチ回路を用いることもできるし、ＤＦＦの段数を異なる構成とすることもできる。

パルス生成回路２５、２５ａ、２５ｂは、他のロジック回路やソフト的な判定をする構成を採用することもできる。
第１クロック回路４と第２クロック回路９とは、切換回路６あるいは３２にて単純に切り換えが可能となるほぼ同じ周波数のクロックとなる例を示したが、異なる周波数のクロックを採用することもできる。この場合には、切換回路６あるいは３２で他方のクロックに切り換えるときに、周波数を調整する回路などを設けることで代替することができる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１、３０、４０、５０、６０は半導体ＩＣ（半導体集積回路装置）、３はシリーズ電源回路、４は第１クロック回路（第１発振回路）、５はスイッチング電源回路（電源回路、第１電源回路）、６、３２は切換回路、７はシリーズ電源回路（電源回路、第２電源回路）、８は負荷回路、９は第２クロック回路（第２発振回路）、１０、３１、８０はクロック監視回路（監視回路）、１０ａはフィルタ部、１０ｂはクロック途絶判定回路、１０ｃは判定タイマ回路、２０、２２はフィルタ回路（ＣＲフィルタ）、２４、２９はカウンタ回路、２４ａ〜２４ｃ、２９ａ〜２９ｃはＤフリップフロップ回路、２５、２５ａ、２５ｂ、７０はパルス生成回路、２７、７１はディレイ回路、５１はＣＡＮドライバ回路（負荷回路）、５１ａ、６１は異常検出用タイマ回路、６２はアクチュエータ駆動回路（負荷回路）である。

Claims (10)

1. 外部直流電源が供給され第１クロックを生成する第１発振回路（４）と、
   前記外部直流電源が供給され前記第１クロックに基づいてスイッチング動作により出力用直流電圧を生成する電源回路（５、７）と、
   第２クロックを生成する第２発振回路（９）と、
   前記出力用直流電圧が供給され前記第２クロックに基づいて動作する負荷回路（８）と、
   前記第１および第２発振回路の動作状態で、前記第１発振回路の動作を前記第２クロックに基づいて監視する監視回路（１０、３１、８０）と、
   前記監視回路が前記第１発振回路の故障を検出すると前記電源回路に第１クロックに代えて第２クロックを供給するように切り換える切換回路（６）とを備えた半導体集積回路装置。
2. 前記電源回路は、前記第１クロックに基づいてスイッチング動作により直流電源を生成する第１電源回路（５）と、前記第１電源回路により生成される直流電圧を前記出力用直流電圧に変換する第２電源回路（７）とを備える請求項１記載の半導体集積回路装置。
3. 前記監視回路（３１）は、前記第１クロックに基づいて前記第２発振回路（９）の動作についても監視するように構成され、
   前記切換回路を第１切換回路（６）とし、
   前記監視回路が前記第２発振回路の故障を検出した場合には、前記負荷回路に第２クロックに代えて第１クロックを供給するように切り換える第２切換回路（３２）を備えた請求項１または２に記載の半導体集積回路装置。
4. 前記第２発振回路（９）は、前記電源回路（５、７）から前記第出力用直流電源が供給される構成の請求項１から３のいずれか一項に記載の半導体集積回路装置。
5. 前記監視回路（１０、３１）は、ラッチ回路（２４ａ〜２４ｃ、２９ａ〜２９ｃ）を用いた構成である請求項１から４のいずれか一項に記載の半導体集積回路装置。
6. 前記監視回路（１０、３１）は、ＣＲフィルタ（２０、２２）を用いた構成である請求項１から５のいずれか一項に記載の半導体集積回路装置。
7. 前記第２発振回路（９）による前記第２クロックは、前記第１発振回路（４）による前記第１クロックに対して、前記電源回路（５、７）による前記出力用直流電源を生成可能な範囲の精度で生成される構成の請求項１に記載の半導体集積回路装置。
8. 前記第２発振回路（９）は、内部もしくは外部に設けられるウォッチドッグタイマ回路（８）に前記第２クロックを供給する構成である請求項１から７のいずれか一項に記載の半導体集積回路装置。
9. 前記第２発振回路（９）は、前記負荷回路としての通信用回路（５１）に設けられる異常検出用タイマ回路（５１ａ）に前記第２クロックを供給する構成である請求項１から８のいずれか一項に記載の半導体集積回路装置。
10. 前記第２発振回路（９）は、前記負荷回路としてのアクチュエータ駆動回路（６２）の異常検出用タイマ回路（６１）に前記第２クロックを供給する構成である請求項１から９のいずれか一項に記載の半導体集積回路装置。

Images