JP2018101730A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018101730A
JP2018101730A JP2016247972A JP2016247972A JP2018101730A JP 2018101730 A JP2018101730 A JP 2018101730A JP 2016247972 A JP2016247972 A JP 2016247972A JP 2016247972 A JP2016247972 A JP 2016247972A JP 2018101730 A JP2018101730 A JP 2018101730A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
semiconductor device
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016247972A
Other languages
English (en)
Other versions
JP6747280B2 (ja
Inventor
昌基 杉本
Masaki Sugimoto
昌基 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2016247972A priority Critical patent/JP6747280B2/ja
Publication of JP2018101730A publication Critical patent/JP2018101730A/ja
Application granted granted Critical
Publication of JP6747280B2 publication Critical patent/JP6747280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

【課題】半導体素子のダメージを与えにくい半導体装置の製造方法を提供する。【解決手段】半導体素子が重ねて収容された収容部を備えた本体と、収容部の上側開口部に備えられ、エア供給口を備えたキャップと、収容部の下側開口部に備えられるストッパと、を備えた半導体素子収容済のカートリッジを準備する工程と、基板を準備する工程と、基板の上方にカートリッジを配置した後、エア供給口から収容部内にエアを供給し、半導体素子を下側開口部から放出し、基板の上面に半導体素子を載置する工程と、を備える半導体装置の製造方法。【選択図】図２

Description

本開示は、半導体装置の製造方法に関する。
半導体素子を搬送する際に、吸着孔を備えたコレットが用いられることが知られている。例えば、ダイボンド工程においては、まず、ウエハシート上に載置された半導体素子の上面にコレットの先端を当接させ、その先端に設けられた吸着孔の開口部によって半導体素子を吸着する。コレットで半導体素子を吸着した状態で、ウエハシート上から半導体素子をピックアップする。所定のダイボンド位置にコレットを移動し、吸着を解除することで半導体素子を移送する。コレットとして、吸着孔を複数備えたタイプが知られている（例えば、特許文献１）
特開２０００−３２３５０４号公報
コレットは、硬質な材料によって形成されているため、吸着時に半導体素子にダメージを与えたり、損傷させたりする場合がある。
本実施形態は、以下の構成を含む。
半導体素子が重ねて収容された収容部を備えた本体と、収容部の上側開口部に備えられ、エア供給口を備えたキャップと、収容部の下側開口部に備えられるストッパと、を備えた半導体素子収容済のカートリッジを準備する工程と、基板を準備する工程と、基板の上方にカートリッジを配置した後、エア供給口から収容部内にエアを供給し、半導体素子を下側開口部から放出し、基板の上面に半導体素子を載置する工程と、を備える半導体装置の製造方法。
以上により、半導体素子にダメージを与えにくくすることができる。
図１は、実施形態に係る半導体装置の製造方法を示す概略図である。 図２は、実施形態に係る半導体装置の製造方法を示す概略図である。 図３は、実施形態に係る半導体装置の製造方法を示す概略図である。 図４Ａは、実施形態に係る半導体装置の製造方法に用いられる半導体素子の概略上面図である。 図４Ａは、実施形態に係る半導体装置の製造方法に用いられる半導体素子の概略断面図である。 図５は、実施形態に係る半導体装置の製造方法によって得られる半導体装置の概略断面図である。
本発明を実施するための形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具現化するためのコレット及び半導体装置の製造方法を例示するものであって、以下に限定するものではない。また、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではい。尚、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。また、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語）を用いる。これらの用語の使用は図面を参照した発明の理解を容易にするためであって、これらの用語の意味によって本発明の技術的範囲が限定されるものではない。
実施形態に係る半導体装置の製造方法は、主として以下の工程を備える。
１）半導体素子が収容されたカートリッジを準備する工程
２）基板を準備する工程
３）カートリッジの開口部から半導体素子を放出し、基板上に載置する工程
（半導体素子が収容されたカートリッジを準備する工程）
図１は、実施形態で用いられるカートリッジ１０を示す概略断面図である。カートリッジ１０は、本体２０と、本体２０の上側に設けられるキャップ３０と、本体２０の下側に設けられるストッパ４０と、を備える。
本体２０は、縦に長い筒状の部材である。本体２０は、半導体素子を収容可能な収容部２１を備える。図１は、収容部２１に半導体素子５０を収容した状態を示している。収容部２１は、上側開口部２３と下側開口部２４とを備えている。本体２０は、例えば、アルミなどの金属や、プラスチックなどを用いることができる。
収容部２１は、図１に示すように、半導体素子５０を重ねて収容可能である。つまり、収容部２１の幅（内径）は、半導体素子の幅よりも広くなっている。例えば、収容部２１の幅は、半導体素子の幅の１０５％〜１３０％程度とすることができる。収容部２１の内周形状（水平方向の断面視形状）は、半導体素子の上面形状と相似形の内周形状とすることが好ましい。例えば、半導体素子５０の上面形状が、各辺が３５０μｍの正方形である場合、収容部２１は内周形状が、各辺が４００μｍの正方形とすることができる。
本体２０の内側面２２は、上側開口部２３から下側開口部２４まで、同じ幅であることが好ましい。また、内側面２２は、鏡面加工などの加工を施していてもよく、ＤＬＣなどのコーティング膜を備えていてもよい。
本体２０の長さは、特に限定されるものではない。例えば、上述の１辺が３５０μｍの半導体素子の高さが１２０μｍの場合、本体２０の長さは３０ｃｍ〜１００ｃｍ程度とすることができる。収容される半導体素子の厚みと、本体２０の長さによって収容可能な半導体素子の数が決められる。
キャップ３０は、本体２０の上側にある上側開口部２３に配置される。キャップ３０は、エア供給口３１を備えている。エア供給口３１は、外部のエア供給源と接続されるエアチューブ３２を備えている。尚、エアチューブ３２は、エア供給部３１と一体又は別体として設けることができる。キャップ３０は、例えば、樹脂材料、金属材料、ゴム材料などから構成することができる。また、キャップ３０は本体２０と着脱可能なように取り付けることができる。キャップ３０を本体２０とは、例えばそれぞれにネジ加工を施して固定してもよい。あるいは、これらとは別の固定治具などを用いて固定させてもよい。ゴム材料を用いる場合は、本体２０の上側開口部２３及び外側面を覆うように固定するキャップ３０としてもよい。あるいは、本体２０の上側開口部２３内に挿入して固定する栓状のキャップ３０としてもよい。
ストッパ４０は、本体２０の下側にある下側開口部２４に配置される。ストッパ４０は、下側開口部２４を覆うように本体２０の下端に取り付けられる開閉可能な部材である。ストッパ４０は、エアが供給されない状態では、収容部２１内の半導体素子が落下しないようにするストッパ（落下防止部材）として機能する。
収容部２１内に収容される半導体素子５０は、例えば、図４Ａ、図４Ｂに示すような、半導体層を含む積層構造体５１と、電極５２と、を備える。積層構造体５１は上面視形状が正方形、長方形などの矩形のほか、六角形などの多角形とすることができる。半導体素子５０を収容部２１内に収容する場合、例えば、コレット等を用いて個片化された半導体素子５０を、同じ向きとなるようにして収容する。同じ向き、とは、上下方向の向き、及び横方向の向き、を指す。例えば、電極５２を上側にして基板上に載置したい場合は、電極５２を上側にして収容部２１内に収容する。また、ｐ電極及びｎ電極の配置が同じようになるように収容部２１内に収容する。
（基板を準備する工程）
基板６０は、例えば、例えば、半導体装置の筐体となる基板や、製造工程内において仮実装されるシート等の仮置き用の基板を用いることができる。仮置き用の基板とは、最終的には半導体装置を構成しない基板であり、工程内のみで用いられる基板を指す。半導体装置の筐体となる基板としては、配線を備えたセラミックパッケージ、リードを一体成形した樹脂パッケージ等が挙げられる。また、仮置き用の基板としては、耐熱シート等が挙げられる。
基板６０上の半導体素子５０を載置するには、あらかじめ接合部材７０を設けておくことが好ましい。接合部材７０としては、樹脂等が挙げられる。
（カートリッジの開口部から半導体素子を放出し、基板上に載置する工程）
半導体素子５０を収容したカートリッジ１０を、基板６０の所定の位置の上方に配置する。そして、エア供給口３１から本体２０の収容部２１内にエアを供給する。これにより、収容部２１内の半導体素子５０が上方から押圧されると共に、ストッパ４０が下方に開放する。これにより、半導体素子５０は収容部２１の下側開口部２４から下方に放出され、基板６０の上面に載置される。
ストッパ４０は、１又は複数の部材で構成される。例えば、図１〜図３に示すストッパ４０は、本体２０の下端の、右端と左端にそれぞれ１つ、合計２つの部材として構成される。押圧により、左右の部材のそれぞれ対向する側が下方に移動する。ここでは、ストッパ４０として弾性体であるゴムを用いた例を示している。このような弾性体のストッパ４０の場合は、押圧によりストッパ４０が変形されることで下方に開放される。
ストッパ４０は、１つの半導体素子５０を放出した後に、元の位置に戻ることで、基板６０の同じ位置に複数の半導体素子が載置されることを抑制することができる。エアの供給量は半導体素子の大きさや重さ等によって適宜調整することができる。
以上のようにして、基板６０上に半導体素子５０を、ダメージを少なくして載置することができる。
（その他の工程）
上述のようにして、半導体素子５０を基板６０上に載置した後、種々の工程を備えることができる。例えば、半導体素子５０として発光素子を用い、半導体装置１００として図５に示すような構成を備えた発光装置を得る場合について説明する。
基板６０として、樹脂パッケージ６０を準備し、その上に樹脂材料を含む接合部材７０を配置する。次に、その接合部材７０の上に、上述のカートリッジ１０を用いて半導体素子５０として発光素子５０を載置する工程を経る。次に、発光素子５０の電極５２と、樹脂パッケージ６０の電極とをワイヤ８０で接合する。次に、発光素子５０及びワイヤ８０を封止部材９０で被覆する。これにより半導体装置として発光装置１００を得ることができる。
本発明に係る半導体装置の製造方法は、半導体素子を基板等の上に載置する工程において適用することができる。
１０…カートリッジ
２０…本体
２１…収容部
２２…内側面
２３…上側開口部
２４…下側開口部
３０…キャップ
３１…エア供給口
３２…エア供給チューブ
４０…ストッパ
５０…半導体素子
５１…積層構造体
５２…電極
６０…基板
７０…接合部材
８０…ワイヤ
９０…封止部材
１００…半導体装置

Claims (6)

  1. 半導体素子が重ねて収容された収容部を備えた本体と、前記収容部の上側開口部に備えられ、エア供給口を備えたキャップと、前記収容部の下側開口部に備えられるストッパと、を備えた半導体素子収容済のカートリッジを準備する工程と、
    基板を準備する工程と、
    前記基板の上方に前記カートリッジを配置した後、前記エア供給口から前記収容部内にエアを供給し、前記半導体素子を前記下側開口部から放出し、前記基板の上面に前記半導体素子を載置する工程と、
    を備える半導体装置の製造方法。
  2. 前記収容部の幅は、前記半導体素子の幅の１０５％〜１３０％程度である請求項１記載の半導体装置の製造方法。
  3. 前記収容部の内側面は、鏡面加工された面である請求項１又は請求項２記載の半導体装置の製造方法。
  4. 前記収容部の内側面は、コーティング膜を備えている請求項１又は請求項２記載の半導体装置の製造方法。
  5. 前記ストッパは、弾性体である請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記半導体素子は、発光素子である請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
JP2016247972A 2016-12-21 2016-12-21 半導体装置の製造方法 Active JP6747280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016247972A JP6747280B2 (ja) 2016-12-21 2016-12-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016247972A JP6747280B2 (ja) 2016-12-21 2016-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018101730A true JP2018101730A (ja) 2018-06-28
JP6747280B2 JP6747280B2 (ja) 2020-08-26

Family

ID=62714481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016247972A Active JP6747280B2 (ja) 2016-12-21 2016-12-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6747280B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141203B1 (ko) * 2019-02-11 2020-08-04 세메스 주식회사 본딩 헤드 및 이를 갖는 칩 본딩 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165832A (en) * 1979-06-13 1980-12-24 Sanyo Electric Co Ltd Delivery method of small-sized parts
JPS57183043A (en) * 1981-05-07 1982-11-11 Nec Home Electronics Ltd Mounting of semiconductor pellet
JPS58187000A (ja) * 1982-04-26 1983-11-01 松下電器産業株式会社 チップ形電子部品の実装方法
JPH0348226U (ja) * 1989-09-13 1991-05-08
JPH10273192A (ja) * 1997-03-28 1998-10-13 Nec Corp 電子部品収納パック
JPH10284881A (ja) * 1997-04-08 1998-10-23 Matsushita Electric Ind Co Ltd 電子部品実装機
JPH11312897A (ja) * 1998-04-27 1999-11-09 Sony Corp 部品搬送体
JP2000062890A (ja) * 1998-08-18 2000-02-29 Sony Corp チップ部品のマガジンケース

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165832A (en) * 1979-06-13 1980-12-24 Sanyo Electric Co Ltd Delivery method of small-sized parts
JPS57183043A (en) * 1981-05-07 1982-11-11 Nec Home Electronics Ltd Mounting of semiconductor pellet
JPS58187000A (ja) * 1982-04-26 1983-11-01 松下電器産業株式会社 チップ形電子部品の実装方法
JPH0348226U (ja) * 1989-09-13 1991-05-08
JPH10273192A (ja) * 1997-03-28 1998-10-13 Nec Corp 電子部品収納パック
JPH10284881A (ja) * 1997-04-08 1998-10-23 Matsushita Electric Ind Co Ltd 電子部品実装機
JPH11312897A (ja) * 1998-04-27 1999-11-09 Sony Corp 部品搬送体
JP2000062890A (ja) * 1998-08-18 2000-02-29 Sony Corp チップ部品のマガジンケース

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141203B1 (ko) * 2019-02-11 2020-08-04 세메스 주식회사 본딩 헤드 및 이를 갖는 칩 본딩 장치

Also Published As

Publication number Publication date
JP6747280B2 (ja) 2020-08-26

Similar Documents

Publication Publication Date Title
JP6491120B2 (ja) 樹脂封止装置、樹脂封止方法及び樹脂成形品の製造方法
TWI567834B (zh) 指紋辨識晶片封裝模組的製造方法
KR102205044B1 (ko) 칩 적층 패키지 및 그 제조방법
WO2013161119A1 (ja) 個片化装置用真空吸着シート及び固定治具の製造方法
KR102019542B1 (ko) 흡착 유닛, 판형상 부재 반송 유닛, 수지 밀봉 장치, 판형상 부재 반송 방법 및 수지 밀봉 방법
JP6542464B2 (ja) 剥離装置
JP2009224437A (ja) 薄膜電子デバイスの製造装置及び薄膜電子デバイスの製造方法
JP2018101730A (ja) 半導体装置の製造方法
JP2007184465A (ja) 半導体チップトレイ
US20150115016A1 (en) Ball mount module
JP6786781B2 (ja) 発光装置の製造方法
JP2015053418A (ja) 半導体製造装置
TWI453419B (zh) Test vehicle
US10254187B2 (en) Waterproof pressure sensor, and manufacturing method and sensor conveyance body for manufacturing waterproof pressure
KR200460715Y1 (ko) 반도체 칩 픽업 장치
JP6730910B2 (ja) ウエーハの樹脂被覆方法
JP2005035636A (ja) 電子部品用包装体
KR100839493B1 (ko) 칩 트레이
JP2013069988A (ja) 半導体装置とその製造方法
JP2010013189A (ja) 半導体素子用トレイ
JP2006273335A (ja) 部品供給トレー
JP2011228383A (ja) 位置ずれ防止方法並びに装置
WO2018207575A1 (ja) 接着剤層形成装置、半導体チップ製造ライン、及び積層体の製造方法
KR101902365B1 (ko) 광 디바이스 및 그 제조방법
JP5982679B2 (ja) 半導体製造装置用吸着ヘッドおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250