JP2018093697A - 電子機器およびその電源回路 - Google Patents

Abstract

【課題】電子機器の異常に対処できる電源回路を提供する。【解決手段】電子機器は、電源回路と電子機器本体を備える。電源回路は、電力入力ポートＰＩＥＩ、第１電力回路１１０、バッテリモジュール１３０、リセット回路１４０と第２電力回路１２０を持つ。電力入力ポートは入力電力を受給する。第１電力回路は、入力電力を変換し、バッテリモジュールを蓄電するための第１電力を出力する。リセット回路は、入力電力が供給され始めるとリセットパルス信号を生成する。バッテリモジュールは、第１電力回路により制御され、入力電力が供給されていない場合に第１電力を第２電力回路に供給する。第２電力回路は、第１電力を変換し、電子機器本体に出力電圧信号を供給するとともに、リセットパルス信号に応じて出力電圧信号を停止し、電子機器本体をリセットする。【選択図】図２

Description

関連出願の説明

本出願は、２０１６年１２月５日に出願された中国特許出願番号２０１６２１３２１４６５．８に基づく優先権を主張する。上記の特許出願の全体は、ここに参照として取り込まれ、本明細書の一部をなすものである。

本発明は電力供給技術に関するものであって、特に、リセット機能を有する電源回路と、電源回路を含む電子機器に関するものである。

近年、電子機器においてマルチタスク化が強調され、同時に複数の機能を実行することがしばしば求められる。電子機器のマルチタスクがその機器の作業量を超えると、電子機器の動作が遅くなったり、正常に機能しなかったり、その他の問題が生じたりすることにより、最終的に電子機器が故障してしまうことがある。電子機器が故障した際に、その電子機器が番犬型タイマやセルフリセット機能を備えていない場合には、電子機器は自動で再起動することができない。さらに、電子機器に再充電可能なバッテリが組みこまれ、電力入力ポートのみを持ち、物理的なリセットボタンや電源ボタンを持たない場合において、電子機器がリセットボタンまたは電源ボタンを持たないために、利用者は、蓄電されていて定期的に電子機器に電力を供給するような再充電可能なバッテリにより、電子機器をリセットすることができない。そのような場合には、電子機器は故障状態のまま使えなくなってしまう。

上記を考慮し、本発明は電子機器およびその電源回路を提供する。電源回路は、電子機器に電力を供給するための入力信号に従い、出力電圧信号を生成する。特に、電源回路は、入力電力の供給が開始されると、所定期間だけ出力電圧信号を停止させることができ、それにより出力電圧信号が停止状態になると電子機器がリセットされる。

本発明の電源回路は、電力入力ポートと第１電力回路、バッテリモジュール、リセット回路、第２電力回路を備える。電力入力ポートは外部電源装置から入力電力を受給するように構成される。第１電力回路は電力入力ポートとバッテリモジュールに結合されている。第１電力回路は入力電力を変換し、バッテリモジュールを蓄電するための第１電力を出力するように構成される。リセット回路は電力入力ポートに結合され、入力電力が供給され始めるとリセットパルス信号を生成するように構成される。第２電力回路は第１電力回路とバッテリモジュール、リセット回路に結合されている。入力電力が外部電源装置から供給されていない場合に、第１電力回路はバッテリモジュールに対し電力供給させるよう制御することにより、バッテリモジュールが第１電力を第２電力回路に供給する。第２電力回路は受け取った第１電力を変換し、出力電圧信号を生成するとともに、リセット回路から受信したリセットパルス信号に応じて出力電圧信号を停止させる。

本発明の一実施形態において、リセット回路はパルス発生器とパルス幅変調回路を含む。パルス発生器の入力端は電力入力ポートに結合され、入力電力を受給し第１パルス信号を生成する。パルス幅変調回路はパルス発生器の出力端に結合され、第１パルス信号を受信し、第１パルス信号のパルス幅を調整し、リセットパルス信号を生成する。

本発明の一実施形態において、パルス幅変調回路は第１抵抗器と第２抵抗器、蓄電器、スイッチ、第３抵抗器を備える。第１抵抗器はパルス発生器の出力端とノードに結合されている。第２抵抗器はノードと接地端の間に結合されている。蓄電器はノードと接地端の間に結合されている。スイッチの第１端が接地点に結合されている。スイッチの制御端がノードに結合されている。スイッチの第２端がリセットパルス信号を生成する。第３抵抗器の第１端は第１電力を受け取る。第３抵抗器の第２端はスイッチの第２端に結合されている。

本発明の一実施形態において、第２抵抗器の抵抗と蓄電器の静電容量によりリセットパルス信号のパルス幅が決定される。

本発明の一実施形態において、リセットパルス信号のパルス幅は１４０ミリ秒から５６０ミリ秒の間である。

本発明の一実施形態において、スイッチはＮＰＮバイポーラ接合トランジスタまたはＮ型金属酸化膜半導体電界効果トランジスタである。

本発明の一実施形態において、第１電力回路はバッテリ充電用ＩＣである。

本発明の一実施形態において、第２電力回路は低損失レギュレータである。

本発明に係る電子機器は電子機器本体と電源回路を備える。電源回路は電子機器本体の電力入力端に結合され、電力を電子機器本体に供給するために出力電圧信号を電子機器本体の電力入力端に提供する。電子機器本体は出力電圧信号の停止状態に応じてリセットされる。

本発明の一実施形態において、電子機器は電源ボタンやリセットボタンを持たない。

上記に基づき、本発明の実施形態に係る電子機器の電源回路は、入力電力の供給開始に応じて（または、入力電力の利用不可状態から利用可能状態への起動処理に応じて）、所定期間だけ出力電圧信号を停止させることができ、それにより出力電圧信号が停止状態になると電子機器本体がリセットされる。
従って、電子機器に物理的な電源ボタンや物理的なリセットボタンが備えられていないような場合に、電子機器がブレークダウンしてしまったり、充電が残っている組み込みバッテリによりリスタートが必要になったりしても、入力電力が電子機器に再度供給されれば、電源回路は電子機器をリセットすることができる。

本発明の持つ前述および他の特徴や利点をわかりやすくするために、例示的な実施形態について、図面を用いて、以下に詳細に記載する。

以下に添付する図面は本発明の明細書の一部であり、本発明の例示的な実施形態を図示したものである。添付図面と明細書の詳細な説明は本発明の原理を説明するために用いられる。
本発明に係る一実施形態における電子機器を示した概略ブロック図である。 本発明に係る一実施形態における電源回路を示した概略ブロック図である。 図２の電源回路の信号波形を示した概略図である。 本発明に係る一実施形態におけるリセット回路の回路構成を示した概略図である。

本発明の内容をより理解するために、本発明に従い実施されるための実施例として、実施形態を示す。さらに、図面および実施形態において、要素／構成物に同一の参照符号が付与された場合には、同一または類似の部分を指すものとする。

図１について、図１は本発明に係る一実施形態における電子機器１０を示した概略ブロック図である。電子機器１０は物理的な電源ボタンまたはリセットボタンを持たないどのような電子機器でもよく、電子機器１０の種類は本発明により制限されるものではない。電子機器１０は電源回路１００と電子機器本体２００を含む。例えば、電子機器１０が体脂肪計の場合、電子機器本体２００は体脂肪計測のメイン回路である。

電源回路１００は外部電源装置９００から入力電力ＰＩを受け取り、入力電力ＰＩを変換して出力電圧信号ＶＯを生成する。一方で、入力電力ＰＩがゼロの場合には、電源回路１００は自身に蓄えられた電力を出力電圧信号ＶＯとして出力する。電源回路１００は電子機器本体２００の入力端ＰＩＥ２と連結されており、電子機器本体２００に電力を供給するために、出力電圧信号ＶＯを電子機器本体２００の入力端ＰＩＥ２に提供する。特に、入力電力ＰＩの供給開始に応じて（または、入力電力の利用不可状態から利用可能状態への起動処理に応じて）、電源回路１００が所定期間だけ出力電圧信号ＶＯを停止させ、それにより出力電圧信号ＶＯが停止状態になり電子機器本体２００はリセットされる。

例えば、外部電源装置９００が入力電力ＰＩを電源回路１００に供給している場合には、電子機器本体２００が何らかの理由により故障し正常に機能しなくなると、外部電源装置９００がまず電力供給を停止し、それから入力電力ＰＩを電源回路１００に再度供給すれば、電源回路１００は停止状態の出力電圧信号ＶＯを所定期間だけ電子機器本体２００に送ることができ、それにより電子機器本体２００をリセットすることができる。一方で、外部電源装置９００が入力電力ＰＩを電源回路１００に供給していない場合には、電子機器本体２００が何らかの理由により故障し正常に機能しなくなると、外部電源装置９００が電源回路１００に入力電力ＰＩを再度供給すれば、電源回路１００は停止状態の出力電圧信号ＶＯを所定期間だけ電子機器本体２００に送ることができ、それにより電子機器本体２００をリセットすることができる。

本発明の一実施形態において、外部電源装置９００を電源回路１００に入力電力ＰＩを供給するために電源回路１００に接続されたアダプタとすることができる。それにより、外部電源装置９００と電源回路１００の間の接続作業中に、電子機器本体２００はリセットされうる。しかしながら、本発明はこれにより制限されるものではない。

本発明の他の実施形態において、外部電源装置９００を電源回路１００に入力電力ＰＩを供給するために電源回路１００に接続された電力供給スイッチを含むモバイル電源装置とすることができる。それにより、モバイル電源装置の電力供給スイッチの操作中に、電子機器本体２００はリセットされうる。しかしながら、本発明はこれにより制限されるものではない。

図１と図２において、図２は本発明に係る一実施形態における電源回路１００を示した概略ブロック図である。電源回路１００は電力入力ポートＰＩＥ１と第１電力回路１１０、第２電力回路１２０、バッテリモジュール１３０、リセット回路１４０を備える。電力入力ポートＰＩＥ１は入力電力ＰＩを外部電源装置９００から受け取るように構成される。第１電力回路１１０は電力入力ポートＰＩＥ１とバッテリモジュール１３０に結合されている。第１電力回路１１０は入力電力ＰＩを変換し、第１電力ＰＭを第２電力回路１２０とバッテリモジュール１３０に出力するように構成される。第１電力回路１１０は第１電力ＰＭによりバッテリモジュール１３０に蓄電する。

リセット回路１４０は電力入力ポートＰＩＥ１に接続され、入力電力ＰＩが供給され始めるとリセットパルス信号ＲＰＬＳを生成するように構成される。第２電力回路１２０の入力端ＩＮ２は第１電力ＰＭを受け取り、第２電力回路１２０の作動端ＥＮはリセット回路１４０に接続され、リセットパルス信号ＲＰＬＳを受信するように構成される。入力電力ＰＩが外部電源装置から供給されない場合に（つまり、入力電力ＰＩはゼロまたは利用不可の場合に）、第１電力回路１１０は電力を供給するようにバッテリモジュール１３０を制御し、それによりバッテリモジュール１３０は第１電力ＰＭを第２電力回路１２０に供給する。第２電力回路１２０は受領した第１電力ＰＭを変換し、出力電圧信号ＶＯを生成したり、リセットパルス信号ＲＰＬＳに応じて出力電圧信号ＶＯを停止させたりする。

図１から図３において、図３は図２の電源回路１００の信号波形を示した概略図である。図示の簡略化のために、入力電力ＰＩの電圧ＶＩは５Ｖ、第１電力ＰＭの電圧ＶＭは３．０〜４．２５Ｖ、出力電圧信号ＶＯの論理ハイレベルは３．０〜３．３Ｖとし、バッテリモジュール１３０は蓄電されている状態とし、リセットパルス信号ＲＰＬＳは論理ハイレベル（３．０〜４．２５Ｖ）にデフォルトで設定されるものとする。

図３の記載のとおり、時点ｔ０以前は、入力電力ＰＩはゼロである。したがって、バッテリモジュール１３０は第１電力ＰＭ（電圧ＶＭは３．０〜４．２５Ｖ）を第２電力回路１２０に供給する。第２電力回路１２０はバッテリモジュール１３０から供給された第１電力ＰＭを変換し、出力電圧信号ＶＯ（論理ハイレベルは３．０〜３．３Ｖ）を生成する。

次に、時点ｔ０において、外部電源装置９００は、入力電力ＰＩを電源回路１００に提供し始めるために電源回路１００に接続される。したがって、電源回路１００から受け取る電圧ＶＩは０Ｖから５Ｖに上昇する。この時、第１電力回路１１０は入力電力ＰＩを変換し、バッテリモジュール１３０に蓄電するために第１電力ＰＭを出力する。入力電力ＰＩの供給開始に従い、リセット回路１４０は、第２電力回路１２０を停止させるためにリセットパルス信号ＲＰＬＳを論理値（０Ｖ）で生成し、それにより出力電圧信号Ｖ０は論理ハイレベル（３．０〜３．３Ｖ）から論理ローレベル（０Ｖ）に引き下げられ、電子機器本体２００がリセットされる。

時点ｔ１に記載のとおり、所定期間ＴＰ経過後、リセット回路１４０が論理ハイレベル（３．０〜４．２５Ｖ）のリセットパルス信号ＲＰＬＳを出力し第２電力回路１２０を再度作動させると、これにより出力電圧信号Ｖ０が論理ローレベル（０Ｖ）から論理ハイレベル（３．０〜３．３Ｖ）に引き上げられ、電子機器本体２００に電力が再供給される。

本実施形態に記載した、リセットパルス信号ＲＰＬＳの論理ハイレベル／ローレベルと第２電力回路１２０の作動の関係は一つの例示である。リセットパルス信号ＲＰＬＳの論理ハイレベル／ローレベルと第２電力回路１２０の作動の関係が、実際の要望に応じて設計されることは、当業者には明らかである。

本発明の一実施形態において、図３に示されたリセットパルス信号ＲＰＬＳ（すなわち、時点ｔ０とｔ１の間の期間）は１４０ミリ秒から５６０ミリ秒の間となる。しかしながら、本発明はこれにより制限されるものではなく、電子機器本体２００の実施や設計要望により決定されるものである。

本発明の一実施形態において、第１電力回路１１０としてバッテリ充電用ＩＣを取りうる。バッテリ充電用ＩＣはバッテリ充電用回路の１つと知られており、例えば、テキサス・インスツルメンツ（ＴＩ）社製のＢＱ２４０９２型チップに実装されており（これに限るものではないが）、ここで再度説明することはしない。

本発明の一実施形態において、第２電力回路１２０として低損失レギュレータ（ＬＤＯ）が取りうる。低損失レギュレータは電圧調整回路として知られており、ここで再度説明することはしない。

本発明の一実施形態において、バッテリモジュール１３０は１つのバッテリ（またはバッテリ部品）、バッテリの組み合わせ、または、ひとつまたはそれ以上のバッテリ（またはバッテリ部品）を含むモジュールで代用することが可能である。さらに、バッテリモジュール１３０として、ここに例示したものに限られることはないが、ニッケル亜鉛電池、ニッケル水素電池、リチウムイオン電池、リチウムポリマ電池、またはリン酸鉄リチウム電池などの再充電可能な充電器を用いることができる。

本発明の一実施形態において、リセット回路１４０はデジタルカウント回路にて実装することができる。より詳細に記載すると、リセット回路１４０は、入力電力ＰＩの電圧ＶＩの起端に基づきカウントを開始し、カウントが所定期間ＴＰに達するとカウントを停止し、リセットパルス信号ＲＰＬＳを生成する。特に、デジタルカウント回路はどのカウンタでも適用可能であり、ここに再度説明することはしない。

図２と図４において、図４は本発明に係る他の実施形態におけるリセット回路の回路構成を示した概略図である。リセット回路１４０はパルス発生器１４２とパルス幅変調回路１４４を備える。パルス発生器１４２の入力端は電力入力ポートＰＩＥ１に結合され、入力電力ＰＩを受給し第１パルス信号ＰＬＳ１を生成する。
パルス幅変調回路１４４はパルス発生器１４２の出力端に結合され、第１パルス信号ＰＬＳ１を受信し、第１パルス信号ＰＬＳ１のパルス幅を調整し、リセットパルス信号ＲＰＬＳを生成する。

本発明の一実施形態において、パルス幅変調回路１４４はアナログ回路で実装される。図４に示すとおり、パルス幅変調回路１４４は、第１抵抗器Ｒ１、第２抵抗器Ｒ２、第３抵抗器Ｒ３、蓄電器Ｃ１と、スイッチＳＷを含む。第１抵抗器Ｒ１はパルス発生器１４２の出力端とノードＮＤに結合されている。第２抵抗器Ｒ２はノードＮＤと接地端ＧＮＤの間に結合されている。蓄電器Ｃ１はノードＮＤと接地端ＧＮＤの間に結合されている。スイッチＳＷの第１端は接地端ＧＮＤに結合されている。スイッチＳＷの制御端はノードＮＤと結合されている。スイッチＳＷの第２端はリセットパルス信号ＲＰＬＳを生成するように構成される。第３抵抗器Ｒ３の第１端は第１電力ＰＭの電圧ＶＭを受け取る。第３抵抗器Ｒ３の第２端はスイッチＳＷの第２端に結合されている。

本発明の一実施形態において、スイッチＳＷとしてＮＰＮバイポーラ接合トランジスタを用いることができ、この場合、スイッチＳＷの第１端はＮＰＮバイポーラ接合トランジスタのエミッタ端となり、スイッチＳＷの第２端はＮＰＮバイポーラ接合トランジスタのコレクタ端となり、スイッチＳＷの制御端はＮＰＮバイポーラ接合トランジスタのベース端となる。

本発明の他の実施形態において、スイッチＳＷとしてＮ型金属酸化膜半導体電界効果トランジスタを用いることができ、この場合、スイッチＳＷの第１端はＮ型金属酸化膜半導体電界効果トランジスタのソース端となり、スイッチＳＷの第２端はＮ型金属酸化膜半導体電界効果トランジスタのドレイン端となり、スイッチＳＷの制御端はＮ型金属酸化膜半導体電界効果トランジスタのゲート端となる。

上記実施形態に記載したスイッチＳＷの実装は、単なる例示であり、本発明を制限するものではない。スイッチＳＷのタイプは実際の実施や設計要望により決定される。

図４のリセット回路１４０の動作を以下に示す。図３、図４について、時点ｔ０以前は、パルス発生器１４２で受け取った電圧ＶＩは０Ｖで維持され（入力電力ＰＩはゼロ）、パルス発生器１４２は第１パルス信号ＰＬＳ1を発生させない。このため、第２抵抗器Ｒ２により、スイッチＳＷの制御端の電圧レベルが接地端ＧＮＤの電圧レベル（例えば、論理ローレベル）に維持される。この時、スイッチＳＷはオフ状態となり、第３抵抗器Ｒ３によりリセットパルス信号ＲＰＬＳの電圧レベルは第１電力ＰＭの電圧ＶＭの電圧レベル（論理ハイレベル）に維持される。

次に、時点ｔ０において、パルス発生器１４２が受ける電圧ＶＩは０Ｖから５Ｖに上昇する。これにより、パルス発生器１４２は正パルスの第１パルス信号ＰＬＳ１を生成する。本発明の一実施形態において、第１パルス信号ＰＬＳ１の正パルス幅は、例えば１４０ミリ秒から５６０ミリ秒の間としているが、これにより制限されるものではなく、実施や設計要望により決定されるものである。第１パルス信号ＰＬＳ１は、第１抵抗器Ｒ１と第２抵抗器Ｒ２からなる分周回路により、蓄電器Ｃ１に蓄電するための分割信号に分けられる。蓄電器Ｃ１の２端の電圧（つまり、ノードＮＤの電圧）がスイッチＳＷのしきい値となる電圧よりも上昇すると、スイッチＳＷはオンになり、このため、スイッチＳＷによりリセットパルス信号ＲＰＬＳの電圧レベルが接地端ＧＮＤの電圧レベル（つまり、論理ローレベル）にされる。

正パルスの第１パルス信号ＰＬＳ１が終了すると、蓄電器Ｃ１が第２抵抗器Ｒ２により放電される。蓄電器Ｃ１の２端の電圧（つまり、ノードＮＤの電圧）がスイッチＳＷのしきい値となる電圧よりも上昇すると、スイッチＳＷはオフになり、このため、時点ｔ１に示すとおり、第３抵抗器Ｒ３によりリセットパルス信号ＲＰＬＳの電圧レベルが再度、第１電力ＰＭの電圧ＶＭ（論理ハイレベル）にされる。

第２抵抗器Ｒ２と蓄電器Ｃ１からなるＲＣ回路の時間定数はリセットパルス信号ＲＰＬＳのパルス幅（つまり、所定期間ＴＰ）であるといえる。つまり、第２抵抗器Ｒ２の抵抗と蓄電器Ｃ１の静電容量はリセットパルス信号ＲＰＬＳのパルス幅を決定するために用いられる。このため、本発明の一実施形態において、第２抵抗器Ｒ２には可変抵抗器、蓄電器Ｃ１には可変蓄電器が用いられることがある。したがって、設計者はリセットパルス信号ＲＰＬＳのパルス幅を第２抵抗器Ｒ２の抵抗や蓄電器Ｃ１の静電容量を調整することにより変更することができ、これにより、出力電圧信号ＶＯを電子機器本体により異なる実際の要求を満たすように調整するという目的が達せられる。

上記をまとめると、本発明に係る実施形態による電子機器の電源回路は、入力電力の供給開始により（または、入力電力の利用不可状態から利用可能状態への起動処理に応じて）、所定期間だけ出力信号を停止させることができ、それにより出力電圧信号が停止状態になると電子機器本体がリセットされる。従って、電子機器に物理的な電源ボタンや物理的なリセットボタンが備えられていないような場合に、電子機器がブレークダウンしてしまったり、充電が残っている組み込みバッテリによりリスタートが必要になったりするような場合にも、入力電力が電子機器に再度供給されれば、電源回路は電子機器をリセットすることができる。

上記の実施形態を用いて本発明を開示したが、これらの実施形態により本発明が制限されるものではない。当業者であれば本発明の精神や範囲から逸脱することなく、多少の変更や変形を加えることはできる。これらに基づき、本発明の技術的範囲を以下に記載した請求項に定義する。

Claims (10)

1. 電源回路であって、
   ・外部電源装置から入力電力を受けとるための電力入力ポートと、
   ・バッテリモジュールと、
   ・前記電力入力ポートおよび前記バッテリモジュールに結合された第１電力回路であって、前記第１電力回路は入力電力を変換し、バッテリモジュールに蓄電するため第１電力を出力する第１電力回路と、
   ・前記電源入力ポートに結合され、前記入力電力の供給開始に伴いリセットパルス信号を生成するリセット回路と、
   ・前記第１電力回路、前記バッテリモジュールおよび、前記リセット回路に結合された第２電力回路と、
   を備え、前記入力電力が前記外部電源装置から供給されていない場合に、前記第１電力回路が前記バッテリモジュールに対して電力供給するように制御することにより、前記バッテリモジュールが前記第１電力を前記第２電力回路に供給し、前記第２電力回路が、電力変換により受給した前記第１電力から出力電圧信号を発生させたり、前記リセット回路から受信した前記リセットパルス信号に応じて前記出力電圧信号を停止させたりする、電源回路。
2. 請求項１に記載の電源回路であって、前記リセット回路が、
   ・前記入力電力を受給し、第１パルス信号を生成するために前記電力入力ポートと入力端が結合されているパルス発生器と、
   ・前記第１パルス信号を受け取り、前記第１パルス信号のパルス幅を調整し、前記リセットパルス信号を生成するために、前記パルス発生器の出力端と結合されているパルス幅変調回路と、
   を備える、電源回路。
3. 請求項２に記載の電源回路であって、前記パルス幅変調回路が、
   ・前記パルス発生器の出力端とノードの間に結合された第１抵抗器と、
   ・前記ノードと接地端の間に結合された第２抵抗器と、
   ・前記ノードと前記接地端の間に結合された蓄電器と、
   ・スイッチであって、前記スイッチの第１端が前記接地端に結合され、前記スイッチの制御端が前記ノードに結合され、前記スイッチの第２端が前記リセットパルス信号を生成するスイッチと、
   ・第３抵抗器であって、前記第３抵抗器の第１端が第１電力を受け取り、前記第３抵抗器の第２端が前記スイッチの前記第２端に結合された第３抵抗器と、
   を備える、電源回路。
4. 請求項３に記載の電源回路であって、前記第２抵抗器の抵抗と前記蓄電器の静電容量により前記リセットパルス信号のパルス幅を決定する電源回路。
5. 請求項４に記載の電源回路であって、前記リセットパルス信号のパルス幅は１４０ミリ秒から５６０ミリ秒の間である電源回路。
6. 請求項３に記載の電源回路であって、前記スイッチがＮＰＮバイポーラ接合トランジスタまたはＮ型金属酸化膜半導体電界効果トランジスタである電源回路。
7. 請求項１に記載の電源回路であって、第１電力回路がバッテリ充電用ＩＣである電源回路。
8. 請求項１に記載の電源回路であって、前記第２電力回路が低損失レギュレータである電源回路。
9. 電子機器であって、
   ・電子機器本体と、
   ・請求項１に記載の電源回路であって、前記電子機器本体の電力入力端に結合され、電力を前記電子機器本体に供給するために前記出力電圧信号を前記電子機器本体の前記電力入力端に提供する電源回路と、
   を備え、前記電子機器本体が前記出力電圧信号の停止状態に応じてリセットされる、電子機器。
10. 請求項９に記載の電子機器であって、電源ボタンまたはリセットボタンを持たない電子機器。

Images