JP2014003882A

JP2014003882A - 過電圧保護回路及びその方法

Info

Publication number: JP2014003882A
Application number: JP2013090041A
Authority: JP
Inventors: Soo Woong Lee; イ・スー・ウン
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2012-06-18
Filing date: 2013-04-23
Publication date: 2014-01-09
Also published as: KR20130141870A; US20130335873A1; KR101442331B1; US9007737B2

Abstract

【課題】ＩＣ内に簡単に具現可能で、外部から入力される過電圧を精緻に制御することによって、過電圧から回路を安全に保護することができる、過電圧保護回路及びその方法を提供する。
【解決手段】複数の抵抗で構成され、外部電源から電圧を入力され、電圧降下し、電源電圧より相対的に小さい大きさの電圧に分配して提供する電圧分配器２１０と、予め決められた一定の大きさの基準電圧を供給する基準電圧供給部２２０と、電圧分配器２１０によって分配されて供給された電圧と、基準電圧供給部２２０から供給された基準電圧とを各々入力され、比較し、該比較結果に応じてローまたはハイ信号を出力する比較器２３０と、比較器２３０からの出力信号（ローまたはハイ）を入力され、比較器２３０の出力信号と反対される信号（ハイまたはロー）を出力するインバータ２４０とを含む。
【選択図】図２

Description

本発明は、電圧保護回路及びその方法に関し、特に、ＩＣ（Ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）内に簡単に具現可能で、外部から入力される過電圧から回路を安全に保護することができる過電圧保護回路及びその方法に関する。

最近、携帯電話、デジタルカメラなど、２次電池を組み込んだ電子機器が広く使われている。そのような機器にＡＣアダプタが接続されている場合、該機器はＡＣアダプタから供給される電力によって作動すると共に、２次電池が充電される。そのような機器が広く使われるにつれ、電圧出力の異なるさまざまなＡＣアダプタが使われている。ＡＣアダプタに対しては限定された種類のコネクタが利用可能なので、異なる電圧を出力するＡＣアダプタが同一種類のコネクタを有することもある。そのため、不適合なＡＣアダプタが誤って電子機器に接続されることもある。

韓国公開特許第１０-２００８-００４１１９０号公報韓国公開特許第１０-２０１０-００８３８７１号公報

例えば、任意の電子機器の半導体装置の耐久電圧より高い電圧を出力するＡＣアダプタがそのような電子機器に接続されると、該半導体装置は損傷するか破壊されてしまう。

すべての回路は、決まった電源電圧の範囲内で動作しなければならない。決まった範囲以上の電源電圧を過電圧と呼び、このような過電圧の影響によって回路がシャットダウン（ｓｈｕｔｄｏｗｎ）されるか、回路のブレークダウン（ｂｒｅａｋｄｏｗｎ）が発生することがある。そのため、動作可能な電源電圧以上の入力電圧が入ることを阻むために、システムごとに過電圧保護回路が取り付けられる。特に、これをＩＣにおいて具現する場合、ダイオード、高電圧トランジスタなどによって面積が大きく増大し、ＩＣに適用するに困難がある。

本発明は上記の問題点に鑑みて成されたものであって、ＩＣ内に簡単に具現可能で、外部から入力される過電圧を精緻に制御することによって、過電圧から回路を安全に保護することができる、過電圧保護回路及びその方法を提供することに、その目的がある。

上記目的を解決するために、本発明の一実施形態による過電圧保護回路は、複数の抵抗で構成され、外部電源から電圧を入力され、電圧降下し、電源電圧より相対的に小さい大きさの電圧に分配して提供する電圧分配器と、予め決められた一定の大きさの基準電圧を供給する基準電圧供給部と、前記電圧分配器によって分配されて供給された電圧と前記基準電圧供給部から供給された基準電圧とを各々入力され、比較し、該比較結果に応じてローまたはハイ信号を出力する比較器と、前記比較器からの出力信号（ローまたはハイ）を入力され、前記比較器の出力信号と反対される信号（ハイまたはロー）を出力するインバータとを含む。前記インバータは、その一側の電極端子が外部の電源に接続され、前記比較器からの出力を入力され駆動される第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子と直列に接続され、前記比較器からの出力を入力され駆動される第２の半導体スイッチング素子と、前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との間に前記第２の半導体スイッチング素子と並列で前記第１の半導体スイッチング素子に接続され、前記比較器からの出力を入力され駆動される第３の半導体スイッチング素子とを備える。前記比較器からの出力を入力され、前記第１の半導体スイッチング素子、前記第２の半導体スイッチング素子または前記第３の半導体スイッチング素子が駆動されることによって、外部電圧が内部回路で求められる電圧範囲である場合、該外部電圧を出力し、該外部電圧が該内部回路で求められる電圧より大きい電圧（過電圧）の場合は、該外部電圧をグランドへ流して該内部回路に供給される電圧を０Ｖにすることによって、外部の過電圧から内部回路を保護するように構成されることに、その特徴がある。

一実施形態によれば、前記電圧分配器は、その一端が前記外部電源に接続され、他端が電圧分配のための共通ノードに接続される第１の抵抗と、その一端が前記共通ノードに接続され、他端がグランドＧＮＤに接続される第２の抵抗とから構成される。

また、前記比較器は、前記電圧分配器によって供給された電圧（外部電圧）と前記基準電圧供給部から供給された基準電圧とを各々入力され、比較し、外部電圧が基準電圧より小さい場合にはロー信号を出力し、外部電圧が基準電圧より大きい場合にはハイ信号を出力するように構成される。

また、一実施形態によれば、前記第１、第２及び第３の半導体スイッチング素子は、ＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）で構成される。

望ましくは、前記第１、第２及び第３の半導体スイッチング素子は、ＭＯＳＦＥＴ（Ｍｅｔａ１-ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅ１ｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）で構成される。

また、望ましくは、前記第１の半導体スイッチング素子は、高電圧型ＭＯＳＦＥＴで構成される。これは、高電圧の外部電源電圧が印加される場合の衝撃に耐えるようにするためである。

また、上記目的を解決するために、本発明の他の実施形態による過電圧保護方法は、電圧分配器、基準電圧供給部、比較器及びインバータを含む過電圧保護回路を用いる過電圧保護方法であって、ａ）前記比較器によって、前記電圧分配器から供給された電圧（外部電圧）と前記基準電圧供給部から供給された基準電圧とを各々入力され、比較するステップと、ｂ）前記比較結果に応じて、前記比較器によってローまたはハイ信号を出力するステップと、ｃ）前記インバータによって、前記比較器からの出力信号（ローまたはハイ）を入力され、前記比較器の出力信号と反対される信号（ハイまたはロー）を出力するステップと、ｄ）前記インバータによって、ハイ信号が出力される場合、前記外部電圧を内部回路から求められる電圧範囲と判断し、該外部電圧を内部回路に出力するステップと、ｅ）前記インバータによって、ロー信号が出力される場合には、前記外部電圧を内部回路で求められる電圧より大きい電圧（過電圧）と判断し、該外部電圧をグランドへ流し、該内部回路に供給される電圧を０Ｖにするステップとを含むことにその特徴がある。

一実施形態によれば、前記ステップｂ）において、前記比較器は、該比較結果として外部電圧が基準電圧より小さい場合はロー信号を出力し、外部電圧が基準電圧より大きい場合はハイ信号を出力する。

また、一実施形態によれば、前記ステップｄ）において、前記インバータは、内部の第１の半導体スイッチング素子及び第２の半導体スイッチング素子を駆動させることによって、外部電圧を内部回路に出力する。

また、一実施形態によれば、前記ステップｅ）において、前記インバータは、内部の第１の半導体スイッチング素子及び第３の半導体スイッチング素子を駆動させることによって、外部電圧をグランドへ流して該内部回路に供給される電圧を０Ｖにする。

本発明によれば、ＩＣ内に簡単に具現可能で、且つ外部から入力される過電圧を精微に制御することによって、過電圧から回路を安全に保護することができるという効果が奏する。

従来過電圧保護回路の構成を概略的に示す回路図である。本発明の実施形態による過電圧保護回路の構成を概略的に示す回路図である。図２の過電圧保護回路において、インバータの内部回路構成を示す回路図である。本発明の実施形態による過電圧保護方法の実行過程を示す流れ図である。本発明による過電圧保護回路の動作を説明する模式図である。本発明による過電圧保護回路において、外部電源電圧可変の時の内部電源電圧の関係を示す図である。

以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。

本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。

ここで、本発明の実施形態を本格的に説明するに先に、本発明に対する理解を助けるために、従来過電圧保護回路の一例について簡略に説明することにする。

図１は、従来過電圧保護回路の構成を概略的に示す図面である。

図１に示すように、従来過電圧保護回路は、第１及び第２のＰＮＰ型ＢＪＴ（ＢｉｐｏｌａｒＪｕｎｃｔｉｏｎＴｒａｎｓｉｓｔｏｒ）Ｑ１、Ｑ２と、ツェナー（Ｚｅｎｅｒ）ダイオードＤ１と、第１、第３の抵抗Ｒ１、Ｒ２、Ｒ３との直並列組合回路で構成されている。

このような構成の従来過電圧保護回路は、特定電圧（例えば、５Ｖ）以上の電圧が回路に印加されると、電源電圧が負荷（ＩＣ）に伝達することを遮断する。この時、遮断スイッチの役目をするものが、第１のトランジスタＱ１である。第２のトランジスタＱ２は、入力電圧に応じて第１のトランジスタＱ１のスイッチング動作を調整する。すなわち、第２のトランジスタＱ２は、入力電圧があるレベルより大きい場合、第１のトランジスタＱ１をオフ（ＯＦＦ）させ、入力電圧が適当な範囲の値であると、第１のトランジスタＱ１をオン（ＯＮ）させる。

一方、過電圧が入力される場合、ツェナーダイオードＤ１のカソードは過電圧入力の時にもＶｚを維持し、第２のトランジスタＱ２のコレクタ電流が増加するようになるので、第１のトランジスタＱ１をオフさせる。

しかし、そのような従来過電圧保護回路は、図１に示すように、ツェナーダイオードＤ１に依存するため、過電圧に対する精緻な制御が難しく、またバイポーラトランジスタ（Ｂｉｐｏｌａｒｔｒａｎｓｉｓｔｏｒ）Ｑ１、Ｑ２及びツェナーダイオードＤ１が相対的に体積が大きい。そのため、これらの構成要素は半導体製造工程において提供されないことが多い。たとえ、これらの構成要素が提供される場合にも、追加的なマスクレイヤ（Ｍａｓｋｌａｙｅｒ）が必要になるので、回路の特性低下及び費用が相当にかかるという問題がある。

本発明は上記の問題点に鑑みて成されたものであって、ＩＣ内に簡単に具現可能で、かつ外部から入力される過電圧を精緻に制御することによって、過電圧から回路を安全に保護することができる過電圧保護回路及びその方法を提供する。

図２は、本発明の実施形態による過電圧保護回路の構成を概略的に示す回路図である。

図２を参照して、本発明による過電圧保護回路は、電圧分配器２１０と、基準電圧供給部２２０と、比較器２３０と、インバータ２４０とを含んで構成される。

前記電圧分配器２１０は、複数の抵抗で構成され、外部電源Ｖｅｘｔから電圧を入力され、電圧降下し、電源電圧より相対的に小さい大きさの電圧に分配して提供する。この電圧分配器２１０は同図のように、その一端が外部電源Ｖｅｘｔに接続され、他端が電圧分配のための共通ノードＮに接続される第１の抵抗Ｒ１と、その一端が前記共通ノードＮに接続され、他端がグランドＧＮＤに接続される第２の抵抗Ｒ２とで構成される。

前記基準電圧供給部２２０は、予め決められた一定の大きさの基準電圧を供給する。この基準電圧供給部２２０は、温度及び外部環境によって電圧のレベルが変化されない安定した基準電圧Ｖｒｅｆを供給するのが望ましい。このため、この基準電圧供給部２２０として、ＢＧＲ（ｂａｎｄｇａｐｒｅｆｅｒｅｎｃｅ）電圧発生器が使われてもよい。また、基準電圧供給部２２０は外部から基準電圧Ｖｒｅｆを受ける方式で構成されてもよい。

前記比較器２３０は、前記電圧分配器２１０によって分配されて供給された電圧Ｖｃｏｍｐ＿ｉｎと前記基準電圧供給部２２０から供給された基準電圧Ｖｒｅｆとを各々入力され、比較し、該比較結果に応じてローまたはハイ信号を出力する。この比較器２３０は、前記電圧分配器２１０によって供給された電圧Ｖｃｏｍｐ＿ｉｎ（外部電圧）と前記基準電圧供給部２２０から供給された基準電圧Ｖｒｅｆとを各々入力され、比較し、外部電圧Ｖｃｏｍｐ＿ｉｎが基準電圧Ｖｒｅｆより小さい場合はロー信号を出力し、外部電圧Ｖｃｏｍｐ＿ｉｎが基準電圧Ｖｒｅｆより大きい場合はハイ信号を出力するように構成される。比較器２３０の電源電圧としては、同図のようにＶｒｅｆが使われ、これは回路保護のためである。比較器２３０の出力がハイの場合、該ハイ信号がＶｒｅｆに限定されることによって、本発明では後述のインバータ２４０の構造を一般的なインバータ構造ではない、図３のようなインバータ構造を使う。

前記インバータ２４０は、前記比較器２３０からの出力信号（ローまたはハイ信号）を入力され、比較器の出力信号と反対される信号（ハイまたはロー信号）を出力する。このインバータ２４０は、図３に示すように、その一側電極端子（ドレーン端子）が外部の電源Ｖｄｄに接続され、前記比較器２３０からの出力をそのゲート端子を通じて入力され駆動される第１の半導体スイッチング素子Ｍ１と、この第１の半導体スイッチング素子Ｍ１と直列に接続され、前記比較器２３０からの出力をそのゲート端子を通じて入力され駆動される第２の半導体スイッチング素子Ｍ２と、前記第１の半導体スイッチング素子Ｍ１と前記第２の半導体スイッチング素子Ｍ２との間に前記第２の半導体スイッチング素子Ｍ２と並列で前記第１の半導体スイッチング素子Ｍ１に接続され、前記比較器２３０からの出力をそのゲート端子を通じて入力され駆動される第３の半導体スイッチング素子Ｍ３とを含む。

また、このようなインバータ２４０は、前記比較器２３０からの出力を入力され、前記第１の半導体スイッチング素子Ｍ１と、前記第２の半導体スイッチング素子Ｍ２または第３の半導体スイッチング素子Ｍ３とが駆動され、外部電圧が内部回路で求められる電圧範囲である場合、該外部電圧を出力するようにし、外部電圧が内部回路で求められる電圧より大きい電圧（過電圧）の場合は、該外部電圧をグランドＧＮＤへ流して内部回路に供給される電圧を０Ｖにすることによって、外部の過電圧から内部回路を保護するように構成される。前記インバータ２４０の入力電圧のハイ信号は基準電圧Ｖｒｅｆに限定される。これはインバータ２４０のＶＤＤより小さい信号であるので、図３のような構造の回路が必要である。なぜなら、ハイ入力で第１の半導体スイッチング素子Ｍ１をターンオフ（Ｔｕｒｎｏｆｆ）させることができないためである。したがって、第３の半導体スイッチング素子Ｍ３で、第３の半導体スイッチング素子Ｍ３がハイ入力によってターンオン（Ｔｕｒｎｏｎ）されると、その出力信号をローに作ることができるようになる。

一実施形態によれば、インバータ２４０を構成する第１、第２及び第３の半導体スイッチング素子Ｍ１、Ｍ２、Ｍ３は、ＦＥＴで構成されてもよい。

望ましくは、前記第１、第２及び第３の半導体スイッチング素子Ｍ１,Ｍ２、Ｍ３は、ＭＯＳＦＥＴで構成される。

また望ましくは、前記第１の半導体スイッチング素子Ｍ１は、高電圧型ＭＯＳＦＥＴで構成される。これは、高電圧の外部電源電圧が印加される場合の衝撃に耐えるようにするためである。

以下、前述のような構成を有する本発明の過電圧保護回路の動作と、本発明の過電圧保護回路による過電圧保護方法とについて詳記する。

図４は、本発明の実施形態による過電圧保護方法の実行過程を示す流れ図である。

図４を参照して、本発明による過電圧保護方法は、前述のような電圧分配器２１０と、基準電圧供給部２２０と、比較器２３０と、インバータ２４０とを含む過電圧保護回路を用いる過電圧保護方法であって、まず、前記比較器２３０によって前記電圧分配器２１０から供給された電圧（外部電圧）と前記基準電圧供給部２２０から供給された基準電圧Ｖｒｅｆとを各々入力され、比較する（ステップＳ４０１、Ｓ４０２）。

続いて、該比較結果に応じて、前記比較器２３０によってローまたはハイ信号を出力する。例えば、前記ステップＳ４０２の比較結果、外部電圧が基準電圧より小さい場合は、比較器２３０はロー信号を出力し（ステップＳ４０３）、外部電圧が基準電圧より大きい場合は、比較器２３０はハイ信号を出力する（ステップＳ４０４）。

こうして、比較器２３０からハイまたはロー信号が出力されると、前記インバータ２４０は前記比較器２３０からの出力信号（ローまたはハイ）を入力され、比較器２３０の出力信号と反対される信号（ハイまたはロー）を出力する（ステップＳ４０５、Ｓ４０６）。

そして、前記インバータ２４０によってハイ信号が出力される場合には、前記外部電圧を内部回路から求められる電圧範囲と判断し、該外部電圧を内部回路に出力する（ステップＳ４０７）。この時、前記インバータ２４０はその内部の第１の半導体スイッチング素子Ｍ１及び第２の半導体スイッチング素子Ｍ２を駆動させることによって外部電圧を内部回路に出力する。

また、前記インバータ２４０によってロー信号が出力される場合は、前記外部電圧を内部回路で求められる電圧より大きい電圧（過電圧）と判断し、該外部電圧をグランドへ流す（ステップＳ４０８）。すなわち、内部回路に供給される電圧を０Ｖにする。これは、内部回路へ外部電圧が供給されないように遮断することを意味し、これによって内部回路が外部の過電圧から保護されることができる。

この時、前記インバータ２４０はその内部の第１の半導体スイッチング素子Ｍ１及び第３の半導体スイッチング素子Ｍ３を駆動させ、外部電圧をグランドへ流し、該内部回路に供給される電圧を０Ｖにする。

以下、前述のような本発明の過電圧保護回路及びその方法について、実際の一例を挙げて、図５及び図６を参照して説明する。

図５は、本発明による過電圧保護回路の動作を説明する模式図で、図６は外部電源電圧可変の時の内部電源電圧の関係を示す図面である。

図５及び図６を参照して、本発明による過電圧保護回路は３Ｖ〜５Ｖで動作する回路とする。詳しくは、過電圧保護回路は５Ｖを超過する電圧が入力されると、過電圧と判断し、出力信号を発生しないような回路であるとする。また、基準電圧供給部２２０から供給される基準電圧Ｖｒｅｆは任意に２Ｖとする。外部の電源電圧Ｖｅｘｔが５Ｖ以下として入力されると、電圧分配器２１０の出力Ｖｃｏｍｐ＿ｉｎは２Ｖ以下になり、外部の電源電圧Ｖｅｘｔが５Ｖを超過すると、電圧分配器２１０の出力Ｖｃｏｍｐ＿ｉｎは２Ｖを超過するように設定する。例えば、第１の抵抗Ｒ１＝１４.３ｋｏｈｍ、第２の抵抗Ｒ２=１０ｋｏｈｍで、前述のような動作をするようになる。

図２において、外部電源電圧Ｖｅｘｔとして一定範囲の電圧である４Ｖが入力されたとする。すると、電圧分配器２１０の出力は基準電圧Ｖｒｅｆである２Ｖより小さい１.６５Ｖの電圧を出力するようになる。したがって、比較器２３０の出力はローになる。これによって、後段のインバータ２４０は入力信号と反対の信号を出力するので、ロー信号を入力され、ハイ信号を出力するようになる。この時、インバータ２４０の電源電圧は外部からの供給電圧であるため、インバータの出力電圧、すなわち最終的に内部回路に供給される電源電圧ＩＮＴ＿Ｓｕｐｐｌｙは外部から供給される電源電圧ＥＸＴ＿Ｓｕｐｐｌｙ（すなわち、４Ｖ）になる。

今、過電圧が供給された時、すなわち５Ｖを超過する電圧が供給された場合の過電圧保護回路の動作について詳記することにする。例えば、外部からの供給電源電圧ＥＸＴ＿Ｓｕｐｐｌｙとして５.１Ｖが供給されたとする。この場合、電圧分配器２１０の出力は２.１Ｖであるため、比較器２３０はハイを出力するようになり、それによってインバータ２４０の出力はローになる。このように、インバータ２４０の出力がローの場合、インバータ２４０は図３の回路でその内部の第１の半導体スイッチング素子Ｍ１及び第３の半導体スイッチング素子Ｍ３を駆動させ、外部電圧をグランドへ流すことによって、内部回路に供給される電圧は０Ｖになる。このように、過電圧入力の時には、内部回路に０Ｖを伝達することによって、過電圧から回路を保護することができる。

前述のように、本発明による過電圧保護回路は、ツェナーダイオードやＢＪＴのような構成要素を使わなく、従来の過電圧保護回路の構造に比べて、比較的体積が小さく、ＩＣ内に具現が可能で、ツェナーダイオード、ＢＪＴなどによる工程費用の追加を防止することができる。

また、従来の過電圧保護回路は、ツェナーダイオード及びＢＪＴの特性によって過電圧保護区間の変化率が比較的大きいが、本発明の過電圧保護回路はそのような構成要素を使わなく、非常に精緻な過電圧保護機能を遂行すると共に、過電圧から回路を安全に保護することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

２１０電圧分配器
２２０基準電圧供給部
２３０比較器
２４０インバータ

Claims

複数の抵抗で構成され、外部電源から電圧を入力され、電圧降下し、電源電圧より相対的に小さい大きさの電圧に分配して提供する電圧分配器と、
予め決められた一定の大きさの基準電圧を供給する基準電圧供給部と、
前記電圧分配器によって分配されて供給された電圧と、前記基準電圧供給部から供給された基準電圧とを各々入力され、比較し、該比較結果に応じてローまたはハイ信号を出力する比較器と、
前記比較器からの出力信号（ローまたはハイ）を入力され、比較器の出力信号と反対される信号（ハイまたはロー）を出力するインバータとを含み、
前記インバータは、
その一側電極端子が外部の電源に接続され、前記比較器からの出力を入力され駆動される第１の半導体スイッチング素子と、
前記第１の半導体スイッチング素子と直列に接続され、前記比較器からの出力を入力され駆動される第２の半導体スイッチング素子と、
前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子との間に、前記第２の半導体スイッチング素子と並列で前記第１の半導体スイッチング素子に接続され、前記比較器からの出力を入力され駆動される第３の半導体スイッチング素子とを含み、
前記比較器からの出力を入力され、前記第１の半導体スイッチング素子、前記第２の半導体スイッチング素子または第３の半導体スイッチング素子が駆動されることによって、外部電圧が内部回路で求められる電圧範囲である場合、該外部電圧を出力し、外部電圧が内部回路で求められる電圧より大きい電圧（過電圧）の場合は、該外部電圧をグランドへ流して、該内部回路に供給される電圧を０Ｖにすることによって、外部の過電圧から内部回路を保護するように構成される過電圧保護回路。
前記電圧分配器は、その一端が前記外部電源に接続され、他端が電圧分配のための共通ノードに接続される第１の抵抗と、その一端が前記共通ノードに接続され、他端がグランドＧＮＤに接続される第２の抵抗とで構成される請求項１に記載の過電圧保護回路。
前記基準電圧供給部は、ＢＧＲ（ｂａｎｄｇａｐｒｅｆｅｒｅｎｃｅ）電圧発生器である請求項１に記載の過電圧保護回路。
前記比較器は、前記電圧分配器によって供給された電圧（外部電圧）と前記基準電圧供給部から供給された基準電圧とを各々入力され、比較し、外部電圧が基準電圧より小さい場合はロー信号を出力し、外部電圧が基準電圧より大きい場合にはハイ信号を出力するように構成される、請求項１に記載の過電圧保護回路。
前記第１、第２及び第３の半導体スイッチング素子は、ＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）で構成される請求項１に記載の過電圧保護回路。
前記第１、第２及び第３の半導体スイッチング素子はＭＯＳＦＥＴ（Ｍｅｔａｌ-ｏｘｉｄｅＳｅｍｃｔＴｒａｎｓｉｓｔｏｒ）で構成される請求項５に記載の過電圧保護回路。
前記第１の半導体スイッチング素子は、高電圧型ＭＯＳＦＥＴで構成される請求項６に記載の過電圧保護回路。
電圧分配器、基準電圧供給部、比較器及びインバータを含む過電圧保護回路を用いる過電圧保護方法において、
ａ）前記比較器によって、前記電圧分配器から供給された電圧（外部電圧）と前記基準電圧供給部から供給された基準電圧とを各々入力され、比較するステップと、
ｂ）前記比較結果に応じて、前記比較器によってローまたはハイ信号を出力するステップと、
ｃ）前記インバータによって、前記比較器からの出力信号（ローまたはハイ）を入力され、前記比較器の出力信号と反対される信号（ハイまたはロー）を出力するステップと、
ｄ）前記インバータによって、ハイ信号が出力される場合には、前記外部電圧を内部回路から求められる電圧範囲と判断し、該外部電圧を内部回路に出力するステップと、
ｅ）前記インバータによって、ロー信号が出力される場合には、前記外部電圧を内部回路で求められる電圧より大きい電圧（過電圧）と判断し、該外部電圧をグランドへ流し、該内部回路に供給される電圧を０Ｖにするステップ
とを含む過電圧保護方法。
前記ステップｂ）にて、前記比較器は、比較結果、外部電圧が基準電圧より小さい場合はロー信号を出力し、外部電圧が基準電圧より大きい場合はハイ信号を出力する請求項８に記載の過電圧保護方法。
前記ステップｄ）にて、前記インバータは、その内部の第１の半導体スイッチング素子及び第２の半導体スイッチング素子を駆動させ、外部電圧を内部回路に出力する請求項８に記載の過電圧保護方法。
前記ステップｅ）にて、前記インバータは、その内部の第１の半導体スイッチング素子及び第３の半導体スイッチング素子を駆動させ、外部電圧をグランドへ流して該内部回路に供給される電圧を０Ｖにする請求項８に記載の過電圧保護方法。