JP2018092985A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP2018092985A
JP2018092985A JP2016233138A JP2016233138A JP2018092985A JP 2018092985 A JP2018092985 A JP 2018092985A JP 2016233138 A JP2016233138 A JP 2016233138A JP 2016233138 A JP2016233138 A JP 2016233138A JP 2018092985 A JP2018092985 A JP 2018092985A
Authority
JP
Japan
Prior art keywords
growth temperature
layer
nucleation layer
growing
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016233138A
Other languages
English (en)
Other versions
JP6760556B2 (ja
Inventor
整 渡邊
Hitoshi Watanabe
整 渡邊
一 松田
Hajime Matsuda
一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2016233138A priority Critical patent/JP6760556B2/ja
Priority to US15/820,596 priority patent/US10147605B2/en
Priority to CN201711235300.8A priority patent/CN108122740B/zh
Publication of JP2018092985A publication Critical patent/JP2018092985A/ja
Application granted granted Critical
Publication of JP6760556B2 publication Critical patent/JP6760556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

【課題】核生成層におけるピットの発生を抑制し、かつリーク電流の面内分布を小さくすることが可能な半導体基板の製造方法を提供すること。
【解決手段】本発明は、ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、ＭＯＣＶＤ法により、前記第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、前記第１窒化物半導体層を成長する工程において、前記ＭＯＣＶＤ法の原料ガスの上流側の成長温度は、前記原料ガスの下流側の成長温度よりも低く、前記下流側の成長温度は１１００℃以上である半導体基板の製造方法である。
【選択図】図７Ｂ

Description

本件は半導体基板の製造方法に関する。
半導体基板は、基板の上に半導体層をエピタキシャル成長することで形成される。例えば、有機金属気相成長（Metal Oxide Chemical Vapor Deposition：ＭＯＣＶＤ）法を用いて、基板上に核生成層をエピタキシャル成長させ、核生成層の上に窒化物半導体層をエピタキシャル成長させる。こうした半導体基板にソース電極、ドレイン電極およびゲート電極を設けることで、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）が形成される。
核生成層にピットが生じると、核生成層の上の窒化物半導体層もピットを引き継いで成長してしまう。窒化物半導体層にピットが形成されることで、ＦＥＴの端子間リーク電流が増大する。核生成層におけるピットの発生を抑制することで、窒化物半導体層のピットを低減することができる。特許文献１には、核生成層の成長温度を１１００℃以上とすることで、核生成層のピットを低減する技術が記載されている。
特開２０１１−２３６７７号公報
しかし、ピットの低減のために核生成層の成長温度を高くすると、電極間のリーク電流の分布が半導体基板の面内でばらついてしまう。このため、ピットの低減とリーク電流の面内分布の低減とを両立することは困難であった。
本願発明は、上記課題に鑑み、核生成層におけるピットの発生を抑制し、かつリーク電流の面内分布を小さくすることが可能な半導体基板の製造方法を提供することを目的とする。
本発明の一形態は、ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、ＭＯＣＶＤ法により、前記第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、前記第１窒化物半導体層を成長する工程において、前記ＭＯＣＶＤ法の原料ガスの上流側の成長温度は、前記原料ガスの下流側の成長温度よりも低く、前記下流側の成長温度は１１００℃以上である半導体基板の製造方法である。
上記発明によれば、核生成層におけるピットの発生を抑制し、かつリーク電流の面内分布を小さくすることが可能な半導体基板の製造方法を提供することが可能となる。
図１は半導体装置を例示する断面図である。 図２は半導体基板の製造に用いるＭＯＣＶＤ装置のサセプタの平面図である。 図３は図２の線Ａ−Ａに沿った断面図である。 図４Ａは半導体基板の作製方法を例示する断面図である。 図４Ｂは半導体基板の作製方法を例示する断面図である。 図５は成長温度とピットとの関係を示す図である。 図６Ａはリーク電流の面内分布の測定結果である。 図６Ｂはリーク電流の面内分布の測定結果である。 図６Ｃはリーク電流の面内分布の測定結果である。 図７Ａは比較例における核生成層の成長温度の分布を示す図である。 図７Ｂは実施例１における核生成層成長温度の分布を示す図である。 図８Ａは比較例におけるリーク電流の測定結果を示す図である。 図８Ｂは実施例１におけるリーク電流の測定結果を示す図である。 図９は実施例２に係る半導体装置を例示する断面図である。 図１０Ａは半導体装置の製造方法を例示する断面図である。 図１０Ｂは半導体装置の製造方法を例示する断面図である。 図１１Ａは核生成層の成長温度を模式的に示す図である。 図１１Ｂは核生成層の成長温度を模式的に示す図である。
本発明の一形態は、（１）ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、ＭＯＣＶＤ法により、前記第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、前記第１窒化物半導体層を成長する工程において、前記ＭＯＣＶＤ法の原料ガスの上流側の成長温度は、前記原料ガスの下流側の成長温度よりも低く、前記下流側の成長温度は１１００℃以上である半導体基板の製造方法である。これにより、第１窒化物半導体層の上流側において不純物の取り込みが抑制される。この結果、上流側のリーク電流を低減し、リーク電流の面内分布を小さくすることができる。また下流側の成長温度を低くすることでピットの発生を抑制することができる。このように第１窒化物半導体層におけるピットの発生を抑制し、かつリーク電流の面内分布を小さくすることが可能である。
（２）前記第１窒化物半導体層を成長する工程における前記上流側の成長温度は、前記下流側の成長温度より５℃以上、１０℃以下低いことが好ましい。これにより第１窒化物半導体層の上流側において不純物の取り込みが効果的に抑制される。このため上流側においてリーク電流が大きく低減し、リーク電流の面内分布が小さくなる。
（３）前記第２窒化物半導体層を成長する工程は、前記第１窒化物半導体層の上に窒化ガリウム層あるいは窒化アルミニウムガリウムを成長する工程を含み、前記第２窒化物半導体層の成長温度は前記第１窒化物半導体層の成長温度より低く、かつ前記窒化ガリウム層における上流側の成長温度と下流側の成長温度との差は、前記第１窒化物半導体層における上流側の成長温度と下流側の成長温度との差より小さいことが好ましい。第２窒化物半導体層の成長温度が第１窒化物半導体層の成長温度より低いため、不純物の取り込みが抑制され、また基板の反りも抑制される。第２窒化物半導体層の成長温度の差が小さいため、取り込まれる不純物の濃度のばらつきが抑制され、リーク電流の面内分布が小さくなる。
（４）ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、ＭＯＣＶＤ法により、第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、第１窒化物半導体層を成長する工程は、第１核生成層を成長する工程と、前記第１核生成層の成長温度よりも低い成長温度で、前記第１核生成層の上に第２核生成層を成長する工程とを含む半導体基板の製造方法である。第１核生成層の成長温度が高いため、ピットの発生を抑制することができる。第２核生成層の成長温度を低くすることで、不純物の取り込みを抑制することができる。この結果、リーク電流の面内分布を小さくすることができる。このように第１窒化物半導体層におけるピットの発生を抑制し、かつリーク電流の面内分布を小さくすることが可能である。
（５）前記第２核生成層は前記第１核生成層よりも厚いことが好ましい。これによりピットの発生およびリーク電流を抑制することができる。
（６）前記第１核生成層の成長温度は前記第２核生成層の成長温度よりも５℃以上、１０℃以下高いことが好ましい。成長温度の低い第２核生成層において不純物の取り込みが効果的に抑制される。このためリーク電流が低減し、リーク電流の面内分布が小さくなる。また第１核生成層においてピットの発生が抑制される。
（７）第２窒化物半導体層を成長する工程は、第１窒化物半導体層の上に窒化ガリウム層、窒化アルミニウムガリウム、窒化インジウムアルミニウムガリウム、窒化インジウムアルミニウムおよび窒化インジウムガリウムのいずれかを成長する工程を含み、第２窒化物半導体層の成長温度は前記第２核生成層の成長温度より低いことが好ましい。第２窒化物半導体層の成長温度が第２核生成層の成長温度より低いため、不純物の取り込みが抑制され、また基板の反りも抑制される。このため取り込まれる不純物の濃度のばらつきが抑制され、リーク電流の面内分布が小さくなる。
（８）前記原料ガスの上流側から下流側にかけて、第１窒化物半導体層を成長する工程に用いられるＭＯＣＶＤ装置の複数のポケットのそれぞれに前記基板が配置されることが好ましい。ＭＯＣＶＤ装置内には不純物を含むデポジットが形成され、特に原料ガスの上流側には多くのデポジットが堆積する。第１および第２核生成層の上流側の成長温度を低くするため、デポジットからの不純物の取り込みを抑制することができる。これによりリーク電流の面内分布を小さくすることができる。
（９）前記第２窒化物半導体層を成長する工程は、電子供給層を成長する工程を含むことが好ましい。これにより半導体基板が形成される。
（実験の説明）
まず課題を明らかにするために行った実験について説明する。
（サンプル）
図１は半導体装置１１０を例示する断面図である。半導体装置１１０は実験のサンプルとしたものであり、図１に示すように半導体基板１００、ソース電極１３、ドレイン電極１５およびゲート電極１７を備えるＦＥＴである。半導体基板１００は、基板１０、核生成層１１、および窒化物半導体層１９を含む。窒化物半導体層１９は、核生成層１１に近い方から順に積層された窒化ガリウム（ＧａＮ）層１２、電子供給層１４およびキャップ層１６を含む。核生成層１１は基板１０の上面に接触し、ＧａＮ層１２は核生成層１１の上面に接触する。電子供給層１４はＧａＮ層１２の上面に接触し、キャップ層１６は電子供給層１４の上面に接触する。キャップ層１６の上に、ソース電極１３、ドレイン電極１５およびゲート電極１７が設けられている。
基板１０は例えば炭化窒素（ＳｉＣ）などにより形成されている。核生成層１１は例えば厚さ１３ｎｍの窒化アルミニウム（ＡｌＮ）により形成されている。ＧａＮ層１２は例えば厚さ０．６μｍのアンドープのＧａＮなどにより形成されている。ＧａＮ層１２のうち下側はバッファ層１２ａとして機能する。ＧａＮ層１２の電子供給層１４との界面側は、電子が移動するチャネル層１２ｂとして機能する。キャップ層１６は例えば厚さ５ｎｍのｎ型ＧａＮなどにより形成されている。電子供給層１４は例えば厚さ２４ｎｍ、アルミニウム（Ａｌ）組成比が０．２２のｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）などにより形成されている。
ソース電極１３およびドレイン電極１５は、例えばキャップ層１６に近い方から順にタンタル／アルミニウム／タンタル（Ｔａ／Ａｌ／Ｔａ）などの金属を積層したものである。ゲート電極１７は、キャップ層１６に近い方から順にニッケル／パラジウム／金（Ｎｉ／Ｐｄ／Ａｕ）などの金属を積層したものである。
（ＭＯＣＶＤ装置）
図２は半導体装置１１０の製造に用いるＭＯＣＶＤ装置のサセプタ２０の平面図である。シャワーヘッドの図示は省略している。図２に示すように、ＭＯＣＶＤ装置のサセプタ２０には複数のポケット２２が設けられている。各ポケット２２には、図２中に斜線で示す基板１０が配置される。各基板１０は例えば４インチのウェハの状態であり、半導体層の成長後のウェハを切断することで複数の半導体装置が形成される。ウェハのオリエンテーションフラット側がサセプタ２０の外側を向き、トップ側が内側を向いている。サセプタ２０のうちポケット２２の間の部分を領域２０ａとする。
図３は図２の線Ａ−Ａに沿った断面図である。図３に示すように、サセプタ２０の下にヒータ２１が配置され、サセプタ２０の上にシャワーヘッド２４が配置されている。ヒータ２１により基板１０を各層の成長温度まで加熱し、シャワーヘッド２４の複数の孔２５から原料ガスを供給することで、ＭＯＣＶＤ法を行う。これにより基板１０の上に、核生成層１１、ＧａＮ層１２、電子供給層１４およびキャップ層１６をエピタキシャル成長する。
図３にブロック矢印Ｂ２およびＢ６に示すように、図３の中央側が原料ガスの上流側であり、外側が下流側である。位置Ｐ１は基板１０のうち原料ガスの上流側の端部、位置Ｐ２は下流側の端部である。ブロック矢印Ｂ１で示すように、シャワーヘッド２４の孔２５から噴射される原料ガスはサセプタ２０に向かって流れる。ブロック矢印Ｂ２に示すように、原料ガスの一部はＭＯＣＶＤ装置を内側から外側に向けて流れ、ＭＯＣＶＤ装置の外部へと排気される。またブロック矢印Ｂ３で示すように外側に流れる原料ガスの一部はサセプタ２０に向けて流れ、ブロック矢印Ｂ４で示すように別の一部はシャワーヘッド２４に向けて流れる。一方、ブロック矢印Ｂ５で示すように、サセプタ２０および基板１０に堆積した窒化物半導体層からは原料ガスが昇華する。ブロック矢印Ｂ６で示すように昇華した原料ガスの一部は外側に向けて流れ、ＭＯＣＶＤ装置の外部へと排気される。ブロック矢印Ｂ７で示すように、昇華した原料ガスの一部は基板１０に向けて流れる。Ｂ１、Ｂ３およびＢ７で示す原料ガスが、半導体基板の各層の成長に寄与する。
（サンプルの作製方法）
図４Ａおよび図４Ｂは半導体基板１００の作製方法を例示する断面図である。図４Ａに示すように、基板１０の上面に接触する核生成層１１をエピタキシャル成長する。図４Ｂに示すように、核生成層１１の上に、ＧａＮ層１２、電子供給層１４およびキャップ層１６を順にエピタキシャル成長する。
表１に各層の成長条件を示す。ＴＭＡはトリメチルアルミニウム（Trimethyl Aluminum）、ＴＭＧはトリメチルガリウム（Trimethyl Gallium）、ＮＨ３はアンモニア、ＳｉＨ４はシランである。１Ｔｏｒｒ＝１３３．３Ｐａ、１ｓｃｃｍ＝１．６６７×１０−８ｍ３／ｓ、１ｓｌｍ＝１．６６７×１０−１１ｍ３／ｓである。核生成層１１の成長温度を１０７０〜１１０５℃程度の範囲内の温度とした複数の半導体基板１００を形成する。
Figure 2018092985
半導体装置１１０の作製方法について説明する。図２および図３に示したように、サセプタ２０のポケット２２にＳｉＣの基板１０を配置する。複数の基板１０は、ＭＯＣＶＤ法の原料ガスの上流側から下流側にかけて配置される。ＭＯＣＶＤ装置内の圧力を１００Ｔｏｒｒとし、水素（Ｈ２）ガスを供給し、基板１０の温度が１１４０℃の状態を２０分間保持する。その後、基板１０の温度を低下させ、表１に示したように流量１３０ｓｃｃｍのＴＭＡおよび１５ｓｌｍのＮＨ３ガスを供給する。ＭＯＣＶＤ法を行い、図４Ａに示したように、厚さ１３ｎｍのＡｌＮで形成される核生成層１１を成長する。
核生成層１１の成長後、図４Ｂに示したように窒化物半導体層１９を成長する。具体的には、原料ガスの供給を止めることで、核生成層１１の成長を停止する。成長の停止中に基板１０の温度を１０６０℃まで低下させる。温度変化の後、流量５４ｓｃｃｍのＴＭＧおよび２０ｓｌｍのＮＨ３ガスを供給し、厚さ０．６μｍのＧａＮ層１２を成長する。３７ｓｃｃｍのＴＭＧ、１３７ｓｃｃｍのＴＭＡ、２２．５ｓｌｍのＮＨ３ガス、５．８ｓｃｃｍのシラン（ＳｉＨ４）を供給することで、厚さ２４ｎｍのＡｌＧａＮで形成される電子供給層１４を成長する。６３ｓｃｃｍのＴＭＧ、２２．５ｓｌｍのＮＨ３ガス、２２．４ｓｃｃｍのシラン（ＳｉＨ４）を供給することで、厚さ５ｎｍのＧａＮで形成されるキャップ層１６を成長する。以上の工程で半導体基板１００が形成される。半導体基板１００のキャップ層１６の上面に、ソース電極１３、ドレイン電極１５およびゲート電極１７を形成することで、図１に示した半導体装置１１０が形成される。
（実験結果）
以下に説明するように、ピットの抑制とリーク電流の面内分布のばらつき抑制との両立は困難である。まずピットについて説明する。成長温度の異なる核生成層１１を成長し、かつ窒化物半導体層１９を成長し、ソース電極１３、ドレイン電極１５およびゲート電極１７は設けないサンプル（半導体基板１００）を光学顕微鏡で観察し、ピットの密度を比較した。光学顕微鏡の倍率は２５０倍であり、成長温度は１０７０〜１１００℃の範囲内の温度である。図５は成長温度とピットとの関係を示す図である。横軸は核生成層１１の成長温度、縦軸は核生成層１１におけるピットの密度を示す。図５に示すように、成長温度が高いほどピット密度は小さくなった。例えば成長温度が１０９０℃以上になるとピット密度は５０ｃｍ−２より小さくなった。
次にリーク電流について説明する。ソース電極１３、ドレイン電極１５およびゲート電極１７を設けたサンプル（半導体装置１１０）においてリーク電流を測定した。核生成層１１の成長温度を１０９５℃、１１００℃、および１１０５℃とした３種類の半導体装置１１０を作製した。核生成層１１の成長温度以外の条件および構成は同一である。これらの半導体装置１１０のゲート電極１７に逆バイアス電圧をかけ、半導体装置１１０をピンチオフさせる。このときドレイン電極１５に５０Ｖの電圧をかけ、ソース電極１３とドレイン電極１５との間のリーク電流を測定した。
図６Ａから図６Ｃはリーク電流の面内分布の測定結果である。図６Ａは核生成層１１の成長温度が１０９５℃の例である。図６Ｂは核生成層１１の成長温度が１１００℃の例である。図６Ｃは核生成層１１の成長温度が１１０５℃の例である。横軸は基板１０の面内方向（図１の横方向）における測定位置である。図３の上流側の位置Ｐ１を０、下流側の位置Ｐ２を２５と番号付けをして測定位置を示す。縦軸はリーク電流を示す。
図６Ａ〜図６Ｃを比較すると、成長温度が高いほどリーク電流が増大することが分かる。基板１０の中央側（横軸の番号１０〜１５）よりも周辺側（番号０付近および２５付近）においてリーク電流が大きく増大している。特に上流側（番号０に近い側、すなわち位置Ｐ１側）においてリーク電流の増大が著しい。例えば位置Ｐ１付近において、図６Ｃに示す成長温度１１０５℃の例におけるリーク電流は、図６Ａに示す成長温度１０９５℃の例に比べて１００倍程度大きい。このように核生成層１１の成長温度が高くなると、上流側においてリーク電流が大きくなり、リーク電流の面内分布がばらついてしまう。
核生成層１１の成長温度を高めることで、図４に示したようにピットを少なくすることができるが、図６Ｂおよび図６Ｃのようにリーク電流の面内分布が大きくなる。このようにピットの抑制とリーク電流の面内分布のばらつき抑制は両立することが難しい。
リーク電流の原因は、核生成層１１への不純物の取り込みと推測される。ＭＯＣＶＤ装置内には、ＭＯＣＶＤ法の原料ガスおよび装置に混入する外気などに含まれるシリコン（Ｓｉ）および酸素（Ｏ）などの不純物が入り込む。不純物は、ＭＯＣＶＤ装置の内壁およびサセプタ２０などに付着し堆積物（デポジット）を形成する。高温環境下ではデポジットが昇華し、不純物を含んだガスが発生する。また不純物がチリとして飛散することもある。こうした不純物は核生成層１１の表面に付着し、核生成層１１の中に拡散する。取り込まれたＳｉおよびＯなどがドナーとなり、核生成層１１がｎ型半導体となる。この結果、核生成層１１の導電性が大きくなる。また不純物が核生成層１１から窒化物半導体層１９へと拡散することもある。こうしてリーク電流が増大する。図６Ａから図６Ｃに示したように、成長温度が高くなると不純物の取り込みが促進されるため、リーク電流がより増大する。
リーク電流の面内分布の原因について考察する。図６Ａから図６Ｃに示したように、基板１０の面内の全体でリーク電流は大きくなり、特に上流側において急激に増大している。図６Ｂの例では図６Ａに比べ１０倍、図６Ｃの例では図６Ａに比べ１００倍程度のリーク電流が観測された。こうしたリーク電流の増大は、成長温度だけでなく、デポジットの堆積する位置にも起因すると考えられる。
図２および図３に示したサセプタ２０において、ポケット２２の周囲の領域２０ａにデポジットが形成される。特に原料ガスの上流側には下流側に比べて多くのデポジットが堆積する。また、核生成層１１の周辺側は、中央側に比べて領域２０ａに近いため、領域２０ａに堆積するデポジットから不純物を取り込みやすい。このため、核生成層１１の上流側（位置Ｐ１側）の部分は、下流側（位置Ｐ２側）の部分に比べて多くの不純物を取り込む。特に成長温度が高い場合、不純物の核生成層１１への拡散が促進されるため、不純物が取り込まれやすい。これにより、下流側に比較して、上流側においてリーク電流が大幅に増大し、リーク電流の面内分布がばらつくと考えられる。
また、成長温度の面内分布が不均一になることで、リーク電流の面内分布が大きくなる可能性もある。不均一な成長温度の原因として基板１０の反りが考えられる。基板１０と核生成層１１との格子不整合に起因して、高温環境下では基板に反りが発生する恐れがある。基板１０が上に凸の逆Ｕ字型に反ると、核生成層１１の周辺部は、中央部よりも高温になる。このため、核生成層１１の周辺部、特に上流側の端部は中央部よりも多くの不純物を取り込む可能性がある。この結果、上流側でリーク電流が大きく増大すると推測される。
以上のように、ピットの抑制とリーク電流の面内分布の低減とは両立することが困難であった。次に、本発明の実施例について説明する。
（半導体装置）
実施例１では、核生成層１１の上流側の成長温度を下流側の成長温度より低くする。半導体装置の構成は図１に示したものと同じである。また核生成層１１（第１窒化物半導体層）および窒化物半導体層１９（第２窒化物半導体層）は、図２および図３に示したようなＭＯＣＶＤ装置を用いたＭＯＣＶＤ法でエピタキシャル成長する。
表２に実施例１における成長条件を示す。
Figure 2018092985
 表２に示すように、核生成層１１のうち下流側の成長温度を例えば１１１０℃付近とする。一方、核生成層１１の上流側の成長温度は下流側の成長温度より低くし、例えば１１００〜１１０５℃程度とする。
（半導体装置の製造方法）
実施例１に係る半導体装置の製造方法について説明する。図４Ａおよび図４Ｂで述べた工程と同じ工程の説明は省略する。図２および図３に示したように、サセプタ２０のポケット２２にＳｉＣの基板１０を配置する。複数の基板１０は、ＭＯＣＶＤ法の原料ガスの上流側から下流側にかけて配置される。表２に示したように、流量１３０ｓｃｃｍのＴＭＡおよび１５ｓｌｍのＮＨ３ガスを供給する。上流側（図３の位置Ｐ１側）の基板１０の温度（成長温度）は例えば１１００〜１１０５℃とし、下流側（位置Ｐ２側）の成長温度は例えば１１１０℃とする。すなわち上流側の成長温度は下流側の成長温度より低い。この条件でＭＯＣＶＤ法を行い、図４Ａに示したように、厚さ１３ｎｍのＡｌＮで形成される核生成層１１を成長する。核生成層１１の成長後の工程は図４Ａおよび図４Ｂで述べたものと同じである。なお、半導体基板１００を水分などから保護するため、キャップ層１６の上に例えば窒化シリコン膜などの絶縁膜を設けてもよい。
（リーク電流について）
実施例１と比較例とでリーク電流を比較する。図７Ａは比較例における核生成層１１の成長温度の分布を示す図である。図７Ｂは実施例１における核生成層１１の成長温度の分布を示す図である。横軸は基板１０の面内における測定位置を示しており、図中の左側が上流側、右側が下流側である。縦軸は成長温度を示す。
図７Ａに示すように、比較例は核生成層１１の成長温度を位置に関わらず１１０５℃で一定とした例である。他の成長条件は実施例１と同じである。実施例１を用いたサンプルはＳ１およびＳ２の２種類用いる。図７Ｂに黒丸で示すように、サンプルＳ１では核生成層１１の上流側の成長温度を下流側の成長温度より約５℃低くした。図７Ｂに白丸で示すように、サンプルＳ２では核生成層１１の上流側の成長温度を下流側の成長温度より約１０℃低くした。他の層の成長条件は互いに同じである。
図６Ａ〜図６Ｃに示した実験と同様に、ゲート電極１７に逆バイアス電圧をかけ半導体装置をピンチオフさせた状態において、ドレイン電極１５に５０Ｖの電圧をかけ、ソース電極１３とドレイン電極１５との間のリーク電流を測定した。
図８Ａは比較例におけるリーク電流の測定結果を示す図である。図８Ｂは実施例１におけるリーク電流の測定結果を示す図である。横軸は測定位置、縦軸はリーク電流を示す。図８Ａに示すように、比較例では、上流側におけるリーク電流が下流側のリーク電流に比べ１０倍程度大きかった。一方、図８Ｂの黒丸で示すように、サンプルＳ１では上流側および下流側でリーク電流はほぼ同程度であった。白丸で示すように、サンプルＳ２では上流側におけるリーク電流が下流側におけるリーク電流より低かった。このように、実施例１によれば、核生成層１１の上流側の成長温度を低下させることでリーク電流の面内分布を小さくすることが可能である。
リーク電流の面内分布の抑制の仕組みは以下のように推測される。核生成層１１の上流側の成長温度を低下させることで、ＳｉおよびＯなどドナーとなる不純物の取り込みが抑制される。このため、リーク電流が低減する。特にデポジットに近い側（上流側）の成長温度が低温であるため、デポジットからの不純物の取り込みが効果的に抑制される。また、成長温度を下げると原料ガスであるＴＭＡが分解されにくく、ＴＭＡ中の炭素（Ｃ）が核生成層１１に取り込まれやすい。このため、核生成層１１の上流側において、アクセプタであるＣがドナーを補償する。この結果、上流側のリーク電流を低減することができ、リーク電流の面内分布が小さくなる。
核生成層１１の上流側の成長温度は、下流側の成長温度よりも、例えば５℃以上１０℃以下（５〜１０℃）低い。これにより核生成層１１の上流側においてＳｉおよびＯなどドナーとなる不純物の取り込みが効果的に抑制される。その一方で、アクセプタとなるＣは取り込まれやすい。このため図８Ｂに示したように上流側においてリーク電流が大きく低減し、リーク電流の面内分布が小さくなる。
リーク電流を低減するためにはウェハ全体において成長温度を低くすればよいが、図５に示すようにピット増加の恐れもある。そこで実施例１では上流側の成長温度を下流側より低くする。核生成層１１の上流側において下流側よりも多くのピットが発生する恐れもあるが、リーク電流を低減することができる。また、下流側の成長温度は高く、１１００℃以上であるため、ウェハ全体としてはピットを抑制することができる。このように実施例１によれば、ピットの抑制と、リーク電流の面内分布の低減とを両立することができる。
上流側に比較して、下流側の成長温度は高いため、核生成層１１の下流側ではピットの発生が抑制される。特に、図５に示したように、成長温度を１１００℃以上とすることでピットを大幅に低減することができる。また上流側においてもピットを抑制するため、上流側における成長温度を１０９０〜１０９５℃とすることが好ましい。ただし、不純物の取り込みが促進され、リーク電流の面内分布が大きくなる可能性がある。このため核生成層１１の下流側の成長温度は例えば１１１０℃以下、または１１１５℃以下などであることが好ましい。核生成層１１の上流側の成長温度は例えば下流側の成長温度より例えば５〜１０℃低くてもよいし、３℃低くてもよく、１２℃または１５℃低くてもよい。
図２および図３に示すように、ＭＯＣＶＤ装置のサセプタ２０には複数のポケット２２が設けられ、各ポケット２２に基板１０が配置される。複数のポケット２２の間の領域２０ａにはデポジットが形成されやすく、特に原料ガスの上流側には多くのデポジットが堆積する。実施例１によれば、上流側の成長温度を低くするため、デポジットからの不純物の取り込みを抑制することができる。これにより上流側のリーク電流を低減することができる。
核生成層１１の成長後、ＧａＮ層１２を成長する。核生成層１１の成長温度からＧａＮ層１２の成長温度への温度変化中に、ＭＯＣＶＤ装置内に残留する不純物が核生成層１１に取り込まれる恐れがある。ＧａＮ層１２の成長温度は例えば１０６０℃であり、核生成層１１の成長温度より低い。このため不純物の取り込みが抑制される。また、ＧａＮ層１２の成長温度は面内において均一に近く、上流側と下流側とで成長温度の差は例えば２℃以下である。すなわちＧａＮ層１２における上流側の成長温度と下流側の成長温度との差は、核生成層１１における上流側の成長温度と下流側の成長温度との差より小さい。このため取り込まれる不純物の濃度のばらつきが抑制され、リーク電流のばらつきが小さくなる。電子供給層１４およびキャップ層１６の成長温度も核生成層１１の成長温度より低く、かつ面内において均一である。このため不純物の取り込み、および不純物濃度のばらつきが抑制される。
（半導体装置）
実施例２は核生成層１１を成長温度の異なる２つの層で形成する例である。図９は実施例２に係る半導体装置２１０を例示する断面図である。実施例１と同様の構成については説明を省略する。
図９に示すように、半導体装置２１０は半導体基板２００を含み、半導体基板２００の核生成層１１（第１窒化物半導体層）は第１核生成層１１ａおよび第２核生成層１１ｂを含む。第１核生成層１１ａは基板１０の上面に設けられ、第２核生成層１１ｂは第１核生成層１１ａの上面に設けられている。窒化物半導体層１９（第２窒化物半導体層）は第２核生成層１１ｂの上に形成されている。第１核生成層１１ａは厚さ５ｎｍのＡｌＮで形成されている。第２核生成層１１ｂは厚さ８ｎｍのＡｌＮで形成されている。
表３に実施例２における成長条件を示す。表１および表２と同じ成長条件については説明を省略する。
Figure 2018092985
 表３に示すように、第１核生成層１１ａの成長温度は例えば１１００℃である。第２核生成層１１ｂの成長温度は第１核生成層１１ａの成長温度より低く、例えば１０９０℃である。なお、第１核生成層１１ａおよび第２核生成層１１ｂそれぞれの成長工程において、成長温度は面内で一定である。
（半導体装置の製造方法）
実施例２に係る半導体装置２１０の製造方法について説明する。図１０Ａおよび図１０Ｂは半導体装置２１０の製造方法を例示する断面図である。実施例１と同様の構成については説明を省略する。基板１０の温度を１１００℃とし、流量１３０ｓｃｃｍのＴＭＡおよび１５ｓｌｍのＮＨ３ガスを供給する。これにより、図１０Ａに示すように、例えば厚さ３〜７ｎｍのＡｌＮで形成される第１核生成層１１ａを成長する。
第１核生成層１１ａの成長後、基板１０の温度を１０９０℃まで低下させる。この温度変化の際、ＭＯＣＶＤ装置内にＮＨ３ガスを供給し続けることで第１核生成層１１ａからの窒素抜けを抑制する。ＴＭＡの供給は停止する。図１０Ｂに示すように、温度変化の後、ＴＭＡの供給を再開し、例えば厚さ３〜１７ｎｍのＡｌＮで形成される第２核生成層１１ｂを成長する。第２核生成層１１ｂの厚さは例えば３〜１７ｎｍの範囲内であって、第１核生成層１１ａの厚さより大きい。第２核生成層１１ｂの成長後の工程は実施例１と同じである。
実施例２によれば、リーク電流の面内分布の低減と、ピットの抑制とを両立することができる。基板１０を形成するＳｉＣと第１核生成層１１ａを形成するＡｌＮとの格子不整合により、基板１０と第１核生成層１１ａとの界面にピットが発生しやすい。実施例２によれば、第１核生成層１１ａの成長温度を例えば１１００℃程度まで高くすることで、ピットの発生を抑制することができる。第２核生成層１１ｂの成長温度は第１核生成層１１ａの成長温度より低いが、第１核生成層１１ａと基板１０との界面から離れているため、ピットは発生しにくい。このため、核生成層１１におけるピットの発生を抑制することができる。
第２核生成層１１ｂの成長温度が低いため、ドナーとなる不純物の取り込みを抑制し、かつアクセプタとなるＣを取り込むことで、ドナーを補償することができる。この結果、リーク電流を低減することができる。第２核生成層１１ｂの成長温度を例えば１０９０℃程度まで低くすることが好ましい。
第２核生成層１１ｂの成長温度を低くすることで、サセプタ２０の領域２０ａに近い周辺側において、デポジットからの不純物の取り込みが抑制されると推測される。特に上流側における不純物の取り込みが抑制され、リーク電流の面内分布が小さくなる。
第１核生成層１１ａの成長温度を高くすることでピットの発生を抑制することができる。ただし、成長温度が高すぎると不純物の取り込みが促進され、リーク電流が増大する可能性がある。このため第１核生成層１１ａの成長温度は例えば１１１０℃以下、または１１１５℃以下などであることが好ましい。第２核生成層１１ｂの成長温度を低くすることでリーク電流を低減することができるが、低すぎるとピットの発生の恐れがある。このため第２核生成層１１ｂの成長温度を、第１核生成層１１ａの成長温度より例えば５〜１０℃低くすることが好ましい。これによりピットの発生およびリーク電流を抑制することができる。第２核生成層１１ｂの成長温度は、第１核生成層１１ａの成長温度より例えば５〜１０℃低くてもよいし、３℃低くてもよく、１２℃または１５℃低くてもよい。
窒化物半導体層１９をエピタキシャル成長するためには、核生成層１１がある程度厚いことが好ましい。そこで核生成層１１の厚さは例えば６〜２０ｎｍとすることが好ましい。第１核生成層１１ａの厚さは例えば３〜７ｎｍとすることが好ましく、第２核生成層１１ｂの厚さは３〜１７ｎｍの範囲内で第１核生成層１１ａの厚さより大きいことが好ましい。ピットの生じにくい第１核生成層１１ａを薄くし、その上に厚い第２核生成層１１ｂを形成することで、ピットの発生およびリーク電流を抑制することができる。一般的にエピタキシャル成長においては、成長温度が高くなるとピットが減少し、リーク電流が増大する。また、エピタキシャル成長層の膜厚が薄い場合、ピットが増大し、リーク電流が低減する。本実施例では、核成長層を２層構造にすることで、ピットおよびリーク電流の低減を図ることができる。つまり、成長温度が高くピットの生じにくい第１核生成層１１ａを薄く成長する。さらに、成長温度の低い第２核生成層１１ｂを厚く成長することで、リーク電流を低減する。
図１１Ａおよび図１１Ｂは核生成層１１の成長温度を模式的に示す図である。横軸は基板１０を基準とした縦方向の位置、縦軸は成長温度を示す。図１１Ａは図１０Ａおよび図１０Ｂに示した製造方法の温度変化に対応する。すなわち、成長温度Ｔ１（例えば１１００℃）で第１核生成層１１ａを成長させ、成長の停止中に基板１０の温度をＴ１からＴ１より低いＴ２（例えば１０９０℃）に変化させ、その後第２核生成層１１ｂの成長を行う。
図１１Ｂのように、温度変化は連続的でもよい。すなわち、第１核生成層１１ａの成長中に基板１０の温度をＴ１から徐々に低下させ、第２核生成層１１ｂの成長中に温度はＴ２となる。温度の変化の間、原料ガス（ＴＭＡおよびＮＨ３）の供給および核生成層１１の成長を継続する。このため成長時間を短くすることができる。成長の開始から終了まで温度を徐々に低下させてもよい。
第２核生成層１１ｂの成長後、ＧａＮ層１２を成長する。ＧａＮ層１２の成長温度は例えば１０６０℃であり、第２核生成層１１ｂの成長温度より低い。このため温度変化中の不純物の取り込みが抑制される。また、ＧａＮ層１２の成長温度は面内において均一である。このため取り込まれる不純物の濃度のばらつきが抑制され、リーク電流のばらつきが小さくなる。電子供給層１４およびキャップ層１６の成長温度も第２核生成層１１ｂの成長温度より低く、かつ面内において均一である。このため不純物の取り込み、およびリーク電流の面内分布のばらつきが抑制される。
実施例１および２を組み合わせてもよい。例えば、第１核生成層１１ａを表３の条件で成長し、第２核生成層１１ｂを表２の核生成層１１の条件のように上流側を低温にして成長する。これにより、リーク電流の面内分布を小さくすることができる。
実施例１および２において、半導体装置の耐湿性向上のため、窒化物半導体層１９の上に絶縁膜を設けてもよい。絶縁膜は例えば窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）、酸窒化（ＳｉＯＮ）などの絶縁体により形成される。
実施例１および２に係る半導体基板にはＦＥＴ以外のトランジスタ、およびトランジスタ以外の半導体素子を形成してもよい。半導体基板にソース電極１３、ドレイン電極１５およびゲート電極１７以外の電極などを形成してもよい。
窒化物半導体層１９は、窒素（Ｎ）を含む半導体層であり、ＧａＮおよびＡｌＧａＮ以外に、例えば窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などを含んでもよい。基板１０はＳｉＣの他、シリコン（Ｓｉ）、サファイア、ＧａＮなどにより形成されてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
（付記１）ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、
ＭＯＣＶＤ法により、前記第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、
前記第１窒化物半導体層を成長する工程において、前記ＭＯＣＶＤ法の原料ガスの上流側の成長温度は、前記原料ガスの下流側の成長温度よりも低く、前記下流側の成長温度は１１００℃以上である半導体基板の製造方法。
（付記２）前記第１窒化物半導体層を成長する工程における前記上流側の成長温度は、前記下流側の成長温度より５℃以上、１０℃以下低い付記１に記載の半導体基板の製造方法。
（付記３）前記第２窒化物半導体層を成長する工程は、前記第１窒化物半導体層の上に窒化ガリウム層あるいは窒化アルミニウムガリウムを成長する工程を含み、
前記第２窒化物半導体層の成長温度は前記第１窒化物半導体層の成長温度より低く、かつ前記窒化ガリウム層における上流側の成長温度と下流側の成長温度との差は、前記第１窒化物半導体層における上流側の成長温度と下流側の成長温度との差より小さい付記１に記載の半導体基板の製造方法。
（付記４）ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、
ＭＯＣＶＤ法により、第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、
第１窒化物半導体層を成長する工程は、第１核生成層を成長する工程と、前記第１核生成層の成長温度よりも低い成長温度で、前記第１核生成層の上に第２核生成層を成長する工程とを含む半導体基板の製造方法。
（付記５）前記第２核生成層は前記第１核生成層よりも厚い付記４に記載の半導体基板の製造方法。
（付記６）前記第１核生成層の成長温度は前記第２核生成層の成長温度よりも５℃以上、１０℃以下高い付記４に記載の半導体基板の製造方法。
（付記７）第２窒化物半導体層を成長する工程は、第１窒化物半導体層の上に窒化ガリウム層、窒化アルミニウムガリウム、窒化インジウムアルミニウムガリウム、窒化インジウムアルミニウムおよび窒化インジウムガリウムのいずれかを成長する工程を含み、
第２窒化物半導体層の成長温度は前記第２核生成層の成長温度より低い付記４に記載の半導体基板の製造方法。
（付記８）前記原料ガスの上流側から下流側にかけて、第１窒化物半導体層を成長する工程に用いられるＭＯＣＶＤ装置の複数のポケットのそれぞれに前記基板が配置される付記１に記載の半導体基板の製造方法。
（付記９）前記第２窒化物半導体層を成長する工程は、電子供給層を成長する工程を含む付記１に記載の半導体基板の製造方法。
（付記１０）前記原料ガスの上流側から下流側にかけて、前記第１核生成層および第２核生成層を成長する工程に用いられるＭＯＣＶＤ装置の複数のポケットのそれぞれに前記基板が配置される付記４に記載の半導体基板の製造方法。
（付記１１）前記第２窒化物半導体層を成長する工程は、窒化ガリウム層、および電子供給層を順に成長する工程を含む付記４に記載の半導体基板の製造方法。
（付記１２）前記第１核生成層を成長する工程を行った後であって前記第２核生成層を成長する工程を行う前に、前記ＭＯＣＶＤ法の窒素の原料ガスを供給しながら、前記基板の温度を前記第１核生成層の成長温度から前記第２核生成層の成長温度に変化させる工程を有する付記４に記載の半導体基板の製造方法。
（付記１３）前記第２核生成層を成長する工程において、前記ＭＯＣＶＤ法の原料ガスの上流側の成長温度を、前記原料ガスの下流側の成長温度よりも低くする付記４に記載の半導体基板の製造方法。
１０ 基板
１１ 核生成層
１１ａ 第１核生成層
１１ｂ 第２核生成層
１２ ＧａＮ層
１３ ソース電極
１４ 電子供給層
１５ ドレイン電極
１６ キャップ層
１７ ゲート電極
１９ 窒化物半導体層
２０ サセプタ
２０ａ 領域
２１ ヒータ
２２ ポケット
２４ シャワーヘッド
２５ 孔
１００、２００ 半導体基板
１１０、２１０ 半導体装置

Claims (9)

  1. ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、
    ＭＯＣＶＤ法により、前記第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、
    前記第１窒化物半導体層を成長する工程において、前記ＭＯＣＶＤ法の原料ガスの上流側の成長温度は、前記原料ガスの下流側の成長温度よりも低く、前記下流側の成長温度は１１００℃以上である半導体基板の製造方法。
  2. 前記第１窒化物半導体層を成長する工程における前記上流側の成長温度は、前記下流側の成長温度より５℃以上、１０℃以下低い請求項１に記載の半導体基板の製造方法。
  3. 前記第２窒化物半導体層を成長する工程は、前記第１窒化物半導体層の上に窒化ガリウム層あるいは窒化アルミニウムガリウムを成長する工程を含み、
    前記第２窒化物半導体層の成長温度は前記第１窒化物半導体層の成長温度より低く、かつ前記窒化ガリウム層における上流側の成長温度と下流側の成長温度との差は、前記第１窒化物半導体層における上流側の成長温度と下流側の成長温度との差より小さい請求項１または２に記載の半導体基板の製造方法。
  4. ＭＯＣＶＤ法により、基板の上に、窒化アルミニウムあるいは窒化アルミニウムガリウムからなる第１窒化物半導体層を成長する工程と、
    ＭＯＣＶＤ法により、第１窒化物半導体層の上に第２窒化物半導体層を成長する工程と、を有し、
    第１窒化物半導体層を成長する工程は、第１核生成層を成長する工程と、前記第１核生成層の成長温度よりも低い成長温度で、前記第１核生成層の上に第２核生成層を成長する工程とを含む半導体基板の製造方法。
  5. 前記第２核生成層は前記第１核生成層よりも厚い請求項４に記載の半導体基板の製造方法。
  6. 前記第１核生成層の成長温度は前記第２核生成層の成長温度よりも５℃以上、１０℃以下高い請求項４または５に記載の半導体基板の製造方法。
  7. 第２窒化物半導体層を成長する工程は、第１窒化物半導体層の上に窒化ガリウム層、窒化アルミニウムガリウム、窒化インジウムアルミニウムガリウム、窒化インジウムアルミニウムおよび窒化インジウムガリウムのいずれかを成長する工程を含み、
    第２窒化物半導体層の成長温度は前記第２核生成層の成長温度より低い請求項４から６のいずれか一項に記載の半導体基板の製造方法。
  8. 前記原料ガスの上流側から下流側にかけて、第１窒化物半導体層を成長する工程に用いられるＭＯＣＶＤ装置の複数のポケットのそれぞれに前記基板が配置される請求項１から７のいずれか一項に記載の半導体基板の製造方法。
  9. 前記第２窒化物半導体層を成長する工程は、電子供給層を成長する工程を含む請求項１から８のいずれか一項に記載の半導体基板の製造方法。
JP2016233138A 2016-11-30 2016-11-30 半導体基板の製造方法 Active JP6760556B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016233138A JP6760556B2 (ja) 2016-11-30 2016-11-30 半導体基板の製造方法
US15/820,596 US10147605B2 (en) 2016-11-30 2017-11-22 Process of producing epitaxial substrate
CN201711235300.8A CN108122740B (zh) 2016-11-30 2017-11-30 外延衬底的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016233138A JP6760556B2 (ja) 2016-11-30 2016-11-30 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018092985A true JP2018092985A (ja) 2018-06-14
JP6760556B2 JP6760556B2 (ja) 2020-09-23

Family

ID=62190433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016233138A Active JP6760556B2 (ja) 2016-11-30 2016-11-30 半導体基板の製造方法

Country Status (3)

Country Link
US (1) US10147605B2 (ja)
JP (1) JP6760556B2 (ja)
CN (1) CN108122740B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6685278B2 (ja) * 2015-03-11 2020-04-22 パナソニック株式会社 窒化物半導体装置
JP6729416B2 (ja) * 2017-01-19 2020-07-22 住友電気工業株式会社 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
CN115341194B (zh) * 2022-07-05 2024-02-23 华灿光电(苏州）有限公司 提高微型发光二极管发光一致性的生长方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2011023677A (ja) 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
JP5874495B2 (ja) * 2012-03-29 2016-03-02 豊田合成株式会社 Ｇａを含むＩＩＩ族窒化物半導体の製造方法
WO2013186749A1 (en) * 2012-06-15 2013-12-19 Oc Oerlikon Balzers Ag Method for depositing a group iii nitride semiconductor film
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
JP2016207748A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 半導体装置の製造方法および半導体装置
JP6669559B2 (ja) * 2016-03-30 2020-03-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20180151349A1 (en) 2018-05-31
CN108122740B (zh) 2023-02-03
CN108122740A (zh) 2018-06-05
US10147605B2 (en) 2018-12-04
JP6760556B2 (ja) 2020-09-23

Similar Documents

Publication Publication Date Title
US8247796B2 (en) Semiconductor device
JP5624940B2 (ja) 半導体素子及びその製造方法
JP5668339B2 (ja) 半導体装置の製造方法
JP2013145821A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JPWO2007116517A1 (ja) 化合物半導体構造とその製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2018538686A (ja) 薄いケイ素基板の応力制御
JP6760556B2 (ja) 半導体基板の製造方法
KR102165614B1 (ko) 에피택셜 웨이퍼
CN107785243B (zh) 形成氮化物半导体层的工艺
JP2018101701A (ja) 半導体基板およびその製造方法
JP5460751B2 (ja) 半導体装置
JP2007088252A (ja) 電界効果トランジスタ
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
CN109881177B (zh) 形成氮化硅（SiN）膜和具有SiN膜的半导体器件的方法
JP2014045049A (ja) 半導体装置の製造方法およびエッチング方法
JP6819009B2 (ja) 半導体基板の製造方法
KR101962201B1 (ko) 질화물계 반도체 및 그 제조방법
JP4329984B2 (ja) Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200818

R150 Certificate of patent or registration of utility model

Ref document number: 6760556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250