JP2018088443A - Electronic element mount substrate and electronic device - Google Patents
Electronic element mount substrate and electronic device Download PDFInfo
- Publication number
- JP2018088443A JP2018088443A JP2016230031A JP2016230031A JP2018088443A JP 2018088443 A JP2018088443 A JP 2018088443A JP 2016230031 A JP2016230031 A JP 2016230031A JP 2016230031 A JP2016230031 A JP 2016230031A JP 2018088443 A JP2018088443 A JP 2018088443A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic element
- ceramic layer
- electronic device
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Led Device Packages (AREA)
Abstract
Description
本発明は、電子素子、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子又は集積回路等が実装される電子素子実装用基板および電子装置に関するものである。 The present invention relates to an electronic device mounting in which an electronic device, for example, an imaging device such as a charge coupled device (CCD) type or a complementary metal oxide semiconductor (CMOS) type, a light emitting device such as an LED (Light Emitting Diode), or an integrated circuit is mounted. The present invention relates to a circuit board and an electronic device.
従来より、絶縁層からなる絶縁基板を有する電子素子実装用基板が知られている。また、このような電子素子実装用基板は電子素子が実装された電子装置が知られている(特許文献1参照)。 2. Description of the Related Art Conventionally, an electronic element mounting substrate having an insulating substrate made of an insulating layer is known. Moreover, an electronic device on which an electronic element is mounted is known as such an electronic element mounting substrate (see Patent Document 1).
特許文献1に開示された技術では、電子素子実装用基板とその上面に設けられる蓋体とは熱膨張率が異なる。このため、蓋体を接合する工程において熱等が加わる際に、電子素子実装用基板と蓋体との熱膨張による変形に差が生じ、電子素子実装用基板と蓋体との間に剥がれが生じる場合がある。特に、近年の電子素子実装用基板は小型化の要求に伴い、電子素子実装用基板と蓋体との接合面積が小さくなってきており、より剥がれが生じやすくなる場合があった。このとき、電子部品と蓋体との間に剥がれが生じると電子装置の気密性が低下し、塵等のダスト、または水分が混入する場合があった。
In the technique disclosed in
本発明の1つの態様に係る電子素子実装用基板は、上面に電子素子が実装される実装領域と、前記実装領域を取り囲む周辺領域とを有するセラミック材料から成る基板と、前記基板の前記周辺領域の上面に設けられた、接合材が接合されるとともに、前記基板よりも気孔率の高いセラミック材料から成るセラミック層とを備えており、前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられている。 An electronic element mounting substrate according to one aspect of the present invention includes a substrate made of a ceramic material having a mounting area on which an electronic element is mounted on an upper surface, and a peripheral area surrounding the mounting area, and the peripheral area of the substrate And a ceramic layer made of a ceramic material having a porosity higher than that of the substrate, wherein the ceramic layer includes a plurality of exposed upper surfaces of the substrate. A through hole is provided.
本発明の1つの態様に係る電子装置は、前記実装領域に実装された電子素子と、前記電子素子を覆うとともに、前記電子素子実装用基板の上面に接合された蓋体とを備えている。 An electronic device according to an aspect of the present invention includes an electronic element mounted in the mounting region, and a lid that covers the electronic element and is bonded to the upper surface of the electronic element mounting substrate.
本発明の1つの態様に係る電子素子実装用基板は、上記のような構成により、電子素子実装用基板と蓋体等との間のアンカー効果を向上させることが可能となる。これにより、接合強度を向上させることが可能となる。また、上述した電子素子実装用基板を備えていることによって、塵または水分の混入による誤作動を低減することが可能な電子装置を提供することが可能となる。 The electronic element mounting substrate according to one aspect of the present invention can improve the anchor effect between the electronic element mounting substrate and the lid or the like by the above configuration. As a result, the bonding strength can be improved. In addition, by providing the electronic element mounting substrate described above, it is possible to provide an electronic device that can reduce malfunctions due to contamination of dust or moisture.
<電子素子実装用基板および電子装置の構成>
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
<Configuration of Electronic Element Mounting Board and Electronic Device>
Hereinafter, some exemplary embodiments of the present invention will be described with reference to the drawings. In the following description, an electronic device is a configuration in which an electronic element is mounted on an electronic element mounting board and a lid is bonded to the upper surface of the electronic element mounting board. The electronic element mounting substrate and the electronic device may be either upward or downward. For convenience, the orthogonal coordinate system xyz is defined and the positive side in the z direction is upward.
(第1の実施形態)
図1〜図6を参照して本発明の第1の実施形態における電子装置21、および電子素子実装用基板1について説明する。なお、基板2の上面に設けられたセラミック層5は、上面図においてはドットおよび点線で示しており、断面図においてはドットで示している。また、基板2の上面に設けられたセラミック層5の貫通孔5aは、図1(a)のB部のみに図示し、図1のB部以外、図2では省略しているが、実際にはB部のように貫通孔が設けられている。
(First embodiment)
The
電子素子実装用基板1の基板2は、上面に電子素子10が実装される実装領域4と、実装領域4を取り囲む周辺領域7とを有するセラミック材料から成る。電子素子実装用基板1は基板2の周辺領域7の上面に設けられ、接合材14が接合されるとともに、基板2よりも気孔率の高いセラミック材料から成るセラミック層5を有する。セラミック層は、基板2の上面が露出した、複数の貫通孔5aが設けられている。このとき、基板2の周辺領域7の上面に電極パターンが形成されており、この電極パターンが貫通孔5aによって、露出しているものの、基板2の上面が露出したものとして扱う。
The
電子素子実装用基板1の基板2は、上面に電子素子10が実装される実装領域4と、実装領域4を取り囲む周辺領域7とを有するセラミック材料から成る。基板2を形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。
The
実装領域4は、基板2の中心部近傍に設けられていてもよいし、基板2の中心部から偏心した位置に設けられていてもよい。また、実装領域4は、電極パッド3の内側端部または外側端部に囲まれた領域となり、実装領域4は少なくとも電子素子10と同程度もしくはそれ以上の大きさであればよい。また、周辺領域7とは、基板2上であって、実装領域4を取り囲む領域のことであって、基板2の外縁に沿った領域のことである。
The
基板2は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。基板2を形成する絶縁層は、図1に示すように6層の絶縁層から形成されていてもよいし、単層、2層〜5層または7層以上の絶縁層から形成されていてもよい。基板2を形成する絶縁層が6層以上であると、基板2に十分な厚みと配線エリアを確保することが可能となり、基板2の電気的特性を向上するとともに基板2の反り、クラックまたは割れを抑制することが可能となる。また、基板2を形成する絶縁層が5層以下であるとき、より基板2の薄型化を可能となる。
The
基板2は例えば、1辺の大きさは0.3mm〜10cm程度であり、平面視において基
板2が四角形状であるとき正方形であってもよいし長方形であってもよい。また例えば、基板2の厚みは0.2mm以上である。
For example, the size of one side of the
また、基板2の上面、側面または下面に、外部回路接続用パッドが設けられていてもよい。外部回路接続用パッドは、基板2と外部回路基板、あるいは電子装置21と外部回路基板とを電気的に接続するものである。
Further, an external circuit connection pad may be provided on the upper surface, side surface or lower surface of the
基板2の内部には、絶縁層間に形成される内部配線、内部配線同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線または貫通導体は、基板2の表面に露出していてもよい。この内部配線または貫通導体によって、外部回路接続用電極および電極パッド3が電気的に接続されていてもよい。
Inside the
電極パッド3、外部回路接続用電極、内部配線および貫通導体は、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。 The electrode pad 3, the external circuit connection electrode, the internal wiring, and the through conductor are tungsten (W), molybdenum (Mo), manganese (Mn), silver (Ag), copper (Cu), or at least one selected from these. It is made of an alloy containing any metal material.
電極パッド3、外部回路接続用電極、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、電極パッド3、外部回路接続用電極、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド3と電子素子10とをワイヤボンディング等の電子素子接続材13を介して良好に電気的接続することができる。めっき層は、例えば、厚さ0.5μm〜10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm〜3μmの金(Au)めっき層を順次被着させてもよい。
A plating layer may be provided on the exposed surfaces of the electrode pad 3, the external circuit connection electrode, the internal wiring, and the through conductor. According to this configuration, the electrode pad 3, the external circuit connection electrode, the internal wiring, and the exposed surface of the through conductor can be protected to suppress oxidation. Moreover, according to this structure, the electrode pad 3 and the
電子素子実装用基板1は、基板2の周辺領域7の上面に設けられ、接合材14が接合されるとともに、基板2よりも気孔率の高いセラミック材料から成るセラミック層5を有する。セラミック層5を形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき基板2とセラミック層5とは同じ材料を主成分としていても良いし、異なる材料を主成分としていてもよい。
The electronic
また、セラミック層5の厚みは、基板2を構成する絶縁層と同程度またはそれ以上の厚みであってもよい。また、基板2に設けられた電極パッド3、内部配線または外部回路接
続用パッド等と同程度またはそれ以下の厚みであってもよい。
Further, the thickness of the
また、セラミック層5は基板2を構成する絶縁層と同様に、層から構成されていても良いし、基板2に設けられた電極パッド3、内部配線または外部回路接続用パッド等と同様に、ペースト状に設けられていてもよい。
Further, the
セラミック層5は基板2よりも気孔率の高いセラミック材料から成る。電気絶縁性セラミックスの粒子間には空洞が発生する場合がある。本発明の実施形態では、この粒子間の空隙であって外気と接続している空洞(例えば、開気孔と呼ばれる)を、ここでは、気孔と称する。ここで、気孔率とは任意に決めることができる単位面積当たりの気孔の面積の大きさの比較である。つまり、気孔率が高いとは、単位面積当たりの気孔の面積が大きいことを指す。なお、この場合には、基板2とセラミック層5の単位面積は同じである。ここでは、例えば基板2の表面の気孔の単位面積当たりの平均値を基板2の気孔率としている。また、セラミック層5はセラミック層5の表面の気孔の単位面積当たりの平均値をセラミック層5の気孔率としている。これらの気孔率がセラミック層5は基板2と比較して表面における単位面積当たりの気孔の占める面積が大きいということである。なお、気孔は、基板2またはセラミック層5の表面を例えばSEM(scanning electron microscope;走査型電子顕微鏡)を用いて観察し、その面積を確認および算出することが可能となる。
The
貫通孔5aは、大きさが基板2の気孔よりも大きく、例えば1辺が30μm〜50mmである。貫通孔5aは、セラミック層5が基板2の上面まで貫通していることによって設けられるできる状態である。
The size of the through
電子装置21の電子素子実装用基板1と、その上面に設けられる蓋体12と、は熱膨張率が異なる場合が多い。これにより、蓋体12を接合する工程の熱等で、電子素子実装用基板1と蓋体12との間に、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、電子素子実装用基板1と蓋体12とを接合している接合材14に応力がかかり、接合材14と電子素子実装用基板1との間に剥がれが生じる場合がある。特に、近年の電子装置21の小型化の要求により、電子素子実装用基板1と蓋体12との接合面積が小さくなってきており、剥がれが生じる場合がより大きくなる懸念がある。
In many cases, the electronic
これらの要因から、電子素子実装用基板1と蓋体12との間に剥がれが生じると、電子装置21の気密性が低下して、塵等のダストまたは水分が混入する場合があった。その結果、電子装置21の作動に誤作動が生じる場合がある。
Due to these factors, when peeling occurs between the electronic
これに対し、本実施形態では電子素子実装用基板1は周辺領域7の接合材14が接合される位置に、基板2よりも気孔率の高いセラミック層5が設けられている。これにより、基板2よりも気孔率の高いセラミック層5の気孔に接合材14が入り込み、接合材14のアンカー効果を向上させることが可能となる。さらに、セラミック層5は基板2の上面が露出した複数の貫通孔5aが設けられている。これにより、電子素子実装用基板1と蓋体12とを接合する接合面積が小さくなったとしても、貫通孔5aを設けることで、厚み方向に接合面積を大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、電子素子実装用基板1と蓋体12との接合強度を向上させることが可能となる。よって、電子装置21の気密性が低下し、電子装置21の内部に塵、または水分が混入することを低減させることが可能となる。
On the other hand, in the present embodiment, the electronic
ここで、電子素子実装用基板1のセラミック層5と基板2とは一体的に形成されていても良い。セラミック層5と基板2とが一体的に形成されていることで、蓋体12と電子素
子実装用基板1との間に熱変形の差による応力が発生した場合、その応力によりセラミック層5と基板2との間に解離が起きる可能性を低減させることが可能となる。なお、ここで、一体的にとは、例えばガラス焼結等のことである。
Here, the
図1〜図2に本実施形態の電子素子実装用基板1を示す。図1に示す例では、電子素子実装用基板1の基板2は、枠部2aと基部2bとから形成されている。この構成によれば、電子素子接続材13の使用量を減らすことが可能となる。また、蓋体12を設ける高さ位置を固定することができる為、蓋体12と電子素子接続材13との接触を低減させることが可能と成る。
1 to 2 show an electronic
図1に示す例では、セラミック層5は少なくとも蓋体12が接合される部分に設けられていればよい。例えば、図1に示す例の様に基板2は、枠部2aを形成する絶縁層の開口部の大きさを異ならせ上面に段差部を形成し、段差部に複数の電極パッド3が設けられていてもよい。このとき、セラミック層5は枠部2aの最上部または蓋体12が実装される段差部分(層)に少なくとも設けられていればよく、セラミック層5は電極パッド3が設けられている段差部分には設けられていてもよいし、設けられていなくてもよい。電極パッド3が設けられている段差部分に設けられていると、電極パッド3が設けられている段差部分まで接合材14を設けることが可能となる。よって、より接合強度を向上させることが可能となる。
In the example shown in FIG. 1, the
なお、基板2を構成する枠部2aと基部2bとは同種のセラミックス材料から成っていてもよいし、異なるセラミックス材料を用いていてもよい。また、枠部2aと基部2bとは焼成により一体化していてもよいし、半田等のろう材を用いて接合していてもよい。また枠部2aと基部2bとは内部配線等を用いて電気的に接合していてもよい。
In addition, the
図2に示す例では、基板2は基部2bで形成されている。この構成によれば、電子素子実装用基板1の薄型化が可能となる。また、電極パッド近傍もしくは電極パッド以外の部分を蓋体12と電子素子実装用基板1との接合箇所として仕様できるため、蓋体12と電子素子実装用基板1との接合面積を大きく設けることが可能となる。
In the example shown in FIG. 2, the
図2に示す例では、セラミック層5は少なくとも蓋体12が接合される部分に設けられていればよく、他の部分にも設けられていてもよい。例えば、図2に示す例の様に、周囲領域7の一部に設けられていてもよいが、電極パッド3と重なる部分を除く周囲領域7の全面に設けられていてもよい。また、実装領域4にまで設けられていてもよい。また、電極パッド3とセラミック層5とは上面視において一部のみが重なっていてもよい。
In the example shown in FIG. 2, the
ここで、図1(a)では要部Bにのみ貫通孔5aを記載しているが、実際はセラミック層5全体に設けられていてもよいし、セラミック層5の一部にのみ設けられていても良い。また、図2では貫通孔5aを省略して記載しているが、実際には図1と同様にセラミック層5に複数の貫通孔5aが設けられている。
Here, in FIG. 1A, the through
図3〜図5に要部Bの拡大図を示す。図3に示す例では、電子素子実装用基板1の複数の貫通孔5aは等間隔に設けられているが、等間隔に並べて設けていなくてもよい。貫通孔5aが等間隔に設けられていることで、場所によって電子素子実装用基板1と蓋体12との接合強度に差が生じることを低減させることが可能となる。よって、電子装置21において電子素子実装用基板1と蓋体12との剥がれをより低減させることが可能となる。また、複数の貫通孔5aが等間隔に並べて設けていないことで、より剥がれが生じやすいと考えられる箇所、例えば極端に接合面積が小さい個所または角部、もしくは外縁部周辺等に集中的に貫通孔5aを配置することが可能となる。このことで電子装置21において電子素子実装用基板1と蓋体12との剥がれをより低減させることが可能となる。
3 to 5 are enlarged views of the main part B. FIG. In the example shown in FIG. 3, the plurality of through
図3に示す例では、電子素子実装用基板1の貫通孔5aは上面視において矩形状であるが、各貫通孔5aの角部は円弧状なっていてもよい。蓋体12と電子素子実装用基板1との間に応力がかかった場合、その応力は接合材14にも伝わる。よって、貫通孔5aに入り込んだ接合材14からセラミック層5に応力がかかり、セラミック層5に剥がれまたはクラックが発生する恐れがある。これに対し、貫通孔5aの角部が円弧状となっていることで、応力により、貫通孔5aの角部に応力が集中しセラミック層5が剥がれ、またはクラックが発生することを低減させることが可能となる。
In the example shown in FIG. 3, the through-
図4〜図5に要部Bのその他の態様の拡大図を示す。図4(a)に示す例では、貫通孔5aは上面視において円形である。このように、貫通孔5aが円形であることで、接合材14からセラミック層5にかかる応力を均等に分散させることが可能となる。よって、接合材14からの応力によりセラミック層5が剥がれるまたはクラックが発生することを低減させることが可能となる。
The enlarged view of the other aspect of the principal part B is shown in FIGS. In the example shown in FIG. 4A, the through-
図4(b)に示す例では、セラミック層5の外縁は上面視において基板2の外縁よりも内側に位置している。このように、セラミック層5が基板2の外縁よりも内側に設けられていることで、セラミック層5の側面と基板2の上面とを用いて接合材14の外周部にフィレットを形成することが可能となる。よって、蓋体12と電子素子実装用基板1との接合強度をより向上させることが可能となる。なお、このときセラミック層5の外縁と基板2の外縁とは上面視において30μm以上あけていることで、より接合強度を向上させることが可能となる。
In the example shown in FIG. 4B, the outer edge of the
図5(a)に示す例では、セラミック層5の外縁または内縁、もしくは外縁および内縁は上面視において凹凸を有している。この凹凸は、例えば、凹の下端と凸の上端との差が30μm以上あるものをいう。これにより、セラミック層5の外縁、または内縁が直線状の場合と比較して、より接合面積を増加させることが可能となるとともに、接合材14にフィレットを形成しやすくなる。よって、蓋体12と電子素子実装用基板1との接合強度をより向上させることが可能となる。なお、図5(a)では上面視において矩形の凹凸となっているが、波形状であっても良い。
In the example shown in FIG. 5A, the outer edge or inner edge of the
図5(b)に示す例では、電子素子実装用基板1の貫通孔5aは上面視において連なるようにて設けられている。このように、セラミック層5は複数の大きな貫通孔5aが設けられていても、気孔によるアンカー効果を向上させ、また接合面積を増やすことが可能となるため、電子素子実装用基板1と蓋体12との接合強度を向上させることが可能となる。よって、電子装置21の気密性が低下し、電子装置21の内部に塵、または水分が混入することを低減させることが可能となる。
In the example shown in FIG. 5B, the through
図6に図1(b)の要部Cにおける拡大図およびその変形例を示す。なお、要部Cはセラミック層5の断面図の拡大図である。
FIG. 6 shows an enlarged view of a main part C of FIG. The main part C is an enlarged view of a sectional view of the
図6(a)に示す例では、セラミック層5に貫通孔が設けられ貫通孔5aが形成されている断面図を示す。このように、電子素子実装用基板1に貫通孔5aを設ける為にはセラミック層5にセラミック層5の上面から下面まで貫通した貫通孔を設けることで、基板2の表面が露出した電子素子実装用基板1を設けることが可能となる。
The example shown in FIG. 6A shows a cross-sectional view in which a through hole is provided in the
図6(b)に示す例では、セラミック層5に設けられた貫通孔5aとなる貫通孔は上方に向かって幅が広くなるように設けられており、セラミック層5は貫通孔5aの内壁側に曲面を有している。具体的には、断面視において、貫通孔5aに挟まれたセラミック層5は、例えば上面が平坦であり、半円状または半楕円状である。基板2の上面からセラミッ
ク層5の上面にかけて円弧状を描いているものである。図6(c)に示す例では、セラミック層5に設けられた貫通孔5aとなる貫通孔は上方に向かって幅が広くなるように設けられており、セラミック層5は貫通孔5aの内壁側および上面に曲面を有している。具体的には、断面視において、貫通孔5aに挟まれたセラミック層5は、例えば半円状または半楕円状である。
In the example shown in FIG. 6 (b), the through hole to be the through
図6(b)、(c)に示す例の様に、セラミック層5に設けられた貫通孔5aとなる貫通孔は上方に向かって幅が広くなるように設けられていることで、基板2の表面とセラミック層5との接触角を鈍角とすることが可能となる。よって、接合材14がセラミック層5の貫通孔5aに流れ込む際、セラミック層5と基板2との角部に空気がたまり気泡が発生することを低減させることが可能となる。よって、接合材14にできた気泡からの剥がれが発生しづらくなり、電子素子実装用基板1と蓋体12との接合強度を向上させることが可能となる。
As in the example shown in FIGS. 6B and 6C, the through-hole that becomes the through-
また、図6(b)、(c)に示す例の様に、セラミック層5は貫通孔5aの内壁側に曲面を有している。つまり、基板2の上面からセラミック層5の上面にかけて円弧状を描いている。これにより、セラミック層5の貫通孔5aの内壁が直線状の時と比較すると、接合材14との接合面積をより大きくすることが可能となる。また、接合材14がセラミック層5に広がりやすくなるため、接合材14とセラミック層5との間に気泡が発生する(空気がたまる)ことを低減させることが可能となる。よって、電子素子実装用基板1と蓋体12との接合強度を向上させることが可能となる。さらに、図6(c)に示す例の様に、セラミック層5は貫通孔5a上面にも曲面を有していることで、上面側おいても接合材14がセラミック層5の表面を広がりやすくなるため、接合材14とセラミック層5との間に気泡が発生することを低減させることが可能となる。また接合材14との接合面積をより向上させることが可能となる。よって電子素子実装用基板1と蓋体12との接合強度を向上させることが可能となる。
Further, as in the example shown in FIGS. 6B and 6C, the
<電子装置の構成>
図1および図2に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の実装領域4に実装された電子素子10と、電子素子10を覆うとともに、電子素子実装用基板1の上面に接合された蓋体12とを備えている。
<Configuration of electronic device>
An example of the
電子装置21は電子素子実装用基板1の実装領域4に実装された電子素子10を有している。電子素子10は例えば、CCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light emitting Diode)等の発光素子又は集積回路等が用いられる。なお、電子素子10は、接着材を介して、基板2の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
The
電子装置21は、電子素子10を覆うとともに、電子素子実装用基板1の上面に接合された蓋体12を有している。ここで、電子素子実装用基板1は上面に蓋体12を支え、電子素子10を取り囲むように設けられた枠状体を設けてもよいし、枠状体を設けなくてもよい。また、枠状体は基板2と同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
The
また、枠状体と基板2とが別の材料から成る例として枠状体が蓋体12と基板2とを接合する接合材14と同じ材料から成る場合がある。このとき、接合材14を厚く設けることで、接着の効果と枠状体(蓋体12を支える部材)としての効果を併せ持つことが可能となる。この時の接合材14は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体12とが同じ材料から成る場合もあり
、このときは枠状体と蓋体12は同一個体として構成されていてもよい。
As an example in which the frame body and the
蓋体12は、蓋体12は、例えば電子素子10がCMOS、CCD等の撮像素子、又はLEDなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体12は例えば、電子素子10が集積回路等であるとき、金属製材料または有機材料が用いられていてもよい。
For the
蓋体12は、接合材14を介して電子素子実装用基板1のセラミック層5および貫通孔5aと接合している。接合材14を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。なお、接合材14はセラミック層5と上面視において完全に重なっていてもよいし、一部で重なっていてもよい。
The
電子装置21が図1および図2に示すような電子素子実装用基板1を有することで、電子素子実装用基板1と蓋体12とが剥がれることを低減させることが可能となる。よって、電子装置21の気密性が低下し、電子装置21の内部に塵、または水分が混入し電子装置21が誤作動をすることを低減させることが可能となる。
Since the
<電子素子実装用基板および電子装置の製造方法>
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板2を多数個取り配線基板を用いた製造方法である。
<Electronic Device Mounting Board and Electronic Device Manufacturing Method>
Next, an example of a method for manufacturing the electronic
(1)まず、基板2を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al2O3)質焼結体である基板2を得る場合には、Al2O3の粉末に焼結助材としてシリカ(SiO2)、マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
(1) First, a ceramic green sheet constituting the
(2)次に、スクリーン印刷法等によって、上記(1)の工程で得られたセラミックグリーンシートに電極パッド3、外部回路接続用電極、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板2との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、このとき貫通導体となる部分については金型またはレーザー等を用いて貫通孔を形成してから貫通導体を充填することで貫通導体とすることができる。
(2) Next, a metal paste is applied to the ceramic green sheet obtained in the above step (1) by the screen printing method or the like on the electrode pad 3, the external circuit connection electrode, the internal wiring, and the portion that becomes the through conductor. Or fill. This metal paste is prepared by adjusting an appropriate viscosity by adding an appropriate solvent and binder to the metal powder made of the above-described metal material and kneading. The metal paste may contain glass or ceramics in order to increase the bonding strength with the
(3)次に、スクリーン印刷法等によって、上記(1)の工程で得られたセラミックグリーンシートにセラミック層5を塗布する。この絶縁ペーストは、前述したセラミックグリーンシートと同じまたは異なる材料から成る粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁ペーストは、基板2との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、セラミック層5は上記スクリーン印刷法での塗布ではなく、空隙率を高くしたセラミックグリーンシートに金型などで開口部を設けて下記する積層する工程で基板2となるセラミックグリーンシートに設けても良い。
(3) Next, the
(4)次に、前述のグリーンシートを金型等によって加工する。基板2が枠部2aを有する場合等は、枠部2aとなるグリーンシートの中央部に、開口部を形成する。
(4) Next, the above-described green sheet is processed with a mold or the like. When the
(5)次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより基板2となるセラミックグリーンシート積層体を作製する。
(5) Next, ceramic green sheets to be the insulating layers are stacked and pressed. Thus, a ceramic green sheet laminate to be the
(6)次に、このセラミックグリーンシート積層体を約1500℃〜1800℃の温度で焼成して、基板2が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストおよび絶縁ペーストは、基板2となるセラミックグリーンシートと同時に焼成され、電極パッド3、外部回路接続用電極、内部配線および貫通導体となる。
(6) Next, this ceramic green sheet laminate is fired at a temperature of about 1500 ° C. to 1800 ° C. to obtain a multi-piece wiring substrate in which a plurality of
(7)次に、焼成して得られた多数個取り配線基板を複数の基板2に分断する。この分断においては、基板2の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板2の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
(7) Next, the multi-piece wiring board obtained by firing is divided into a plurality of
(8)次に、基板2の実装領域4に電子素子10を実装する。電子素子10はワイヤボンディング等で基板2と電気的に接合させる。またこのとき、電子素子10または基板2に接着材等を設け、基板2に固定しても構わない。また、電子素子10を基板2の実装領域4に実装した後、接合材14を用いて電子素子実装用基板1と蓋体12とを接合する。
(8) Next, the
以上のようにして電子素子実装用基板1と蓋体12とを組み立てることで、電子装置21を作製することができる。上記(1)〜(8)の工程によって、電子装置21が得られる。なお、上記(1)〜(8)の工程順番は指定されない。
As described above, the
(第2の実施形態)
次に、本発明の第2の実施形態による電子装置21について、図7を参照しつつ説明する。本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、基板2の上面に絶縁層6が設けられている点である。なお、図7ではセラミック層5は貫通孔5aを省略して記載しているが、実際には第1実施形態と同様にセラミック層5に複数の貫通孔5aが設けられている。
(Second Embodiment)
Next, an
図7に示す例では、電子素子実装用基板1はセラミック層5の上面に、接合材14が設けられており、接合材14の上面に設けられた絶縁層6をさらに備えている。基板2と蓋体12との熱膨張率の差が大きい場合、基板2と蓋体12との間に熱膨張率が中間の値となる緩和材を設ける場合があり、この場合例えば絶縁層6が使用される場合がある。しかしながら、この場合においても基板2と絶縁層6との間にも熱膨張率に差があり、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、基板2と絶縁層6とを接合している部分に応力がかかり、基板2と絶縁層6との間に剥がれが生じる場合がある。
In the example shown in FIG. 7, the electronic
これに対し、本実施形態では絶縁層6と基板2との間にセラミック層5を設けている。よって、基板2よりも気孔率の高いセラミック層5の気孔に基板2と絶縁層6とを接合している接合材14が入り込み、接合材14のアンカー効果を向上させることが可能となる。さらに、セラミック層5は基板2の上面が露出する貫通孔5aを有していることで、接合材14の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、基板2と絶縁層6との接合強度を向上させることが可能となる。
In contrast, in the present embodiment, the
これらにより、基板2と蓋体12との熱膨張率の差を絶縁層6で緩和しつつ、かつ基板2と絶縁層6の剥がれをセラミック層5で抑制することが可能となる。このため、電子装置21の蓋体2と電子素子実装用基板1の剥がれを抑制することが可能となる。
Accordingly, the
ここで、絶縁層6は上述したように蓋体12と基板2との間の熱膨張率を有する材料となる。絶縁層6は例えば電気絶縁性セラミックスから成るときは、ステアタイト(酸化マグネシウム質結晶体)、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき基板2とセラミック層5とは同じ材料を主成分としていても良いが、熱膨張率は異なる物を用いる。
Here, the insulating
また絶縁層6は熱膨張率の条件があう有機材料から成っていてもよい。絶縁層6は例えば、基板2が約5×10−6/℃〜10×10−6/℃の熱膨張率を有する酸化アルミニウム質焼結体であり、蓋体12の熱膨張率が7×10−6/℃〜15×10−6/℃のとき、絶縁層6は約6×10−6/℃〜14×10−6/℃の熱膨張率を有する材料を用いることで、応力を緩和させることが可能となる。また、接合材14は第1実施形態と同様の材料で形成される。
The insulating
図7に示す例の様な電子素子実装用基板1、電子装置21を製造する方法としては次のような方法がある。まず、基板2および絶縁層6は第1実施形態に記載の製造方法で作成することが可能となる。その後、基板2と絶縁層6とを接合材14を用いて接合する。接合材14は、ペースト状の熱硬化性樹脂(接着部材)をスクリーン印刷法またはディスペンス法等で、絶縁基板2または絶縁層6のいずれか一方または両方の接合面に塗布し、硬化させることで電子素子実装用基板1を形成できる。その後、第1実施形態と同様に電子素子を実装し、第2接合材15で蓋体を設けることで、電子装置21を作製することが可能となる。
As a method for manufacturing the electronic
(第3の実施形態)
次に、本発明の第3の実施形態による電子装置21について、図8を参照しつつ説明する。本実施形態における電子装置21において、第2の実施形態の電子装置21と異なる点は、基板2の上面に絶縁層6が設けられており、絶縁層6の上面に第2セラミック層5bが設けられている点である。なお、図8ではセラミック層5および第2セラミック層5bは貫通孔5aを省略して記載しているが、実際には第1実施形態と同様にセラミック層5および第2セラミック層5bに複数の貫通孔5aが設けられている。
(Third embodiment)
Next, an
図8に示す例では、電子素子実装用基板1は絶縁層6の上面に設けられた、第2のセラミック層5bをさらに備えており、第2のセラミック層5bは、絶縁層6よりも気孔率が高い。第2の実施形態と合わせて、絶縁層6と蓋体12との間にも熱膨張率に差があり、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、絶縁層6と蓋体12とを接合している部分に応力がかかり、絶縁層6と蓋体12との間に剥がれが生じる場合がある。
In the example shown in FIG. 8, the electronic
これに対し、本実施形態では絶縁層6と蓋体12との間に第2セラミック層5bをさらに設けている。よって、絶縁層6よりも気孔率の高い第2セラミック層5bの気孔に絶縁層6と蓋体12とを接合している第2接合材15が入り込み、第2接合材15のアンカー効果を向上させることが可能となる。さらに、第2セラミック層5bは絶縁層6の上面が露出する貫通孔5aを有していることで、第2接合材15の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、絶縁層6と蓋体12との接合強度を向上させること
が可能となる。
In contrast, in the present embodiment, the second
これらにより、基板2と蓋体12との熱膨張率の差を絶縁層6で緩和しつつ、かつ基板2と絶縁層6の剥がれをセラミック層5で、絶縁層6と蓋体12の剥がれを第2セラミック層5bで抑制することが可能となる。このため、電子装置21の蓋体2と電子素子実装用基板1の剥がれを抑制することが可能となる。
As a result, the difference between the thermal expansion coefficients of the
第2セラミック層5bを形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき絶縁層6と第2セラミック層5bとは同じ材料を主成分としていてもよいし、異なる材料を主成分としていても良い。
Examples of the electrically insulating ceramic used as a material for forming the second
また、第2セラミック層5bの厚みは、絶縁層6を構成する絶縁層と同程度またはそれ以上の厚みであってもよいし、またはそれ以下の厚みであってもよい。また、第2セラミック層5bは絶縁層6を構成する絶縁層と同様に、層から構成されていてもよいし、ペースト状に設けられていてもよい。
The thickness of the second
第2セラミック層5bは絶縁層6よりも気孔率の高いセラミック材料から成る。これは気孔率が第2セラミック層5bは絶縁層6と比較して表面における単位面積当たりの気孔の平均値の数値が多いということである。
The second
図8に示す例の様な電子素子実装用基板1、電子装置21を製造する方法としては次のような方法がある。まず、基板2および絶縁層6は第1実施形態に記載の製造方法で作成することが可能となる。なお、この絶縁層6の上面に第2セラミック層5bをセラミック層5と同様に設けることで形成することができる。その後、基板2と絶縁層6とを接合材14を用いて接合する。接合材14は、ペースト状の熱硬化性樹脂(接着部材)をスクリーン印刷法またはディスペンス法等で、絶縁基板2または絶縁層6のいずれか一方または両方の接合面に塗布し、硬化させることで電子素子実装用基板1を作製できる。その後、第1実施形態と同様に電子素子を実装し、第2接合材15で蓋体を設けることで電子装置21を作製することが可能となる。
As a method of manufacturing the electronic
(第4の実施形態)
次に、本発明の第4の実施形態による電子装置21について、図9を参照しつつ説明する。本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、基板2の一部に金属基板8が使用されている点である。なお、図9ではセラミック層5および第3セラミック層5cは貫通孔5aを省略して記載しているが、実際には第1実施形態と同様にセラミック層5に複数の貫通孔5aが設けられている。
(Fourth embodiment)
Next, an
図9に示す例では、電子素子実装用基板1はセラミックから成る基板2(枠部2a)と、金属材料からなる金属基板8を有している。一般的に、セラミックス材料と比較すると金属材料は熱伝導率が高い。そのため、電子素子実装用基板1の放熱性をより向上させることが可能となる。また一般的にセラミックス材料と比較すると金属材料は、延性が高いためより厚みを小さく設けることが可能となる。よって、電子素子実装用基板1の薄型化が可能となる。
In the example shown in FIG. 9, the electronic
図9に示す例では、セラミック層5は少なくとも蓋体12が接合される部分に設けられていればよく、その他の部分に関しても同様である。本実施形態においてもセラミック層5を基板2の上面に設けることで、本発明の効果である電子装置21における電子素子実装用基板1と蓋体12との剥がれを抑制することを低減させることが可能となる。よって
、電子装置21の気密性が低下し、電子装置21の内部に塵、または水分が混入し電子装置21が誤作動をすることを低減させることが可能となる。
In the example shown in FIG. 9, the
さらに図9に示す例では、基板2は下面であって、金属基板8と接合する面においても第3セラミック層5cを有している。金属基板8とセラミックから成る基板2とは熱膨張率が異なる。そのため、金属基板8と基板2においても、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、電子素子実装用基板1と金属基板8とを接合している部分に応力がかかり、金属基板8と電子素子実装用基板1との間に剥がれが生じる場合がある。金属基板8と基板2との間に剥がれが生じると、電子装置21の気密性が低下して、塵等のダストまたは水分が混入し、電子装置21の作動に誤作動が生じる場合がある。
Further, in the example shown in FIG. 9, the
これに対し、図9に示す例の様に、基板2が下面に第3セラミック層5cを有していることで、基板2よりも気孔率の高い第3セラミック層5cの気孔に金属基板8と基板2とを接合している第3接合材16が入り込み、接合材14のアンカー効果を向上させることが可能となる。さらに、第3セラミック層5cはセラミック層5と同様に、基板2の下面が露出する貫通孔5aを有していることで、第3接合材16の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、基板2と金属基板8との接合強度を向上させることが可能となる。よって、電子装置21の気密性が低下し、電子装置21の内部に塵、または水分が混入することを低減させることが可能となる。
On the other hand, as in the example shown in FIG. 9, the
第3セラミック層5cを形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なお、このとき基板2と第3セラミック層5cとは同じ材料を主成分としていても良いし、異なる材料を主成分としていても良い。
Examples of the electrically insulating ceramic used as a material for forming the third
また、第3セラミック層5cの厚みは、基板2を構成する絶縁層と同程度またはそれ以上の厚みであってもよいし、基板2に設けられた電極パッド3、内部配線または外部回路接続用パッド等と同程度またはそれ以下の厚みであってもよい。また、第3セラミック層5cは基板2を構成する絶縁層と同様に、層から構成されていてもよいし、基板2に設けられた電極パッド3、内部配線または外部回路接続用パッド等と同様に、ペースト状に設けられていてもよい。
The thickness of the third
第3セラミック層5cは基板2よりも気孔率の高いセラミック材料から成る。これは気孔率が第3セラミック層5cは基板2と比較して表面における単位面積当たりの気孔の平均値の数値が多いということである。
The third
金属基板8を構成する材料は例えば、高い熱伝導率を有する材料が使用される。高い熱伝導率を有する材料を使用することによって、電子素子10を使用する際に発生する熱または基板2と金属基板8とを第3接合材16によって接合させる際に加わる熱を、金属基板8全体に広がりやすくすることができる。このことによって、第3接合材16を硬化する工程においてむらなく硬化することが可能となる。また、電子装置21で発生した熱を外部に放熱しやすくすることが可能となる。
For example, a material having a high thermal conductivity is used as the material constituting the
また、金属基板8の材料として例えば、ステンレス(SUS)、Fe−Ni−Co合金、42アロイ、銅(Cu)または銅合金等が挙げられる。例えば、基板2が約5×10−6/℃〜10×10−6/℃の熱膨張率を有する酸化アルミニウム質焼結体である場合、金属基板8は約10×10−6/℃〜17×10−6/℃の熱膨張率を有するステンレス
(SUS410またはSUS304等)を用いることができる。
Examples of the material of the
この場合には、基板2と金属基板8との熱収縮差・熱膨張差が小さくなるので、枠部2aと金属基板8との間にかかる応力を小さくすることができ、基板2または金属基板8が変形することを低減することができる。基板2と金属基板8との間にクラックまたは割れが発生することを低減させることが可能となる。
In this case, since the thermal contraction difference and the thermal expansion difference between the
金属基板8は例えば、1辺の大きさは3mm〜10cm程度であり、基板2の大きさに
追従する。また例えば、金属基板8の厚みは0.05mm以上である。
For example, the size of one side of the
金属基板8の外縁は、基板2の外縁より上面視において内側または重なるに位置していても良いし、上面視において外側に位置(張り出して)していても良い。金属基板8の外縁が、基板2の外縁より上面視において内側または重なる位置に位置していることで、電子素子実装用基板1の小型化が可能となる。また、金属基板8の外縁が、基板2の外縁より上面視において外側に位置していることで、基板2に側面から応力がかかることを低減させることが可能となり、側面からの応力によるクラック等の発生を低減させることが可能となる。
The outer edge of the
金属基板8が金属材料であるFe−Ni−Co合金、42アロイ、Cuまたは銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、金属基板8の表面の酸化腐食を有効に抑制することができる。
When the
基板2と金属基板8とは第3接合材16で接合されている。第3接合材16を構成する材料として例えば、熱硬化性樹脂またはろう材等が使用される。第3接合材16を形成する材料として使用される熱硬化性樹脂としては例えば、ビスフェノールA型液状エポキシ樹脂等である。また、第3接合材16を形成する材料として使用されるろう材としては例えば、ハンダ、鉛またはガラス等である。第3接合材16は例えば導電性を有していてもよい。導電性を有する第3接合材16として例えば、銀エポキシ、はんだ、異方性導電樹脂(ACF)または異方性導電フィルム(ACP)等である。
The
図9に示す例の様な電子素子実装用基板1、電子装置21を製造する方法としては次のような方法がある。まず、基板2は第1実施形態に記載の製造方法で作成することが可能となる。なおこの基板2の下面に第3セラミック層5cをセラミック層5と同様に設けることで形成することができる。その後、基板2と金属基板8とを第3接合材16を用いて接合する。第3接合材16は、ペースト状の熱硬化性樹脂(接着部材)をスクリーン印刷法またはディスペンス法等で、絶縁基板2または金属基板8のいずれか一方または両方の接合面に塗布し、効果させることで電子素子実装用基板1、電子装置21を作製することが可能となる。
As a method for manufacturing the electronic
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。 In addition, this invention is not limited to the example of the above-mentioned embodiment, Various modifications, such as a numerical value, are possible. In addition, the various combinations of the characteristic part in this embodiment are not limited to the example of the above-mentioned embodiment.
1・・・・電子素子実装用基板
2・・・・基板
2a・・・枠部
2b・・・基部
3・・・・電極パッド
4・・・・実装領域
5・・・・セラミック層
5a・・・貫通孔
5b・・・第2セラミック層
5c・・・第3セラミック層
6・・・・絶縁層
7・・・・周辺領域
8・・・・金属基板
10・・・電子素子
12・・・蓋体
13・・・電子素子接続材
14・・・接合材
15・・・第2接合材
16・・・第3接合材
21・・・電子装置
DESCRIPTION OF
Claims (7)
前記基板の前記周辺領域の上面に設けられた、接合材が接合されるとともに、前記基板よりも気孔率の高いセラミック材料から成るセラミック層とを備えており、
前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられていることを特徴とする電子素子実装用基板。 A substrate made of a ceramic material having a mounting region on which an electronic element is mounted on an upper surface, and a peripheral region surrounding the mounting region;
A bonding material provided on the upper surface of the peripheral region of the substrate, and a ceramic layer made of a ceramic material having a higher porosity than the substrate; and
The electronic element mounting board according to claim 1, wherein the ceramic layer is provided with a plurality of through holes with an upper surface of the board exposed.
前記接合材の上面に設けられた、絶縁層をさらに備えていることを特徴とする請求項1〜請求項4のいずれか1つに記載の電子素子実装用基板。 A bonding material is provided on the upper surface of the ceramic layer,
The electronic element mounting substrate according to claim 1, further comprising an insulating layer provided on an upper surface of the bonding material.
前記第2のセラミック層は、前記絶縁層よりも気孔率が高いことを特徴とする請求項5に記載の電子素子実装用基板。 A second ceramic layer provided on the upper surface of the insulating layer;
6. The electronic element mounting substrate according to claim 5, wherein the second ceramic layer has a higher porosity than the insulating layer.
前記実装領域に実装された電子素子と、
前記電子素子を覆うとともに、前記電子素子実装用基板の上面に接合された蓋体とを備えていることを特徴とする電子装置。 The electronic device mounting substrate according to any one of claims 1 to 6,
An electronic device mounted in the mounting region;
An electronic apparatus comprising: a cover body that covers the electronic element and is bonded to an upper surface of the electronic element mounting substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230031A JP6892252B2 (en) | 2016-11-28 | 2016-11-28 | Substrate for mounting electronic devices and electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230031A JP6892252B2 (en) | 2016-11-28 | 2016-11-28 | Substrate for mounting electronic devices and electronic devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018088443A true JP2018088443A (en) | 2018-06-07 |
JP6892252B2 JP6892252B2 (en) | 2021-06-23 |
Family
ID=62494659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016230031A Active JP6892252B2 (en) | 2016-11-28 | 2016-11-28 | Substrate for mounting electronic devices and electronic devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6892252B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136495A (en) * | 2019-02-20 | 2020-08-31 | 中央電子工業株式会社 | Hollow package structure, manufacturing method of the same, semiconductor device, and manufacturing method of the same |
CN113614905A (en) * | 2019-03-29 | 2021-11-05 | 京瓷株式会社 | Substrate for mounting electronic component and electronic device |
WO2024053466A1 (en) * | 2022-09-09 | 2024-03-14 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device and electronic equipment |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0434392A1 (en) * | 1989-12-19 | 1991-06-26 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing the same |
JPH03224251A (en) * | 1989-12-19 | 1991-10-03 | Fujitsu Ltd | Semiconductor device |
JPH04120239U (en) * | 1991-04-08 | 1992-10-27 | 京セラ株式会社 | Package cage for storing semiconductor elements |
US5278429A (en) * | 1989-12-19 | 1994-01-11 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing same |
JPH0992748A (en) * | 1995-09-21 | 1997-04-04 | Mitsubishi Materials Corp | Package for semiconductor element |
EP1496551A2 (en) * | 2003-07-09 | 2005-01-12 | Nichia Corporation | Semiconductor light emitting device and method of manufacturing the same |
JP2005123457A (en) * | 2003-10-17 | 2005-05-12 | Nichia Chem Ind Ltd | Light emitting device and manufacturing method thereof |
JP2007335423A (en) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | Semiconductor device |
US20090288852A1 (en) * | 2008-05-20 | 2009-11-26 | Nec Electronics Corporation | Electronic device and method of manufacturing the same |
JP2011029523A (en) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | Package for electronic component storage, and electronic device |
-
2016
- 2016-11-28 JP JP2016230031A patent/JP6892252B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0434392A1 (en) * | 1989-12-19 | 1991-06-26 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing the same |
JPH03224251A (en) * | 1989-12-19 | 1991-10-03 | Fujitsu Ltd | Semiconductor device |
US5278429A (en) * | 1989-12-19 | 1994-01-11 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing same |
US5407502A (en) * | 1989-12-19 | 1995-04-18 | Fujitsu Limited | Method for producing a semiconductor device having an improved adhesive structure |
JPH04120239U (en) * | 1991-04-08 | 1992-10-27 | 京セラ株式会社 | Package cage for storing semiconductor elements |
JPH0992748A (en) * | 1995-09-21 | 1997-04-04 | Mitsubishi Materials Corp | Package for semiconductor element |
EP1496551A2 (en) * | 2003-07-09 | 2005-01-12 | Nichia Corporation | Semiconductor light emitting device and method of manufacturing the same |
US20050007783A1 (en) * | 2003-07-09 | 2005-01-13 | Masato Ono | Light emitting device, method of manufacturing the same and lighting equipment |
JP2005123457A (en) * | 2003-10-17 | 2005-05-12 | Nichia Chem Ind Ltd | Light emitting device and manufacturing method thereof |
JP2007335423A (en) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | Semiconductor device |
US20090288852A1 (en) * | 2008-05-20 | 2009-11-26 | Nec Electronics Corporation | Electronic device and method of manufacturing the same |
JP2009283553A (en) * | 2008-05-20 | 2009-12-03 | Nec Electronics Corp | Electronic device and method of manufacturing the same |
JP2011029523A (en) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | Package for electronic component storage, and electronic device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136495A (en) * | 2019-02-20 | 2020-08-31 | 中央電子工業株式会社 | Hollow package structure, manufacturing method of the same, semiconductor device, and manufacturing method of the same |
CN113614905A (en) * | 2019-03-29 | 2021-11-05 | 京瓷株式会社 | Substrate for mounting electronic component and electronic device |
WO2024053466A1 (en) * | 2022-09-09 | 2024-03-14 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP6892252B2 (en) | 2021-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823043B2 (en) | Electronic device mounting substrate, electronic device, and imaging module | |
JP6496026B2 (en) | Wiring board and electronic device | |
JP6974499B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP6892252B2 (en) | Substrate for mounting electronic devices and electronic devices | |
JP6495740B2 (en) | Electronic device mounting substrate and electronic device | |
JP7011395B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP2014027151A (en) | Wiring board and electronic apparatus | |
JP2017169164A (en) | Substrate for mounting imaging element and imaging device | |
JP6046421B2 (en) | Wiring board and electronic device | |
JP7088749B2 (en) | Electronic element mounting boards, electronic devices, and electronic modules | |
JP6989292B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP2011171349A (en) | Wiring board and electronic device using the same | |
JP6849425B2 (en) | Electronic devices and electronic modules | |
JP6418968B2 (en) | Electronic component mounting package, electronic device and electronic module | |
JPWO2020137878A1 (en) | Substrate for mounting electronic components and electronic devices | |
US20190008064A1 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP2005243739A (en) | Package for accommodating electronic component, and electronic equipment | |
JP2020035898A (en) | Substrate for mounting electronic element, electronic apparatus, and electronic module | |
JP2019079987A (en) | Electronic element mounting substrate, electronic device, and electronic module | |
WO2020241775A1 (en) | Electronic element mounting substrate, electronic device, and electronic module | |
JP6166094B2 (en) | Wiring board and electronic device | |
JP2016103520A (en) | Electronic component mounting package and electronic device | |
JP4328197B2 (en) | Electronic component storage package and electronic device | |
JP5106374B2 (en) | Manufacturing method of multi-cavity wiring board, multi-cavity wiring board, wiring board, and electronic device | |
JP2020072146A (en) | Substrate for mounting electronic element, electronic device, and electronic module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6892252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |