JP2018088443A - Electronic element mount substrate and electronic device - Google Patents

Electronic element mount substrate and electronic device Download PDF

Info

Publication number
JP2018088443A
JP2018088443A JP2016230031A JP2016230031A JP2018088443A JP 2018088443 A JP2018088443 A JP 2018088443A JP 2016230031 A JP2016230031 A JP 2016230031A JP 2016230031 A JP2016230031 A JP 2016230031A JP 2018088443 A JP2018088443 A JP 2018088443A
Authority
JP
Japan
Prior art keywords
substrate
electronic element
ceramic layer
electronic device
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016230031A
Other languages
Japanese (ja)
Other versions
JP6892252B2 (en
Inventor
遥加 清水
Haruka Shimizu
遥加 清水
健一 小濱
Kenichi Kohama
健一 小濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016230031A priority Critical patent/JP6892252B2/en
Publication of JP2018088443A publication Critical patent/JP2018088443A/en
Application granted granted Critical
Publication of JP6892252B2 publication Critical patent/JP6892252B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic element mount substrate and an electronic device capable of reducing peeling between a lid body and the electronic element mount substrate.SOLUTION: A substrate 2 of an electronic element mount substrate 1 is made of a ceramic material having a mount region 4 in which an electronic element 10 is mounted on an upper surface, and a peripheral region 7 that surrounds the mount region 4. The electronic element mount substrate 1 is provided on an upper surface of the peripheral region 7 of the substrate 2 and includes a ceramic layer 5 to which a bonding material 14 is bonded and that is made of a ceramic material having a higher porosity than the substrate 2. The ceramic layer 5 has two or more through holes 5a in which the upper surface of the substrate 2 is exposed.SELECTED DRAWING: Figure 1

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子又は集積回路等が実装される電子素子実装用基板および電子装置に関するものである。   The present invention relates to an electronic device mounting in which an electronic device, for example, an imaging device such as a charge coupled device (CCD) type or a complementary metal oxide semiconductor (CMOS) type, a light emitting device such as an LED (Light Emitting Diode), or an integrated circuit is mounted. The present invention relates to a circuit board and an electronic device.

従来より、絶縁層からなる絶縁基板を有する電子素子実装用基板が知られている。また、このような電子素子実装用基板は電子素子が実装された電子装置が知られている（特許文献１参照）。   2. Description of the Related Art Conventionally, an electronic element mounting substrate having an insulating substrate made of an insulating layer is known. Moreover, an electronic device on which an electronic element is mounted is known as such an electronic element mounting substrate (see Patent Document 1).

特開２０１２−１９５６１７号公報JP 2012-195617 A

特許文献１に開示された技術では、電子素子実装用基板とその上面に設けられる蓋体とは熱膨張率が異なる。このため、蓋体を接合する工程において熱等が加わる際に、電子素子実装用基板と蓋体との熱膨張による変形に差が生じ、電子素子実装用基板と蓋体との間に剥がれが生じる場合がある。特に、近年の電子素子実装用基板は小型化の要求に伴い、電子素子実装用基板と蓋体との接合面積が小さくなってきており、より剥がれが生じやすくなる場合があった。このとき、電子部品と蓋体との間に剥がれが生じると電子装置の気密性が低下し、塵等のダスト、または水分が混入する場合があった。   In the technique disclosed in Patent Document 1, the electronic element mounting substrate and the lid provided on the upper surface thereof have different thermal expansion coefficients. For this reason, when heat or the like is applied in the process of joining the lid, there is a difference in deformation due to thermal expansion between the electronic element mounting substrate and the lid, and peeling occurs between the electronic element mounting substrate and the lid. May occur. In particular, with recent demands for downsizing electronic device mounting substrates, the bonding area between the electronic device mounting substrate and the lid has been reduced, and peeling has been likely to occur. At this time, if peeling occurs between the electronic component and the lid, the air tightness of the electronic device is lowered, and dust such as dust or moisture may be mixed.

本発明の１つの態様に係る電子素子実装用基板は、上面に電子素子が実装される実装領域と、前記実装領域を取り囲む周辺領域とを有するセラミック材料から成る基板と、前記基板の前記周辺領域の上面に設けられた、接合材が接合されるとともに、前記基板よりも気孔率の高いセラミック材料から成るセラミック層とを備えており、前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられている。   An electronic element mounting substrate according to one aspect of the present invention includes a substrate made of a ceramic material having a mounting area on which an electronic element is mounted on an upper surface, and a peripheral area surrounding the mounting area, and the peripheral area of the substrate And a ceramic layer made of a ceramic material having a porosity higher than that of the substrate, wherein the ceramic layer includes a plurality of exposed upper surfaces of the substrate. A through hole is provided.

本発明の１つの態様に係る電子装置は、前記実装領域に実装された電子素子と、前記電子素子を覆うとともに、前記電子素子実装用基板の上面に接合された蓋体とを備えている。   An electronic device according to an aspect of the present invention includes an electronic element mounted in the mounting region, and a lid that covers the electronic element and is bonded to the upper surface of the electronic element mounting substrate.

本発明の１つの態様に係る電子素子実装用基板は、上記のような構成により、電子素子実装用基板と蓋体等との間のアンカー効果を向上させることが可能となる。これにより、接合強度を向上させることが可能となる。また、上述した電子素子実装用基板を備えていることによって、塵または水分の混入による誤作動を低減することが可能な電子装置を提供することが可能となる。   The electronic element mounting substrate according to one aspect of the present invention can improve the anchor effect between the electronic element mounting substrate and the lid or the like by the above configuration. As a result, the bonding strength can be improved. In addition, by providing the electronic element mounting substrate described above, it is possible to provide an electronic device that can reduce malfunctions due to contamination of dust or moisture.

図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に対応する縦断面図である。FIG. 1A is a top view showing the external appearance of an electronic element mounting substrate and an electronic device according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line AA in FIG. It is a corresponding longitudinal cross-sectional view. 図２（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図２（ｂ）は図２（ａ）のＤ−Ｄ線に対応する縦断面図である。FIG. 2A is a top view showing the external appearance of the electronic device mounting substrate and the electronic device according to another aspect of the first embodiment of the present invention, and FIG. It is a longitudinal cross-sectional view corresponding to line -D. 図３は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の要部Ｂの拡大図を示す上面図である。FIG. 3 is a top view showing an enlarged view of an essential part B of the electronic device mounting substrate and the electronic device according to the first embodiment of the present invention. 図４（ａ）および図４（ｂ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の要部Ｂの変更例の拡大図である。FIG. 4A and FIG. 4B are enlarged views of a modification example of the main part B of the electronic device mounting substrate and the electronic device according to the first embodiment of the present invention. 図５（ａ）および図５（ｂ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の要部Ｂの変更例の拡大図である。FIG. 5A and FIG. 5B are enlarged views of a modified example of the main part B of the electronic device mounting board and the electronic device according to the first embodiment of the present invention. 図６（ａ）、図６（ｂ）および図６（ｃ）は本発明の第１の実施形態に係る電子素子実装用基板の要部Ｃの拡大図の一例である。FIGS. 6A, 6B, and 6C are examples of enlarged views of the main part C of the electronic element mounting substrate according to the first embodiment of the present invention. 図７（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図７（ｂ）は図７（ａ）のＥ−Ｅ線に対応する縦断面図である。FIG. 7A is a top view showing the external appearance of the electronic element mounting substrate and the electronic device according to the second embodiment of the present invention, and FIG. 7B is a line EE in FIG. It is a corresponding longitudinal cross-sectional view. 図８（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図８（ｂ）は図８（ａ）のＦ−Ｆ線に対応する縦断面図である。FIG. 8A is a top view showing the external appearance of the electronic device mounting substrate and the electronic device according to the third embodiment of the present invention, and FIG. 8B is a cross-sectional view taken along line FF in FIG. It is a corresponding longitudinal cross-sectional view. 図９（ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図９（ｂ）は図９（ａ）のＧ−Ｇ線に対応する縦断面図である。FIG. 9A is a top view showing the external appearance of the electronic device mounting substrate and the electronic device according to the fourth embodiment of the present invention, and FIG. 9B is a GG line in FIG. 9A. It is a corresponding longitudinal cross-sectional view.

＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。 <Configuration of Electronic Element Mounting Board and Electronic Device>
Hereinafter, some exemplary embodiments of the present invention will be described with reference to the drawings. In the following description, an electronic device is a configuration in which an electronic element is mounted on an electronic element mounting board and a lid is bonded to the upper surface of the electronic element mounting board. The electronic element mounting substrate and the electronic device may be either upward or downward. For convenience, the orthogonal coordinate system xyz is defined and the positive side in the z direction is upward.

（第１の実施形態）
図１〜図６を参照して本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、基板２の上面に設けられたセラミック層５は、上面図においてはドットおよび点線で示しており、断面図においてはドットで示している。また、基板２の上面に設けられたセラミック層５の貫通孔５ａは、図１（ａ）のＢ部のみに図示し、図１のＢ部以外、図２では省略しているが、実際にはＢ部のように貫通孔が設けられている。 (First embodiment)
The electronic device 21 and the electronic element mounting substrate 1 according to the first embodiment of the present invention will be described with reference to FIGS. The ceramic layer 5 provided on the upper surface of the substrate 2 is indicated by dots and dotted lines in the top view and is indicated by dots in the cross-sectional view. Further, the through hole 5a of the ceramic layer 5 provided on the upper surface of the substrate 2 is shown only in the B portion of FIG. 1A, and is omitted in FIG. 2 except for the B portion of FIG. Is provided with a through-hole as in part B.

電子素子実装用基板１の基板２は、上面に電子素子１０が実装される実装領域４と、実装領域４を取り囲む周辺領域７とを有するセラミック材料から成る。電子素子実装用基板１は基板２の周辺領域７の上面に設けられ、接合材１４が接合されるとともに、基板２よりも気孔率の高いセラミック材料から成るセラミック層５を有する。セラミック層は、基板２の上面が露出した、複数の貫通孔５ａが設けられている。このとき、基板２の周辺領域７の上面に電極パターンが形成されており、この電極パターンが貫通孔５ａによって、露出しているものの、基板２の上面が露出したものとして扱う。   The substrate 2 of the electronic element mounting substrate 1 is made of a ceramic material having a mounting region 4 on which an electronic element 10 is mounted and a peripheral region 7 surrounding the mounting region 4. The electronic element mounting substrate 1 is provided on the upper surface of the peripheral region 7 of the substrate 2 and has a ceramic layer 5 made of a ceramic material having a porosity higher than that of the substrate 2, to which a bonding material 14 is bonded. The ceramic layer is provided with a plurality of through holes 5a in which the upper surface of the substrate 2 is exposed. At this time, an electrode pattern is formed on the upper surface of the peripheral region 7 of the substrate 2, and this electrode pattern is exposed through the through-hole 5 a, but it is treated as if the upper surface of the substrate 2 is exposed.

電子素子実装用基板１の基板２は、上面に電子素子１０が実装される実装領域４と、実装領域４を取り囲む周辺領域７とを有するセラミック材料から成る。基板２を形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。   The substrate 2 of the electronic element mounting substrate 1 is made of a ceramic material having a mounting region 4 on which an electronic element 10 is mounted and a peripheral region 7 surrounding the mounting region 4. Examples of the electrically insulating ceramic used as a material for forming the substrate 2 include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a silicon nitride sintered body. Or a glass ceramic sintered body.

実装領域４は、基板２の中心部近傍に設けられていてもよいし、基板２の中心部から偏心した位置に設けられていてもよい。また、実装領域４は、電極パッド３の内側端部または外側端部に囲まれた領域となり、実装領域４は少なくとも電子素子１０と同程度もしくはそれ以上の大きさであればよい。また、周辺領域７とは、基板２上であって、実装領域４を取り囲む領域のことであって、基板２の外縁に沿った領域のことである。   The mounting region 4 may be provided in the vicinity of the center portion of the substrate 2 or may be provided at a position eccentric from the center portion of the substrate 2. Further, the mounting region 4 is a region surrounded by the inner end portion or the outer end portion of the electrode pad 3, and the mounting region 4 may be at least as large as or larger than the electronic element 10. The peripheral region 7 is a region on the substrate 2 that surrounds the mounting region 4 and is a region along the outer edge of the substrate 2.

基板２は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。基板２を形成する絶縁層は、図１に示すように６層の絶縁層から形成されていてもよいし、単層、２層〜５層または７層以上の絶縁層から形成されていてもよい。基板２を形成する絶縁層が６層以上であると、基板２に十分な厚みと配線エリアを確保することが可能となり、基板２の電気的特性を向上するとともに基板２の反り、クラックまたは割れを抑制することが可能となる。また、基板２を形成する絶縁層が５層以下であるとき、より基板２の薄型化を可能となる。   The substrate 2 may be formed by laminating a plurality of insulating layers made of the materials described above. The insulating layer forming the substrate 2 may be formed from six insulating layers as shown in FIG. 1, or may be formed from a single layer, two to five layers, or seven or more insulating layers. Good. When the number of insulating layers forming the substrate 2 is six or more, it becomes possible to secure a sufficient thickness and wiring area in the substrate 2, improving the electrical characteristics of the substrate 2, and warping, cracking or cracking of the substrate 2. Can be suppressed. Further, when the number of insulating layers forming the substrate 2 is 5 or less, the substrate 2 can be made thinner.

基板２は例えば、1辺の大きさは０．３ｍｍ〜１０ｃｍ程度であり、平面視において基
板２が四角形状であるとき正方形であってもよいし長方形であってもよい。また例えば、基板２の厚みは０．２ｍｍ以上である。 For example, the size of one side of the substrate 2 is about 0.3 mm to 10 cm, and when the substrate 2 has a quadrangular shape in plan view, it may be square or rectangular. For example, the thickness of the substrate 2 is 0.2 mm or more.

また、基板２の上面、側面または下面に、外部回路接続用パッドが設けられていてもよい。外部回路接続用パッドは、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続するものである。   Further, an external circuit connection pad may be provided on the upper surface, side surface or lower surface of the substrate 2. The external circuit connection pad electrically connects the board 2 and the external circuit board or the electronic device 21 and the external circuit board.

基板２の内部には、絶縁層間に形成される内部配線、内部配線同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線または貫通導体は、基板２の表面に露出していてもよい。この内部配線または貫通導体によって、外部回路接続用電極および電極パッド３が電気的に接続されていてもよい。   Inside the substrate 2, an internal wiring formed between insulating layers and a through conductor that connects the internal wirings up and down may be provided. These internal wirings or through conductors may be exposed on the surface of the substrate 2. The external circuit connection electrode and the electrode pad 3 may be electrically connected by the internal wiring or the through conductor.

電極パッド３、外部回路接続用電極、内部配線および貫通導体は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。   The electrode pad 3, the external circuit connection electrode, the internal wiring, and the through conductor are tungsten (W), molybdenum (Mo), manganese (Mn), silver (Ag), copper (Cu), or at least one selected from these. It is made of an alloy containing any metal material.

電極パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、電極パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド３と電子素子１０とをワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。   A plating layer may be provided on the exposed surfaces of the electrode pad 3, the external circuit connection electrode, the internal wiring, and the through conductor. According to this configuration, the electrode pad 3, the external circuit connection electrode, the internal wiring, and the exposed surface of the through conductor can be protected to suppress oxidation. Moreover, according to this structure, the electrode pad 3 and the electronic element 10 can be electrically connected satisfactorily through the electronic element connecting material 13 such as wire bonding. As the plating layer, for example, a Ni plating layer having a thickness of 0.5 μm to 10 μm may be deposited, or a gold (Au) plating layer having a thickness of 0.5 μm to 3 μm may be sequentially deposited. Good.

電子素子実装用基板１は、基板２の周辺領域７の上面に設けられ、接合材１４が接合されるとともに、基板２よりも気孔率の高いセラミック材料から成るセラミック層５を有する。セラミック層５を形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき基板２とセラミック層５とは同じ材料を主成分としていても良いし、異なる材料を主成分としていてもよい。   The electronic element mounting substrate 1 is provided on the upper surface of the peripheral region 7 of the substrate 2 and has a ceramic layer 5 made of a ceramic material having a porosity higher than that of the substrate 2 while being bonded with a bonding material 14. Examples of the electrically insulating ceramic used as a material for forming the ceramic layer 5 include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a silicon nitride sintered body. It is a bonded body or a glass ceramic sintered body. At this time, the substrate 2 and the ceramic layer 5 may have the same material as the main component or different materials as the main component.

また、セラミック層５の厚みは、基板２を構成する絶縁層と同程度またはそれ以上の厚みであってもよい。また、基板２に設けられた電極パッド３、内部配線または外部回路接
続用パッド等と同程度またはそれ以下の厚みであってもよい。 Further, the thickness of the ceramic layer 5 may be the same as or more than that of the insulating layer constituting the substrate 2. Moreover, the thickness may be the same as or less than that of the electrode pad 3 provided on the substrate 2, the internal wiring, the external circuit connection pad or the like.

また、セラミック層５は基板２を構成する絶縁層と同様に、層から構成されていても良いし、基板２に設けられた電極パッド３、内部配線または外部回路接続用パッド等と同様に、ペースト状に設けられていてもよい。   Further, the ceramic layer 5 may be composed of a layer similar to the insulating layer constituting the substrate 2, and similarly to the electrode pad 3 provided on the substrate 2, the internal wiring or the external circuit connection pad, etc. It may be provided in a paste form.

セラミック層５は基板２よりも気孔率の高いセラミック材料から成る。電気絶縁性セラミックスの粒子間には空洞が発生する場合がある。本発明の実施形態では、この粒子間の空隙であって外気と接続している空洞（例えば、開気孔と呼ばれる）を、ここでは、気孔と称する。ここで、気孔率とは任意に決めることができる単位面積当たりの気孔の面積の大きさの比較である。つまり、気孔率が高いとは、単位面積当たりの気孔の面積が大きいことを指す。なお、この場合には、基板２とセラミック層５の単位面積は同じである。ここでは、例えば基板２の表面の気孔の単位面積当たりの平均値を基板２の気孔率としている。また、セラミック層５はセラミック層５の表面の気孔の単位面積当たりの平均値をセラミック層５の気孔率としている。これらの気孔率がセラミック層５は基板２と比較して表面における単位面積当たりの気孔の占める面積が大きいということである。なお、気孔は、基板２またはセラミック層５の表面を例えばＳＥＭ（scanning electron microscope；走査型電子顕微鏡）を用いて観察し、その面積を確認および算出することが可能となる。   The ceramic layer 5 is made of a ceramic material having a higher porosity than the substrate 2. Cavities may occur between the particles of the electrically insulating ceramic. In the embodiment of the present invention, the voids between the particles and connected to the outside air (for example, referred to as open pores) are referred to herein as pores. Here, the porosity is a comparison of the size of the pore area per unit area, which can be arbitrarily determined. That is, a high porosity means that the area of the pores per unit area is large. In this case, the unit areas of the substrate 2 and the ceramic layer 5 are the same. Here, for example, the average value per unit area of the pores on the surface of the substrate 2 is used as the porosity of the substrate 2. Moreover, the ceramic layer 5 uses the average value per unit area of the pores on the surface of the ceramic layer 5 as the porosity of the ceramic layer 5. These porosities mean that the ceramic layer 5 has a larger area occupied by pores per unit area on the surface than the substrate 2. The pores can be confirmed and calculated by observing the surface of the substrate 2 or the ceramic layer 5 using, for example, an SEM (scanning electron microscope).

貫通孔５ａは、大きさが基板２の気孔よりも大きく、例えば１辺が３０μｍ〜５０ｍｍである。貫通孔５ａは、セラミック層５が基板２の上面まで貫通していることによって設けられるできる状態である。   The size of the through hole 5a is larger than the pores of the substrate 2, and for example, one side is 30 μm to 50 mm. The through hole 5 a is in a state that can be provided by the ceramic layer 5 penetrating to the upper surface of the substrate 2.

電子装置２１の電子素子実装用基板１と、その上面に設けられる蓋体１２と、は熱膨張率が異なる場合が多い。これにより、蓋体１２を接合する工程の熱等で、電子素子実装用基板１と蓋体１２との間に、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、電子素子実装用基板１と蓋体１２とを接合している接合材１４に応力がかかり、接合材１４と電子素子実装用基板１との間に剥がれが生じる場合がある。特に、近年の電子装置２１の小型化の要求により、電子素子実装用基板１と蓋体１２との接合面積が小さくなってきており、剥がれが生じる場合がより大きくなる懸念がある。   In many cases, the electronic element mounting substrate 1 of the electronic device 21 and the lid 12 provided on the upper surface thereof have different thermal expansion coefficients. Thereby, a difference may be caused between the electronic element mounting substrate 1 and the lid body 12 due to deformation due to thermal expansion due to heat or the like in the process of joining the lid body 12. Due to the difference in deformation due to thermal expansion, stress is applied to the bonding material 14 that bonds the electronic element mounting substrate 1 and the lid 12, and peeling occurs between the bonding material 14 and the electronic element mounting substrate 1. There is a case. In particular, due to the recent demand for miniaturization of the electronic device 21, the bonding area between the electronic element mounting substrate 1 and the lid body 12 has been reduced, and there is a concern that peeling may occur more.

これらの要因から、電子素子実装用基板１と蓋体１２との間に剥がれが生じると、電子装置２１の気密性が低下して、塵等のダストまたは水分が混入する場合があった。その結果、電子装置２１の作動に誤作動が生じる場合がある。   Due to these factors, when peeling occurs between the electronic element mounting substrate 1 and the lid 12, the airtightness of the electronic device 21 is lowered, and dust such as dust or moisture may be mixed. As a result, malfunction of the operation of the electronic device 21 may occur.

これに対し、本実施形態では電子素子実装用基板１は周辺領域７の接合材１４が接合される位置に、基板２よりも気孔率の高いセラミック層５が設けられている。これにより、基板２よりも気孔率の高いセラミック層５の気孔に接合材１４が入り込み、接合材１４のアンカー効果を向上させることが可能となる。さらに、セラミック層５は基板２の上面が露出した複数の貫通孔５ａが設けられている。これにより、電子素子実装用基板１と蓋体１２とを接合する接合面積が小さくなったとしても、貫通孔５ａを設けることで、厚み方向に接合面積を大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入することを低減させることが可能となる。   On the other hand, in the present embodiment, the electronic element mounting substrate 1 is provided with the ceramic layer 5 having a higher porosity than the substrate 2 at the position where the bonding material 14 in the peripheral region 7 is bonded. As a result, the bonding material 14 enters the pores of the ceramic layer 5 having a higher porosity than the substrate 2, and the anchor effect of the bonding material 14 can be improved. Further, the ceramic layer 5 is provided with a plurality of through holes 5a in which the upper surface of the substrate 2 is exposed. As a result, even if the bonding area for bonding the electronic element mounting substrate 1 and the lid 12 is reduced, the bonding area can be increased in the thickness direction by providing the through hole 5a. Therefore, since the anchor effect by the pores can be improved and the bonding area can be increased, the bonding strength between the electronic element mounting substrate 1 and the lid 12 can be improved. Therefore, the airtightness of the electronic device 21 is lowered, and it is possible to reduce the dust or moisture from being mixed inside the electronic device 21.

ここで、電子素子実装用基板１のセラミック層５と基板２とは一体的に形成されていても良い。セラミック層５と基板２とが一体的に形成されていることで、蓋体１２と電子素
子実装用基板１との間に熱変形の差による応力が発生した場合、その応力によりセラミック層５と基板２との間に解離が起きる可能性を低減させることが可能となる。なお、ここで、一体的にとは、例えばガラス焼結等のことである。 Here, the ceramic layer 5 and the substrate 2 of the electronic element mounting substrate 1 may be integrally formed. When the ceramic layer 5 and the substrate 2 are integrally formed, if a stress due to a difference in thermal deformation occurs between the lid 12 and the electronic element mounting substrate 1, the ceramic layer 5 and the substrate 2 are caused by the stress. The possibility of dissociation with the substrate 2 can be reduced. Here, the term “integrally” refers to, for example, glass sintering.

図１〜図２に本実施形態の電子素子実装用基板１を示す。図１に示す例では、電子素子実装用基板１の基板２は、枠部２ａと基部２ｂとから形成されている。この構成によれば、電子素子接続材１３の使用量を減らすことが可能となる。また、蓋体１２を設ける高さ位置を固定することができる為、蓋体１２と電子素子接続材１３との接触を低減させることが可能と成る。   1 to 2 show an electronic element mounting substrate 1 of the present embodiment. In the example shown in FIG. 1, the substrate 2 of the electronic element mounting substrate 1 is formed of a frame portion 2a and a base portion 2b. According to this configuration, it is possible to reduce the usage amount of the electronic element connecting material 13. Further, since the height position where the lid body 12 is provided can be fixed, the contact between the lid body 12 and the electronic element connecting member 13 can be reduced.

図１に示す例では、セラミック層５は少なくとも蓋体１２が接合される部分に設けられていればよい。例えば、図１に示す例の様に基板２は、枠部２ａを形成する絶縁層の開口部の大きさを異ならせ上面に段差部を形成し、段差部に複数の電極パッド３が設けられていてもよい。このとき、セラミック層５は枠部２ａの最上部または蓋体１２が実装される段差部分（層）に少なくとも設けられていればよく、セラミック層５は電極パッド３が設けられている段差部分には設けられていてもよいし、設けられていなくてもよい。電極パッド３が設けられている段差部分に設けられていると、電極パッド３が設けられている段差部分まで接合材１４を設けることが可能となる。よって、より接合強度を向上させることが可能となる。   In the example shown in FIG. 1, the ceramic layer 5 should just be provided in the part to which the cover body 12 is joined at least. For example, as in the example shown in FIG. 1, the substrate 2 is formed with stepped portions on the upper surface by varying the size of the opening of the insulating layer forming the frame portion 2 a, and a plurality of electrode pads 3 are provided on the stepped portions. It may be. At this time, the ceramic layer 5 only needs to be provided at least on the uppermost part of the frame 2a or on the step portion (layer) on which the lid body 12 is mounted. The ceramic layer 5 is provided on the step portion on which the electrode pad 3 is provided. May be provided or may not be provided. When the electrode pad 3 is provided at the step portion where the electrode pad 3 is provided, the bonding material 14 can be provided up to the step portion where the electrode pad 3 is provided. Therefore, it is possible to further improve the bonding strength.

なお、基板２を構成する枠部２ａと基部２ｂとは同種のセラミックス材料から成っていてもよいし、異なるセラミックス材料を用いていてもよい。また、枠部２ａと基部２ｂとは焼成により一体化していてもよいし、半田等のろう材を用いて接合していてもよい。また枠部２ａと基部２ｂとは内部配線等を用いて電気的に接合していてもよい。   In addition, the frame part 2a and the base part 2b which comprise the board | substrate 2 may consist of the same kind of ceramic materials, and may use different ceramic materials. Further, the frame portion 2a and the base portion 2b may be integrated by firing, or may be joined using a brazing material such as solder. Further, the frame portion 2a and the base portion 2b may be electrically joined using an internal wiring or the like.

図２に示す例では、基板２は基部２ｂで形成されている。この構成によれば、電子素子実装用基板１の薄型化が可能となる。また、電極パッド近傍もしくは電極パッド以外の部分を蓋体１２と電子素子実装用基板１との接合箇所として仕様できるため、蓋体１２と電子素子実装用基板１との接合面積を大きく設けることが可能となる。   In the example shown in FIG. 2, the substrate 2 is formed of a base 2b. According to this configuration, the electronic element mounting substrate 1 can be thinned. In addition, since the vicinity of the electrode pad or a part other than the electrode pad can be specified as a joint portion between the lid 12 and the electronic element mounting substrate 1, a large bonding area between the lid 12 and the electronic element mounting substrate 1 can be provided. It becomes possible.

図２に示す例では、セラミック層５は少なくとも蓋体１２が接合される部分に設けられていればよく、他の部分にも設けられていてもよい。例えば、図２に示す例の様に、周囲領域７の一部に設けられていてもよいが、電極パッド３と重なる部分を除く周囲領域７の全面に設けられていてもよい。また、実装領域４にまで設けられていてもよい。また、電極パッド３とセラミック層５とは上面視において一部のみが重なっていてもよい。   In the example shown in FIG. 2, the ceramic layer 5 should just be provided in the part to which the cover body 12 is joined at least, and may be provided also in the other part. For example, as in the example shown in FIG. 2, it may be provided in a part of the peripheral region 7, but may be provided on the entire surface of the peripheral region 7 except for a portion overlapping the electrode pad 3. Further, it may be provided up to the mounting area 4. Further, only part of the electrode pad 3 and the ceramic layer 5 may overlap in a top view.

ここで、図１（ａ）では要部Ｂにのみ貫通孔５ａを記載しているが、実際はセラミック層５全体に設けられていてもよいし、セラミック層５の一部にのみ設けられていても良い。また、図２では貫通孔５ａを省略して記載しているが、実際には図１と同様にセラミック層５に複数の貫通孔５ａが設けられている。   Here, in FIG. 1A, the through hole 5 a is described only in the main part B, but actually, it may be provided in the entire ceramic layer 5, or provided only in a part of the ceramic layer 5. Also good. In FIG. 2, the through-hole 5 a is omitted, but actually, a plurality of through-holes 5 a are provided in the ceramic layer 5 as in FIG. 1.

図３〜図５に要部Ｂの拡大図を示す。図３に示す例では、電子素子実装用基板１の複数の貫通孔５ａは等間隔に設けられているが、等間隔に並べて設けていなくてもよい。貫通孔５ａが等間隔に設けられていることで、場所によって電子素子実装用基板１と蓋体１２との接合強度に差が生じることを低減させることが可能となる。よって、電子装置２１において電子素子実装用基板１と蓋体１２との剥がれをより低減させることが可能となる。また、複数の貫通孔５ａが等間隔に並べて設けていないことで、より剥がれが生じやすいと考えられる箇所、例えば極端に接合面積が小さい個所または角部、もしくは外縁部周辺等に集中的に貫通孔５ａを配置することが可能となる。このことで電子装置２１において電子素子実装用基板１と蓋体１２との剥がれをより低減させることが可能となる。   3 to 5 are enlarged views of the main part B. FIG. In the example shown in FIG. 3, the plurality of through holes 5 a of the electronic element mounting substrate 1 are provided at equal intervals, but may not be provided side by side at equal intervals. By providing the through holes 5a at equal intervals, it is possible to reduce the occurrence of a difference in the bonding strength between the electronic element mounting substrate 1 and the lid 12 depending on the location. Therefore, peeling of the electronic element mounting substrate 1 and the lid 12 in the electronic device 21 can be further reduced. In addition, since the plurality of through holes 5a are not provided at equal intervals, the through holes are intensively penetrated to places where peeling is likely to occur, for example, extremely small joint areas, corners, or the periphery of the outer edge. It becomes possible to arrange | position the hole 5a. This makes it possible to further reduce peeling between the electronic element mounting substrate 1 and the lid 12 in the electronic device 21.

図３に示す例では、電子素子実装用基板１の貫通孔５ａは上面視において矩形状であるが、各貫通孔５ａの角部は円弧状なっていてもよい。蓋体１２と電子素子実装用基板１との間に応力がかかった場合、その応力は接合材１４にも伝わる。よって、貫通孔５ａに入り込んだ接合材１４からセラミック層５に応力がかかり、セラミック層５に剥がれまたはクラックが発生する恐れがある。これに対し、貫通孔５ａの角部が円弧状となっていることで、応力により、貫通孔５ａの角部に応力が集中しセラミック層５が剥がれ、またはクラックが発生することを低減させることが可能となる。   In the example shown in FIG. 3, the through-hole 5a of the electronic element mounting substrate 1 is rectangular when viewed from above, but the corners of each through-hole 5a may be arcuate. When stress is applied between the lid 12 and the electronic element mounting substrate 1, the stress is also transmitted to the bonding material 14. Therefore, stress is applied to the ceramic layer 5 from the bonding material 14 that has entered the through-hole 5a, and the ceramic layer 5 may be peeled off or cracked. On the other hand, since the corners of the through holes 5a are arcuate, the stress concentrates on the corners of the through holes 5a due to the stress, and the ceramic layer 5 is peeled off or cracks are reduced. Is possible.

図４〜図５に要部Ｂのその他の態様の拡大図を示す。図４（ａ）に示す例では、貫通孔５ａは上面視において円形である。このように、貫通孔５ａが円形であることで、接合材１４からセラミック層５にかかる応力を均等に分散させることが可能となる。よって、接合材１４からの応力によりセラミック層５が剥がれるまたはクラックが発生することを低減させることが可能となる。   The enlarged view of the other aspect of the principal part B is shown in FIGS. In the example shown in FIG. 4A, the through-hole 5a is circular when viewed from above. Thus, since the through-hole 5a is circular, the stress applied to the ceramic layer 5 from the bonding material 14 can be evenly dispersed. Therefore, it is possible to reduce the peeling of the ceramic layer 5 or the generation of cracks due to the stress from the bonding material 14.

図４（ｂ）に示す例では、セラミック層５の外縁は上面視において基板２の外縁よりも内側に位置している。このように、セラミック層５が基板２の外縁よりも内側に設けられていることで、セラミック層５の側面と基板２の上面とを用いて接合材１４の外周部にフィレットを形成することが可能となる。よって、蓋体１２と電子素子実装用基板１との接合強度をより向上させることが可能となる。なお、このときセラミック層５の外縁と基板２の外縁とは上面視において３０μｍ以上あけていることで、より接合強度を向上させることが可能となる。   In the example shown in FIG. 4B, the outer edge of the ceramic layer 5 is located inside the outer edge of the substrate 2 in a top view. As described above, by providing the ceramic layer 5 on the inner side of the outer edge of the substrate 2, a fillet can be formed on the outer peripheral portion of the bonding material 14 using the side surface of the ceramic layer 5 and the upper surface of the substrate 2. It becomes possible. Therefore, the bonding strength between the lid 12 and the electronic element mounting substrate 1 can be further improved. At this time, the outer edge of the ceramic layer 5 and the outer edge of the substrate 2 are 30 μm or more apart when viewed from above, so that the bonding strength can be further improved.

図５（ａ）に示す例では、セラミック層５の外縁または内縁、もしくは外縁および内縁は上面視において凹凸を有している。この凹凸は、例えば、凹の下端と凸の上端との差が３０μｍ以上あるものをいう。これにより、セラミック層５の外縁、または内縁が直線状の場合と比較して、より接合面積を増加させることが可能となるとともに、接合材１４にフィレットを形成しやすくなる。よって、蓋体１２と電子素子実装用基板１との接合強度をより向上させることが可能となる。なお、図５（ａ）では上面視において矩形の凹凸となっているが、波形状であっても良い。   In the example shown in FIG. 5A, the outer edge or inner edge of the ceramic layer 5 or the outer edge and the inner edge have irregularities in a top view. This unevenness | corrugation says that the difference of a concave lower end and a convex upper end has 30 micrometers or more, for example. Thereby, compared with the case where the outer edge or inner edge of the ceramic layer 5 is linear, it is possible to increase the bonding area and to easily form a fillet in the bonding material 14. Therefore, the bonding strength between the lid 12 and the electronic element mounting substrate 1 can be further improved. In addition, in FIG. 5 (a), although it is a rectangular unevenness | corrugation in top view, a wave shape may be sufficient.

図５（ｂ）に示す例では、電子素子実装用基板１の貫通孔５ａは上面視において連なるようにて設けられている。このように、セラミック層５は複数の大きな貫通孔５ａが設けられていても、気孔によるアンカー効果を向上させ、また接合面積を増やすことが可能となるため、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入することを低減させることが可能となる。   In the example shown in FIG. 5B, the through holes 5a of the electronic element mounting substrate 1 are provided so as to be continuous in a top view. In this way, even if the ceramic layer 5 is provided with a plurality of large through holes 5a, the anchor effect by the pores can be improved and the bonding area can be increased. It is possible to improve the strength of bonding with 12. Therefore, the airtightness of the electronic device 21 is lowered, and it is possible to reduce the dust or moisture from being mixed inside the electronic device 21.

図６に図１（ｂ）の要部Ｃにおける拡大図およびその変形例を示す。なお、要部Ｃはセラミック層５の断面図の拡大図である。   FIG. 6 shows an enlarged view of a main part C of FIG. The main part C is an enlarged view of a sectional view of the ceramic layer 5.

図６（ａ）に示す例では、セラミック層５に貫通孔が設けられ貫通孔５ａが形成されている断面図を示す。このように、電子素子実装用基板１に貫通孔５ａを設ける為にはセラミック層５にセラミック層５の上面から下面まで貫通した貫通孔を設けることで、基板２の表面が露出した電子素子実装用基板１を設けることが可能となる。   The example shown in FIG. 6A shows a cross-sectional view in which a through hole is provided in the ceramic layer 5 and the through hole 5a is formed. As described above, in order to provide the through hole 5a in the electronic element mounting substrate 1, by providing the ceramic layer 5 with a through hole penetrating from the upper surface to the lower surface of the ceramic layer 5, the electronic element mounting in which the surface of the substrate 2 is exposed is provided. It is possible to provide the working substrate 1.

図６（ｂ）に示す例では、セラミック層５に設けられた貫通孔５ａとなる貫通孔は上方に向かって幅が広くなるように設けられており、セラミック層５は貫通孔５ａの内壁側に曲面を有している。具体的には、断面視において、貫通孔５ａに挟まれたセラミック層５は、例えば上面が平坦であり、半円状または半楕円状である。基板２の上面からセラミッ
ク層５の上面にかけて円弧状を描いているものである。図６（ｃ）に示す例では、セラミック層５に設けられた貫通孔５ａとなる貫通孔は上方に向かって幅が広くなるように設けられており、セラミック層５は貫通孔５ａの内壁側および上面に曲面を有している。具体的には、断面視において、貫通孔５ａに挟まれたセラミック層５は、例えば半円状または半楕円状である。 In the example shown in FIG. 6 (b), the through hole to be the through hole 5a provided in the ceramic layer 5 is provided so as to increase in width upward, and the ceramic layer 5 is provided on the inner wall side of the through hole 5a. Has a curved surface. Specifically, in a cross-sectional view, the ceramic layer 5 sandwiched between the through-holes 5a has, for example, a flat upper surface and is semicircular or semielliptical. An arc shape is drawn from the upper surface of the substrate 2 to the upper surface of the ceramic layer 5. In the example shown in FIG. 6 (c), the through hole to be the through hole 5a provided in the ceramic layer 5 is provided so that the width becomes wider upward, and the ceramic layer 5 is provided on the inner wall side of the through hole 5a. The upper surface has a curved surface. Specifically, in a cross-sectional view, the ceramic layer 5 sandwiched between the through holes 5a is, for example, semicircular or semielliptical.

図６（ｂ）、（ｃ）に示す例の様に、セラミック層５に設けられた貫通孔５ａとなる貫通孔は上方に向かって幅が広くなるように設けられていることで、基板２の表面とセラミック層５との接触角を鈍角とすることが可能となる。よって、接合材１４がセラミック層５の貫通孔５ａに流れ込む際、セラミック層５と基板２との角部に空気がたまり気泡が発生することを低減させることが可能となる。よって、接合材１４にできた気泡からの剥がれが発生しづらくなり、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。   As in the example shown in FIGS. 6B and 6C, the through-hole that becomes the through-hole 5 a provided in the ceramic layer 5 is provided so that the width becomes wider upward, so that the substrate 2. The contact angle between the surface and the ceramic layer 5 can be an obtuse angle. Therefore, when the bonding material 14 flows into the through hole 5 a of the ceramic layer 5, it is possible to reduce the occurrence of bubbles due to air accumulation at the corners of the ceramic layer 5 and the substrate 2. Therefore, peeling from the bubbles formed in the bonding material 14 is difficult to occur, and the bonding strength between the electronic element mounting substrate 1 and the lid 12 can be improved.

また、図６（ｂ）、（ｃ）に示す例の様に、セラミック層５は貫通孔５ａの内壁側に曲面を有している。つまり、基板２の上面からセラミック層５の上面にかけて円弧状を描いている。これにより、セラミック層５の貫通孔５ａの内壁が直線状の時と比較すると、接合材１４との接合面積をより大きくすることが可能となる。また、接合材１４がセラミック層５に広がりやすくなるため、接合材１４とセラミック層５との間に気泡が発生する（空気がたまる）ことを低減させることが可能となる。よって、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。さらに、図６（ｃ）に示す例の様に、セラミック層５は貫通孔５ａ上面にも曲面を有していることで、上面側おいても接合材１４がセラミック層５の表面を広がりやすくなるため、接合材１４とセラミック層５との間に気泡が発生することを低減させることが可能となる。また接合材１４との接合面積をより向上させることが可能となる。よって電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。   Further, as in the example shown in FIGS. 6B and 6C, the ceramic layer 5 has a curved surface on the inner wall side of the through hole 5a. That is, an arc shape is drawn from the upper surface of the substrate 2 to the upper surface of the ceramic layer 5. Thereby, compared with the case where the inner wall of the through-hole 5a of the ceramic layer 5 is linear, it becomes possible to enlarge a joining area with the joining material 14. Further, since the bonding material 14 easily spreads to the ceramic layer 5, it is possible to reduce the occurrence of bubbles (the accumulation of air) between the bonding material 14 and the ceramic layer 5. Therefore, the bonding strength between the electronic element mounting substrate 1 and the lid 12 can be improved. Further, as in the example shown in FIG. 6C, the ceramic layer 5 has a curved surface on the upper surface of the through hole 5a, so that the bonding material 14 can easily spread on the surface of the ceramic layer 5 on the upper surface side. Therefore, it is possible to reduce the generation of bubbles between the bonding material 14 and the ceramic layer 5. Moreover, it becomes possible to further improve the bonding area with the bonding material 14. Therefore, the bonding strength between the electronic element mounting substrate 1 and the lid 12 can be improved.

＜電子装置の構成＞
図１および図２に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の実装領域４に実装された電子素子１０と、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２とを備えている。 <Configuration of electronic device>
An example of the electronic device 21 is shown in FIGS. The electronic device 21 covers the electronic element mounting substrate 1, the electronic element 10 mounted on the mounting region 4 of the electronic element mounting substrate 1, the electronic element 10, and is bonded to the upper surface of the electronic element mounting substrate 1. And a lid body 12.

電子装置２１は電子素子実装用基板１の実装領域４に実装された電子素子１０を有している。電子素子１０は例えば、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light emitting Diode）等の発光素子又は集積回路等が用いられる。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。   The electronic device 21 has the electronic element 10 mounted on the mounting region 4 of the electronic element mounting substrate 1. For example, an image sensor such as a charge coupled device (CCD) type or a complementary metal oxide semiconductor (CMOS) type, a light emitting element such as an LED (light emitting diode), or an integrated circuit is used as the electronic element 10. In addition, the electronic element 10 may be arrange | positioned on the upper surface of the board | substrate 2 through the adhesive material. For example, silver epoxy or thermosetting resin is used as the adhesive.

電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有している。ここで、電子素子実装用基板１は上面に蓋体１２を支え、電子素子１０を取り囲むように設けられた枠状体を設けてもよいし、枠状体を設けなくてもよい。また、枠状体は基板２と同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。   The electronic device 21 includes a lid 12 that covers the electronic element 10 and is bonded to the upper surface of the electronic element mounting substrate 1. Here, the electronic element mounting substrate 1 may support a lid 12 on the upper surface, and may be provided with a frame-like body provided so as to surround the electronic element 10 or may not be provided with a frame-like body. Further, the frame-like body may be made of the same material as the substrate 2 or may be made of another material.

また、枠状体と基板２とが別の材料から成る例として枠状体が蓋体１２と基板２とを接合する接合材１４と同じ材料から成る場合がある。このとき、接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。この時の接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり
、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。 As an example in which the frame body and the substrate 2 are made of different materials, the frame body may be made of the same material as the bonding material 14 for bonding the lid body 12 and the substrate 2. At this time, by providing the bonding material 14 thick, it is possible to have both the effect of adhesion and the effect as a frame-like body (member that supports the lid body 12). Examples of the bonding material 14 at this time include a thermosetting resin, a low-melting glass, or a brazing material made of a metal component. Further, the frame body and the lid body 12 may be made of the same material, and in this case, the frame body body and the lid body 12 may be configured as the same individual.

蓋体１２は、蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、又はＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料または有機材料が用いられていてもよい。   For the lid 12, for example, when the electronic element 10 is an imaging element such as a CMOS or CCD, or a light emitting element such as an LED, a highly transparent member such as a glass material is used. In addition, for example, when the electronic element 10 is an integrated circuit or the like, a metal material or an organic material may be used for the lid 12.

蓋体１２は、接合材１４を介して電子素子実装用基板１のセラミック層５および貫通孔５ａと接合している。接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。なお、接合材１４はセラミック層５と上面視において完全に重なっていてもよいし、一部で重なっていてもよい。   The lid 12 is bonded to the ceramic layer 5 and the through hole 5a of the electronic element mounting substrate 1 via the bonding material 14. Examples of the material constituting the bonding material 14 include a thermosetting resin, low melting glass, or a brazing material made of a metal component. Note that the bonding material 14 may completely overlap with the ceramic layer 5 in a top view, or may partially overlap.

電子装置２１が図１および図２に示すような電子素子実装用基板１を有することで、電子素子実装用基板１と蓋体１２とが剥がれることを低減させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入し電子装置２１が誤作動をすることを低減させることが可能となる。   Since the electronic device 21 has the electronic element mounting substrate 1 as shown in FIGS. 1 and 2, it is possible to reduce the peeling of the electronic element mounting substrate 1 and the lid 12. Therefore, the airtightness of the electronic device 21 is lowered, and it is possible to reduce the malfunction of the electronic device 21 due to dust or moisture mixed into the electronic device 21.

＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板２を多数個取り配線基板を用いた製造方法である。 <Electronic Device Mounting Board and Electronic Device Manufacturing Method>
Next, an example of a method for manufacturing the electronic element mounting substrate 1 and the electronic device 21 according to the present embodiment will be described. An example of the manufacturing method shown below is a manufacturing method in which a large number of substrates 2 are taken and a wiring board is used.

（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。 (1) First, a ceramic green sheet constituting the substrate 2 is formed. For example, when obtaining the substrate 2 which is an aluminum oxide (Al 2 O 3 ) -based sintered body, silica (SiO 2 ), magnesia (MgO) or calcia (CaO) as a sintering aid is added to the Al 2 O 3 powder. ) And the like, and further an appropriate binder, solvent and plasticizer are added, and then the mixture is kneaded to form a slurry. Thereafter, a ceramic green sheet for taking a large number of pieces is obtained by a molding method such as a doctor blade method or a calender roll method.

（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、外部回路接続用電極、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、このとき貫通導体となる部分については金型またはレーザー等を用いて貫通孔を形成してから貫通導体を充填することで貫通導体とすることができる。   (2) Next, a metal paste is applied to the ceramic green sheet obtained in the above step (1) by the screen printing method or the like on the electrode pad 3, the external circuit connection electrode, the internal wiring, and the portion that becomes the through conductor. Or fill. This metal paste is prepared by adjusting an appropriate viscosity by adding an appropriate solvent and binder to the metal powder made of the above-described metal material and kneading. The metal paste may contain glass or ceramics in order to increase the bonding strength with the substrate 2. In addition, about the part used as a penetration conductor at this time, it can be set as a penetration conductor by filling a penetration conductor after forming a through-hole using a metal mold | die or a laser.

（３）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートにセラミック層５を塗布する。この絶縁ペーストは、前述したセラミックグリーンシートと同じまたは異なる材料から成る粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、セラミック層５は上記スクリーン印刷法での塗布ではなく、空隙率を高くしたセラミックグリーンシートに金型などで開口部を設けて下記する積層する工程で基板２となるセラミックグリーンシートに設けても良い。   (3) Next, the ceramic layer 5 is applied to the ceramic green sheet obtained in the step (1) by a screen printing method or the like. This insulating paste is prepared by adjusting an appropriate viscosity by adding an appropriate solvent and a binder to a powder made of the same or different material as the ceramic green sheet described above and kneading. The insulating paste may contain glass or ceramics in order to increase the bonding strength with the substrate 2. The ceramic layer 5 is not applied by the screen printing method described above, but is provided on the ceramic green sheet to be the substrate 2 in the step of laminating the ceramic green sheet having a high porosity with a die or the like and laminating as described below. Also good.

（４）次に、前述のグリーンシートを金型等によって加工する。基板２が枠部２ａを有する場合等は、枠部２ａとなるグリーンシートの中央部に、開口部を形成する。   (4) Next, the above-described green sheet is processed with a mold or the like. When the substrate 2 has the frame portion 2a, an opening is formed in the center of the green sheet that will be the frame portion 2a.

（５）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより基板２となるセラミックグリーンシート積層体を作製する。   (5) Next, ceramic green sheets to be the insulating layers are stacked and pressed. Thus, a ceramic green sheet laminate to be the substrate 2 is produced.

（６）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストおよび絶縁ペーストは、基板２となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線および貫通導体となる。   (6) Next, this ceramic green sheet laminate is fired at a temperature of about 1500 ° C. to 1800 ° C. to obtain a multi-piece wiring substrate in which a plurality of substrates 2 are arranged. In this step, the metal paste and the insulating paste described above are fired simultaneously with the ceramic green sheet to be the substrate 2, and become the electrode pad 3, the external circuit connection electrode, the internal wiring, and the through conductor.

（７）次に、焼成して得られた多数個取り配線基板を複数の基板２に分断する。この分断においては、基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。   (7) Next, the multi-piece wiring board obtained by firing is divided into a plurality of boards 2. In this division, a dividing groove is formed in a multi-piece wiring substrate along a portion serving as the outer edge of the substrate 2, and the outer edge of the substrate 2 is divided by a method of breaking along the dividing groove and dividing or by a slicing method. For example, a method of cutting along the location can be used. In addition, the dividing groove can be formed by cutting less than the thickness of the multi-piece wiring board with a slicing device after firing, but the cutter blade is pressed against the ceramic green sheet laminate for the multi-piece wiring board, You may form by cutting smaller than the thickness of a ceramic green sheet laminated body with a slicing apparatus.

（８）次に、基板２の実装領域４に電子素子１０を実装する。電子素子１０はワイヤボンディング等で基板２と電気的に接合させる。またこのとき、電子素子１０または基板２に接着材等を設け、基板２に固定しても構わない。また、電子素子１０を基板２の実装領域４に実装した後、接合材１４を用いて電子素子実装用基板１と蓋体１２とを接合する。   (8) Next, the electronic element 10 is mounted on the mounting region 4 of the substrate 2. The electronic element 10 is electrically bonded to the substrate 2 by wire bonding or the like. At this time, an adhesive or the like may be provided on the electronic element 10 or the substrate 2 and fixed to the substrate 2. Further, after the electronic element 10 is mounted on the mounting region 4 of the substrate 2, the electronic element mounting substrate 1 and the lid 12 are bonded using the bonding material 14.

以上のようにして電子素子実装用基板１と蓋体１２とを組み立てることで、電子装置２１を作製することができる。上記（１）〜（８）の工程によって、電子装置２１が得られる。なお、上記（１）〜（８）の工程順番は指定されない。   As described above, the electronic device 21 can be manufactured by assembling the electronic element mounting substrate 1 and the lid 12. The electronic device 21 is obtained by the steps (1) to (8). In addition, the process order of said (1)-(8) is not designated.

（第２の実施形態）
次に、本発明の第２の実施形態による電子装置２１について、図７を参照しつつ説明する。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、基板２の上面に絶縁層６が設けられている点である。なお、図７ではセラミック層５は貫通孔５ａを省略して記載しているが、実際には第１実施形態と同様にセラミック層５に複数の貫通孔５ａが設けられている。 (Second Embodiment)
Next, an electronic device 21 according to a second embodiment of the present invention will be described with reference to FIG. The electronic device 21 according to this embodiment is different from the electronic device 21 according to the first embodiment in that an insulating layer 6 is provided on the upper surface of the substrate 2. In FIG. 7, the ceramic layer 5 is illustrated with the through holes 5a omitted, but actually, the ceramic layer 5 is provided with a plurality of through holes 5a as in the first embodiment.

図７に示す例では、電子素子実装用基板１はセラミック層５の上面に、接合材１４が設けられており、接合材１４の上面に設けられた絶縁層６をさらに備えている。基板２と蓋体１２との熱膨張率の差が大きい場合、基板２と蓋体１２との間に熱膨張率が中間の値となる緩和材を設ける場合があり、この場合例えば絶縁層６が使用される場合がある。しかしながら、この場合においても基板２と絶縁層６との間にも熱膨張率に差があり、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、基板２と絶縁層６とを接合している部分に応力がかかり、基板２と絶縁層６との間に剥がれが生じる場合がある。   In the example shown in FIG. 7, the electronic element mounting substrate 1 is provided with a bonding material 14 on the upper surface of the ceramic layer 5, and further includes an insulating layer 6 provided on the upper surface of the bonding material 14. When the difference in the thermal expansion coefficient between the substrate 2 and the lid 12 is large, a relaxation material having an intermediate thermal expansion coefficient may be provided between the substrate 2 and the lid 12. In this case, for example, the insulating layer 6 May be used. However, even in this case, there is a difference in the coefficient of thermal expansion between the substrate 2 and the insulating layer 6, and a difference may occur due to deformation due to thermal expansion in the heating process. Due to the difference in deformation due to thermal expansion, stress is applied to the portion where the substrate 2 and the insulating layer 6 are joined, and peeling may occur between the substrate 2 and the insulating layer 6.

これに対し、本実施形態では絶縁層６と基板２との間にセラミック層５を設けている。よって、基板２よりも気孔率の高いセラミック層５の気孔に基板２と絶縁層６とを接合している接合材１４が入り込み、接合材１４のアンカー効果を向上させることが可能となる。さらに、セラミック層５は基板２の上面が露出する貫通孔５ａを有していることで、接合材１４の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、基板２と絶縁層６との接合強度を向上させることが可能となる。   In contrast, in the present embodiment, the ceramic layer 5 is provided between the insulating layer 6 and the substrate 2. Therefore, the bonding material 14 bonding the substrate 2 and the insulating layer 6 enters the pores of the ceramic layer 5 having a higher porosity than the substrate 2, and the anchor effect of the bonding material 14 can be improved. Furthermore, since the ceramic layer 5 has the through hole 5a through which the upper surface of the substrate 2 is exposed, the bonding area of the bonding material 14 can be increased in the thickness direction. Therefore, the anchor effect by the pores can be improved and the bonding area can be increased, so that the bonding strength between the substrate 2 and the insulating layer 6 can be improved.

これらにより、基板２と蓋体１２との熱膨張率の差を絶縁層６で緩和しつつ、かつ基板２と絶縁層６の剥がれをセラミック層５で抑制することが可能となる。このため、電子装置２１の蓋体２と電子素子実装用基板１の剥がれを抑制することが可能となる。   Accordingly, the ceramic layer 5 can suppress peeling of the substrate 2 and the insulating layer 6 while relaxing the difference in thermal expansion coefficient between the substrate 2 and the lid 12 by the insulating layer 6. For this reason, it becomes possible to suppress peeling of the lid 2 of the electronic device 21 and the electronic element mounting substrate 1.

ここで、絶縁層６は上述したように蓋体１２と基板２との間の熱膨張率を有する材料となる。絶縁層６は例えば電気絶縁性セラミックスから成るときは、ステアタイト（酸化マグネシウム質結晶体）、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき基板２とセラミック層５とは同じ材料を主成分としていても良いが、熱膨張率は異なる物を用いる。   Here, the insulating layer 6 is a material having a coefficient of thermal expansion between the lid 12 and the substrate 2 as described above. When the insulating layer 6 is made of, for example, an electrically insulating ceramic, steatite (magnesium oxide crystal), aluminum oxide sintered body, mullite sintered body, silicon carbide sintered body, aluminum nitride sintered body And a silicon nitride sintered body or a glass ceramic sintered body. At this time, the substrate 2 and the ceramic layer 5 may have the same material as a main component, but those having different thermal expansion coefficients are used.

また絶縁層６は熱膨張率の条件があう有機材料から成っていてもよい。絶縁層６は例えば、基板２が約５×１０−６／℃〜１０×１０−６／℃の熱膨張率を有する酸化アルミニウム質焼結体であり、蓋体１２の熱膨張率が７×１０−６／℃〜１５×１０−６／℃のとき、絶縁層６は約６×１０−６／℃〜１４×１０−６／℃の熱膨張率を有する材料を用いることで、応力を緩和させることが可能となる。また、接合材１４は第１実施形態と同様の材料で形成される。 The insulating layer 6 may be made of an organic material that satisfies the condition of the coefficient of thermal expansion. The insulating layer 6 is, for example, an aluminum oxide sintered body in which the substrate 2 has a thermal expansion coefficient of about 5 × 10 −6 / ° C. to 10 × 10 −6 / ° C., and the thermal expansion coefficient of the lid 12 is 7 ×. When 10 −6 / ° C. to 15 × 10 −6 / ° C., the insulating layer 6 is made of a material having a thermal expansion coefficient of about 6 × 10 −6 / ° C. to 14 × 10 −6 / ° C. It can be relaxed. The bonding material 14 is formed of the same material as that in the first embodiment.

図７に示す例の様な電子素子実装用基板１、電子装置２１を製造する方法としては次のような方法がある。まず、基板２および絶縁層６は第１実施形態に記載の製造方法で作成することが可能となる。その後、基板２と絶縁層６とを接合材１４を用いて接合する。接合材１４は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、絶縁基板２または絶縁層６のいずれか一方または両方の接合面に塗布し、硬化させることで電子素子実装用基板１を形成できる。その後、第１実施形態と同様に電子素子を実装し、第２接合材１５で蓋体を設けることで、電子装置２１を作製することが可能となる。   As a method for manufacturing the electronic element mounting substrate 1 and the electronic device 21 as in the example shown in FIG. 7, there are the following methods. First, the substrate 2 and the insulating layer 6 can be formed by the manufacturing method described in the first embodiment. Thereafter, the substrate 2 and the insulating layer 6 are bonded using the bonding material 14. The bonding material 14 is obtained by applying a paste-like thermosetting resin (adhesive member) to either one or both of the bonding surfaces of the insulating substrate 2 and the insulating layer 6 by a screen printing method or a dispensing method and curing the bonding material 14. The electronic element mounting substrate 1 can be formed. Thereafter, the electronic device is mounted in the same manner as in the first embodiment, and the lid is provided with the second bonding material 15, whereby the electronic device 21 can be manufactured.

（第３の実施形態）
次に、本発明の第３の実施形態による電子装置２１について、図８を参照しつつ説明する。本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、基板２の上面に絶縁層６が設けられており、絶縁層６の上面に第２セラミック層５ｂが設けられている点である。なお、図８ではセラミック層５および第２セラミック層５ｂは貫通孔５ａを省略して記載しているが、実際には第１実施形態と同様にセラミック層５および第２セラミック層５ｂに複数の貫通孔５ａが設けられている。 (Third embodiment)
Next, an electronic device 21 according to a third embodiment of the present invention will be described with reference to FIG. The electronic device 21 in this embodiment is different from the electronic device 21 in the second embodiment in that an insulating layer 6 is provided on the upper surface of the substrate 2 and a second ceramic layer 5b is provided on the upper surface of the insulating layer 6. This is the point. In FIG. 8, the ceramic layer 5 and the second ceramic layer 5b are shown with the through-holes 5a omitted, but in practice, a plurality of ceramic layers 5 and the second ceramic layer 5b are formed in the same manner as in the first embodiment. A through hole 5a is provided.

図８に示す例では、電子素子実装用基板１は絶縁層６の上面に設けられた、第２のセラミック層５ｂをさらに備えており、第２のセラミック層５ｂは、絶縁層６よりも気孔率が高い。第２の実施形態と合わせて、絶縁層６と蓋体１２との間にも熱膨張率に差があり、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、絶縁層６と蓋体１２とを接合している部分に応力がかかり、絶縁層６と蓋体１２との間に剥がれが生じる場合がある。   In the example shown in FIG. 8, the electronic element mounting substrate 1 further includes a second ceramic layer 5 b provided on the upper surface of the insulating layer 6, and the second ceramic layer 5 b is more porous than the insulating layer 6. The rate is high. In combination with the second embodiment, there is a difference in the coefficient of thermal expansion between the insulating layer 6 and the lid body 12, and a difference may occur due to deformation due to thermal expansion in the heating process. Due to the difference in deformation due to the thermal expansion, stress is applied to the portion where the insulating layer 6 and the lid 12 are joined, and peeling may occur between the insulating layer 6 and the lid 12.

これに対し、本実施形態では絶縁層６と蓋体１２との間に第２セラミック層５ｂをさらに設けている。よって、絶縁層６よりも気孔率の高い第２セラミック層５ｂの気孔に絶縁層６と蓋体１２とを接合している第２接合材１５が入り込み、第２接合材１５のアンカー効果を向上させることが可能となる。さらに、第２セラミック層５ｂは絶縁層６の上面が露出する貫通孔５ａを有していることで、第２接合材１５の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、絶縁層６と蓋体１２との接合強度を向上させること
が可能となる。 In contrast, in the present embodiment, the second ceramic layer 5 b is further provided between the insulating layer 6 and the lid body 12. Therefore, the second bonding material 15 bonding the insulating layer 6 and the lid body 12 enters the pores of the second ceramic layer 5b having a higher porosity than the insulating layer 6, thereby improving the anchor effect of the second bonding material 15. It becomes possible to make it. Further, since the second ceramic layer 5b has the through hole 5a in which the upper surface of the insulating layer 6 is exposed, the bonding area of the second bonding material 15 can be increased in the thickness direction. Therefore, the anchor effect by the pores can be improved and the bonding area can be increased, so that the bonding strength between the insulating layer 6 and the lid 12 can be improved.

これらにより、基板２と蓋体１２との熱膨張率の差を絶縁層６で緩和しつつ、かつ基板２と絶縁層６の剥がれをセラミック層５で、絶縁層６と蓋体１２の剥がれを第２セラミック層５ｂで抑制することが可能となる。このため、電子装置２１の蓋体２と電子素子実装用基板１の剥がれを抑制することが可能となる。   As a result, the difference between the thermal expansion coefficients of the substrate 2 and the lid 12 is reduced by the insulating layer 6, and the substrate 2 and the insulating layer 6 are peeled off by the ceramic layer 5, and the insulating layer 6 and the lid 12 are peeled off. It can be suppressed by the second ceramic layer 5b. For this reason, it becomes possible to suppress peeling of the lid 2 of the electronic device 21 and the electronic element mounting substrate 1.

第２セラミック層５ｂを形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき絶縁層６と第２セラミック層５ｂとは同じ材料を主成分としていてもよいし、異なる材料を主成分としていても良い。   Examples of the electrically insulating ceramic used as a material for forming the second ceramic layer 5b include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and silicon nitride. A quality sintered body or a glass ceramic sintered body. At this time, the insulating layer 6 and the second ceramic layer 5b may have the same material as the main component or different materials as the main component.

また、第２セラミック層５ｂの厚みは、絶縁層６を構成する絶縁層と同程度またはそれ以上の厚みであってもよいし、またはそれ以下の厚みであってもよい。また、第２セラミック層５ｂは絶縁層６を構成する絶縁層と同様に、層から構成されていてもよいし、ペースト状に設けられていてもよい。   The thickness of the second ceramic layer 5b may be the same as or greater than that of the insulating layer constituting the insulating layer 6, or may be less than that. Moreover, the 2nd ceramic layer 5b may be comprised from the layer similarly to the insulating layer which comprises the insulating layer 6, and may be provided in the paste form.

第２セラミック層５ｂは絶縁層６よりも気孔率の高いセラミック材料から成る。これは気孔率が第２セラミック層５ｂは絶縁層６と比較して表面における単位面積当たりの気孔の平均値の数値が多いということである。   The second ceramic layer 5 b is made of a ceramic material having a higher porosity than the insulating layer 6. This means that the porosity of the second ceramic layer 5b is higher than the insulating layer 6 in terms of the average value of the pores per unit area on the surface.

図８に示す例の様な電子素子実装用基板１、電子装置２１を製造する方法としては次のような方法がある。まず、基板２および絶縁層６は第１実施形態に記載の製造方法で作成することが可能となる。なお、この絶縁層６の上面に第２セラミック層５ｂをセラミック層５と同様に設けることで形成することができる。その後、基板２と絶縁層６とを接合材１４を用いて接合する。接合材１４は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、絶縁基板２または絶縁層６のいずれか一方または両方の接合面に塗布し、硬化させることで電子素子実装用基板１を作製できる。その後、第１実施形態と同様に電子素子を実装し、第２接合材１５で蓋体を設けることで電子装置２１を作製することが可能となる。   As a method of manufacturing the electronic element mounting substrate 1 and the electronic device 21 as in the example shown in FIG. 8, there are the following methods. First, the substrate 2 and the insulating layer 6 can be formed by the manufacturing method described in the first embodiment. The second ceramic layer 5 b can be formed on the upper surface of the insulating layer 6 in the same manner as the ceramic layer 5. Thereafter, the substrate 2 and the insulating layer 6 are bonded using the bonding material 14. The bonding material 14 is obtained by applying a paste-like thermosetting resin (adhesive member) to either one or both of the bonding surfaces of the insulating substrate 2 and the insulating layer 6 by a screen printing method or a dispensing method and curing the bonding material 14. The electronic element mounting substrate 1 can be produced. After that, the electronic device 21 can be manufactured by mounting the electronic element similarly to the first embodiment and providing the lid with the second bonding material 15.

（第４の実施形態）
次に、本発明の第４の実施形態による電子装置２１について、図９を参照しつつ説明する。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、基板２の一部に金属基板８が使用されている点である。なお、図９ではセラミック層５および第３セラミック層５ｃは貫通孔５ａを省略して記載しているが、実際には第１実施形態と同様にセラミック層５に複数の貫通孔５ａが設けられている。 (Fourth embodiment)
Next, an electronic device 21 according to a fourth embodiment of the present invention will be described with reference to FIG. The electronic device 21 in the present embodiment is different from the electronic device 21 in the first embodiment in that a metal substrate 8 is used for a part of the substrate 2. In FIG. 9, the ceramic layer 5 and the third ceramic layer 5c are shown with the through-holes 5a omitted, but actually, the plurality of through-holes 5a are provided in the ceramic layer 5 as in the first embodiment. ing.

図９に示す例では、電子素子実装用基板１はセラミックから成る基板２（枠部２ａ）と、金属材料からなる金属基板８を有している。一般的に、セラミックス材料と比較すると金属材料は熱伝導率が高い。そのため、電子素子実装用基板１の放熱性をより向上させることが可能となる。また一般的にセラミックス材料と比較すると金属材料は、延性が高いためより厚みを小さく設けることが可能となる。よって、電子素子実装用基板１の薄型化が可能となる。   In the example shown in FIG. 9, the electronic element mounting substrate 1 includes a substrate 2 (frame portion 2a) made of ceramic and a metal substrate 8 made of a metal material. In general, metal materials have higher thermal conductivity than ceramic materials. Therefore, the heat dissipation of the electronic element mounting substrate 1 can be further improved. In general, a metal material has a higher ductility than a ceramic material, and thus can be provided with a smaller thickness. Therefore, the electronic element mounting substrate 1 can be thinned.

図９に示す例では、セラミック層５は少なくとも蓋体１２が接合される部分に設けられていればよく、その他の部分に関しても同様である。本実施形態においてもセラミック層５を基板２の上面に設けることで、本発明の効果である電子装置２１における電子素子実装用基板１と蓋体１２との剥がれを抑制することを低減させることが可能となる。よって
、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入し電子装置２１が誤作動をすることを低減させることが可能となる。 In the example shown in FIG. 9, the ceramic layer 5 should just be provided in the part to which the cover body 12 is joined at least, and is the same also about another part. Also in this embodiment, by providing the ceramic layer 5 on the upper surface of the substrate 2, it is possible to reduce the suppression of the peeling between the electronic element mounting substrate 1 and the lid 12 in the electronic device 21, which is an effect of the present invention. It becomes possible. Therefore, the airtightness of the electronic device 21 is lowered, and it is possible to reduce the malfunction of the electronic device 21 due to dust or moisture mixed into the electronic device 21.

さらに図９に示す例では、基板２は下面であって、金属基板８と接合する面においても第３セラミック層５ｃを有している。金属基板８とセラミックから成る基板２とは熱膨張率が異なる。そのため、金属基板８と基板２においても、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、電子素子実装用基板１と金属基板８とを接合している部分に応力がかかり、金属基板８と電子素子実装用基板１との間に剥がれが生じる場合がある。金属基板８と基板２との間に剥がれが生じると、電子装置２１の気密性が低下して、塵等のダストまたは水分が混入し、電子装置２１の作動に誤作動が生じる場合がある。   Further, in the example shown in FIG. 9, the substrate 2 is the lower surface, and the third ceramic layer 5 c is also provided on the surface bonded to the metal substrate 8. The metal substrate 8 and the substrate 2 made of ceramic have different coefficients of thermal expansion. Therefore, there may be a difference between the metal substrate 8 and the substrate 2 due to thermal expansion in the heating process. Due to the difference in deformation due to thermal expansion, stress is applied to the portion where the electronic element mounting substrate 1 and the metal substrate 8 are joined, and peeling may occur between the metal substrate 8 and the electronic element mounting substrate 1. is there. When peeling occurs between the metal substrate 8 and the substrate 2, the airtightness of the electronic device 21 is deteriorated, and dust or moisture such as dust is mixed, and the electronic device 21 may malfunction.

これに対し、図９に示す例の様に、基板２が下面に第３セラミック層５ｃを有していることで、基板２よりも気孔率の高い第３セラミック層５ｃの気孔に金属基板８と基板２とを接合している第３接合材１６が入り込み、接合材１４のアンカー効果を向上させることが可能となる。さらに、第３セラミック層５ｃはセラミック層５と同様に、基板２の下面が露出する貫通孔５ａを有していることで、第３接合材１６の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、基板２と金属基板８との接合強度を向上させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入することを低減させることが可能となる。   On the other hand, as in the example shown in FIG. 9, the substrate 2 has the third ceramic layer 5 c on the lower surface, so that the metal substrate 8 is placed in the pores of the third ceramic layer 5 c having a higher porosity than the substrate 2. The third bonding material 16 that bonds the substrate 2 and the substrate 2 enters, and the anchor effect of the bonding material 14 can be improved. Furthermore, like the ceramic layer 5, the third ceramic layer 5c has a through hole 5a in which the lower surface of the substrate 2 is exposed, so that the bonding area of the third bonding material 16 can be increased in the thickness direction. It becomes. Therefore, the anchor effect by the pores can be improved and the bonding area can be increased, so that the bonding strength between the substrate 2 and the metal substrate 8 can be improved. Therefore, the airtightness of the electronic device 21 is lowered, and it is possible to reduce the dust or moisture from being mixed inside the electronic device 21.

第３セラミック層５ｃを形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なお、このとき基板２と第３セラミック層５ｃとは同じ材料を主成分としていても良いし、異なる材料を主成分としていても良い。   Examples of the electrically insulating ceramic used as a material for forming the third ceramic layer 5c include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and silicon nitride. A quality sintered body or a glass ceramic sintered body. At this time, the substrate 2 and the third ceramic layer 5c may have the same material as the main component or different materials as the main component.

また、第３セラミック層５ｃの厚みは、基板２を構成する絶縁層と同程度またはそれ以上の厚みであってもよいし、基板２に設けられた電極パッド３、内部配線または外部回路接続用パッド等と同程度またはそれ以下の厚みであってもよい。また、第３セラミック層５ｃは基板２を構成する絶縁層と同様に、層から構成されていてもよいし、基板２に設けられた電極パッド３、内部配線または外部回路接続用パッド等と同様に、ペースト状に設けられていてもよい。   The thickness of the third ceramic layer 5c may be the same as or greater than that of the insulating layer constituting the substrate 2, and may be used for connecting the electrode pad 3, the internal wiring or the external circuit provided on the substrate 2. The thickness may be equal to or less than that of a pad or the like. Further, the third ceramic layer 5c may be composed of a layer similar to the insulating layer constituting the substrate 2, and is similar to the electrode pad 3, the internal wiring or the external circuit connection pad provided on the substrate 2. In addition, it may be provided in a paste form.

第３セラミック層５ｃは基板２よりも気孔率の高いセラミック材料から成る。これは気孔率が第３セラミック層５ｃは基板２と比較して表面における単位面積当たりの気孔の平均値の数値が多いということである。   The third ceramic layer 5 c is made of a ceramic material having a higher porosity than the substrate 2. This means that the porosity of the third ceramic layer 5c is higher than the substrate 2 in terms of the average value of the pores per unit area on the surface.

金属基板８を構成する材料は例えば、高い熱伝導率を有する材料が使用される。高い熱伝導率を有する材料を使用することによって、電子素子１０を使用する際に発生する熱または基板２と金属基板８とを第３接合材１６によって接合させる際に加わる熱を、金属基板８全体に広がりやすくすることができる。このことによって、第３接合材１６を硬化する工程においてむらなく硬化することが可能となる。また、電子装置２１で発生した熱を外部に放熱しやすくすることが可能となる。   For example, a material having a high thermal conductivity is used as the material constituting the metal substrate 8. By using a material having a high thermal conductivity, heat generated when the electronic device 10 is used or heat applied when the substrate 2 and the metal substrate 8 are bonded by the third bonding material 16 is used. It can be easily spread throughout. This makes it possible to cure the third bonding material 16 evenly in the step of curing the third bonding material 16. In addition, the heat generated in the electronic device 21 can be easily radiated to the outside.

また、金属基板８の材料として例えば、ステンレス（ＳＵＳ）、Ｆｅ−Ｎｉ−Ｃｏ合金、４２アロイ、銅（Ｃｕ）または銅合金等が挙げられる。例えば、基板２が約５×１０−６／℃〜１０×１０−６／℃の熱膨張率を有する酸化アルミニウム質焼結体である場合、金属基板８は約１０×１０−６／℃〜１７×１０−６／℃の熱膨張率を有するステンレス
（ＳＵＳ４１０またはＳＵＳ３０４等）を用いることができる。 Examples of the material of the metal substrate 8 include stainless steel (SUS), Fe—Ni—Co alloy, 42 alloy, copper (Cu), or copper alloy. For example, when the substrate 2 is an aluminum oxide sintered body having a thermal expansion coefficient of about 5 × 10 −6 / ° C. to 10 × 10 −6 / ° C., the metal substrate 8 is about 10 × 10 −6 / ° C. Stainless steel (such as SUS410 or SUS304) having a thermal expansion coefficient of 17 × 10 −6 / ° C. can be used.

この場合には、基板２と金属基板８との熱収縮差・熱膨張差が小さくなるので、枠部２ａと金属基板８との間にかかる応力を小さくすることができ、基板２または金属基板８が変形することを低減することができる。基板２と金属基板８との間にクラックまたは割れが発生することを低減させることが可能となる。   In this case, since the thermal contraction difference and the thermal expansion difference between the substrate 2 and the metal substrate 8 are reduced, the stress applied between the frame portion 2a and the metal substrate 8 can be reduced. The deformation of 8 can be reduced. It is possible to reduce the occurrence of cracks or cracks between the substrate 2 and the metal substrate 8.

金属基板８は例えば、1辺の大きさは３ｍｍ〜１０ｃｍ程度であり、基板２の大きさに
追従する。また例えば、金属基板８の厚みは０．０５ｍｍ以上である。 For example, the size of one side of the metal substrate 8 is about 3 mm to 10 cm and follows the size of the substrate 2. For example, the thickness of the metal substrate 8 is 0.05 mm or more.

金属基板８の外縁は、基板２の外縁より上面視において内側または重なるに位置していても良いし、上面視において外側に位置（張り出して）していても良い。金属基板８の外縁が、基板２の外縁より上面視において内側または重なる位置に位置していることで、電子素子実装用基板１の小型化が可能となる。また、金属基板８の外縁が、基板２の外縁より上面視において外側に位置していることで、基板２に側面から応力がかかることを低減させることが可能となり、側面からの応力によるクラック等の発生を低減させることが可能となる。   The outer edge of the metal substrate 8 may be located inside or overlapping the outer edge of the substrate 2 in a top view, or may be located outside (overhang) in a top view. Since the outer edge of the metal substrate 8 is located inside or overlapping the outer edge of the substrate 2 in a top view, the electronic element mounting substrate 1 can be reduced in size. In addition, since the outer edge of the metal substrate 8 is positioned outside the outer edge of the substrate 2 in a top view, it is possible to reduce the stress applied to the substrate 2 from the side surface, and cracks caused by the stress from the side surface. It is possible to reduce the occurrence of.

金属基板８が金属材料であるＦｅ−Ｎｉ−Ｃｏ合金、４２アロイ、Ｃｕまたは銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、金属基板８の表面の酸化腐食を有効に抑制することができる。   When the metal substrate 8 is made of a metal material such as Fe-Ni-Co alloy, 42 alloy, Cu or copper alloy, a nickel plating layer and a gold plating layer may be deposited on the surface thereof. Thereby, the oxidative corrosion of the surface of the metal substrate 8 can be effectively suppressed.

基板２と金属基板８とは第３接合材１６で接合されている。第３接合材１６を構成する材料として例えば、熱硬化性樹脂またはろう材等が使用される。第３接合材１６を形成する材料として使用される熱硬化性樹脂としては例えば、ビスフェノールＡ型液状エポキシ樹脂等である。また、第３接合材１６を形成する材料として使用されるろう材としては例えば、ハンダ、鉛またはガラス等である。第３接合材１６は例えば導電性を有していてもよい。導電性を有する第３接合材１６として例えば、銀エポキシ、はんだ、異方性導電樹脂（ＡＣＦ）または異方性導電フィルム（ＡＣＰ）等である。   The substrate 2 and the metal substrate 8 are bonded with a third bonding material 16. As a material constituting the third bonding material 16, for example, a thermosetting resin or a brazing material is used. Examples of the thermosetting resin used as the material for forming the third bonding material 16 include bisphenol A type liquid epoxy resin. The brazing material used as the material for forming the third bonding material 16 is, for example, solder, lead or glass. The third bonding material 16 may have, for example, conductivity. Examples of the conductive third bonding material 16 include silver epoxy, solder, anisotropic conductive resin (ACF), and anisotropic conductive film (ACP).

図９に示す例の様な電子素子実装用基板１、電子装置２１を製造する方法としては次のような方法がある。まず、基板２は第１実施形態に記載の製造方法で作成することが可能となる。なおこの基板２の下面に第３セラミック層５ｃをセラミック層５と同様に設けることで形成することができる。その後、基板２と金属基板８とを第３接合材１６を用いて接合する。第３接合材１６は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、絶縁基板２または金属基板８のいずれか一方または両方の接合面に塗布し、効果させることで電子素子実装用基板１、電子装置２１を作製することが可能となる。   As a method for manufacturing the electronic element mounting substrate 1 and the electronic device 21 as in the example shown in FIG. 9, there are the following methods. First, the substrate 2 can be created by the manufacturing method described in the first embodiment. The third ceramic layer 5 c can be formed on the lower surface of the substrate 2 in the same manner as the ceramic layer 5. Thereafter, the substrate 2 and the metal substrate 8 are bonded using the third bonding material 16. The third bonding material 16 is made by applying a paste-like thermosetting resin (adhesive member) to the bonding surface of either one or both of the insulating substrate 2 and the metal substrate 8 by a screen printing method, a dispensing method, or the like. Thus, the electronic element mounting substrate 1 and the electronic device 21 can be manufactured.

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。   In addition, this invention is not limited to the example of the above-mentioned embodiment, Various modifications, such as a numerical value, are possible. In addition, the various combinations of the characteristic part in this embodiment are not limited to the example of the above-mentioned embodiment.

１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・枠部
２ｂ・・・基部
３・・・・電極パッド
４・・・・実装領域
５・・・・セラミック層
５ａ・・・貫通孔
５ｂ・・・第２セラミック層
５ｃ・・・第３セラミック層
６・・・・絶縁層
７・・・・周辺領域
８・・・・金属基板
１０・・・電子素子
１２・・・蓋体
１３・・・電子素子接続材
１４・・・接合材
１５・・・第２接合材
１６・・・第３接合材
２１・・・電子装置 DESCRIPTION OF SYMBOLS 1 ... Electronic device mounting board 2 ... Board 2a ... Frame 2b ... Base 3 ... Electrode pad 4 ... Mounting area 5 ... Ceramic layer 5a .... Through hole 5b ... 2nd ceramic layer 5c ... 3rd ceramic layer 6 ... Insulating layer 7 ... Peripheral region 8 ... Metal substrate 10 ... Electronic element 12 ... -Lid 13 ... Electronic element connection material 14 ... Bonding material 15 ... Second bonding material 16 ... Third bonding material 21 ... Electronic device

Claims (7)

上面に電子素子が実装される実装領域と、前記実装領域を取り囲む周辺領域とを有するセラミック材料から成る基板と、
前記基板の前記周辺領域の上面に設けられた、接合材が接合されるとともに、前記基板よりも気孔率の高いセラミック材料から成るセラミック層とを備えており、
前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられていることを特徴とする電子素子実装用基板。 A substrate made of a ceramic material having a mounting region on which an electronic element is mounted on an upper surface, and a peripheral region surrounding the mounting region;
A bonding material provided on the upper surface of the peripheral region of the substrate, and a ceramic layer made of a ceramic material having a higher porosity than the substrate; and
The electronic element mounting board according to claim 1, wherein the ceramic layer is provided with a plurality of through holes with an upper surface of the board exposed. 前記セラミック層は前記貫通孔の内壁側に曲面を有していることを特徴とする請求項１に記載の電子素子実装用基板。   The electronic element mounting substrate according to claim 1, wherein the ceramic layer has a curved surface on an inner wall side of the through hole. 前記貫通孔は、等間隔に設けられていることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。   The electronic element mounting substrate according to claim 1, wherein the through holes are provided at equal intervals. 前記セラミック層と前記基板とは、一体的に形成されていることを特徴とする請求項１〜請求項３のいずれか１つに記載の電子素子実装用基板。   4. The electronic element mounting substrate according to claim 1, wherein the ceramic layer and the substrate are integrally formed. 5. 前記セラミック層の上面に、接合材が設けられており、
前記接合材の上面に設けられた、絶縁層をさらに備えていることを特徴とする請求項１〜請求項４のいずれか１つに記載の電子素子実装用基板。 A bonding material is provided on the upper surface of the ceramic layer,
The electronic element mounting substrate according to claim 1, further comprising an insulating layer provided on an upper surface of the bonding material. 前記絶縁層の上面に設けられた、第２のセラミック層をさらに備えており、
前記第２のセラミック層は、前記絶縁層よりも気孔率が高いことを特徴とする請求項５に記載の電子素子実装用基板。 A second ceramic layer provided on the upper surface of the insulating layer;
6. The electronic element mounting substrate according to claim 5, wherein the second ceramic layer has a higher porosity than the insulating layer. 請求項１〜請求項６のいずれか１つに記載の電子素子実装用基板と、
前記実装領域に実装された電子素子と、
前記電子素子を覆うとともに、前記電子素子実装用基板の上面に接合された蓋体とを備えていることを特徴とする電子装置。 The electronic device mounting substrate according to any one of claims 1 to 6,
An electronic device mounted in the mounting region;
An electronic apparatus comprising: a cover body that covers the electronic element and is bonded to an upper surface of the electronic element mounting substrate.
JP2016230031A 2016-11-28 2016-11-28 Substrate for mounting electronic devices and electronic devices Active JP6892252B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016230031A JP6892252B2 (en) 2016-11-28 2016-11-28 Substrate for mounting electronic devices and electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016230031A JP6892252B2 (en) 2016-11-28 2016-11-28 Substrate for mounting electronic devices and electronic devices

Publications (2)

Publication Number Publication Date
JP2018088443A true JP2018088443A (en) 2018-06-07
JP6892252B2 JP6892252B2 (en) 2021-06-23

Family

ID=62494659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016230031A Active JP6892252B2 (en) 2016-11-28 2016-11-28 Substrate for mounting electronic devices and electronic devices

Country Status (1)

Country Link
JP (1) JP6892252B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136495A (en) * 2019-02-20 2020-08-31 中央電子工業株式会社 Hollow package structure, manufacturing method of the same, semiconductor device, and manufacturing method of the same
CN113614905A (en) * 2019-03-29 2021-11-05 京瓷株式会社 Substrate for mounting electronic component and electronic device
WO2024053466A1 (en) * 2022-09-09 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and electronic equipment

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434392A1 (en) * 1989-12-19 1991-06-26 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing the same
JPH03224251A (en) * 1989-12-19 1991-10-03 Fujitsu Ltd Semiconductor device
JPH04120239U (en) * 1991-04-08 1992-10-27 京セラ株式会社 Package cage for storing semiconductor elements
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
JPH0992748A (en) * 1995-09-21 1997-04-04 Mitsubishi Materials Corp Package for semiconductor element
EP1496551A2 (en) * 2003-07-09 2005-01-12 Nichia Corporation Semiconductor light emitting device and method of manufacturing the same
JP2005123457A (en) * 2003-10-17 2005-05-12 Nichia Chem Ind Ltd Light emitting device and manufacturing method thereof
JP2007335423A (en) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd Semiconductor device
US20090288852A1 (en) * 2008-05-20 2009-11-26 Nec Electronics Corporation Electronic device and method of manufacturing the same
JP2011029523A (en) * 2009-07-29 2011-02-10 Kyocera Corp Package for electronic component storage, and electronic device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434392A1 (en) * 1989-12-19 1991-06-26 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing the same
JPH03224251A (en) * 1989-12-19 1991-10-03 Fujitsu Ltd Semiconductor device
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5407502A (en) * 1989-12-19 1995-04-18 Fujitsu Limited Method for producing a semiconductor device having an improved adhesive structure
JPH04120239U (en) * 1991-04-08 1992-10-27 京セラ株式会社 Package cage for storing semiconductor elements
JPH0992748A (en) * 1995-09-21 1997-04-04 Mitsubishi Materials Corp Package for semiconductor element
EP1496551A2 (en) * 2003-07-09 2005-01-12 Nichia Corporation Semiconductor light emitting device and method of manufacturing the same
US20050007783A1 (en) * 2003-07-09 2005-01-13 Masato Ono Light emitting device, method of manufacturing the same and lighting equipment
JP2005123457A (en) * 2003-10-17 2005-05-12 Nichia Chem Ind Ltd Light emitting device and manufacturing method thereof
JP2007335423A (en) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd Semiconductor device
US20090288852A1 (en) * 2008-05-20 2009-11-26 Nec Electronics Corporation Electronic device and method of manufacturing the same
JP2009283553A (en) * 2008-05-20 2009-12-03 Nec Electronics Corp Electronic device and method of manufacturing the same
JP2011029523A (en) * 2009-07-29 2011-02-10 Kyocera Corp Package for electronic component storage, and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136495A (en) * 2019-02-20 2020-08-31 中央電子工業株式会社 Hollow package structure, manufacturing method of the same, semiconductor device, and manufacturing method of the same
CN113614905A (en) * 2019-03-29 2021-11-05 京瓷株式会社 Substrate for mounting electronic component and electronic device
WO2024053466A1 (en) * 2022-09-09 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and electronic equipment

Also Published As

Publication number Publication date
JP6892252B2 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
JP5823043B2 (en) Electronic device mounting substrate, electronic device, and imaging module
JP6496026B2 (en) Wiring board and electronic device
JP6974499B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP6892252B2 (en) Substrate for mounting electronic devices and electronic devices
JP6495740B2 (en) Electronic device mounting substrate and electronic device
JP7011395B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
WO2015016289A1 (en) Wiring base plate and electronic device
JP2014027151A (en) Wiring board and electronic apparatus
JP2017169164A (en) Substrate for mounting imaging element and imaging device
JP6046421B2 (en) Wiring board and electronic device
JP7088749B2 (en) Electronic element mounting boards, electronic devices, and electronic modules
JP6989292B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP2011171349A (en) Wiring board and electronic device using the same
JP6849425B2 (en) Electronic devices and electronic modules
JP6418968B2 (en) Electronic component mounting package, electronic device and electronic module
JPWO2020137878A1 (en) Substrate for mounting electronic components and electronic devices
US20190008064A1 (en) Electronic component mounting board, electronic device, and electronic module
JP2005243739A (en) Package for accommodating electronic component, and electronic equipment
JP2020035898A (en) Substrate for mounting electronic element, electronic apparatus, and electronic module
JP2019079987A (en) Electronic element mounting substrate, electronic device, and electronic module
WO2020241775A1 (en) Electronic element mounting substrate, electronic device, and electronic module
JP6166094B2 (en) Wiring board and electronic device
JP2016103520A (en) Electronic component mounting package and electronic device
JP4328197B2 (en) Electronic component storage package and electronic device
JP5106374B2 (en) Manufacturing method of multi-cavity wiring board, multi-cavity wiring board, wiring board, and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210527

R150 Certificate of patent or registration of utility model

Ref document number: 6892252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150