JP7088749B2 - Electronic element mounting boards, electronic devices, and electronic modules - Google Patents

Electronic element mounting boards, electronic devices, and electronic modules Download PDF

Info

Publication number
JP7088749B2
JP7088749B2 JP2018102686A JP2018102686A JP7088749B2 JP 7088749 B2 JP7088749 B2 JP 7088749B2 JP 2018102686 A JP2018102686 A JP 2018102686A JP 2018102686 A JP2018102686 A JP 2018102686A JP 7088749 B2 JP7088749 B2 JP 7088749B2
Authority
JP
Japan
Prior art keywords
substrate
conductor
electronic element
coat
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018102686A
Other languages
Japanese (ja)
Other versions
JP2019207952A (en
Inventor
将 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018102686A priority Critical patent/JP7088749B2/en
Publication of JP2019207952A publication Critical patent/JP2019207952A/en
Application granted granted Critical
Publication of JP7088749B2 publication Critical patent/JP7088749B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、電子素子、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等が実装される電子素子実装用基板、および電子装置に関するものである。 The present invention relates to an electronic element, for example, an image pickup element such as a CCD (Charge Coupled Device) type or a CMOS (Complementary Metal Oxide Semiconductor) type, a light emitting element such as an LED (Light Emitting Diode), and a sensor such as pressure, pressure, acceleration, and gyro. It relates to a substrate for mounting an electronic element on which an element having a function, an integrated circuit, or the like is mounted, and an electronic device.

絶縁層からなる配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板は複数の電子素子実装用基板が配列された多数個取り配線基板からなる場合があるが、このとき表面または裏面に露出したパッドにめっきを被着する工程の一つに電気めっき法を用いる構造が知られている。(特許文献1参照)。 A board for mounting an electronic element having a wiring board made of an insulating layer is known. Further, such a substrate for mounting an electronic element may consist of a large number of wiring boards in which a plurality of boards for mounting an electronic element are arranged. At this time, a step of applying plating to a pad exposed on the front surface or the back surface. A structure using an electroplating method is known as one of the above. (See Patent Document 1).

特開平9-260565号Japanese Patent Application Laid-Open No. 9-260565

一般的に、電気めっき法を用いる場合、隣り合う複数の電子素子実装用基板同士をつなげる配線(めっき配線)を多数個取り基板の側面に露出させる場合がある。側面に露出した配線は、電子素子実装用基板の表面または裏面に露出した電極パッドと電気的に導通しているため、電子素子を実装後は電気特性の低下をきたす原因となる場合がある。そのため、配線を側面に露出させないように、電子素子実装用基板の表面で各電極パッドと電気的に接続した電気めっき導通用のめっき配線とを設け、電気めっき法でめっきを被着後にレーザー等でそのめっき配線と電極パッドとを絶縁する場合がある。しかしながら、近年、電子素子実装用基板はますます小型化しており、絶縁する領域と電極パッドとの距離が小さくなっている。そのため、例えば電子素子または電子部品を実装する工程において異方性導電性樹脂、半田、またはダストなどが絶縁領域に付着し、絶縁しためっき配線と再度電気的に接続してしまうおそれがある。これにより、電子素子を実装後に電気特性の低下が発生することが懸念されていた。 Generally, when the electroplating method is used, a large number of wirings (plating wirings) connecting a plurality of adjacent electronic element mounting boards may be exposed on the side surface of the board. Since the wiring exposed on the side surface is electrically conductive with the electrode pads exposed on the front surface or the back surface of the electronic element mounting substrate, it may cause deterioration of electrical characteristics after the electronic element is mounted. Therefore, in order not to expose the wiring to the side surface, a plating wiring for electrical plating continuity, which is electrically connected to each electrode pad on the surface of the electronic element mounting substrate, is provided, and after plating is applied by the electric plating method, a laser or the like is provided. In some cases, the plated wiring and the electrode pad are insulated. However, in recent years, the electronic element mounting substrate has become smaller and smaller, and the distance between the insulating region and the electrode pad has become smaller. Therefore, for example, in the process of mounting an electronic element or an electronic component, an anisotropic conductive resin, solder, dust, or the like may adhere to the insulating region and may be electrically connected to the insulated plated wiring again. As a result, there is a concern that the electrical characteristics may deteriorate after the electronic element is mounted.

本発明の1つの態様に係る電子素子実装用基板は、基板と、前記基板の上面に位置した複数の電極パッドと、前記基板の上面に位置した、前記複数の電極パッドのそれぞれと連続した複数の第1導体と、前記基板の上面に位置した、前記複数の第1導体のそれぞれと連続するとともに、前記複数の第1導体の端部に跨って位置した溝部と、前記基板の上面に位置した、前記溝部にそれぞれが連続した複数の第2導体と、前記複数の第1導体の上面に位置した第1コートと、前記複数の第2導体の上面に位置した第2コートと、を備えている。 The electronic element mounting substrate according to one aspect of the present invention includes a substrate, a plurality of electrode pads located on the upper surface of the substrate, and a plurality of continuous electrode pads located on the upper surface of the substrate. The first conductor of the above, the groove portion located on the upper surface of the substrate, continuous with each of the plurality of first conductors, and located across the ends of the plurality of first conductors, and the position on the upper surface of the substrate. A plurality of second conductors, each of which is continuous in the groove portion, a first coat located on the upper surface of the plurality of first conductors, and a second coat located on the upper surface of the plurality of second conductors are provided. ing.

本発明の1つの態様に係る電子装置は、電子素子実装用基板と、実装領域に実装された電子素子電子素子とを備えていることを特徴としている。 An electronic device according to one aspect of the present invention is characterized by comprising a substrate for mounting an electronic element and an electronic element electronic element mounted in a mounting area.

本発明の1つの態様に係る電子モジュールは、電子装置と、電子装置の上に位置した筐体とを備えていることを特徴としている。 An electronic module according to one aspect of the present invention is characterized by comprising an electronic device and a housing located on the electronic device.

本発明の1つの態様に係る電子素子実装用基板は第1導体と第2導体との間に第1コー
トと第2コートを有していることで、電極パッドと連続する第1導体と第2導体との間に壁を設けることが可能となる。よって、電極パッドと連続する第1導体と第2導体との間に異方性導電性樹脂、半田、またはダストなどが溝部に付着し、溝部によって絶縁された第1導体と第2導体との間が電気的に接続してしまうことを低減させることが可能となる。よって電子素子を実装後に電気特性が低下することを低減させることが可能となる。また、本発明の1つの態様に係る電子装置および電子モジュールは、上述した電子素子実装用基板を備えていることによって、電気特性が低下することを低減させることが可能となる。
The substrate for mounting an electronic component according to one aspect of the present invention has a first coat and a second coat between the first conductor and the second conductor, so that the first conductor and the first conductor continuous with the electrode pad are present. It is possible to provide a wall between the two conductors. Therefore, anisotropic conductive resin, solder, dust, etc. adheres to the groove portion between the first conductor and the second conductor continuous with the electrode pad, and the first conductor and the second conductor insulated by the groove portion It is possible to reduce the electrical connection between the two. Therefore, it is possible to reduce the deterioration of the electrical characteristics after mounting the electronic element. Further, the electronic device and the electronic module according to one aspect of the present invention are provided with the above-mentioned electronic element mounting substrate, so that it is possible to reduce the deterioration of electrical characteristics.

図1(a)は本発明の第1の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図1(b)は図1(a)のX1-X1線に対応する縦断面図である。1 (a) is a top view showing the appearance of the electronic device mounting substrate and the electronic device according to the first embodiment of the present invention, and FIG. 1 (b) is drawn from line X1-X1 of FIG. 1 (a). It is a corresponding vertical sectional view. 図2(a)は本発明の第1の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図2(b)は図1(a)のX2-X2線に対応する縦断面図である。FIG. 2A is a top view showing the appearance of the electronic device mounting substrate and the lid of the electronic device according to the first embodiment of the present invention, and FIG. 2B is FIG. 1A. It is a vertical sectional view corresponding to X2-X2 line. 図3(a)は本発明の第1の実施形態に係る電子モジュールの外観を示す上面図であり、図3(b)は図3(a)のX3-X3線に対応する縦断面図である。FIG. 3A is a top view showing the appearance of the electronic module according to the first embodiment of the present invention, and FIG. 3B is a vertical sectional view corresponding to X3-X3 line of FIG. 3A. be. 図4(a)および図4(b)は本発明の第1の実施形態に係る電子素子実装用基板の要部Aの拡大変形図である。4 (a) and 4 (b) are enlarged deformation views of the main part A of the electronic device mounting substrate according to the first embodiment of the present invention. 図5は本発明の第1の実施形態に係る電子素子実装用基板の要部Aの拡大変形図である。FIG. 5 is an enlarged deformation view of a main part A of the electronic device mounting substrate according to the first embodiment of the present invention. 図6(a)は本発明の第1の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図6(b)は図6(a)のX6-X6線に対応する縦断面図である。6 (a) is a top view showing the appearance of an electronic device mounting substrate and an electronic device according to another aspect of the first embodiment of the present invention, and FIG. 6 (b) is an X6 of FIG. 6 (a). -It is a vertical sectional view corresponding to X6 line. 図7(a)は本発明の第2の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図7(b)は図7(a)のX7-X7線に対応する縦断面図である。FIG. 7A is a top view showing the appearance of the electronic device mounting substrate and the lid of the electronic device according to the second embodiment of the present invention, and FIG. 7B is FIG. 7A. It is a vertical sectional view corresponding to line X7-X7. 図8(a)は本発明の第2の実施形態に係る電子素子実装用基板の要部Bの拡大図であり、図8(b)は図8(a)のX8-X8線に対応する断面図である。FIG. 8A is an enlarged view of a main part B of the electronic device mounting substrate according to the second embodiment of the present invention, and FIG. 8B corresponds to the X8-X8 line of FIG. 8A. It is a cross-sectional view. 図9(a)は本発明の第2の実施形態のその他の態様に係る電子素子実装用基板の要部Bの拡大図であり、図9(b)は図9(a)のX9-X9線に対応する断面図である。9 (a) is an enlarged view of a main part B of a substrate for mounting an electronic device according to another aspect of the second embodiment of the present invention, and FIG. 9 (b) is an enlarged view of X9-X9 of FIG. 9 (a). It is sectional drawing corresponding to a line. 図10(a)は本発明の第3の実施形態に係る電子素子実装用基板の要部Bの拡大図であり、図10(b)は図10(a)のX10-X10線に対応する断面図である。FIG. 10A is an enlarged view of a main part B of the electronic device mounting substrate according to the third embodiment of the present invention, and FIG. 10B corresponds to the X10-X10 line of FIG. 10A. It is a cross-sectional view. 図11(a)は本発明の第3の実施形態のその他の態様に係る電子素子実装用基板の要部Bの拡大図であり、図11(b)は図11(a)のX11-X11線に対応する断面図である。11 (a) is an enlarged view of a main part B of a substrate for mounting an electronic device according to another aspect of the third embodiment of the present invention, and FIG. 11 (b) is an enlarged view of X11-X11 of FIG. 11 (a). It is sectional drawing corresponding to a line. 図12(a)は本発明の第3の実施形態のその他の態様に係る電子素子実装用基板の要部Bの拡大図であり、図12(b)は図12(a)のX12-X12線に対応する断面図である。12 (a) is an enlarged view of a main part B of a substrate for mounting an electronic device according to another aspect of the third embodiment of the present invention, and FIG. 12 (b) is an enlarged view of X12-X12 of FIG. 12 (a). It is sectional drawing corresponding to a line.

<電子素子実装用基板および電子装置の構成>
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置およ
び電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
<Structure of board for mounting electronic elements and electronic devices>
Hereinafter, some exemplary embodiments of the present invention will be described with reference to the drawings. In the following description, an electronic device is defined as a configuration in which an electronic element is mounted on a substrate for mounting an electronic element. Further, an electronic module is configured to have a housing or a member provided so as to be located on the upper surface side of an electronic element mounting substrate or to surround an electronic device. The electronic element mounting substrate, the electronic device, and the electronic module may be upward or downward in any direction, but for convenience, the orthogonal coordinate system xyz is defined and the positive side in the z direction is upward.

(第1の実施形態)
図1~図6を参照して本発明の第1の実施形態における電子モジュール31、電子装置21、および電子素子実装用基板1について説明する。なお、本実施形態では図1、図2および図6では電子装置21を示しており、図2では電子装置21において蓋体12を省略した図を示している。図3では電子モジュール31を示している。また、図4~図5に電子素子実装用基板1の要部Aの拡大断面図を示す。
(First Embodiment)
The electronic module 31, the electronic device 21, and the electronic element mounting substrate 1 according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 6. In this embodiment, FIGS. 1, 2 and 6 show the electronic device 21, and FIG. 2 shows the electronic device 21 in which the lid 12 is omitted. FIG. 3 shows the electronic module 31. Further, FIGS. 4 to 5 show enlarged cross-sectional views of the main part A of the electronic element mounting substrate 1.

電子素子実装用基板1は、基板2を有する。基板2は、上面に複数の電極パッド3を有する。基板2の上面には、複数の電極パッド3のそれぞれと連続した複数の第1導体5aを有する。基板2の上面に位置する複数の第1導体5aは第1導体5aのそれぞれと連続するとともに、複数の第1導体5aの端部に跨って位置した溝部6を有する。基板2は上面に溝部6のそれぞれと連続した複数の第2導体5bを有する。基板2は複数の第1導体5aの上面に位置した第1コート4aを有し、複数の第2導体5bの上面に位置する第2コート4bを有している。 The electronic element mounting substrate 1 has a substrate 2. The substrate 2 has a plurality of electrode pads 3 on the upper surface thereof. On the upper surface of the substrate 2, a plurality of first conductors 5a continuous with each of the plurality of electrode pads 3 are provided. The plurality of first conductors 5a located on the upper surface of the substrate 2 are continuous with each of the first conductors 5a and have a groove portion 6 located across the ends of the plurality of first conductors 5a. The substrate 2 has a plurality of second conductors 5b continuous with each of the groove portions 6 on the upper surface thereof. The substrate 2 has a first coat 4a located on the upper surface of the plurality of first conductors 5a, and has a second coat 4b located on the upper surface of the plurality of second conductors 5b.

基板2は、上面または下面に電子素子10が実装される実装領域を含んでいてもよい。ここで、実装領域とは少なくとも1つ以上の電子素子10が実装される領域であり、例えば後述する電極パッド3の最外周の内側、蓋体12が実装される領域、またはそれ以外等、適宜定めることが可能である。また、実装領域に実装される部品は電子素子10に限らず、例えばコンデンサ等の電子部品であってもよく、電子素子10または/および電子部品の個数は指定されない。 The substrate 2 may include a mounting area on the upper surface or the lower surface on which the electronic element 10 is mounted. Here, the mounting region is a region where at least one or more electronic elements 10 are mounted, and is appropriately described, for example, inside the outermost periphery of the electrode pad 3 described later, a region where the lid 12 is mounted, or other regions. It is possible to determine. Further, the component mounted in the mounting area is not limited to the electronic component 10, and may be an electronic component such as a capacitor, and the number of the electronic element 10 and / and the electronic component is not specified.

ここで、図1、図2および図6に示す例では、基板2は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他の構成であってもよい。基板2を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。 Here, in the example shown in FIGS. 1, 2 and 6, the substrate 2 is composed of a plurality of insulating layers, but for example, a configuration formed by a mold, a configuration formed by pressing a mold or the like, or the like. It may be the configuration of. The material of the insulating layer constituting the substrate 2 includes, for example, electrically insulating ceramics or a resin.

基板2を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板2を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。 Examples of the electrically insulating ceramics used as the material of the insulating layer forming the substrate 2 include an aluminum oxide sintered body, a mulite sintered body, a silicon carbide sintered body, an aluminum nitride made sintered body, and silicon nitride. A quality sintered body, a glass-ceramic sintered body, or the like is included. Examples of the resin used as the material of the insulating layer forming the substrate 2 include a thermoplastic resin, an epoxy resin, a polyimide resin, an acrylic resin, a phenol resin, a fluororesin and the like. Examples of the fluororesin include ethylene tetrafluoride resin.

基板2は、図1に示すように3層の絶縁層から形成されていてもよい。また、2層以下または4層以上の絶縁層から形成されていてもよい。絶縁層が2層以下の場合には、電子素子実装用基板1の薄型化を図ることができる。また、絶縁層が4層以上の場合には、電子素子実装用基板1の剛性を高めることができる。また、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極パッド3は段差部に設けられていてもよい。 The substrate 2 may be formed of three insulating layers as shown in FIG. Further, it may be formed of two or less or four or more insulating layers. When the number of insulating layers is two or less, the thickness of the electronic element mounting substrate 1 can be reduced. Further, when the number of insulating layers is four or more, the rigidity of the electronic element mounting substrate 1 can be increased. Further, an opening may be provided in each insulating layer, and a step portion may be formed on an upper surface having different sizes of the provided openings, and the electrode pad 3 described later may be provided in the step portion.

電子素子実装用基板1は例えば、最外周の1辺の大きさは0.3mm~10cmである。平面視において電子素子実装用基板1が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板1の厚みは0.2mm以上である。 The size of one side of the outermost periphery of the electronic element mounting substrate 1 is, for example, 0.3 mm to 10 cm. When the electronic element mounting substrate 1 has a rectangular shape in a plan view, it may be square or rectangular. Further, for example, the thickness of the electronic element mounting substrate 1 is 0.2 mm or more.

電子素子実装用基板1の基板2は、電極パッド3を有する。ここで、電極パッド3は、
例えば電子素子10または/および電子部品と電気的に接続されるパッドをさしている。また、基板2の上面には、複数の電極パッド3のそれぞれと連続した複数の第1導体5aを有する。さらに、基板2は上面に後述する溝部6のそれぞれと連続した複数の第2導体5bを有する。
The substrate 2 of the electronic element mounting substrate 1 has an electrode pad 3. Here, the electrode pad 3 is
For example, it refers to a pad that is electrically connected to an electronic element 10 and / and an electronic component. Further, the upper surface of the substrate 2 has a plurality of first conductors 5a continuous with each of the plurality of electrode pads 3. Further, the substrate 2 has a plurality of second conductors 5b continuous with each of the groove portions 6 described later on the upper surface.

また、電子素子実装用基板1は基板2の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板2と外部回路基板、あるいは電子装置21と外部回路基板とを電気的に接続していてもよい。 Further, the electronic element mounting substrate 1 may be provided with electrodes for connecting an external circuit on the upper surface, the side surface, or the lower surface of the substrate 2. The electrode for connecting an external circuit may electrically connect the substrate 2 to the external circuit board or the electronic device 21 to the external circuit board.

さらに基板2には、電極パッド3、第1導体5a、第2導体5bまたは/および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板2の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド3、第1導体5a、第2導体5bまたは/および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。 Further, on the substrate 2, in addition to the electrode pad 3, the first conductor 5a, the second conductor 5b and / and the electrode for connecting the external circuit, the electrodes formed between the insulating layers, the internal wiring conductor and the internal wiring conductor are connected vertically to each other. A through conductor may be provided. These electrodes, internal wiring conductors or through conductors may be exposed on the surface of the substrate 2. The electrode pad 3, the first conductor 5a, the second conductor 5b and / and the external circuit connection electrode may be electrically connected by the electrode, the internal wiring conductor or the through conductor, respectively.

電極パッド3、第1導体5a、第2導体5b、外部回路接続用電極、電極、内部配線導体または/および貫通導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、銅からなっていてもよい。また、電極パッド3、第1導体5a、第2導体5b、外部回路接続用電極、内部配線導体または/および貫通導体は、複数の層が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。 The electrode pad 3, the first conductor 5a, the second conductor 5b, the external circuit connection electrode, the electrode, the internal wiring conductor and / and the through conductor are tungsten (W) when a plurality of insulating layers are made of electrically insulating ceramics. ), Molybdenum (Mo), manganese (Mn), silver (Ag) or copper (Cu), or alloys containing at least one metallic material selected from these. It may also be made of copper. Further, the electrode pad 3, the first conductor 5a, the second conductor 5b, the external circuit connection electrode, the internal wiring conductor and / and the through conductor are made of copper (Cu) or gold (Cu) when a plurality of layers are made of resin. Au), aluminum (Al), nickel (Ni), molybdenum (Mo) or titanium (Ti), or alloys containing at least one metallic material selected from these are included.

電極パッド3、第1導体5a、第2導体5b、外部回路接続用電極、電極、内部配線導体または/および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド3と電子素子10とをワイヤボンディング等の電子素子接続材13を介して良好に電気的接続することができる。めっき層は、例えば、厚さ0.5μm~10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm~3μmの金(Au)めっき層を順次被着させてもよい。 A plating layer may be further provided on the exposed surface of the electrode pad 3, the first conductor 5a, the second conductor 5b, the electrode for connecting an external circuit, the electrode, the internal wiring conductor and / and the through conductor. According to this configuration, the exposed surfaces of the electrodes for connecting external circuits, the conductor layer and the through conductor can be protected to reduce oxidation. Further, according to this configuration, the electrode pad 3 and the electronic element 10 can be satisfactorily electrically connected via an electronic element connecting material 13 such as wire bonding. The plating layer may be, for example, coated with a Ni plating layer having a thickness of 0.5 μm to 10 μm, or the Ni plating layer and a gold (Au) plating layer having a thickness of 0.5 μm to 3 μm may be sequentially coated. good.

ここで、第1導体5aは電極パッド3と電気的に接続している。また、第2導体5bは第1導体5aとは後述する溝6を挟んで離れて位置している。 Here, the first conductor 5a is electrically connected to the electrode pad 3. Further, the second conductor 5b is located away from the first conductor 5a with a groove 6 described later interposed therebetween.

電子素子実装用基板1の基板2は第1導体5aと第2導体5bとのそれぞれに連続した溝6を有している。溝6は例えば第1導体5aまたは/および第2導体5bをレーザー等でカットした部分である。一般的に、電気めっき法を用いる場合、隣り合う複数の電子素子実装用基板同士をつなげる配線を側面に露出させる場合がある。側面に露出した配線は、電子素子実装用基板の表面または裏面に露出した電極パッドと電気的に導通しているため、電子素子を実装後は電気特性の低下をきたす原因となる場合がある。 The substrate 2 of the electronic element mounting substrate 1 has continuous grooves 6 in each of the first conductor 5a and the second conductor 5b. The groove 6 is, for example, a portion where the first conductor 5a and / and the second conductor 5b are cut by a laser or the like. Generally, when the electroplating method is used, the wiring connecting a plurality of adjacent electronic element mounting substrates may be exposed on the side surface. Since the wiring exposed on the side surface is electrically conductive with the electrode pads exposed on the front surface or the back surface of the electronic element mounting substrate, it may cause deterioration of electrical characteristics after the electronic element is mounted.

これに対し、本実施形態では、電子素子実装用基板1の基板2は第1導体5aと第2導体5bとのそれぞれに連続した溝6を有している。この溝は、基板2の表面で各電極パッド3と導通する第1導体5aと、電気めっき導通用の第2導体5bとを設け、電気めっき法でめっきを被着後にレーザー等でその第1導体5aと第2導体5bとを絶縁することが可能となる。これにより、電子素子実装用基板1は基板2の側面に配線を側面に露出する
こと、または側面に露出した配線と電極パッド3と導通している内部配線とが導通することを低減させることが可能となる。よって、電子装置21において電子素子10を実装後の電気特性が低下することを低減させることが可能となる。
On the other hand, in the present embodiment, the substrate 2 of the electronic element mounting substrate 1 has continuous grooves 6 in each of the first conductor 5a and the second conductor 5b. This groove is provided with a first conductor 5a that conducts with each electrode pad 3 on the surface of the substrate 2, and a second conductor 5b for conducting electroplating. It is possible to insulate the conductor 5a and the second conductor 5b. As a result, the electronic element mounting substrate 1 can reduce the wiring exposed on the side surface of the substrate 2 or the wiring exposed on the side surface and the internal wiring conducting with the electrode pad 3 from conducting. It will be possible. Therefore, it is possible to reduce the deterioration of the electrical characteristics after mounting the electronic element 10 in the electronic device 21.

ここで、溝6とは第1導体5aおよび第2導体5bの間の領域であって、第1導体5aおよび第2導体5bが基板2の表面に位置していない部分のことである。溝6は上面視で基板2の上面が露出していてもよいし、後述するように凹部形状となっていてもよい。 Here, the groove 6 is a region between the first conductor 5a and the second conductor 5b, and is a portion where the first conductor 5a and the second conductor 5b are not located on the surface of the substrate 2. The groove 6 may have an exposed upper surface of the substrate 2 when viewed from above, or may have a concave shape as described later.

溝6は表面に金属体が被着していてもよい。なおこの時、金属体を介して第1導体5aと第2導体5bとは接続していないことで本実施形態の効果を奏することが可能となる。溝6と連続する側の第1導体5aの端部からの仮想延長線と、溝6と連続する側の第2導体5bの端部からの仮想延長線とは、上面視において、交差して(重なって)いてもよい。 A metal body may be adhered to the surface of the groove 6. At this time, since the first conductor 5a and the second conductor 5b are not connected via the metal body, the effect of the present embodiment can be achieved. The virtual extension line from the end of the first conductor 5a on the side continuous with the groove 6 and the virtual extension line from the end of the second conductor 5b on the side continuous with the groove 6 intersect each other in the top view. It may be (overlapping).

電子素子実装用基板1の基板2は複数の第1導体5aの上面に位置した第1コート4aを有し、複数の第2導体5bの上面に位置する第2コート4bを有している。上述したように、電界めっきを被膜後にレーザー等で溝6を形成することで、電子装置21において電子素子を実装後の電気特性が低下することを低減させることが可能となる。しかしながら、近年、電子素子実装用基板はますます小型化しており、絶縁する領域と電極パッドとの距離が小さくなっている。そのため、第1コート4aおよび第2コート4bがないと、例えば電子素子または電子部品を実装する工程において異方性導電性樹脂、半田、またはダストなどが絶縁領域に付着し、絶縁した第2導体と再度電気的に接続してしまう場合があり、電子素子を実装後に電気特性の低下が発生することが懸念されていた。 The substrate 2 of the electronic element mounting substrate 1 has a first coat 4a located on the upper surface of the plurality of first conductors 5a, and has a second coat 4b located on the upper surface of the plurality of second conductors 5b. As described above, by forming the groove 6 with a laser or the like after coating the electric field plating, it is possible to reduce the deterioration of the electrical characteristics after mounting the electronic element in the electronic device 21. However, in recent years, the electronic element mounting substrate has become smaller and smaller, and the distance between the insulating region and the electrode pad has become smaller. Therefore, without the first coat 4a and the second coat 4b, for example, in the process of mounting an electronic element or an electronic component, anisotropic conductive resin, solder, dust, or the like adheres to the insulating region, and the insulated second conductor is insulated. It may be electrically connected again, and there is a concern that the electrical characteristics may deteriorate after the electronic element is mounted.

これに対し、本実施形態では電子素子実装用基板1の基板2は複数の第1導体5aの上面に位置した第1コート4aを有し、複数の第2導体5bの上面に位置する第2コート4bを有している。この構造により、電極パッド3と連続する第1導体5aと第2導体5bとの間の溝6の近傍に第1コート4aと第2コート4bとで簡易的な壁を設けることが可能となる。よって、溝6に電子素子10を実装する工程等で使用される異方性導電性樹脂、半田、またはダストなどが電極パッド3側から流れるまたはその他の要因で付着することを低減させることが可能となる。これにより、溝6で電気的に絶縁された第1導体5aと第2導体5bとの間が電気的に接続してしまうことを低減させることが可能となる。その結果、電子素子10を実装後に、電子装置21の電気特性が低下することを低減させることが可能となる。 On the other hand, in the present embodiment, the substrate 2 of the electronic element mounting substrate 1 has the first coat 4a located on the upper surface of the plurality of first conductors 5a, and the second substrate 2 located on the upper surface of the plurality of second conductors 5b. It has a coat 4b. With this structure, it is possible to provide a simple wall with the first coat 4a and the second coat 4b in the vicinity of the groove 6 between the first conductor 5a and the second conductor 5b continuous with the electrode pad 3. .. Therefore, it is possible to reduce the possibility that the anisotropic conductive resin, solder, dust, etc. used in the process of mounting the electronic element 10 in the groove 6 flows from the electrode pad 3 side or adheres due to other factors. It becomes. This makes it possible to reduce the electrical connection between the first conductor 5a and the second conductor 5b, which are electrically insulated by the groove 6. As a result, it is possible to reduce the deterioration of the electrical characteristics of the electronic device 21 after mounting the electronic element 10.

また、本実施形態では第2導体5bの上面に第2コート4bが位置している。電子装置は上面に後述する蓋体を用いる場合がある。このとき、蓋体は後述する蓋体接合材を用いて接合される場合がある。このとき、この蓋体接合材が溝に流れ込むまたは、蓋体接合材を塗布する工程で発生するダスト等が溝に付着することが起因して絶縁した第1導体と再度電気的に接続してしまう場合がある。これにより、電子素子を実装後に電気特性の低下が発生することが懸念されていた。 Further, in the present embodiment, the second coat 4b is located on the upper surface of the second conductor 5b. The electronic device may use a lid, which will be described later, on the upper surface. At this time, the lid may be joined using a lid joining material described later. At this time, the lid joint material flows into the groove, or dust or the like generated in the process of applying the lid joint material adheres to the groove, so that the first conductor is electrically connected again to be insulated. It may end up. As a result, there is a concern that the electrical characteristics may deteriorate after the electronic element is mounted.

これに対し、本実施形態のように第2導体5bの上面にも第2コート4bを有することで、蓋体接合材14またはそれを塗布するときに発生するダスト等が溝6に付着することを低減させることが可能となる。これにより、溝6で電気的に絶縁された第1導体5aと第2導体5bとの間が電気的に接続してしまうことを低減させることが可能となる。その結果、蓋体14を実装後に、電子装置21の電気特性が低下することを低減させることが可能となる。 On the other hand, by having the second coat 4b also on the upper surface of the second conductor 5b as in the present embodiment, the lid joint material 14 or dust or the like generated when the lid joint material 14 is applied adheres to the groove 6. Can be reduced. This makes it possible to reduce the electrical connection between the first conductor 5a and the second conductor 5b, which are electrically insulated by the groove 6. As a result, it is possible to reduce the deterioration of the electrical characteristics of the electronic device 21 after mounting the lid body 14.

以上のことにより、基板2の側面に配線が露出することまたは露出した配線と電極パッ
ド3が電気的に接続することを低減させ、電気特性を向上させることが可能となるとともに、電気メッキによりめっき被膜を被着することが可能となる。
As a result, it is possible to reduce the exposure of wiring on the side surface of the substrate 2 or the electrical connection between the exposed wiring and the electrode pad 3, and improve the electrical characteristics, and plating by electroplating. It becomes possible to apply a coating film.

図1に示す例のように、溝6は第1導体5aと第2導体5bとの間の1か所のみに設けられていてもよいが、例えば2か所以上設けられていてもよい。溝6が2か所以上設けられている時、第1コート5aは電極パッド3の近傍に位置している必要があるが、第2コート5bは第1コート5aと異なる場所であって第2導体5bの上面であればどこに位置していてもよい。 As in the example shown in FIG. 1, the groove 6 may be provided in only one place between the first conductor 5a and the second conductor 5b, but may be provided in, for example, two or more places. When the grooves 6 are provided in two or more places, the first coat 5a needs to be located in the vicinity of the electrode pad 3, but the second coat 5b is a different place from the first coat 5a and is the second. It may be located anywhere on the upper surface of the conductor 5b.

図1に示す例のように、複数の第1導体5aが並んで配置されているとき、第1コート4aは、複数の第1導体5aの上面にまたがって位置していてもよい。複数の第1導体5aの上面に第1コート4aが跨って位置していることで、第1コート4aを形成する工程を簡略化することが可能となる。また、各第1導体5aにそれぞれ第1コート4aが位置している場合、第1コート4aを形成する工程において工程誤差などで、第1コート4aの位置または大きさに誤差が生じ、第1導体5aの上面全体に設けられない場合がある。この時、第1コート4aが複数の第1導体5aを跨っていることで、第1コート4aを設ける工程で誤差が生じたとしても、第1コート4aが第1導体5aを覆えなくなることを低減させることが可能となる。よって本実施形態の効果をより向上させることが可能となる。 As in the example shown in FIG. 1, when a plurality of first conductors 5a are arranged side by side, the first coat 4a may be located across the upper surface of the plurality of first conductors 5a. Since the first coat 4a is located straddling the upper surface of the plurality of first conductors 5a, it is possible to simplify the process of forming the first coat 4a. Further, when the first coat 4a is located on each of the first conductors 5a, an error occurs in the position or size of the first coat 4a due to a process error or the like in the process of forming the first coat 4a, and the first coat 4a is first. It may not be provided on the entire upper surface of the conductor 5a. At this time, since the first coat 4a straddles the plurality of first conductors 5a, even if an error occurs in the step of providing the first coat 4a, the first coat 4a cannot cover the first conductor 5a. It is possible to reduce it. Therefore, it is possible to further improve the effect of this embodiment.

図1に示す例のように、複数の第2導体5bが並んで配置されているとき、第2コート4bは、複数の第2導体5bの上面にまたがって位置していてもよい。複数の第2導体5bの上面に第2コート4bが跨って位置していることで、第2コート4bを形成する工程を簡略化することが可能となる。また、各第2導体5bにそれぞれ第2コート4bが位置している場合、第2コート4bを形成する工程において工程誤差などで、第2コート4bの位置または大きさに誤差が生じ、第2導体5bの上面全体に設けられない場合がある。この時、第2コート4bが複数の第2導体5bを跨っていることで、第2コート4bを設ける工程で誤差が生じたとしても、第2コート4bが第2導体5bを覆えなくなることを低減させることが可能となる。よって本実施形態の効果をより向上させることが可能となる。 As in the example shown in FIG. 1, when a plurality of second conductors 5b are arranged side by side, the second coat 4b may be located across the upper surface of the plurality of second conductors 5b. Since the second coat 4b is located on the upper surface of the plurality of second conductors 5b so as to straddle the upper surface, it is possible to simplify the process of forming the second coat 4b. Further, when the second coat 4b is located on each of the second conductors 5b, an error occurs in the position or size of the second coat 4b due to a process error or the like in the process of forming the second coat 4b, and the second coat 4b is formed. It may not be provided on the entire upper surface of the conductor 5b. At this time, since the second coat 4b straddles the plurality of second conductors 5b, even if an error occurs in the process of providing the second coat 4b, the second coat 4b cannot cover the second conductor 5b. It is possible to reduce it. Therefore, it is possible to further improve the effect of this embodiment.

図1に示す例では、第2コート4bの外辺は基板2の外辺と上面視において重なって位置しているが、第2コート4bの外辺が基板2の外辺よりも上面視において内側に位置していてもよい。図1に示す例のように、電子素子実装用基板1の第2コート4bの外辺は基板2の外辺と上面視において重なって位置していことで、第2導体5bの露出部分を低減させることが可能となる。よって、本実施形態の効果をより向上させることが可能となるとともに、電気メッキで被着するめっき量を低減させることが可能となり、電子素子実装用基板1の低コスト化が可能となる。また、電子素子実装用基板1の第2コート4bの外辺が基板2の外辺よりも上面視において内側に位置していることで、第2コート4bを設ける工程において、第2コート4bが基板2の外辺から外側に突出または基板2の側面に垂れ込むことを低減させることが可能となる。よって、基板2の外寸が大きくなることを低減させることが可能となり、後述する筐体が設置できない、実装エリアに実装できない(入らない)という不具合を低減させることが可能となる。 In the example shown in FIG. 1, the outer side of the second coat 4b is positioned so as to overlap the outer side of the substrate 2 in the upper view, but the outer side of the second coat 4b is located in the upper view than the outer side of the substrate 2. It may be located inside. As shown in the example shown in FIG. 1, the outer side of the second coat 4b of the electronic element mounting substrate 1 is positioned so as to overlap the outer side of the substrate 2 in the top view, thereby reducing the exposed portion of the second conductor 5b. It is possible to make it. Therefore, it is possible to further improve the effect of the present embodiment, reduce the amount of plating adhered by electroplating, and reduce the cost of the electronic element mounting substrate 1. Further, since the outer side of the second coat 4b of the electronic element mounting substrate 1 is located inside the outer side of the substrate 2 in the upper view, the second coat 4b is provided in the step of providing the second coat 4b. It is possible to reduce protrusion from the outer side of the substrate 2 to the outside or hanging on the side surface of the substrate 2. Therefore, it is possible to reduce the increase in the outer dimensions of the substrate 2, and it is possible to reduce the problems that the housing, which will be described later, cannot be installed and cannot be mounted (cannot fit) in the mounting area.

第1コート4aまたは/および第2コート4bを構成する材料として、例えば電気絶縁性セラミックスまたは樹脂が含まれる。第1コート4aまたは/および第2コート4bを形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板2を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。 Materials constituting the first coat 4a and / and the second coat 4b include, for example, electrically insulating ceramics or resins. Examples of the electrically insulating ceramics used as the material of the insulating layer forming the first coat 4a and / and the second coat 4b include an aluminum oxide sintered body, a mullite sintered body, and a silicon carbide sintered body. An aluminum nitride sintered body, a silicon nitride sintered body, a glass ceramic sintered body and the like are included. Examples of the resin used as the material of the insulating layer forming the substrate 2 include a thermoplastic resin, an epoxy resin, a polyimide resin, an acrylic resin, a phenol resin, a fluororesin and the like. Examples of the fluororesin include ethylene tetrafluoride resin.

第1コート4aまたは/および第2コート4bは、絶縁性のペーストからなる膜であってもよいし、絶縁層であってもよい。どちらの場合においても本発明の効果を奏することが可能となる。第1コート4aまたは/および第2コート4bが絶縁性のペーストからなる絶縁膜であることで基板2の薄型化が可能となる。第1コート4aまたは/および第2コート4bが絶縁層であることで、厚みを大きく設けることが可能となる。よって、溝6に電子素子10を実装する工程等で使用される異方性導電性樹脂、半田、またはダストなどが電極パッド3側から流れるまたはその他の要因で付着することをより低減させることが可能となる。これにより、溝6で電気的に絶縁された第1導体5aと第2導体5bとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子10を実装後に、電子装置21の電気特性が低下することを低減させることが可能となる。 The first coat 4a and / and the second coat 4b may be a film made of an insulating paste or may be an insulating layer. In either case, the effect of the present invention can be achieved. Since the first coat 4a and / and the second coat 4b are insulating films made of an insulating paste, the substrate 2 can be made thinner. Since the first coat 4a and / and the second coat 4b are insulating layers, it is possible to provide a large thickness. Therefore, it is possible to further reduce the possibility that the anisotropic conductive resin, solder, dust, etc. used in the process of mounting the electronic element 10 in the groove 6 flows from the electrode pad 3 side or adheres due to other factors. It will be possible. This makes it possible to reduce the electrical connection between the first conductor 5a and the second conductor 5b, which are electrically insulated by the groove 6, and after mounting the electronic element 10, the electronic device It is possible to reduce the deterioration of the electrical characteristics of 21.

第1コート4aまたは/および第2コート4bの材料は基板2と同一であってよい。同一であることで、電子素子10、電子部品等を実装する工程または/および筐体を実装する工程等の加熱の工程において材料差による熱膨張係数の差を小さくすることが可能となる。よって、熱膨張の変化の差によるはがれまたはクラックを低減させることが可能となる。 The material of the first coat 4a and / and the second coat 4b may be the same as that of the substrate 2. By being the same, it is possible to reduce the difference in the coefficient of thermal expansion due to the material difference in the heating step such as the step of mounting the electronic element 10, the electronic component, and / or the step of mounting the housing. Therefore, it is possible to reduce peeling or cracking due to the difference in the change in thermal expansion.

基板2および第1コート4aまたは/および第2コート4bを構成する材料が、電気絶縁性セラミックスであるとき、基板2と第1コート4aまたは/および第2コート4bは焼結して一体化していてもよい。基板2と第1コート4aまたは/および第2コート4bが焼結して一体化していることで、第1コート4aまたは/および第2コート4bのはがれを低減させることが可能となる。よって、第1コート4aまたは/および第2コート4bが剥がれることで溝6に異物が付着し、溝6で電気的に絶縁された第1導体5aと第2導体5bとの間が電気的に接続してしまうことを低減させることが可能となる。よって、電子素子10を実装後に、電子装置21の電気特性が低下することを低減させることが可能となる。 When the substrate 2 and the first coat 4a and / and the material constituting the second coat 4b are electrically insulating ceramics, the substrate 2 and the first coat 4a and / and the second coat 4b are sintered and integrated. You may. Since the substrate 2 and the first coat 4a and / and the second coat 4b are sintered and integrated, it is possible to reduce the peeling of the first coat 4a and / and the second coat 4b. Therefore, when the first coat 4a and / and the second coat 4b are peeled off, foreign matter adheres to the groove 6, and the space between the first conductor 5a and the second conductor 5b electrically insulated by the groove 6 is electrically. It is possible to reduce the connection. Therefore, it is possible to reduce the deterioration of the electrical characteristics of the electronic device 21 after mounting the electronic element 10.

第1導体5aと第2導体5bとの間の溝6の大きさ(幅)は例えば0.05mm以上であればよい。これにより、溝6をレーザー等で作製する場合の工程誤差が生じたとしても、第1導体5aと第2導体5bとの絶縁性を確保することが可能となる。また、例えば、0.5mm以下であれば、より小型化させることができる。 The size (width) of the groove 6 between the first conductor 5a and the second conductor 5b may be, for example, 0.05 mm or more. As a result, it is possible to secure the insulating property between the first conductor 5a and the second conductor 5b even if a process error occurs when the groove 6 is manufactured by a laser or the like. Further, for example, if it is 0.5 mm or less, the size can be further reduced.

第1導体5aの端部と第1コート4aの端部および第2導体5bの端部と第2コート4bの端部とは上面視で重なっていてもよいし(面一であってもよいし)、第1コート4aまたは第2コート4bの端部が第1導体5aの端部または第2導体5bの端部よりも内側または外側に位置していてもよい。第1導体5aの端部と第1コート4aの端部および第2導体5bの端部と第2コート4bの端部とは上面視で重なっている場合、溝6をレーザー等で作製するときに同時に第1導体5aの端部と第1コート4aの端部および第2導体5bの端部と第2コート4bを作製することが可能となる。よって、電子素子実装用基板1の工程負荷を低減させることが可能となる。第1導体5aの端部と第1コート4aの端部および第2導体5bの端部と第2コート4bの端部が上面視で第1導体5aの端部または第2導体5bの端部よりも内側または外側に位置している。このことで、溝6をレーザー等で作製する場合において、レーザーが第1コート4aまたは第2コート4bに接触することを低減させることが可能となる。よって、第1コート4aまたは第2コート4bからダストが発生することを低減させることが可能となる。 The end of the first conductor 5a, the end of the first coat 4a, the end of the second conductor 5b, and the end of the second coat 4b may overlap (may be flush with each other) in a top view. ), The end of the first coat 4a or the second coat 4b may be located inside or outside the end of the first conductor 5a or the end of the second conductor 5b. When the end of the first conductor 5a, the end of the first coat 4a, the end of the second conductor 5b, and the end of the second coat 4b overlap in a top view, when the groove 6 is manufactured by a laser or the like. At the same time, it is possible to manufacture the end portion of the first conductor 5a, the end portion of the first coat 4a, the end portion of the second conductor 5b, and the second coat 4b. Therefore, it is possible to reduce the process load of the electronic element mounting substrate 1. The end of the first conductor 5a, the end of the first coat 4a, the end of the second conductor 5b, and the end of the second coat 4b are the end of the first conductor 5a or the end of the second conductor 5b in top view. Located inside or outside. This makes it possible to reduce the contact of the laser with the first coat 4a or the second coat 4b when the groove 6 is manufactured by a laser or the like. Therefore, it is possible to reduce the generation of dust from the first coat 4a or the second coat 4b.

電子素子実装用基板1の複数の第2導体5bの端部は、第2導体5bの他の箇所よりも
光沢度が小さくてもよい。この構造により、水分およびダスト等が発生し第2導体5bの端部に接触した場合においても腐食などが発生することを低減させることが可能となる。例えば、溝6を作成する工程においてレーザーを使用して溝6を作製するとき、レーザーにより、第2導体5bの端部は酸化し光沢度が小さくなる。これにより、第2導体5bの端部が保護される。よって、例えば電子素子10を実装する工程において、水分などのダストが発生した場合において第2導体5bの端部に接触し腐食などが発生することを低減させることが可能となる。また、レーザー等が基板2と接触すると、ガラス成分が溶融し、第2導体5bの端部に付着することによっても、光沢度が小さくなる。この場合においても、ガラス成分が第2導体5bの端部を覆うことで光沢が薄くなる。これにより、第2導体5bの端部が保護される。よって、例えば電子素子10を実装する工程において、水分などのダストが発生した場合において第2導体5bの端部に接触し腐食などが発生することを低減させることが可能となる。
The ends of the plurality of second conductors 5b of the electronic element mounting substrate 1 may have a lower glossiness than other parts of the second conductor 5b. With this structure, it is possible to reduce the occurrence of corrosion or the like even when moisture, dust or the like is generated and comes into contact with the end portion of the second conductor 5b. For example, when the groove 6 is made by using a laser in the step of making the groove 6, the end portion of the second conductor 5b is oxidized by the laser and the glossiness is reduced. This protects the end of the second conductor 5b. Therefore, for example, in the process of mounting the electronic element 10, when dust such as moisture is generated, it is possible to reduce the occurrence of corrosion or the like in contact with the end portion of the second conductor 5b. Further, when the laser or the like comes into contact with the substrate 2, the glass component melts and adheres to the end portion of the second conductor 5b, so that the glossiness is reduced. Even in this case, the glass component covers the end portion of the second conductor 5b, so that the gloss is reduced. This protects the end of the second conductor 5b. Therefore, for example, in the process of mounting the electronic element 10, when dust such as moisture is generated, it is possible to reduce the occurrence of corrosion or the like in contact with the end portion of the second conductor 5b.

図4および図5に電子素子実装用基板1の要部Aの拡大図を示す。電子素子実装用基板1の第2導体5bは図1に示す例のように、例えば基板2の外辺まで伸びていてもよいし、図4に示す例のように複数の第2導体5bが1点で重なり、貫通導体等と基板2の内部配線を介して側面に露出していてもよい。このような場合においても、第1導体5aと第2導体5bの上面に第1コート4aと第2コート4bを有していることで、本実施形態の効果を奏することが可能となる。 4 and 5 show an enlarged view of a main part A of the electronic element mounting substrate 1. The second conductor 5b of the electronic element mounting substrate 1 may extend to, for example, the outer side of the substrate 2 as shown in the example shown in FIG. 1, or a plurality of second conductors 5b may extend to the outer side of the substrate 2 as shown in the example shown in FIG. It may overlap at one point and be exposed on the side surface via the through conductor or the like and the internal wiring of the substrate 2. Even in such a case, by having the first coat 4a and the second coat 4b on the upper surfaces of the first conductor 5a and the second conductor 5b, it is possible to achieve the effect of the present embodiment.

一般的に、電子素子実装用基板1の露出した電極パッド3の表面に電気めっき法にてめっきを被着する場合、各電極パッド3と接続した導体に直接端子を触れさせて電流を流す方法と、複数の電子素子実装用基板1を縦横に配列し各基板2が電気的に接続した多数個取配線基板の状態で電流を流す方法と、がある。例えば多数個取配線基板状態で電気めっき法にてめっきを被着する場合、図1に示す例のように、第2導体5bが基板2の外辺まで伸びていることで隣り合う電子素子実装用基板1間で直接第2導体5b同士を電気的に接続することができる。また、例えば多数個取配線基板状態で電気めっき法にてめっきを被着する場合、図4に示す例のように、複数の第2導体5bが1点で重なっていることで、基板2の側面を介して隣り合う電子素子実装用基板1間を電気的に接続することができる。この場合、第2導体5bの表面に露出している面積を低減させることが可能となるため、電気メッキで被着するめっき量を低減させることが可能となる。よって、電子素子実装用基板1の低コスト化が可能となる。また、第2導体5bが基板2の表面に露出する面積を低減させることが可能となるため、基板2を大型化することなく基板2の表面に実装する電子部品の数を増やすことが可能となる。よって電子装置21の高機能化および小型化が可能となる。 Generally, when plating is applied to the surface of the exposed electrode pad 3 of the electronic element mounting substrate 1 by an electroplating method, a method of directly touching a terminal to a conductor connected to each electrode pad 3 to pass a current. There is also a method of arranging a plurality of electronic element mounting substrates 1 vertically and horizontally and passing a current in the state of a large number of wiring substrates to which each substrate 2 is electrically connected. For example, when plating is applied by the electroplating method in the state of a large number of wiring boards, adjacent electronic elements are mounted because the second conductor 5b extends to the outer side of the board 2 as shown in the example shown in FIG. The second conductors 5b can be electrically connected to each other directly between the boards 1. Further, for example, when plating is applied by the electroplating method in the state of a large number of wiring boards, as shown in the example shown in FIG. 4, a plurality of second conductors 5b overlap at one point, so that the substrate 2 is covered. Adjacent electronic element mounting substrates 1 can be electrically connected via the side surface. In this case, since the area exposed on the surface of the second conductor 5b can be reduced, the amount of plating adhered by electroplating can be reduced. Therefore, the cost of the electronic element mounting substrate 1 can be reduced. Further, since the area where the second conductor 5b is exposed on the surface of the substrate 2 can be reduced, it is possible to increase the number of electronic components mounted on the surface of the substrate 2 without increasing the size of the substrate 2. Become. Therefore, the electronic device 21 can be made more sophisticated and smaller.

図4(a)では、隣り合う2つの第2導体5bが1点で重なっており、図4(b)では隣り合う3つの第2導体5bが1点で重なっている。このように、重ねる第2導体5bの数は適宜選択できる。電気めっき法は電流の大きさ(抵抗の大きさ)で被着するめっきの厚みが異なってくるため、めっき被膜の厚みに応じて、適宜重ねる第2導体5bの多さを調整してもよい。 In FIG. 4A, two adjacent second conductors 5b overlap at one point, and in FIG. 4B, three adjacent second conductors 5b overlap at one point. In this way, the number of the second conductors 5b to be overlapped can be appropriately selected. In the electroplating method, the thickness of the plating to be adhered differs depending on the magnitude of the current (the magnitude of the resistance). Therefore, the number of the second conductors 5b to be overlapped may be adjusted as appropriate according to the thickness of the plating film. ..

図5に示す例では、複数の第2導体5bは第3導体5cと連続している。このような構造においても、第1導体5aと第2導体5bの上面に第1コート4aと第2コート4bを有していることで、本実施形態の効果を奏することが可能となる。また、面積の大きい第3導体5cに複数の第2導体5bが連続していることで、第2導体5bおよび溝6を形成する前の第1導体5aおよび電極パッド3への電流を均一とすることが可能となる。よって、安定した厚みのメッキを被着することが可能となる。 In the example shown in FIG. 5, the plurality of second conductors 5b are continuous with the third conductor 5c. Even in such a structure, by having the first coat 4a and the second coat 4b on the upper surfaces of the first conductor 5a and the second conductor 5b, it is possible to achieve the effect of the present embodiment. Further, since the plurality of second conductors 5b are continuous with the third conductor 5c having a large area, the current to the first conductor 5a and the electrode pad 3 before forming the second conductor 5b and the groove 6 is made uniform. It becomes possible to do. Therefore, it is possible to apply plating having a stable thickness.

電子素子実装用基板1が大きい第3導体5cを有するとき、第2コート4b、第2導体
5bまたは/および第3導体5cの表表面を覆っていてもよい。この構造により、第3導体5cの表面に露出している面積を低減させることが可能となるため、電気メッキで被着するめっき量を低減させることが可能となる。よって、電子素子実装用基板1の低コスト化が可能となる。
When the electronic element mounting substrate 1 has a large third conductor 5c, it may cover the front surface of the second coat 4b, the second conductor 5b and / and the third conductor 5c. With this structure, it is possible to reduce the area exposed on the surface of the third conductor 5c, so that it is possible to reduce the amount of plating adhered by electroplating. Therefore, the cost of the electronic element mounting substrate 1 can be reduced.

第3導体5cが第1導体5aまたは/および第2導体5bと同じ材料で構成されていてもよい。 The third conductor 5c may be made of the same material as the first conductor 5a and / and the second conductor 5b.

<電子装置の構成>
図1~図2、図6に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の上面または下面に実装された電子素子10を備えている。
<Configuration of electronic device>
1 to 2 and 6 show an example of the electronic device 21. The electronic device 21 includes an electronic element mounting substrate 1 and an electronic element 10 mounted on the upper surface or the lower surface of the electronic element mounting substrate 1.

電子装置21は、電子素子実装用基板1と、電子素子実装用基板1に実装された電子素子10を有している。電子素子10の一例としては、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子10は、接着材を介して、基板2の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。 The electronic device 21 has an electronic element mounting substrate 1 and an electronic element 10 mounted on the electronic element mounting substrate 1. Examples of the electronic element 10 include an image pickup element such as a CCD (Charge Coupled Device) type or a CMOS (Complementary Metal Oxide Semiconductor) type, a light emitting element such as an LED (Light Emitting Diode), pressure, pressure, acceleration, gyro and the like. An element having a sensor function, an integrated circuit, or the like. The electronic element 10 may be arranged on the upper surface of the substrate 2 via an adhesive. For this adhesive, for example, silver epoxy or thermosetting resin is used.

電子素子10と電子素子実装用基板1とは例えばワイヤーボンディング、半田ボール、金バンプ等を含む電子素子接続材13で電気的に接続されていてもよい。 The electronic element 10 and the electronic element mounting substrate 1 may be electrically connected by, for example, an electronic element connecting material 13 including wire bonding, solder balls, gold bumps, and the like.

電子装置21は、電子素子10を覆うとともに、電子素子実装用基板1の上面に接合された蓋体12を有していてもよい。ここで、電子素子実装用基板1は基板2の枠状部分の上面に蓋体12を接続してもよいし、蓋体12を支え、基板2の上面であって電子素子10を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板2とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。 The electronic device 21 may have a lid 12 bonded to the upper surface of the electronic element mounting substrate 1 while covering the electronic element 10. Here, the electronic element mounting substrate 1 may be connected to the upper surface of the frame-shaped portion of the substrate 2, or the lid 12 may be supported so as to be the upper surface of the substrate 2 and surround the electronic element 10. The provided frame-shaped body may be provided. Further, the frame-shaped body and the substrate 2 may be made of the same material, or may be made of different materials.

枠状体と基板2と、が同じ材料から成る場合、基板2は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよい。また、別に設ける、ろう材等でそれぞれ接合してもよい。 When the frame-shaped body and the substrate 2 are made of the same material, the substrate 2 may be made to be integrated with the insulating layer of the uppermost layer by providing an opening with the frame-shaped body. Further, they may be joined separately with a brazing material or the like.

また、基板2と枠状体とが別の材料から成る例として枠状体が蓋体12と基板2とを接合する蓋体接合材14と同じ材料から成る場合がある。このとき、蓋体接合材14を厚く設けることで、接着の効果と枠状体(蓋体12を支える部材)としての効果を併せ持つことが可能となる。このときの蓋体接合材14は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体12とが同じ材料から成る場合もあり、このときは枠状体と蓋体12は同一個体として構成されていてもよい。 Further, as an example in which the substrate 2 and the frame-shaped body are made of different materials, the frame-shaped body may be made of the same material as the lid body joining material 14 for joining the lid body 12 and the substrate 2. At this time, by providing the lid body joining material 14 thickly, it is possible to have both the effect of adhesion and the effect of a frame-shaped body (member supporting the lid body 12). Examples of the lid bonding material 14 at this time include a thermosetting resin, a low melting point glass, a brazing material made of a metal component, and the like. Further, the frame-shaped body and the lid body 12 may be made of the same material, and in this case, the frame-shaped body and the lid body 12 may be configured as the same individual.

蓋体12は、例えば電子素子10がCMOS、CCD等の撮像素子、またはLEDなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体12は例えば、電子素子10が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。 For the lid 12, for example, when the electronic element 10 is an image pickup element such as CMOS or CCD, or a light emitting element such as LED, a highly transparent member such as a glass material is used. Further, for the lid 12, for example, when the electronic element 10 is an integrated circuit or the like, a metal material, a ceramic material, or an organic material may be used.

蓋体12は、蓋体接合材14を介して電子素子実装用基板1と接合している。蓋体接合材14を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなる、ろう材等がある。 The lid body 12 is bonded to the electronic element mounting substrate 1 via the lid body bonding material 14. Examples of the material constituting the lid joining material 14 include a brazing material made of a thermosetting resin, a low melting point glass, or a metal component.

電子装置21が図1~図2、図6に示すような電子素子実装用基板1を有することで、
電子素子10の電気特性が低くなることを低減させることが可能となる。
By having the electronic device 21 having the electronic element mounting substrate 1 as shown in FIGS. 1 to 2 and 6.
It is possible to reduce the deterioration of the electrical characteristics of the electronic element 10.

また、図6に示す例では、電子装置21は蓋体接合材14が溝6を覆っている。このように蓋体接合材14が溝6を覆っていることで、蓋体12を接合する工程のあと、外部からの振動などによってダストが舞い上がったとしても溝6に付着することを低減させることが可能となる。よって、溝6で電気的に絶縁された第1導体5aと第2導体5bとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子10を実装後に、電子装置21の電気特性が低下することを低減させることが可能となる。 Further, in the example shown in FIG. 6, in the electronic device 21, the lid joining material 14 covers the groove 6. By covering the groove 6 with the lid joining material 14 in this way, it is possible to reduce the adhesion of dust to the groove 6 even if dust is blown up by vibration from the outside after the step of joining the lid 12. Is possible. Therefore, it is possible to reduce the electrical connection between the first conductor 5a and the second conductor 5b electrically insulated by the groove 6, and after mounting the electronic element 10, the electronic device 21 can be used. It is possible to reduce the deterioration of the electrical characteristics of the.

<電子モジュールの構成>
図3に電子素子実装用基板1を用いた電子モジュール31の一例を示す。電子モジュール31は、電子装置21と電子装置21の上面または電子装置21を覆うように設けられた筐体32とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
<Configuration of electronic module>
FIG. 3 shows an example of the electronic module 31 using the electronic element mounting substrate 1. The electronic module 31 has an electronic device 21 and a housing 32 provided so as to cover the upper surface of the electronic device 21 or the electronic device 21. In the example shown below, an imaging module will be described as an example for explanation.

電子モジュール31は筐体32(レンズホルダー)を有していてもよい。筐体32を有することでより気密性の向上または外部からの応力が直接電子装置21に加えられることを低減することが可能となる。筐体32は、例えば樹脂または金属材料等から成る。また、筐体32がレンズホルダーであるとき筐体32は、樹脂、液体、ガラスまたは水晶等からなるレンズが1個以上組み込まれていてもよい。また、筐体32は、レンズなどを上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板1の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。 The electronic module 31 may have a housing 32 (lens holder). By having the housing 32, it is possible to further improve the airtightness or reduce the direct application of stress from the outside to the electronic device 21. The housing 32 is made of, for example, a resin or a metal material. Further, when the housing 32 is a lens holder, the housing 32 may incorporate one or more lenses made of resin, liquid, glass, crystal, or the like. Further, the housing 32 is equipped with a drive device or the like that drives the lens or the like up, down, left or right, and is electrically connected to the pad or the like located on the surface of the electronic element mounting substrate 1 via a joining material such as solder. It may have been done.

なお、筐体32は上面視において4方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体32の開口部から外部回路基板が挿入され電子素子実装用基板1と電気的に接続していてもよい。また筐体32の開口部は、外部回路基板が電子素子実装用基板1と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール31の内部が気密されていてもよい。 The housing 32 may be provided with openings on at least one side in four directions when viewed from above. Then, an external circuit board may be inserted through the opening of the housing 32 and electrically connected to the electronic element mounting board 1. Further, in the opening of the housing 32, after the external circuit board is electrically connected to the electronic element mounting substrate 1, the gap of the opening is closed with a sealing material such as resin, and the inside of the electronic module 31 is airtight. It may have been done.

電子モジュール31が図3に示すような電子素子実装用基板1を有することで、電気特性が低くなることを低減させることが可能となる。 When the electronic module 31 has the electronic element mounting substrate 1 as shown in FIG. 3, it is possible to reduce the deterioration of the electrical characteristics.

<電子素子実装用基板および電子装置の製造方法>
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板2の製造方法である。
<Manufacturing method of electronic device mounting board and electronic device>
Next, an example of the manufacturing method of the electronic element mounting substrate 1 and the electronic device 21 of the present embodiment will be described. An example of the manufacturing method shown below is a manufacturing method of the substrate 2 using a large number of wiring boards.

(1)まず、基板2を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al)質焼結体である基板2を得る場合には、Alの粉末に焼結助材としてシリカ(SiO)、マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。 (1) First, a ceramic green sheet constituting the substrate 2 is formed. For example, in the case of obtaining a substrate 2 which is an aluminum oxide (Al 2 O 3 ) quality sintered body, silica (SiO 2 ), magnesia (MgO) or calcia (CaO) or calcia (CaO) is added to the powder of Al 2 O 3 as a sintering aid. ) And other powders are added, and appropriate binders, solvents and plasticizers are added, and then the mixture thereof is kneaded to form a slurry. Then, a ceramic green sheet for taking a large number of pieces is obtained by a molding method such as a doctor blade method or a calendar roll method.

なお、基板2が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基板2を形成することができる。また、基板2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板2を形成できる。 When the substrate 2 is made of resin, for example, the substrate 2 can be formed by molding by a transfer molding method, an injection molding method, or the like using a mold that can be molded into a predetermined shape. Further, the substrate 2 may be a substrate made of glass fiber impregnated with a resin, for example, a glass epoxy resin. In this case, the substrate 2 can be formed by impregnating a base material made of glass fiber with a precursor of an epoxy resin and thermosetting the epoxy resin precursor at a predetermined temperature.

(2)次に、スクリーン印刷法等によって、上記(1)の工程で得られたセラミックグリーンシートに電極パッド3、第1導体5a、第2導体5b、外部回路接続用電極、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板2との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。 (2) Next, the electrode pad 3, the first conductor 5a, the second conductor 5b, the external circuit connection electrode, the internal wiring conductor, and the electrode pad 3, the first conductor 5a, the second conductor 5b, and the ceramic green sheet obtained in the step (1) above by the screen printing method or the like. A metal paste is applied or filled in the portion to be a through conductor. This metal paste is produced by adding an appropriate solvent and a binder to the above-mentioned metal powder made of a metal material and kneading the paste to adjust the viscosity to an appropriate level. The metal paste may contain glass or ceramics in order to increase the bonding strength with the substrate 2.

また、基板2が樹脂から成る場合には、電極パッド3、第1導体5a、第2導体5b、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。なおこの時、第1導体5aと第2導体5bとは連続して作成することて後述する電気めっき法にて電極パッド3にメッキを被着することが可能となる。なおこの工程において第1コート4aと第2コート4bを所定の部分に、絶縁ペーストを塗布することで作製することが可能となる。 When the substrate 2 is made of resin, the electrode pad 3, the first conductor 5a, the second conductor 5b, the electrode for connecting an external circuit, the internal wiring conductor, and the through conductor shall be manufactured by a sputtering method, a vapor deposition method, or the like. Can be done. Further, it may be produced by using a plating method after providing a metal film on the surface. At this time, the first conductor 5a and the second conductor 5b can be continuously formed so that the electrode pad 3 can be plated by the electroplating method described later. In this step, the first coat 4a and the second coat 4b can be produced by applying an insulating paste to a predetermined portion.

(3)次に、前述のグリーンシートを金型等によって加工する。ここで基板2が開口部またはノッチ等を有する場合、基板2となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。また、この時、グリーンシートを第1コート4aと第2コート4bの形に、金型、パンチング、またはレーザー等を用いて第1コート4aと第2コート4bとなる絶縁層を作製していてもよい。 (3) Next, the above-mentioned green sheet is processed by a mold or the like. Here, when the substrate 2 has an opening or a notch or the like, an opening or a notch or the like may be formed at a predetermined position on the green sheet to be the substrate 2. Further, at this time, the green sheet is formed into the first coat 4a and the second coat 4b, and an insulating layer to be the first coat 4a and the second coat 4b is produced by using a mold, punching, a laser, or the like. May be good.

(4)次に基板2の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板2(電子素子実装用基板1)となるセラミックグリーンシート積層体を作製してもよい。また、この時、先ほどの工程で作製しておいた第1コート4aと第2コート4bとなる絶縁層を最上層のグリーンシートの上面に積層することで第1コート4aと第2コート4bを設けてもよい。 (4) Next, the ceramic green sheets to be the insulating layers of the substrate 2 are laminated and pressed. As a result, the green sheets to be the insulating layers may be laminated to produce a ceramic green sheet laminate to be the substrate 2 (the substrate for mounting electronic devices 1). Further, at this time, the first coat 4a and the second coat 4b are formed by laminating the insulating layer to be the first coat 4a and the second coat 4b produced in the previous step on the upper surface of the uppermost green sheet. It may be provided.

(5)次に、このセラミックグリーンシート積層体を約1500℃~1800℃の温度で焼成して、基板2(電子素子実装用基板1)が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板2(電子素子実装用基板1)となるセラミックグリーンシートと同時に焼成され、電極パッド3、外部回路接続用電極、内部配線導体および貫通導体となる。 (5) Next, this ceramic green sheet laminate is fired at a temperature of about 1500 ° C. to 1800 ° C. to obtain a multi-layered wiring board in which a plurality of substrates 2 (electronic element mounting substrate 1) are arranged. By this step, the above-mentioned metal paste is fired at the same time as the ceramic green sheet that becomes the substrate 2 (the substrate for mounting the electronic element 1), and becomes an electrode pad 3, an electrode for connecting an external circuit, an internal wiring conductor, and a through conductor. ..

(6)次に、多数個取り配線基板を複数の基板2(電子素子実装用基板1)に分割する前に、それぞれ電気めっき法を用いて、電極パッド3、外部接続用パッドおよび露出した配線導体にめっきを被着させる。 (6) Next, before dividing the multi-layer wiring board into a plurality of boards 2 (electronic element mounting board 1), the electrode pads 3, the external connection pads, and the exposed wiring are used by electroplating, respectively. Apply plating to the conductor.

(7)次に、第1導体5aと第2導体5bとの間の溝6となる部分に例えばレーザー等を用いて溝6を作製する。この工程により、溝6が形成され、第1導体5aと第2導体5bとを電気的に絶縁することが可能となる。溝6を形成する方法としては、例えばレーザーで削り取る方法、または薬剤にて溶融させる方法等が挙げられる。また、例えばミニターで溝6となる部分をカットする、スライシング法などで表面をカットする等の機械加工でも作成することが可能となる。 (7) Next, a groove 6 is formed in a portion to be a groove 6 between the first conductor 5a and the second conductor 5b by using, for example, a laser or the like. By this step, the groove 6 is formed, and it becomes possible to electrically insulate the first conductor 5a and the second conductor 5b. Examples of the method for forming the groove 6 include a method of scraping with a laser, a method of melting with a chemical, and the like. Further, for example, it can be created by machining such as cutting the portion to be the groove 6 with a minitor or cutting the surface by a slicing method or the like.

(8)次に、得られた多数個取り配線基板を複数の基板2(電子素子実装用基板1)に分断する。この分断においては、基板2(電子素子実装用基板1)の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板2(電子素子実装用基板1)の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。 (8) Next, the obtained multi-component wiring board is divided into a plurality of boards 2 (electronic element mounting board 1). In this division, a method of forming a dividing groove in a large number of wiring boards along the outer edge of the substrate 2 (electronic element mounting substrate 1) and breaking along the dividing groove to divide the wiring board. A method of cutting along the outer edge of the substrate 2 (electronic element mounting substrate 1) by a slicing method or the like can be used. The dividing groove can be formed by cutting a multi-piece wiring board smaller than the thickness of the multi-piece wiring board after firing, but the cutter blade may be pressed against the ceramic green sheet laminate for the multi-piece wiring board. It may be formed by cutting with a slicing device to be smaller than the thickness of the ceramic green sheet laminate.

(9)次に、電子素子実装用基板1の上面または下面に電子素子10を実装する。電子素子10はワイヤボンディング等の電子素子接続材13で電子素子実装用基板1と電気的に接合させる。またこのとき、電子素子10または電子素子実装用基板1に接着材等を設け、電子素子実装用基板1に固定しても構わない。また、電子素子10を電子素子実装用基板1に実装した後、蓋体12を蓋体接合材14で接合してもよい。 (9) Next, the electronic element 10 is mounted on the upper surface or the lower surface of the electronic element mounting substrate 1. The electronic element 10 is electrically bonded to the electronic element mounting substrate 1 by an electronic element connecting material 13 such as wire bonding. At this time, an adhesive or the like may be provided on the electronic element 10 or the electronic element mounting substrate 1 and fixed to the electronic element mounting substrate 1. Further, after the electronic element 10 is mounted on the electronic element mounting substrate 1, the lid body 12 may be joined by the lid body joining material 14.

以上(1)~(9)の工程のようにして電子素子実装用基板1を作製し、電子素子10を実装することで、電子装置21を作製することができる。なお、上記(1)~(9)の工程順番は指定されない。 The electronic device 21 can be manufactured by manufacturing the electronic element mounting substrate 1 and mounting the electronic element 10 in the above steps (1) to (9). The process order of (1) to (9) above is not specified.

(第2の実施形態)
次に、本発明の第2の実施形態による電子素子実装用基板1について、図7~図9を参照しつつ説明する。なお、図7は本実施形態における電子素子実装用基板1および蓋体12を省略した電子装置21の形状を示している。図8および図9は図7の要部Bの拡大平面図およびその拡大断面図を示している。
(Second embodiment)
Next, the electronic device mounting substrate 1 according to the second embodiment of the present invention will be described with reference to FIGS. 7 to 9. Note that FIG. 7 shows the shape of the electronic device 21 in which the electronic element mounting substrate 1 and the lid 12 are omitted in the present embodiment. 8 and 9 show an enlarged plan view of the main part B of FIG. 7 and an enlarged sectional view thereof.

本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、断面視において基板2は溝6と重なる位置に凹みを有している点である。 The difference between the electronic element mounting substrate 1 of the present embodiment and the electronic element mounting substrate 1 of the first embodiment is that the substrate 2 has a dent at a position overlapping the groove 6 in a cross-sectional view. ..

図8に図7の要部Bの拡大変形図を示す。図8に示す例では、電子素子実装用基板1は、断面視において基板2が溝6と重なる位置の一部に凹みを有している。例えば、電極パッド、第1導体、および第2導体は1μm~50μmの厚みが使用される場合がある。このとき、溝も同様の厚みになるが、溝の厚みが薄ければ薄いほど、例えば電子素子または電子部品を実装する工程において異方性導電性樹脂、半田、またはダストなどの量が多い場合においてそれらが溝に付着し、第1導体と第2導体とが導電しやすくなる場合があった。 FIG. 8 shows an enlarged deformation view of the main part B of FIG. 7. In the example shown in FIG. 8, the electronic element mounting substrate 1 has a dent in a part of the position where the substrate 2 overlaps the groove 6 in a cross-sectional view. For example, the electrode pad, the first conductor, and the second conductor may have a thickness of 1 μm to 50 μm. At this time, the groove has the same thickness, but the thinner the groove, the larger the amount of anisotropic conductive resin, solder, dust, etc., for example, in the process of mounting an electronic element or an electronic component. In some cases, they adhered to the groove, and the first conductor and the second conductor became easy to conduct.

これに対して、本実施形態では断面視において基板2が溝6と重なる位置の一部に凹みを有している。このことで、例えば第1コート4aまたは/および第2コート4bを超えて異方性導電性樹脂、半田、またはダストなどが溝6に付着したとしても、基板2に凹み部があることでその凹み部でトラップすることが可能となる。よって溝6で電気的に絶縁された第1導体5aと第2導体5bとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子10を実装後に、電子装置21の電気特性が低下することを低減させることが可能となる。 On the other hand, in the present embodiment, the substrate 2 has a dent in a part of the position where the substrate 2 overlaps with the groove 6 in the cross-sectional view. As a result, even if the anisotropic conductive resin, solder, dust, or the like adheres to the groove 6 beyond the first coat 4a and / and the second coat 4b, the substrate 2 has a recessed portion. It is possible to trap in the dented part. Therefore, it is possible to reduce the electrical connection between the first conductor 5a and the second conductor 5b electrically insulated by the groove 6, and after mounting the electronic element 10, the electronic device 21 It is possible to reduce the deterioration of electrical characteristics.

基板2が複数の電気絶縁性セラミックスからなるとき凹み部の深さは複数の絶縁層のうち最上層の1層分以上あってもよい。また、断面視において最上層の途中まで設けられていてもよい。 When the substrate 2 is made of a plurality of electrically insulating ceramics, the depth of the recessed portion may be one layer or more of the uppermost layer among the plurality of insulating layers. Further, it may be provided halfway of the uppermost layer in the cross-sectional view.

図8に示す例では、溝6の外縁は基板2の凹み部の外縁よりも外側に位置している。言い換えると、基板2の凹み部の幅よりも第1導体5aと第2導体5bの間の距離が大きい。これにより、凹み部にトラップされた異方性導電性樹脂、半田、またはダスト等が起因して、第1導体5aと第2導体とが導通することを低減させることが可能となる。 In the example shown in FIG. 8, the outer edge of the groove 6 is located outside the outer edge of the recessed portion of the substrate 2. In other words, the distance between the first conductor 5a and the second conductor 5b is larger than the width of the recessed portion of the substrate 2. This makes it possible to reduce the conduction between the first conductor 5a and the second conductor due to the anisotropic conductive resin, solder, dust, or the like trapped in the recessed portion.

図8に示す電子素子実装用基板1を作製する方法として、例えば第1の実施形態の製造方法に加えて、基板2となるセラミックグリーンシートに金型での押圧方法等がある。押圧などで基板2の凹み部となる位置に凹み部をあらかじめ設けておくことで作製することが可能となる。 As a method for manufacturing the electronic element mounting substrate 1 shown in FIG. 8, for example, in addition to the manufacturing method of the first embodiment, there is a method of pressing a ceramic green sheet to be a substrate 2 with a mold. It can be manufactured by providing a recessed portion in advance at a position where the substrate 2 becomes a recessed portion by pressing or the like.

図9に示す例では、溝6と基板2の凹み部の外縁は上面視において重なって位置している。この場合、溝6をレーザー等で作製するときに同時に基板2の凹み部を作製することが可能となる。よって、工程負荷を低減させることが可能となる。また、溝6と同時に基板2の凹み部を作製することで、溝6の位置と基板2の凹み部の位置の工程誤差を低減させることが可能となる。よって、本実施形態の効果をより向上させることが可能となる。 In the example shown in FIG. 9, the groove 6 and the outer edge of the recessed portion of the substrate 2 are positioned so as to overlap each other in the top view. In this case, when the groove 6 is made by a laser or the like, the recessed portion of the substrate 2 can be made at the same time. Therefore, it is possible to reduce the process load. Further, by forming the recessed portion of the substrate 2 at the same time as the groove 6, it is possible to reduce the process error between the position of the groove 6 and the position of the recessed portion of the substrate 2. Therefore, it is possible to further improve the effect of this embodiment.

図9に示す電子素子実装用基板1を作製する方法として、例えば第1の実施形態の製造方法に加えて、第1導体5aおよび第2導体5bをレーザー等で削る工程においてその出力を上げて、レーザー等で基板2を削ることで作製することが可能となる。また、例えばミニターで溝6となる部分をカットする、スライシング法などで表面をカットする等の機械加工でも溝6と基板2の凹み部作成することが可能となる。 As a method for manufacturing the electronic element mounting substrate 1 shown in FIG. 9, for example, in addition to the manufacturing method of the first embodiment, the output is increased in a step of cutting the first conductor 5a and the second conductor 5b with a laser or the like. , It can be manufactured by scraping the substrate 2 with a laser or the like. Further, it is possible to create the recessed portion of the groove 6 and the substrate 2 by machining such as cutting the portion to be the groove 6 with a minitor or cutting the surface by a slicing method or the like.

(第3の実施形態)
次に、本発明の第3の実施形態による電子素子実装用基板1について、図10~図12を参照しつつ説明する。なお、図10~図12は図7の要部Bの変形した拡大平面図およびその変形した拡大断面図を示している。本実施形態における電子素子実装用基板1において、第2の実施形態の電子素子実装用基板1と異なる点は、断面視において溝6と基板2の凹み部は傾斜を有している点である。
(Third embodiment)
Next, the electronic device mounting substrate 1 according to the third embodiment of the present invention will be described with reference to FIGS. 10 to 12. 10 to 12 show a deformed enlarged plan view of the main part B of FIG. 7 and a deformed enlarged cross-sectional view thereof. The difference between the electronic element mounting substrate 1 of the present embodiment and the electronic element mounting substrate 1 of the second embodiment is that the groove 6 and the recessed portion of the substrate 2 have an inclination in a cross-sectional view. ..

図10~図12に示す例では、溝部の端部には、傾斜面を有している。このことにより、例えば第1コート4aまたは/および第2コート4bを超えて異方性導電性樹脂、半田、またはダストなどが溝6に付着したとしても、基板2に凹み部があることでその凹み部でトラップすることが可能となる。また、溝6および第1導体5a第2導体5bおよび基板2の凹み部がそれぞれと連続した傾斜を有している。よって、異方性導電性樹脂、半田、またはダストが溝6にとどまらず基板2の凹み部まで到達しやすくなる。よって溝6で電気的に絶縁された第1導体5aと第2導体5bとの間が電気的に接続してしまうことを低減させることが可能となり、電子素子10を実装後に、電子装置21の電気特性が低下することを低減させることが可能となる。 In the examples shown in FIGS. 10 to 12, the end portion of the groove portion has an inclined surface. As a result, even if the anisotropic conductive resin, solder, dust, or the like adheres to the groove 6 beyond the first coat 4a and / and the second coat 4b, the substrate 2 has a recessed portion. It is possible to trap in the dented part. Further, the groove 6, the first conductor 5a, the second conductor 5b, and the recessed portion of the substrate 2 each have a continuous inclination. Therefore, the anisotropic conductive resin, solder, or dust easily reaches not only the groove 6 but also the recessed portion of the substrate 2. Therefore, it is possible to reduce the electrical connection between the first conductor 5a and the second conductor 5b electrically insulated by the groove 6, and after mounting the electronic element 10, the electronic device 21 It is possible to reduce the deterioration of electrical characteristics.

図10に示す例では、溝6、第1導体5a、第1コート4a、第2導体5b、第2コート4bおよび基板2の凹み部がそれぞれと連続した傾斜を有している。図11に示す例では、溝6、第1導体5a、第2導体5bおよび基板2の凹み部がそれぞれと連続した傾斜を有している。図12に示す例では、基板2に設けられた溝6のみ傾斜を有している。これら図10~図12のいずれの場合にも、本実施形態と同様の効果を奏することが可能となる。また、傾斜は大きければ大きいほど、言い換えると図10または図11に示す例のような形状であることで、本発明の効果をより向上させることが可能となる。また、図12に示す例のように、傾斜を有するのが基板2の凹み部だけであるとき、傾斜を作製する過程で第1導体5a、第1コート4a、第2導体5bおよび第2コート4bに係る応力を低減させることが可能となる。よって、第1導体5a、第1コート4a、第2導体5bおよび第2コート4bがはがれることを低減させることが可能となる。 In the example shown in FIG. 10, the groove 6, the first conductor 5a, the first coat 4a, the second conductor 5b, the second coat 4b, and the recessed portion of the substrate 2 each have a continuous inclination. In the example shown in FIG. 11, the groove 6, the first conductor 5a, the second conductor 5b, and the recessed portion of the substrate 2 each have a continuous inclination. In the example shown in FIG. 12, only the groove 6 provided in the substrate 2 has an inclination. In any of the cases of FIGS. 10 to 12, it is possible to obtain the same effect as that of the present embodiment. Further, the larger the inclination is, in other words, the shape is as shown in the example shown in FIG. 10 or 11, so that the effect of the present invention can be further improved. Further, as in the example shown in FIG. 12, when only the recessed portion of the substrate 2 has an inclination, the first conductor 5a, the first coat 4a, the second conductor 5b, and the second coat are formed in the process of making the inclination. It is possible to reduce the stress related to 4b. Therefore, it is possible to reduce the peeling of the first conductor 5a, the first coat 4a, the second conductor 5b, and the second coat 4b.

図10~図12に示す電子素子実装用基板1を作製する方法として、例えば第1の実施形態の製造方法に加えて、レーザーで削るまたは金型で押圧することで作製することができる。例えば、図10または図11に示す電子素子実装用基板1を作製する場合は、レーザーを用いて溝6を作成する工程において、側面が傾斜となるよう削ることで作製するこ
とができる。図12示す電子素子実装用基板1を作製する方法としては例えば、基板2となるセラミックグリーンシートを準備する工程または積層する工程において、金型等で押圧し、またはレーザー等で削ることで基板2に位置する凹み部の傾斜を作成することが可能となる。その前後で第1導体5a等を作成することで図12に示す電子素子実装用基板1を作製することが可能となる。
As a method for manufacturing the electronic device mounting substrate 1 shown in FIGS. 10 to 12, for example, in addition to the manufacturing method of the first embodiment, it can be manufactured by shaving with a laser or pressing with a mold. For example, when the electronic element mounting substrate 1 shown in FIG. 10 or 11 is manufactured, it can be manufactured by cutting so that the side surface is inclined in the step of creating the groove 6 using a laser. As a method for producing the electronic element mounting substrate 1 shown in FIG. 12, for example, in the step of preparing the ceramic green sheet to be the substrate 2 or the step of laminating, the substrate 2 is pressed with a mold or the like or scraped with a laser or the like. It is possible to create an inclination of the recessed portion located at. By creating the first conductor 5a and the like before and after that, the electronic element mounting substrate 1 shown in FIG. 12 can be manufactured.

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド3の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド3の配置、数、形状および電子素子の実装方法などは指定されない。また、コートの厚さ、幅は一定でなくてもよく、直線状でなくてもよい。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。 The present invention is not limited to the example of the above-described embodiment, and various modifications such as numerical values are possible. Further, for example, in the example shown in each figure, the shape of the electrode pad 3 is rectangular in the top view, but it may be circular or other polygonal shape. Further, the arrangement, number, shape, mounting method of electronic elements, etc. of the electrode pads 3 in this embodiment are not specified. Further, the thickness and width of the coat do not have to be constant and may not be linear. The various combinations of the feature portions in the present embodiment are not limited to the examples of the above-described embodiments.

1・・・・電子素子実装用基板
2・・・・基板
3・・・・電極パッド
4a・・・第1コート
4b・・・第2コート
5a・・・第1導体
5b・・・第2導体
5c・・・第3導体
6・・・・溝
10・・・電子素子
12・・・蓋体
13・・・電子素子接合材
14・・・蓋体接合材
21・・・電子装置
31・・・電子モジュール
32・・・筐体
1 ... Electronic element mounting substrate 2 ... Substrate 3 ... Electrode pad 4a ... First coat 4b ... Second coat 5a ... First conductor 5b ... Second Conductor 5c ... Third conductor 6 ... Groove 10 ... Electronic element 12 ... Lid body 13 ... Electronic element bonding material 14 ... Lid body bonding material 21 ... Electronic device 31 ...・ ・ Electronic module 32 ・ ・ ・ Housing

Claims (7)

複数の絶縁層を有する基板と、
前記基板の上面に位置した複数の電極パッドと、
前記基板の上面に位置した、前記複数の電極パッドのそれぞれと連続した複数の第1導体と、
前記基板の上面に位置した、前記複数の第1導体のそれぞれと連続するとともに、前記複数の第1導体の端部に跨って位置した溝部と、
前記基板の上面に位置した、前記溝部にそれぞれが連続した複数の第2導体と、
前記複数の第1導体の上面に位置した第1コートと、
前記複数の第2導体の上面に位置した第2コートと、
前記絶縁層間に形成され、前記基板の表面に露出する内部配線導体と、
前記第2導体と前記内部配線導体とを接続する貫通導体と、を備え
前記第2導体の、前記基板の外辺側に位置する側面は、前記外辺には到達しておらず、かつ前記第2コートによって覆われていることを特徴とする電子素子実装用基板。
A substrate with multiple insulating layers and
A plurality of electrode pads located on the upper surface of the substrate, and
A plurality of first conductors located on the upper surface of the substrate and continuous with each of the plurality of electrode pads.
A groove portion that is continuous with each of the plurality of first conductors located on the upper surface of the substrate and is located across the ends of the plurality of first conductors.
A plurality of second conductors, each of which is continuous in the groove, located on the upper surface of the substrate.
The first coat located on the upper surface of the plurality of first conductors,
A second coat located on the upper surface of the plurality of second conductors,
An internal wiring conductor formed between the insulating layers and exposed on the surface of the substrate,
A through conductor connecting the second conductor and the internal wiring conductor is provided .
A substrate for mounting an electronic element, wherein the side surface of the second conductor located on the outer side of the substrate does not reach the outer side and is covered with the second coat .
前記第1コートは、前記複数の第1導体の上面および前記基板の上面に跨って位置していることを特徴とする請求項1に記載の電子素子実装用基板。 The electronic element mounting substrate according to claim 1, wherein the first coat is located so as to straddle the upper surface of the plurality of first conductors and the upper surface of the substrate. 前記第2コートは、前記複数の第2導体の上面に跨って位置していることを特徴とする請求項1または請求項2に記載の電子素子実装用基板。 The electronic element mounting substrate according to claim 1 or 2, wherein the second coat is located so as to straddle the upper surface of the plurality of second conductors. 前記溝部の端部に、傾斜面を有していることを特徴とする請求項1~3のいずれか1つに記載の電子素子実装用基板。 The substrate for mounting an electronic element according to any one of claims 1 to 3, wherein the end portion of the groove portion has an inclined surface. 前記複数の第2導体の端部は、前記第2導体の他の箇所よりも光沢度が小さいことを特徴とする請求項1~4のいずれか1つに記載の電子素子実装用基板。 The substrate for mounting an electronic element according to any one of claims 1 to 4, wherein the end portions of the plurality of second conductors have a glossiness smaller than that of other portions of the second conductor. 請求項1~5のいずれか1つに記載の電子素子実装用基板と、
前記電子素子実装用基板の上面に実装され、前記複数の電極パッドと電気的に接続された電子素子とを備えたことを特徴とする電子装置。
The electronic device mounting substrate according to any one of claims 1 to 5.
An electronic device mounted on the upper surface of the electronic element mounting substrate and provided with the plurality of electrode pads and an electronic element electrically connected to each other.
請求項6に記載の電子装置と、
前記電子装置の上面に位置した筐体とを備えたことを特徴とする電子モジュール。
The electronic device according to claim 6 and
An electronic module including a housing located on the upper surface of the electronic device.
JP2018102686A 2018-05-29 2018-05-29 Electronic element mounting boards, electronic devices, and electronic modules Active JP7088749B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018102686A JP7088749B2 (en) 2018-05-29 2018-05-29 Electronic element mounting boards, electronic devices, and electronic modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018102686A JP7088749B2 (en) 2018-05-29 2018-05-29 Electronic element mounting boards, electronic devices, and electronic modules

Publications (2)

Publication Number Publication Date
JP2019207952A JP2019207952A (en) 2019-12-05
JP7088749B2 true JP7088749B2 (en) 2022-06-21

Family

ID=68767791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018102686A Active JP7088749B2 (en) 2018-05-29 2018-05-29 Electronic element mounting boards, electronic devices, and electronic modules

Country Status (1)

Country Link
JP (1) JP7088749B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095899A1 (en) * 2022-10-31 2024-05-10 Agc株式会社 Substrate with conductive film, and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249743A (en) 2002-02-26 2003-09-05 Seiko Epson Corp Wiring substrate and method of manufacturing the same, semiconductor device and electronic device
JP2007012886A (en) 2005-06-30 2007-01-18 Sumitomo Electric Ind Ltd Method for manufacturing printed wiring board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137093A (en) * 1983-12-26 1985-07-20 株式会社フジクラ Method of cutting plated lead of flexible printed circuit board
JPH029441U (en) * 1988-06-30 1990-01-22
JPH0697619A (en) * 1992-09-16 1994-04-08 Mitsubishi Electric Corp Printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249743A (en) 2002-02-26 2003-09-05 Seiko Epson Corp Wiring substrate and method of manufacturing the same, semiconductor device and electronic device
JP2007012886A (en) 2005-06-30 2007-01-18 Sumitomo Electric Ind Ltd Method for manufacturing printed wiring board

Also Published As

Publication number Publication date
JP2019207952A (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP5823043B2 (en) Electronic device mounting substrate, electronic device, and imaging module
JP7086536B2 (en) Boards for mounting electronic devices, electronic devices and electronic modules
JP7072644B2 (en) Electronic element mounting boards, electronic devices, and electronic modules
JP7025819B2 (en) Image sensor mounting board, image pickup device and image pickup module
JP6974499B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP7011395B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP6892252B2 (en) Substrate for mounting electronic devices and electronic devices
JP7088749B2 (en) Electronic element mounting boards, electronic devices, and electronic modules
JP2023091083A (en) Substrate for mounting electronic element, electronic device, and electronic module
JP6068157B2 (en) Multi-wiring board
JP7210191B2 (en) Electronic device mounting board, electronic device, and electronic module
JP6258677B2 (en) Multi-cavity wiring board, wiring board and electronic device
JP6978258B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP7005186B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP6989292B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
WO2020241775A1 (en) Electronic element mounting substrate, electronic device, and electronic module
JP7209749B2 (en) Substrate for electronic component mounting and electronic device
WO2022163598A1 (en) Electronic element mounting board
WO2022163599A1 (en) Substrate for electronic element mounting
WO2021020447A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP4328197B2 (en) Electronic component storage package and electronic device
JP6955460B2 (en) Electronic element mounting board, electronic element mounting mother board, electronic device and electronic module
JP6943710B2 (en) Substrate for mounting electronic devices, electronic devices and electronic modules
JP6301645B2 (en) Multi-cavity wiring board, wiring board and electronic device
JP6282959B2 (en) Multi-cavity wiring board, wiring board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220609

R150 Certificate of patent or registration of utility model

Ref document number: 7088749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150