JP6943710B2 - Substrate for mounting electronic devices, electronic devices and electronic modules - Google Patents
Substrate for mounting electronic devices, electronic devices and electronic modules Download PDFInfo
- Publication number
- JP6943710B2 JP6943710B2 JP2017185819A JP2017185819A JP6943710B2 JP 6943710 B2 JP6943710 B2 JP 6943710B2 JP 2017185819 A JP2017185819 A JP 2017185819A JP 2017185819 A JP2017185819 A JP 2017185819A JP 6943710 B2 JP6943710 B2 JP 6943710B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- component
- electronic
- component pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、電子素子、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子または集積回路等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。 The present invention mounts an electronic device, for example, an imaging device such as a CCD (Charge Coupled Device) type or a CMOS (Complementary Metal Oxide Semiconductor) type, a light emitting element such as an LED (Light Emitting Diode), or an integrated circuit. It relates to a board, an electronic device, and an electronic module.
従来より、絶縁層からなる配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板に電子素子および電子部品が実装された電子装置および電子モジュールが知られている(特許文献1参照)。 Conventionally, a substrate for mounting an electronic device having a wiring board made of an insulating layer has been known. Further, an electronic device and an electronic module in which an electronic element and an electronic component are mounted on such an electronic element mounting substrate are known (see Patent Document 1).
特許文献1の電子素子実装用基板は、電子素子を実装する電極パッドと、電子部品を実装する部品パッドと、部品パッドと電気的に接続している貫通導体を有している。このような電子素子実装用基板は一部において部品パッドと、基板の内部に設けられたその他の配線との電気的な接続性をより高いものとし、かつ電子部品から基板の内部に設けられたその他の配線との電気抵抗値を下げるために、貫通導体は1つの部品パッドにおいて複数
設けられる場合がある。また、電子部品の小型化に伴い、部品パッドは小型化している場合もある。このような場合において、貫通導体が2つ以上あると、貫通導体間の距離が小さくなる場合がある。その結果、貫通導体間の基板(部品パッド)が凸形状となる場合があり、電子部品を実装する工程において傾く場合が懸念されていた。
The electronic element mounting substrate of
電子素子実装用基板は基板と、第1部品パッドと、第1貫通導体と、第2貫通導体を有している。基板は、平面視で矩形状であり、電子素子が実装される実装領域を有する。第1部品パッドは基板の上面に設けられている。第1部品パッドは、平面視において少なくとも外縁の一部が曲線状を有しており、電子部品が実装される。基板は、第1部品パッドと電気的に接続され、基板の内部に位置する第1貫通導体および第2貫通導体を有している。第1部品パッドは、平面視において、第1部品パッドの中心を通り基板の1辺に沿った仮想線を境界として2つの領域を有しているとともに、第1部品パッドの外縁は、平面視において、仮想線に平行な直線形状を有している。第1貫通導体の中心と第2貫通導体の中心とは第1部品パッドの仮想線を境界として、2つの領域の互いに異なる領域に位置している。 The electronic device mounting substrate includes a substrate, a first component pad, a first through conductor, and a second through conductor. The substrate is rectangular in plan view and has a mounting area on which electronic elements are mounted. The first component pad is provided on the upper surface of the substrate. At least a part of the outer edge of the first component pad has a curved shape in a plan view, and an electronic component is mounted on the first component pad. The substrate is electrically connected to the first component pad and has a first through conductor and a second through conductor located inside the substrate. The first component pad in plan view, with has two regions to an imaginary line along the center of the first component pads on one side of the passing Ri substrate as a boundary, the outer edge of the first component pad, flat Visually, it has a linear shape parallel to the virtual line . The center of the first through conductor and the center of the second through conductor are located in different regions of the two regions with the virtual line of the first component pad as a boundary.
本発明の1つの態様に係る電子装置は、前記電子素子実装用基板に実装された電子素子と、を備えている。 An electronic device according to one aspect of the present invention includes an electronic device mounted on the electronic device mounting substrate.
本発明の1つの態様に係る電子モジュールは、上記に記載の電子装置と、部品パッドに実装された電子部品と、電子装置の上面に位置した筐体とを備えている。 An electronic module according to one aspect of the present invention includes the electronic device described above, an electronic component mounted on a component pad, and a housing located on the upper surface of the electronic device.
本発明の1つの態様に係る電子素子実装用基板は、上記のような構成により、基板(部品パッド)の凸形状を低減させることが可能となる。または基板(部品パッド)の凸部分がなめらかもしくは平坦部分の割合を基板(部品パッド)の面積に対して増やすことが可能となる。また、上述した電子素子実装用基板を備えていることによって、電子部品が傾
いて実装され、実装不良または使用時において乖離してしまうことを低減させることが可能な電子装置および電子モジュールを提供することが可能となる。
The electronic device mounting substrate according to one aspect of the present invention can reduce the convex shape of the substrate (component pad) by the above configuration. Alternatively, the proportion of the convex portion of the substrate (component pad) having a smooth or flat portion can be increased with respect to the area of the substrate (component pad). Further, by providing the above-mentioned electronic element mounting substrate, it is possible to provide an electronic device and an electronic module capable of reducing mounting defects or dissociation during use due to tilted mounting of electronic components. It becomes possible.
<電子素子実装用基板および電子装置の構成>
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
<Configuration of electronic device mounting board and electronic device>
Hereinafter, some exemplary embodiments of the present invention will be described with reference to the drawings. In the following description, an electronic device is configured in which an electronic element is mounted on an electronic element mounting substrate. Further, the electronic module is configured to have a housing or a member provided so as to be located on the upper surface side of the electronic device mounting substrate or to surround the electronic device. The electronic element mounting substrate, the electronic device, and the electronic module may be in any direction upward or downward, but for convenience, the orthogonal coordinate system xyz is defined and the positive side in the z direction is upward.
(第1の実施形態)
図1および図2を参照して本発明の第1の実施形態における電子モジュール31、電子装置21、および電子素子実装用基板1について説明する。また、図3およぶ図4に要部Aの説明をする。本実施形態における電子装置21は、電子素子実装用基板1と電子素子10とを備えている。また、図1〜図4では第1貫通導体6aおよび第2貫通導体6bを点線で、図3〜図4では第1の中心6apと第2の中心6bpを黒丸で示している。
(First Embodiment)
The
電子素子実装用基板1は、基板2と、部品パッド5と、第1貫通導体6aと、第2貫通
導体6bを有している。基板2は、電子素子10が実装される実装領域4を有する。部品パッド5は基板2の上面に設けられている。部品パッド5は電子部品11が実装される。基板2は、部品パッド5と電気的に接続され、基板2の内部に位置する第1貫通導体6aおよび第2貫通導体6bを有している。部品パッド5は、平面視において、部品パッド5の中心を通る仮想線αを境界として2つの領域を有している。第1貫通導体6aの中心である第1の中心6apと第2貫通導体の中心である第2の中心6bpとは部品パッド5の中心を通る仮想線αを境界とする異なる領域に位置している。
The electronic
電子素子実装用基板1は、基板2を有している。ここで、図1に示す例では、基板2は複数の絶縁層からなっているが、例えばモールドのような構成またはその他の構成であってもよい。
The electronic
基板2を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が使用される。樹脂としては例えば、熱可塑性樹脂等が含まれる。
For example, electrically insulating ceramics or resin is used as the material of the insulating layer constituting the
基板2を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板2を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
Examples of the electrically insulating ceramics used as the material of the insulating layer forming the
基板2は、図1に示すように6層の絶縁層から形成されていてもよいし、5層以下または7層以上の絶縁層から形成されていてもよい。絶縁層が5層以下の場合には、電子素子実装用基板1の薄型化を図ることができる。また、絶縁層が6層以上の場合には、電子素子実装用基板1の剛性を高めることができる。また、図1〜図2に示す例のように、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極パッド3が段差部に設けられていてもよい。
As shown in FIG. 1, the
電子素子実装用基板1は例えば、最外周の1辺の大きさは0.3mm〜10cmであり、平面視において電子素子実装用基板1が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板1の厚みは0.2mm以上である。
For example, the size of one side of the outermost periphery of the electronic
電子素子実装用基板1の基板2は、電子素子10を実装する実装領域4を有する。ここで、実装領域4は少なくとも1つ以上の電子素子10が実装される領域であり、例えば電極パッド3の最外周の内側、蓋体が実装される領域、またはそれ以上等、適宜定めることが可能である。なお、本実施形態においては蓋体12が実装される領域と重なる領域を実装領域4と仮定している。実装領域4は電子素子10以外の部品が実装されていても良い。また、実装領域4に実装される電子素子10および/または部品の個数は特に指定されない。
The
電子素子実装用基板1の部品パッド5は、基板2の上面に設けられている。基板2は、部品パッド5と電気的に接続され、基板2の内部に位置する第1貫通導体6aおよび第2貫通導体6bを有している。ここで、基板2の上面とは基板2の最上面ではなく、部品パッド5は基板2の表面のいずれかに露出していればよい。例えば、基板2が凹部を有しているとき、部品パッド5はその凹部の底面または側面に設けられている構造も基板2の上面に設けられた部品パッド5に含まれる。
The
電子素子実装用基板1の基板2は表面に例えば電子素子10と接続される電極パッド3
を有していてもよい。さらに基板2の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板2と外部回路基板、あるいは電子装置21と外部回路基板とを電気的に接続していてもよい。
The
May have. Further, an electrode for connecting an external circuit may be provided on the upper surface, the side surface or the lower surface of the
部品パッド5は1つの部品パッド5に対して、少なくとも第1貫通導体6aおよび第2貫通導体6bを有している。少なくとも第1貫通導体6aおよび第2貫通導体6bを有していることによって、貫通導体が1つの場合と比較して、部品パッド5の平坦性を向上させることができる。第1貫通導体6aおよび第2貫通導体6bは上面視で部品パッド5と重なっており、直接電気的に接続している。また、第1貫通導体6aと第2貫通導体6b以外にその他の貫通導体6eを有しており、その他の貫通導体6eも上面視で部品パッド5と重なっており、部品パッド5と電気的に接続していてもよい。
The
さらに基板2の上面または下面には、電極パッド3、部品パッド5、または/および外部回路接続用電極以外に、絶縁層間に形成される内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線導体または貫通導体は、基板2の表面に露出していてもよい。この内部配線導体または貫通導体によって、電極パッド3、部品パッド5または/および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
Further, on the upper surface or the lower surface of the
電極パッド3、部品パッド5、第1貫通導体6a、第2貫通導体6b、その他の貫通導体6e、外部回路接続用電極、内部配線導体または/および貫通導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。また、銅からなっていてもよい。また、電極パッド3、部品パッド5、第1貫通導体6a、第2貫通導体6b、その他の貫通導体6e、外部回路接続用電極、内部配線導体または/および貫通導体は、複数の層が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。
A plurality of insulating layers of the
電極パッド3、部品パッド5、外部回路接続用電極、内部配線導体または/および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド3と電子素子10とをワイヤボンディング等の電子素子接続材13を介して良好に電気的接続することができる。めっき層は、例えば、厚さ0.5μm〜10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm〜3μmの金(Au)めっき層を順次被着させてもよい。
A plating layer may be provided on the exposed surface of the
部品パッド5は電子部品11が実装される。ここで、電子部品11が実装される領域は、実装領域4と重なっていてもよいしその周辺の領域に設けられていてもよい。また、部品パッド5に実装される電子部品は部品パッド5が複数あるとき、複数個/複数種類実装されていてもよい。
The
部品パッド5は、平面視において、部品パッド5の中心を通る仮想線αを境界として2つの領域を有している。第1貫通導体6aの中心である第1の中心6apと第2貫通導体の中心である第2の中心6bpとは部品パッド5の中心を通る仮想線αを境界とする異なる領域に位置している。
The
仮想線αは部品パッド5の中心を通っている。部品パッド5の中心とは、部品パッド5が例えば図3に示す例のように円形状であればその中心であってもよいし、例えば矩形状
であるときは2つの対角線の交わる点であってもよい。また、例えば図4に示す例のように、部品パッド5が円形状に近い形状であるときは、部品パッド5の中心は円形状に近い形状を円と見立てたときの中心であってもよいし、X方向/Y方向においてそれぞれ中点となる箇所が交わった点であってもよい。また、部品パッド5の中心は部品パッド5が多角形状であるときは、それぞれの対角線が交わった点、所定の中点を出す方式で算出した点、またはX方向/Y方向においてそれぞれ中点となる箇所が交わった点であってもよい。仮想線αは部品パッド5の中心を通っているが、ある程度ずれていてもよい。例えば部品パッドの1辺の長さまたは直径の10%程度の誤差があってもよい。
The virtual line α passes through the center of the
第1貫通導体6aと第2貫通導体6bはそれぞれ第1の中心6apと第2の中心6bpを有している。第1の中心6apと第2の中心6bpは、第1貫通導体6aと第2貫通導体6bが円形である場合には、その中点でありその他の形状であるときは上述した部品パッド5と同様にそれぞれの手法で中点を算出することが可能となる。中点6apと第2の中心6bpは第1貫通導体6aと第2貫通導体6bの中心であるが、ある程度ずれていてもよい。例えば第1貫通導体6aと第2貫通導体6bの1辺の長さまたは直径の30%程度の誤差があってもよい。
The first through
電子素子実装用基板は一部において部品パッドと、基板の内部に設けられたその他の配線との電気的な接続性をより高いものとし、かつ電子部品から基板の内部に設けられたその他の配線との電気抵抗値を下げるために、貫通導体は1つの部品パッドにおいて複数設
けられる。また、電子部品の小型化に伴い、部品パッドは小型化している場合もある。このような場合において、貫通導体が2つ以上あると、貫通導体間の距離が小さくなる場合がある。貫通導体と基板を構成する材料は異なるため、貫通導体が基板の製造工程上または電子装置を使用している環境の変化により基板を上面側へ持ち上げる場合がある。これにより基板または貫通導体と接続している部品パッドが凸状に持ち上がる場合がある。これが複数の貫通導体を有することで、複数の貫通導体の間の距離が小さいことで、複数の貫通孔の間の基板(部品パッド)が凸形状となりやすい場合がある。よって、部品パッド5の表面の平坦度が悪化する場合があり電子部品を実装する工程において傾く場合が懸念されていた。
Some of the electronic element mounting boards have higher electrical connectivity between the component pads and other wiring provided inside the board, and other wiring provided from the electronic components to the inside of the board. In order to reduce the electric resistance value of and, a plurality of through conductors are provided in one component pad. Further, as the electronic components are miniaturized, the component pads may be miniaturized. In such a case, if there are two or more through conductors, the distance between the through conductors may become small. Since the through conductor and the material constituting the substrate are different, the through conductor may lift the substrate to the upper surface side due to changes in the manufacturing process of the substrate or the environment in which the electronic device is used. As a result, the component pad connected to the substrate or the through conductor may be lifted in a convex shape. Since this has a plurality of through conductors, the distance between the plurality of through conductors is small, so that the substrate (component pad) between the plurality of through holes tends to have a convex shape. Therefore, the flatness of the surface of the
これに対し、本実施形態では、第1貫通導体6aの中心である第1の中心6apと第2の中心6bpは部品パッド5の中点を通る仮想線αを境界とする異なる領域に位置している。このことで、第1貫通導体6aと第2貫通導体6bとの間の距離を確保することが可能となり、部品パッド5に凸形状が現れるのを低減させることが可能となる。よって、部品パッド5の表面の平坦度が悪化し、電子部品11を実装する工程において電子部品11が傾いて実装されることを低減させることが可能となる。
On the other hand, in the present embodiment, the first center 6ap and the second center 6bp, which are the centers of the first through
また、本実施形態により、部品パッド5の一部分のみが凸形状になるような構造ではなく、部品パッド5全体で凸形状となるようにし易くすることができる。言い換えると、部品パッド5自体が上面側へ凸形状になっており、部品パッド5に平坦度の高低差が小さくすることが可能となる。よって、部品パッド5全体において表面の平坦度の高低差が比較的小さい箇所を広くすることが可能となり、電子部品11を実装する工程において電子部品11が傾いて実装されることを低減させることが可能となる。
Further, according to the present embodiment, it is possible to facilitate the structure in which only a part of the
図1〜図4に示す例では、基板2は平面視で矩形状であり、仮想線αは基板2の1辺と平行である。このような場合においても、第1実施形態の本実施形態の効果を奏することが可能となる。
In the examples shown in FIGS. 1 to 4, the
第1貫通導体6aと第2貫通導体6bは、第1の中心6apと第2の中心6bpがそれぞれ異なる領域に位置していればよく、例えば第1の中心6apと第2の中心6bpが異
なる領域にあり、それ以外の部分の位置は問わない。例えば、第1貫通導体6aの一部が第2貫通導体6bの位置する領域にかかっていてもよい。言い換えると、平面視において第1貫通導体6aと第2貫通導体6bは仮想線αと重なって位置していてもよい。このことで、部品パッド5の大きさをより小型化することが可能となり、電子部品11の小型化への対応ができる。また、より多くの電子部品11を高密度に実装することが可能となる。
The first through
また、平面視において第1貫通導体6aと第2貫通導体6bは仮想線αと離れて位置していてもよい。このことから、第1貫通導体6aと第2貫通導体6bとの距離を大きくすることができる。よって、部品パッド5全体において表面の平坦度の大小差が比較的小さい箇所をより広くすることが可能となる。これにより電子部品11を実装する工程において、電子部品11が傾いて実装されることを低減させることが可能となり、より本実施形態の効果を向上させることが可能となる。
Further, the first through
図3(a)に示す例のように、第1貫通導体6aと第2貫通導体6bを有する部品パッド5は複数あってもよい。なおこのとき、図3(a)の上側の2つの部品パッドで示すように2組の貫通導体は異なる配列であってもよいし、図3(a)の下側の2つの部品パッドで示すように2組の貫通導体は同じ配列であってもよい。どちらの場合においても本実施形態の効果を奏することが可能となる。
As shown in the example shown in FIG. 3A, there may be a plurality of
電子素子実装用基板1の部品パッド5と、第1貫通導体6aおよび第2貫通導体6bとは、一体化していてもよい。これにより、第1貫通導体6aおよび第2貫通導体6bと部品パッド5との接合強度を向上させることが可能となる。とくに、本実施形態では第1貫通導体6aおよび第2貫通導体6bは、部品パッド5の中心を通る仮想線αから離れて位置している。言い換えると、第1貫通導体6aと第2貫通導体6bは中心からそれぞれ部品パッド5の外周部分へずれて位置している。電子部品11に外部からの応力がかかると、電子部品11と接続した部品パッド5とともに基板2から乖離する場合があった。これに対し、第1貫通導体6aと第2貫通導体6bとが部品パッド5と一体であることで、部品パッド5と電子部品11が基板2から剥離を低減させることが可能となる。ここで、第1貫通導体6aと第2貫通導体6bが部品パッド5と一体化しているとは、例えば第1貫通導体6aと第2貫通導体6bと部品パッド5がガラス成分を有している時、そのガラス成分同士が溶融し、第1貫通導体6aおよび第2貫通導体6bと部品パッド5とが一体に結合している場合を含む。また、例えば第1貫通導体6aと第2貫通導体6bと部品パッド5が金属成分を有している時、その金属成分同士が溶融し、一体に結合している場合を含む。
The
図3(b)に示す例のように電子素子実装用基板1は、第1貫通導体6aと第2貫通導体6bのほかにその他の貫通導体6eが設けられていてもよい。なお、その他の貫通導体6eが複数個設けられている場合においては第1貫通導体6aと第2貫通導体6bと同じ条件となる場所つまり本実施形態の条件を満たすことで、本実施形態の効果をより向上させることが可能となる。
As shown in the example shown in FIG. 3B, the electronic
<電子装置の構成>
図1に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電子素子実装用基板1に実装された電子素子10を有している。電子素子10の一例としては、例えばCMOS(Complementary Metal Oxide Semiconductor)、CCD(Charge Coupled Device)等の撮像素子、またはLED(Light Emitting Diode)などの発光素子、またはLSI(Large Scale Integrated Circuit)等の集積回路等である。なお、電子素子10は、接着材を介して、基板2の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
<Configuration of electronic device>
FIG. 1 shows an example of the
電子装置21は、電子素子10を覆うとともに、電子素子実装用基板1の上面に接合された蓋体12を有していてもよい。ここで、電子素子実装用基板1は基板2の枠状部分の上面に蓋体12を接合してもよいし、蓋体12を支え、基板2の上面であって電子素子10を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板2とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
The
枠状体と基板2と、が同じ材料から成る場合、基板2は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよい。また、別に設ける、ろう材等でそれぞれ接合してもよい。
When the frame-shaped body and the
また、基板2と枠状体とが別の材料から成る例として、枠状体が蓋体12と基板2とを接合する蓋体接合材14と同じ材料から成る場合がある。このとき、蓋体接合材14を厚く設けることで、接着の効果と枠状体(蓋体12を支える部材)としての効果を併せ持つことが可能となる。このときの蓋体接合材14は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体12とが同じ材料から成る場合もあり、このときは枠状体と蓋体12は同一個体として構成されていてもよい。
Further, as an example in which the
蓋体12は、例えば電子素子10がCMOS、CCD等の撮像素子、またはLEDなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体12は例えば、電子素子10が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
For the
蓋体12は、蓋体接合材14を介して電子素子実装用基板1と接合している。蓋体接合材14を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。
The
<電子モジュールの構成>
図2に電子素子実装用基板1を用いた電子モジュール31の一例を示す。電子モジュール31は、電子装置21と部品パッド5に実装された電子部品11と、電子装置21および/または電子部品11の上面に位置している、または電子装置21および/または電子部品11を覆うように設けられた筐体32とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
<Electronic module configuration>
FIG. 2 shows an example of the
電子モジュール31は筐体32(レンズホルダー)を有していてもよい。筐体32を有することでより気密性の向上または外部からの応力が直接電子装置21に加えられることを低減することが可能となる。筐体32は、例えば樹脂または金属材料等から成る。また、筐体32がレンズホルダーであるとき筐体32は、樹脂、液体、ガラスまたは水晶等からなるレンズが1個以上組み込まれていてもよい。また、筐体32は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板1のその他のパッド等と半田などの接合材を介して電気的に接続されていてもよい。
The
筐体32は電子装置21の上面に位置していてもよいし、電子装置21と電子部品11を包括するようにそれらを覆っていてもよい。また、電子装置21と電子部品11とで異なる筐体32がそれぞれ上面に位置していてもよい。
The
なお、筐体32は上面視において4方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体32の開口部から外部回路基板が挿入され電子素子実装用基板1と電気的に接続していてもよい。また筐体32の開口部は、外部回路基板が電子素
子実装用基板1と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール31の内部が気密されていてもよい。
The
電子モジュール31は部品パッド5に実装された電子部品11を有している。電子部品11は例えばチップコンデンサ、インダクタ、抵抗等の受動部品、またはOIS(Optical Image Stabilization)、信号処理回路、ジャイロセンサー、LED(light emitting diode
)等の能動部品などである。
The
) And other active parts.
これら電子部品11はワイヤボンディング、金バンプ、ハンダ、導電性樹脂等の電子部品接合材により、部品パッド5に接続されている。なお、これら電子部品11は基板2に設けられた内部配線等を介して電子素子10と接続していても構わない。また、電子部品11がLEDであるとき、電子部品11を筐体32の外側に配置することで、フレア等の発
生を低減させることが可能となる。
These
電子モジュール31が図1に示すような電子素子実装用基板1を有することで、部品パッド5と電子部品11との接続性を向上させることが可能となる。よって電子部品11が傾いて実装されることを低減させることが可能となる。また、電子部品11が電子モジュール31を使用している状態で衝撃が加わったとしても電子部品11が部品パッド5から剥離することを低減させることができる。その結果、電子モジュール31の誤作動が発生することを低減させることが可能となる。
When the
<電子素子実装用基板および電子装置の製造方法>
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板2の製造方法である。
<Manufacturing method of electronic device mounting substrate and electronic device>
Next, an example of the manufacturing method of the electronic
(1)まず、基板2を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al2O3)質焼結体である基板2を得る場合には、Al2O3の粉末に焼結助材としてシリカ(SiO2)、マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
(1) First, a ceramic green sheet constituting the
なお、基板2が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基板2を形成することができる。また、基板2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板2を形成できる。
When the
(2)次に、スクリーン印刷法、金型による打ち抜きまたはレーザーによる打ち抜き等の工程を組み合わせることによって、上記(1)の工程で得られたセラミックグリーンシートに電極パッド3、部品パッド5、外部回路接続用電極、第1貫通導体6a、第2貫通導体6b、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または貫通孔を設けた部分に金属ペーストを充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板2との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。また、基板2が樹脂から成る場合には、電極パッド3、部品パッド5、外部回路接続用電極、第1貫通導体6a、第2貫通導体6b、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
(2) Next, by combining steps such as a screen printing method, punching with a die, or punching with a laser, the ceramic green sheet obtained in the step (1) above is combined with an
(3)次に、前述のグリーンシートを金型等によって加工する。ここで基板2が凹部またはノッチ等を有する場合、基板2となるグリーンシートの所定の箇所に、凹部(貫通孔)またはノッチ等を形成してもよい。また、この時、金型またはレーザー加工等によって、貫通孔を設け、前述した手法で第1貫通導体6aと第2貫通導体6bを作製してもよい。
(3) Next, the above-mentioned green sheet is processed by a mold or the like. Here, when the
(4)次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板2(電子素子実装用基板1)となるセラミックグリーンシート積層体を作製してもよい。 (4) Next, the ceramic green sheets to be the insulating layers are laminated and pressurized. As a result, the green sheets to be the insulating layers may be laminated to produce a ceramic green sheet laminate to be the substrate 2 (the substrate for mounting the electronic device 1).
(5)次に、このセラミックグリーンシート積層体を約1500℃〜1800℃の温度で焼成して、基板2(電子素子実装用基板1)が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板2(電子素子実装用基板1)となるセラミックグリーンシートと同時に焼成され、電極パッド3、部品パッド5、外部回路接続用電極、第1貫通導体6a、第2貫通導体6b、内部配線導体および貫通導体となる。
(5) Next, the ceramic green sheet laminate is fired at a temperature of about 1500 ° C. to 1800 ° C. to obtain a multi-layer wiring board in which a plurality of substrates 2 (electronic element mounting substrate 1) are arranged. By this step, the metal paste described above is fired at the same time as the ceramic green sheet that becomes the substrate 2 (the substrate for mounting the electronic element 1), and the
(6)次に、焼成して得られた多数個取り配線基板を複数の基板2(電子素子実装用基板1)に分断する。この分断においては、基板2(電子素子実装用基板1)の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板2(電子素子実装用基板1)の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の基板2(電子素子実装用基板1)に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド3、部品パッド5、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
(6) Next, the multi-layer wiring board obtained by firing is divided into a plurality of boards 2 (electronic element mounting boards 1). In this division, a method of forming a dividing groove in a large number of wiring boards along the outer edge of the substrate 2 (electronic element mounting substrate 1) and breaking along the dividing groove to divide the wiring board. A method of cutting along the outer edge of the substrate 2 (electronic element mounting substrate 1) by a slicing method or the like can be used. The dividing groove can be formed by cutting a multi-piece wiring board smaller than the thickness of the multi-piece wiring board after firing, but the cutter blade may be pressed against the ceramic green sheet laminate for the multi-piece wiring board. It may be formed by cutting with a slicing device to be smaller than the thickness of the ceramic green sheet laminate. Before or after dividing the above-mentioned multi-component wiring board into a plurality of boards 2 (
(7)次に、電子素子実装用基板1に電子素子10と電子部品11を実装する。電子素子10はワイヤボンディング等の電子素子接続材13で電子素子実装用基板1と電気的に接続させる。またこのとき、電子素子10または電子素子実装用基板1に接着材等を設け、電子素子実装用基板1に固定しても構わない。また、電子素子10を電子素子実装用基板1に実装した後、蓋体12を蓋体接合材14で接合してもよい。電子部品11はクリームはんだ等の電子部品接続材で電子素子実装用基板1と電気的に接合させる。
(7) Next, the
以上(1)〜(7)の工程のようにして電子素子実装用基板1を作製し、電子素子10を実装することで、電子装置21を作製することができる。なお、上記(1)〜(7)の工程順番は指定されない。
The
(第2の実施形態)
次に、本発明の第2の実施形態による電子素子実装用基板1および電子装置21について、図5〜図7を参照しつつ説明する。本実施形態における電子素子実装用基板1および電子装置21において、第1の実施形態の電子素子実装用基板1および電子装置21と異なる点は、部品パッド5が矩形状である点である。また、図6および図7においては、第2部品パッド5bをさらに有している。なお、図5では第1貫通導体6a、第2貫通導体6b、第3貫通導体6cおよび第4貫通導体6dを点線で、図6〜図7では第1貫通導体
6a、第2貫通導体6b、第3貫通導体6cおよび第4貫通導体6dを点線で、第1の中心6ap、第2の中心6bp、第3の中心6cpおよび第4の中心6dpを黒丸で示している。また、図7おいて一点鎖線βは矩形状の部品パッド5(第1部品パッド5aおよび第2部品パッド5b)における対角線を示している。
(Second Embodiment)
Next, the electronic
図7に示す例では、第1貫通導体6aと第2貫通導体6bとは、対角線上に位置している。このとき、対角線の両端部に位置しているのがよい。このことから、第1貫通導体6aと第2貫通導体6bとの距離を最大限に大きくすることができる。よって、部品パッド5全体において表面の平坦度の高低差が比較的小さい箇所をより広くすることが可能となる。これにより電子部品11を実装する工程において、電子部品11が傾いて実装されることを低減させることが可能となり、より本実施形態の効果を向上させることが可能となる。なおこのとき、対角線β上に第1の中心6apと第2の中心6bpが位置することで、最も貫通導体同士の距離を大きくすることが可能となりより本効果を向上させることが可能となる。
In the example shown in FIG. 7, the first through
図5〜図7に示す例では、基板2の上面に位置し、電子部品11が実装される、平面視において矩形状の第2部品パッド5bと、第2部品パッド5bと電気的に接続され、基板2の内部に位置する第3貫通導体6cおよび第4貫通導体6dを有している。電子部品11の中には、コンデンサ、インダクタ、または抵抗素子等の2端子のものがあり、端子のそれぞれが第1部品パッド5aと第2部品パッド5bとの間にまたがって実装される。このような場合においても、第1実施形態と同様の効果を奏することが可能となる。これらの電子部品11は実装時に第1部品パッド5aと第2部品パッド5bとの間に傾きが生じると、電子部品11の剥離が起きる場合または十分な特性を得られない場合があった。これに対し、本実施形態のように、第1部品パッド5aと第2部品パッド5bがそれぞれ第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dを有していることで第1部品パッド5aと第2部品パッド5bそれぞれにおいて表面の平坦度の大小高低差が比較的小さい箇所をより広くすることが可能となる。よって、第1部品パッド5aと第2部品パッド5bとの間の高低差を低減させることが可能となり、電子部品11の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
In the example shown in FIGS. 5 to 7, the
また図5〜図7に示す例では、第2部品パッド5bは、平面視において、第2部品パッド5bの中心を通る第2仮想線γを境界として2つの領域を有しており、第3貫通導体6cの第3の中心6cpと第4貫通導体6の第4の中心6dpとは異なる領域に位置している。
Further, in the example shown in FIGS. 5 to 7, the
本実施形態では、第2部品パッド5bの第3貫通導体6cと第4貫通導体6dは第1部品パッド5aとがそれぞれ第1貫通導体6aおよび第2貫通導体6bと同様に、第2部品パッド5bの中心を通る第2仮想線γを境界とした2つの領域にそれぞれ設けられている。これによって、第2部品パッド5bにおいても表面の平坦度の大小高低差が比較的小さい箇所をより広くすることが可能となる。よって、第1部品パッド5aと第2部品パッド5bとの間の高低差を低減させることが可能となり、電子部品11の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
In the present embodiment, the third through
第2仮想線γは第2部品パッド5bの中心を通っている。第2部品パッド5bの中心とは、第2部品パッド5が例えば円形状であればその中心であってもよいし、例えば矩形状であるときは2つの対角線の交わる点であってもよい。また、第2部品パッド5bが円形状に近い形状であるときは、第2部品パッド5bの中心は円形状に近い形状を円と見立てたときの中心であってもよいし、X方向/Y方向においてそれぞれ中点となる箇所が交わった点であってもよい。また、第2部品パッド5bの中心は第2部品パッド5bが多角形状であるときは、それぞれの対角線が交わった点、所定の中点を出す方式で算出した点、またはX方向/Y方向においてそれぞれ中点となる箇所が交わった点であってもよい。第2仮想線γは部品パッド5の中心を通っているが、ある程度ずれていてもよい。例えば第2部品パッドγの1辺の長さまたは直径の10%程度の誤差があってもよい。
The second virtual line γ passes through the center of the
図5に示す例では、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dは断面視において基板2の上面から下面まで設けられているが第1実施形態に記載のように断面視において基板2の途中まで設けられていてもよい。これらは、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dと接続される内部配線の位置により適宜決めることもできる。また、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dが断面視において上面から下面まで設けられていることで、基板2の部品パッド5(第1部品パッド5aと第2部品パッド5b)において表面の平坦度の高低差が発生することを低減させることが可能となる。また、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dは断面視において基板2の途中まで設けられていることで、基板2の下面(部品パッド5が設けられた面と反対側の面)において、凹形状または凸形状の変形が生じることを低減させることが可能となる。
In the example shown in FIG. 5, the first through
図6(a)に示す例のように、平面視において第1貫通導体6aの第1の中心6apおよび第2貫通導体6bの第2の中心6bpと、第3貫通導体6cの第3の中心6cpと第4貫通導体6dの第4の中心6dpは仮想線αまたは/および第2仮想線γと離れて位置していてもよい。このことから、第1貫通導体6aと第2貫通導体6bとの間および第3貫通導体6cと第4貫通導体6dとの間の距離を大きくすることができる。よって、第1部品パッド5aと第2部品パッド5bでそれぞれ表面の平坦度の高低差が比較的小さい箇所をより広くすることが可能となる。よって、第1部品パッド5aと第2部品パッド5bとの間の高低差を低減させることが可能となり、電子部品11の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
As shown in the example shown in FIG. 6A, the first center 6ap of the first through
図6(b)に示す例のように、平面視において第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dは仮想線αまたは/および第2仮想線γと重なって位置していてもよい。このことで、第1部品パッド5aと第2部品パッド5bの大きさをより小型化することが可能となり、電子部品11の小型化への対応ができ、より多く実装することが可能となる。
As shown in the example shown in FIG. 6B, in a plan view, the first through
第3貫通導体6cと第4貫通導体6dはそれぞれ第3の中心6cpと第4の中心6dpを有している。第3の中心6cpと第4の中心6dpは、第3貫通導体6cと第4貫通導体6dが円形である場合には、その中点でありその他の形状であるときは上述した部品パッド5と同様にそれぞれの手法で中点を算出することが可能となる。第3中心6cpと第4の中心6dpは第3貫通導体6cと第4貫通導体6dの中心であるが、ある程度ずれて判断してもよい。例えば第3貫通導体6cと第4貫通導体6dの1辺の長さまたは直径の30%程度の誤差があってもよい。
The third through
図7に示す例では、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dとは、対角線β上に位置している。このことから、第1貫通導体6aと第2貫通導体6bとの距離および第3貫通導体6cと第3貫通導体6dとの距離を最大限に大きくすることができる。よって、第1部品パッド5aと第2部品パッド5bにおいて表面の平坦度の高低差が比較的小さい箇所をより広くすることが可能となる。これにより第1部品パッド5aと第2部品パッド5bとの間の高低差を低減させ、電子部品11を実装する工程において電子部品11が傾いて実装されることを低減させることが可能となり、本実施形態の効果を向上させることが可能となる。なおこの時、対角線β上に第1の中心6ap、第2の中心6bp、第3の中心6cpおよび第4の中心6dpが位置することで、それぞれの距離を大きくすることが可能となりより本効果を向上させることが可能となる。
In the example shown in FIG. 7, the first through
図7(a)に示す例のように、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cおよび第4貫通導体6dとは同じ方向にずれていてもよいし、図7(b)に示す例のように、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cおよび第4貫通導体6dとは異なる方向にずれていてもよい。図7(a)に示す例のように、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dは同じ方向にずれていることで、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dとの間の距離を大きくすることが可能となる。よって、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dの間のクラックの発生および傾きの発生を低減させることが可能となる。また、これにより、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dとの間を大きくすることができるため、貫通導体間に発生するキャパシタ等の電気的なノイズを低減させることが可能となる。図7(b)に示す例のように、第1貫通導体6aおよび第2貫通導体6bと、第3貫通導体6cと第4貫通導体6dは異なる方向にずれていることで、第1部品パッド5aと第2部品パッド5bとにそれぞれに傾きが残った場合においてもマンハッタン現象の発生を低減させることが可能となる。
As in the example shown in FIG. 7A, the first through
電子素子実装用基板1の第2部品パッド5bと第3貫通導体6cおよび第4貫通導体6dは、一体化していてもよい。またこの場合、第1実施形態に記載のように、部品パッド5(第1部品パッド5a)と第1貫通導体6と第2貫通導体6bも一体化していてよい。これにより、第3貫通導体6cおよび第4貫通導体6dと第2部品パッド5bとの接合強度を向上させることが可能となる。とくに、本実施形態において、第1貫通導体6a、第2貫通導体6b、第3貫通導体6cおよび第4貫通導体6dは、第1部品パッド5aおよび第2部品パッド5bの中心を通る仮想線αから離れて位置している。このとき電子部品11に外部からの応力がかかると、電子部品11と接続した第1部品パッド5aまたは/および第2部品パッド5bとともに基板2から乖離する場合があった。これに対し、第1貫通導体6aと第2貫通導体6bが第1部品パッド5aと、第3貫通導体6cと第4貫通導体6dとが第2部品パッド5bと一体であることで、第1部品パッド5aまたは/および第2部品パッド5bと電子部品11とが基板2から剥離することを低減させることが可能となる。ここで、第3貫通導体6cと第4貫通導体6dが第2部品パッド5bと一体化しているとは、例えば第3貫通導体6cと第4貫通導体6dと第2部品パッド5bがガラス成分を有している時、そのガラス成分同士が溶融し、一体に結合している場合を含む。また、例えば第3貫通導体6cと第4貫通導体6dと第2部品パッド5bが金属成分を有している時、その金属成分同士が溶融し、一体に結合している場合を含む。
The
第3貫通導体6cと第4貫通導体6dは、第1実施形態に記載の第1貫通導体6aと第2貫通導体6bと同様の材料からなる。なお、このとき、第1貫通導体6a、第2貫通導体6b、第3貫通導体6cおよび第4貫通導体6dは同一の材料からなっていてもよいし、すべて異なるまたは一部異なる材料からなっていてもよい。
The third through
第2部品パッド5bは第1実施形態に記載の部品パッド5(第1部品パッド5a)と同様の材料からなる。なお、このとき、第1部品パッド5aと第2部品パッド5bとは同一の材料からなっていてもよいし、すべて異なるまたは一部異なる材料からなっていてもよい。
The
第2部品パッド5bと第3貫通導体6cおよび第4貫通導体6dは第1実施形態に記載の部品パッド5(第1部品パッド5a)と第1貫通導体6aと第2貫通導体6bと同様の
製造方法で設けることが可能となる。
The
(第3の実施形態)
次に、本発明の第3の実施形態による電子素子実装用基板1および電子装置21について、図8〜図9を参照しつつ説明する。本実施形態における電子素子実装用基板1および電子装置21において、第2の実施形態の電子素子実装用基板1および電子装置21と異なる点は、傾いた第1部品パッド5aと第2部品パッド5bを有している点である。なお、図8では第1貫通導体6a、第2貫通導体6b、第3貫通導体6cおよび第4貫通導体6dを点線で、図9では第1貫通導体6a、第2貫通導体6b、第3貫通導体6cおよび第4貫通導体6dを点線で、第1の中心6ap、第2の中心6bp、第3の中心6cpおよび第4の中心6dpを黒丸で示している。
(Third Embodiment)
Next, the electronic
図8および図9に示す例では、部品パッド5は平面視で矩形状であり、仮想線αは部品パッド5の1辺と平行である。このような場合においても、第1実施形態の本実施形態の効果を奏することが可能となる。言い換えると、例えば図8および図9に示すように、第1部品パッド5aおよび第2部品パッド5bが上面視において回転していた場合においても、第1部品パッド5aまたは第2部品パッド5bの1辺と平行な仮想線αによって分けられた領域にそれぞれ第1の中心6apと第2の中心6bpまたは/および第3の中心6cpと第4の中心6dpが設けられている。このことで、第1貫通導体6aと第2貫通導体6bとの間の距離または/および第3貫通導体6cと第4貫通導体6dとの間の距離を確保することが可能となり、第1部品パッド5aまたは/および第2部品パッド5bに凸形状が現れるのを低減させることが可能となる。よって、第1部品パッド5aまたは/および第2部品パッド5bの表面の平坦度が悪化し、電子部品11を実装する工程において電子部品11が傾いて実装されることを低減させることが可能となる。
In the examples shown in FIGS. 8 and 9, the
なお、図8に示す例では基板2は矩形状であるが、本実施形態における基板2の形状は矩形状に限られず多角形状または略円形状であってもよい。
In the example shown in FIG. 8, the
(第4の実施形態)
次に、本発明の第4の実施形態による電子素子実装用基板1および電子装置21について、図10〜図11を参照しつつ説明する。本実施形態における電子素子実装用基板1および電子装置21において、第1の実施形態の電子素子実装用基板1および電子装置21と異なる点は、基板2に貫通孔2aを有している点である。なお、図11では第1貫通導体6a、第2貫通導体6b、第3貫通導体6cおよび第4貫通導体6dを点線で、第1の中心6ap、第2の中心6bp、第3の中心6cpおよび第4の中心6dpを黒丸で示している。
(Fourth Embodiment)
Next, the electronic
図10に示す例では、電子素子実装用基板1の基板2は、平面視において中央部に貫通孔2aを有している。また、電子装置21に実装された電子素子10は上面視において基板2に設けられた貫通孔2aと重なる位置に位置するように設けられている。つまり、貫通孔2aは、上面視において電子素子10と同程度の大きさもしくは電子素子10よりもわずかに小さくてよい。このような場合においても、本効果を奏することが可能となる。つまり、第1部品パッド5aまたは/および第2部品パッド5bの中心を通る仮想線αによって分けられた領域にそれぞれ第1の中心6apと第2の中心6bpまたは/および第3の中心6cpと第4の中心6dpが設けられている。このことで、第1貫通導体6aと第2貫通導体6bとの間の距離または/および第3貫通導体6cと第4貫通導体6dとの間の距離を確保することが可能となり、第1部品パッド5aまたは/および第2部品パッド5bに凸形状が現れるのを低減させることが可能となる。よって、第1部品パッド5aまたは/および第2部品パッド5bの表面の平坦度が保ちにくくなりおそれがあり、電子部品11を実装する工程において電子部品11が傾いて実装されることを低減させること
が可能となる。また、1部品パッド5aと第2部品パッド5bとの間の高低差を低減させることが可能となり、電子部品11の剥離が起きる場合または接合不良が発生するおそれがあり、十分な特性を得られない場合を低減させることが可能となる。
In the example shown in FIG. 10, the
なお、この時仮想線αは基板2が矩形状のときは基板2の一辺と平行であってもよいし、または第1部品パッド5aまたは/および第2部品パッド5bが矩形状のときは、第1部品パッド5aまたは/および第2部品パッド5bの一辺と平行であってもよく、またはその両方とへいこうであってもよい。
At this time, the virtual line α may be parallel to one side of the
また、図10に示す例のような構成により、例えば電子素子10が撮像素子である場合において、基板2の下に撮像素子が実装され、レンズと撮像素子との距離を確保することができるため、より電子モジュール31の低背化が可能となる。また、図10に示す構造においてはより多くの電子部品11を実装することが可能となるため、電子装置の更なる小型化が可能となる。なお、貫通孔2aは基板2の中央部に設けられていてもよいし、基板2の中央部から偏心して設けられていてもよい。
Further, according to the configuration as shown in FIG. 10, for example, when the
なお図10に示す例の様な実装の場合、電子素子10は金バンプまたは半田ボール等の電子素子接続材13で電子素子実装用基板1に接続された後、封止材で接続を強化し、さらに封止されていてもよい。また、例えばACF(Anisotropic Conductive Film)等の
電子素子接続材13で電子素子が10接続されていてもよい。
In the case of mounting as in the example shown in FIG. 10, the
図11に示す例では、第1貫通導体6aまたは第2貫通導体6bと第3貫通導体6cまたは第4貫通導体6eと電子部品11とは上面視において重なって位置しているが、重ならないように位置していてもよい。図11に示す例では、第1貫通導体6aまたは第2貫通導体6bと第3貫通導体6cまたは第4貫通導体6eと電子部品11とが上面視で重なっていることで、第1部品パッド5aと第2部品パッド5bとをより小さくすることが可能となる。よって、電子素子実装用基板1の小型化が可能となるとともに、電子部品11の実装密度をより大きくすることができる。また、第1貫通導体6aまたは第2貫通導体6bと第3貫通導体6cまたは第4貫通導体6eと電子部品11とが、上面視で重ならないように位置していることで、もっとも凸形状が大きくなる貫通導体部分から避けるように電子部品11を実装することが可能となる。よって、より平坦度が良い部分で電子部品11を実装することが可能となるため、電子部品11を実装する工程において電子部品11が傾いて実装されることを低減させることが可能となる。また、第1部品パッド5aと第2部品パッド5bとの間の高低差を低減させることが可能となり、電子部品11の剥離が起きる場合または十分な特性を得られない場合を低減させることが可能となる。
In the example shown in FIG. 11, the first through
図10に示す例の様な電子素子実装用基板1の製造方法は、第1の実施形態に記載の工程に加えて、基板2となるセラミックグリーンシートの貫通孔2aを設ける位置に金型またはレーザーを用いて貫通させることで作成することが可能となる。その後、第1の実施形態に記載した工程と同様に作成することで、図10に示す例のような電子素子実装用基板1を作製することができる。
In the method of manufacturing the electronic
なお、本発明は上述の実施形態の例に限定されるものではなく、本発明に係る各実施形態、その内容に矛盾をきたさない限り、すべてにおいて組合せ可能である。数値などの種々の変形は可能である。また、例えば、図1〜図11に示す例では、第1〜第4の貫通導体は上面視において円形状であるが、矩形状、楕円状等であっても構わない。また、複数の、第1〜第4の貫通導体のそれぞれの平面視における大きさが異なっていても同じでも構わない。また、例えば、図1〜図11に示す例では、電極パッド3の形状は上面視において四角形状であるが、円形状やその他の多角形状であってもかまわない。また、例えば、図1〜図11に示す例では、部品パッド5は円状または矩形状であるが、楕円形上もしくは多角形状であってもよく、それぞれが複数組み合わさって設置されていてもよい。また、本実施形態における電極パッド3、部品パッド5の配置、数、形状および電子素子の実装方法などは指定されない。
The present invention is not limited to the examples of the above-described embodiments, and can be combined in all of the embodiments according to the present invention as long as the contents thereof are not inconsistent. Various modifications such as numerical values are possible. Further, for example, in the example shown in FIGS. 1 to 11, the first to fourth through conductors have a circular shape in a top view, but may be rectangular, elliptical, or the like. Further, the sizes of the plurality of first to fourth through conductors in the plan view may be different or the same. Further, for example, in the examples shown in FIGS. 1 to 11, the shape of the
1・・・・電子素子実装用基板
2・・・・基板
2a・・・貫通孔
3・・・・電極パッド
4・・・・実装領域
5・・・・部品パッド
5a・・・第1部品パッド
5b・・・第2部品パッド
6a・・・第1貫通導体
6ap・・第1の中心
6b・・・第2貫通導体
6bp・・第2の中心
6c・・・第3貫通導体
6cp・・第3の中心
6d・・・第4貫通導体
6dp・・第4の中心
6e・・・他の貫通導体
6ep・・他の中心
10・・・電子素子
11・・・電子部品
12・・・蓋体
13・・・電子素子接合材
14・・・蓋体接合材
21・・・電子装置
31・・・電子モジュール
32・・・筐体
α・・・・(中心点を通る)仮想線
β・・・・対角線
γ・・・・(中心点を通る)第2仮想線
1 ... Electronic
Claims (10)
前記基板の上面に位置し、電子部品が実装される、平面視において少なくとも外縁の一部が曲線状である第1部品パッドと、
前記第1部品パッドと電気的に接続され、前記基板の内部に位置する第1貫通導体および第2貫通導体と、を備えており、
前記第1部品パッドは、平面視において、前記第1部品パッドの中心を通るとともに、前記基板の1辺に沿った仮想線を境界として2つの領域を有しているとともに、前記第1部品パッドの前記外縁は、平面視において、前記仮想線に平行な直線形状を有しており、
平面視において、前記第1貫通導体の第1の中心と前記第2貫通導体の第2の中心とは、前記2つの領域の互いに異なる領域に位置していることを特徴とする電子素子実装用基板。 A rectangular substrate in a plan view having a mounting area on which an electronic element is mounted,
A first component pad, which is located on the upper surface of the substrate and on which electronic components are mounted and whose outer edge is at least partly curved in a plan view.
It is provided with a first through conductor and a second through conductor that are electrically connected to the first component pad and are located inside the substrate.
Wherein the first component pad in plan view, said with passing through the center of the first component pad, a virtual line along the one side of the substrate with has two regions as a boundary, the first component pad The outer edge of the above has a linear shape parallel to the virtual line in a plan view .
For mounting an electronic device, the first center of the first through conductor and the second center of the second through conductor are located in different regions of the two regions in a plan view. substrate.
前記第2部品パッドと電気的に接続され、前記基板の内部に位置する第3貫通導体および第4貫通導体と、をさらに備えており、
前記第2部品パッドは、平面視において、前記第2部品パッドの中心を通る第2仮想線を境界として2つの領域を有しており、
平面視において、前記第3貫通導体の第3の中心と前記第4貫通導体の第4の中心とは、前記第2部品パッドの前記2つの領域の互いに異なる領域に位置していることを特徴とする請求項1〜3のいずれか1つに記載の電子素子実装用基板。 A second component pad, which is located on the upper surface of the substrate and on which electronic components are mounted and has a rectangular shape in a plan view,
It further includes a third through conductor and a fourth through conductor that are electrically connected to the second component pad and are located inside the substrate.
The second component pad has two regions in a plan view with a second virtual line passing through the center of the second component pad as a boundary.
In a plan view, the third center of the third through conductor and the fourth center of the fourth through conductor are located in different regions of the two regions of the second component pad. The substrate for mounting an electronic device according to any one of claims 1 to 3.
前記第3貫通導体と前記第4貫通導体とは、前記第2部品パッドの対角線上に位置してい
ることを特徴とする請求項4または5に記載の電子素子実装用基板。 The second component pad has a rectangular shape in a plan view and has a rectangular shape.
The substrate for mounting an electronic device according to claim 4 or 5 , wherein the third through conductor and the fourth through conductor are located on the diagonal line of the second component pad.
前記電子素子実装用基板に実装された電子素子と、を備えたことを特徴とする電子装置。 The electronic device mounting substrate according to any one of claims 1 to 8.
An electronic device including an electronic element mounted on the electronic element mounting substrate.
前記第1部品パッドに実装された電子部品と、
前記電子装置の上面に位置した筐体と、を備えたことを特徴とする電子モジュール。 The electronic device according to claim 9 and
The electronic components mounted on the first component pad and
An electronic module including a housing located on the upper surface of the electronic device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017185819A JP6943710B2 (en) | 2017-09-27 | 2017-09-27 | Substrate for mounting electronic devices, electronic devices and electronic modules |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017185819A JP6943710B2 (en) | 2017-09-27 | 2017-09-27 | Substrate for mounting electronic devices, electronic devices and electronic modules |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019062087A JP2019062087A (en) | 2019-04-18 |
JP6943710B2 true JP6943710B2 (en) | 2021-10-06 |
Family
ID=66176724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017185819A Active JP6943710B2 (en) | 2017-09-27 | 2017-09-27 | Substrate for mounting electronic devices, electronic devices and electronic modules |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6943710B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6618266B2 (en) * | 2001-03-06 | 2003-09-09 | Hewlett-Packard Development Company, L.P. | Method for high-density, low-via-count, decoupling capacitor placement |
JP2005228960A (en) * | 2004-02-13 | 2005-08-25 | Mitsubishi Electric Corp | Printed wiring board |
JP2006210515A (en) * | 2005-01-26 | 2006-08-10 | Aisin Seiki Co Ltd | Printed board |
CN101213891B (en) * | 2005-08-29 | 2011-03-30 | 株式会社村田制作所 | Ceramic electronic component and method for manufacturing the same |
JP2007299816A (en) * | 2006-04-28 | 2007-11-15 | Aisin Seiki Co Ltd | Electronic component mounting board and method of manufacturing same |
JP6363495B2 (en) * | 2014-12-25 | 2018-07-25 | 京セラ株式会社 | Electronic device mounting substrate and electronic device |
-
2017
- 2017-09-27 JP JP2017185819A patent/JP6943710B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019062087A (en) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7086536B2 (en) | Boards for mounting electronic devices, electronic devices and electronic modules | |
JP7072644B2 (en) | Electronic element mounting boards, electronic devices, and electronic modules | |
JP7025819B2 (en) | Image sensor mounting board, image pickup device and image pickup module | |
JP7011395B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP6760796B2 (en) | Electronic element mounting boards, electronic devices and electronic modules | |
JP2023091083A (en) | Substrate for mounting electronic element, electronic device, and electronic module | |
JP7062569B2 (en) | Electronic device mounting boards, electronic devices, and electronic modules | |
JP6955366B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP7005186B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP6943710B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP6978258B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
WO2021039963A1 (en) | Mount board and electronic device | |
JP7163409B2 (en) | Substrate for mounting electronic device and electronic device | |
JP7210191B2 (en) | Electronic device mounting board, electronic device, and electronic module | |
JP6989292B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP6849425B2 (en) | Electronic devices and electronic modules | |
JPWO2020138210A1 (en) | Substrate for mounting electronic devices and electronic devices | |
WO2020241775A1 (en) | Electronic element mounting substrate, electronic device, and electronic module | |
JP7212783B2 (en) | Electronic device mounting substrate, electronic device, electronic module, and method for manufacturing electronic device mounting substrate | |
JP2015076584A (en) | Package for housing electronic component | |
JP2021158322A (en) | Mounting board, electronic device, and electronic module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6943710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |