JP2018072783A - 狭額縁ディスプレイモジュール及びデータ出力装置 - Google Patents

Abstract

【課題】ドライバチップからアクティブ領域までの額縁領域のサイズを狭小化する。【解決手段】データ出力装置は、ディスプレイパネル１０の額縁領域１２に配置されたドライバチップ２０と、このドライバチップ２０に一端が接続され額縁領域１２に隣接するアクティブ領域１１において平行に配線された複数の信号ライン３１，３２を備える。額縁領域１２は、ドライバチップ２０と信号ライン３１，３２の接続部からアクティブ領域１１までの間のファンアウト領域１２ａと、このファンアウト領域１２ａよりもアクティブ領域１１の遠位に位置するファンイン領域１２ｂとを有する。複数の信号ライン３１，３２は、接続部からファンイン領域１２ｂ側に向かい、ファンイン領域１２ｂ及びファンアウト領域１２ａを通ってアクティブ領域１１に至るように配線された第１群の信号ライン３１を含む。【選択図】図８

Description

本発明は、液晶パネルなどのディスプレイパネルにおける額縁上の配線技術に関するものである。

ノートパソコンやタブレットパソコンなどのモバイル機器市場では、消費電力低減とコスト低減が常に求められている。一方で、パネルの解像度向上やディスプレイの画質向上に伴い、データ処理量及び動作周波数は増加の一途をたどり、消費電力低減とコスト低減は相反する大きな課題になっている。ノートパソコンやタブレットパソコンにおけるディスプレイパネルへの描画データの信号を入力する回路は、描画データ自身の演算や各種演算処理やグラフィクス処理を担当するＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのプロセッサと、このプロセッサから送られる描画データを入力としディスプレイパネルのタイミングコントロールや画像処理を行うタイミングコントローラ（Timing Controller：ＴＣＯＮ）と、タイミングコントローラからの描画データを入力としディスプレイパネルの仕様に合わせて描画データをアナログ出力するソースドライバ（Source Driver：ＳＤ）などのドライバチップとによって構成される。

ノートパソコンやタブレットパソコンなどのモバイル機器では、タイミングコントローラとソースドライバが分離されている場合が多い。例えば、図１に示すＦＨＤ（Full High Definition：１９２０×１０８０ピクセル）ディスプレイパネルの場合、タイミングコントローラ１つと４つのソースドライバが必要になる場合が多い。また、４Ｋ２Ｋパネル（４０００×２０００ピクセルに近い解像度のパネル）の場合、タイミングコントローラ１つと８つのソースドライバが必要になる場合が多い。さらに、図１に示したように、タイミングコントローラとソースドライバを接続するＦＰＣ（Flexible Printed Cable）がソースドライバの個数分必要になり、パネルの解像度が高くなるに伴い部品点数が増加しコストアップの要因となっていた。さらに、タイミングコントローラとソースドライバ間にインタフェースを設ける必要があるが、このインタフェースによって電力が消費されてしまう。このような背景から、図１に示した回路構成では、コスト削減及び消費電力削減が困難な状況であった。

そこで、部品点数と消費電力を削減するために、図２及び図３示すようなタイミングコントローラとソースドライバが１チップになった、いわゆるシステムドライバ（ＴＣＯＮ＋ＳＤ）も検討することができる。図２はシステムドライバが２つ設けられた構成を示し、図３はシステムドライバが１つに集積された構成を示している。システムドライバ化することで、部品点数が少なくなりコスト低減が可能になる。さらに、タイミングコントローラとソースドライバ間のインタフェースがなくなるため、消費電力の低減も可能になる。特に、部品点数と消費電力の低減の観点から、図３に示すように、システムドライバは一つのみであることが好ましいといえる。しかし、システムドライバは、従前のソースドライバと同様に、液晶パネルのガラス上に実装される。描画データは、プロセッサ（ＣＰＵ／ＧＰＵ）からシステムドライバに直接ｅＤＰインタフェースあるいはｍｉｐｉインタフェースを介してシステムドライバに入力される。

ここで、液晶パネルは、ソースラインとゲートラインで構成される。ＦＨＤパネルの場合、ソースラインは１９２０×３（ＲＧＢ）ライン必要となり、ゲートラインは１０８０ライン必要となる。ソースラインは、描画データをソースドライバからアナログ出力するライン（データライン）であり、所定の間隔を空けて互いに平行に配線されている。ゲートラインは、１ゲートラインずつ時間的にシフトしながらソースラインの描画データを駆動していく制御線であり、ソースラインと直交する方向に所定の間隔を空けて互いに平行に配線されている。ゲートラインとソースラインとの各交差点には、表示画素（ピクセル）が設けられている。また、現在では、ソースドライバやシステムドライバが液晶ガラス上に実装される方式、いわゆるＣＯＧ（Chip On the Glass）方式が主流である。

液晶パネル（ディスプレイパネル）のソースラインのモデルを図４に示す。液晶パネルは、ソースドライバが実装される領域であるファンアウト領域（Fan out Area）と、液晶のピクセルがアレイ状に配列されているアクティブ領域（Active Area）に分かれる。このアクティブ領域からファンアウト領域を含むガラスモジュールのエッジ部分までが、液晶パネルの額縁領域と呼ばれ、この額縁領域はより狭いものの方が商品価値は高いとされる。

図４に示されるように、４個のソースドライバが設けられている場合、１つのソースドライバが駆動する必要のあるＣＯＧ上のソースラインの配線数は少なくて済む。例えばＦＨＤパネルの場合には、ソースラインは１９２０×３（ＲＧＢ）＝５８６０本あるが、ソースドライバが４個設けられている場合、１個あたり１４４０本を駆動することになる。例えば、特許文献１には、ソースドライバが４個設けられた構成が示されている。他方で、図２、図３、及び図５に示されるように、タイミングコントローラ（ＴＣＯＮ）とソースドライバ（ＳＤ）が統合されている場合や、あるいはソースドライバの集積化が進み部品数が１個又は２個になると、１つのソースドライバが駆動する必要のあるＣＯＧ上のソースラインの配線数が多くなり、額縁領域の高さが大きくなってしまうという問題が発生する。

ここで、図６を参照して、ディスプレイパネル（液晶パネル）の額縁領域の構成について説明する。額縁領域の中心には、タイミングコントローラとソースドライバが統合されたドライバチップがあり、このドライバチップ上辺からアクティブ領域に向かってソースラインが配線されている。また、ソースラインの配線は、一番左端あるいは右端のラインからパネルの中心のラインに対して、全てのラインが一定の角度θにて配線されていることが一般的である。このドライバチップとソースラインの接続部からアクティブ領域までの間の領域を、本願明細書では「ファンアウト領域」と定義し、図中においては、そのファンアウト領域の高さをＨ_１で示している。また、額縁領域には、このファンアウト領域よりもアクティブ領域の遠位に位置する領域が存在し、本願明細書ではこの領域を「ファンイン領域」と定義している。このファンイン領域には、チップ下辺から左右に延びるゲート信号駆動ラインがパネルの左右方向に配線されていて、額縁領域の左右部分にテストパッドが配置されている。また、ファンイン領域には、ソースラインのテストラインやそのテストパッド、さらにはゲート駆動制御信号ラインやそのテストパッドなどが配置されている。このファンイン領域の高さを、図中ではＨ_２で示している。と示している。上記Ｈ_１＋Ｈ_２の値が、額縁領域全体の高さとなる。本発明は、この額縁領域のうち、特にＨ_１で示したファンアウト領域の高さを削減するための技術を提供することを目的としている。

特開２００５−３１３３２号公報

前述の通り、図２、図３、及び図５に示されるように、タイミングコントローラ（ＴＣＯＮ）とソースドライバ（ＳＤ）が統合されている場合や、あるいはソースドライバの集積化が進み部品数が１個又は２個になると、１つのソースドライバが駆動する必要のあるＣＯＧ上のソースラインの配線数が多くなり、額縁領域の高さが大きくなるという問題がある。特に、このような場合には、額縁領域のうち、Ｈ_１で示したファンアウト領域の高さを削減することが難しくなる。

ここで、図７を参照して、従来の液晶パネルの配線構造を例に挙げて、額縁領域の高さＨ_１を求める方法を説明する。まず、アクティブ領域のソースラインの配線ピッチをＰ_ｐｉｘ、ファンアウト領域のソースラインの配線ピッチをＰ_ｗ、ドライバチップ上のソースラインの接続部（出力パッド）のピッチをＰ_ｂｐ、ドライバチップの一番端の接続部からディスプレイパネルの一番端のソースラインまでの距離をＤ_ｘとする。ここで、Ｐ_ｐｉｘ＞Ｐ_ｂｐとなるため、ドライバチップとアクティブ領域とを繋ぐソースラインの一部は、一定の角度で傾斜させる必要がある。ファンアウト領域に位置する一番端のソースラインの配線と、アクティブ領域におけるソースラインの延伸方向と直交する直交方向の方向軸との角度θは、θ＝ｓｉｎ−１（Ｐ_ｗ／Ｐ_ｐｉｘ）で表される。すると、領域額縁におけるファンアウト領域の高さＨ_１は、Ｈ_１＝Ｄ_ｘ・ｔａｎθ＝Ｄ_ｘ・ｔａｎ（ｓｉｎ−１（Ｐ_ｗ／Ｐ_ｐｉｘ））となる。

このように、Ｈ_１の数値は、Ｄ_ｘに依存し、このＤ_ｘの値が大きいほどＨ_１の数値も大きくなることがわかる。また、θが大きいほど、Ｈ_１の数値も大きくなることが分かる。さらに、Ｐｗが大きいほど、Ｈ_１の数値も大きくなる。Ｐ_ｐｉｘは、ディスプレイパネルのサイズと解像度で決まる値であるため、ソースラインの配線を行う際には変更することのできない固定値であるといえる。Ｐ_ｐｉｘが一定である場合、Ｐ_ｗが大きいほどθが大きくなり、これに伴ってＨ_１も大きくなる。このように、θは、Ｐ_ｗとＰ_ｐｉｘで決まる値である。

例えば、１３．３インチのＦＨＤパネルで、Ｐ_ｗ＝７ｕｍとした場合、ソースドライバ４個の構成の場合にはＨ_１＝１．５ｍｍとなるが、ソースドライバ２個の構成の場合にはＨ_１＝３ｍｍとなり、ソースドライバ１個の構成の場合にはＨ_１＝６ｍｍとなる。Ｈ_１のサイズは、チップの一番端側のソースラインとアクティブ領域との距離Ｄ_ｘ、及び角度θで決まる。つまり、ソースドライバの集積度が高まるほど、Ｈ_１のサイズが大きくなり、ソースドライバ１個の構成の場合には、Ｈ_１のサイズが最大となる。このように、部品数が減ると額縁領域（特にファンアウト領域）のサイズが大きくなって商品価値が低下するという大きな問題が存在していた。

これに対して、ファンアウト領域のサイズＨ_１を４ｍｍ以下することを求めるニーズが存在する。しかし、前述の通り、Ｈ_１のサイズはθが大きいほど大きくなり、またθはＰ_ｗとＰ_ｐｉｘで決まる値であるが、Ｐ_ｐｉｘは固定値であり調整することができず、またＰ_ｗを狭くしすぎると隣接するソースライン間でいわゆるクロストークが発生するなどの問題があるため、Ｐ_ｗは一定値以下とすることができない。さらに、ガラス配線の製造上、信号配線を一定幅以下にすることは困難であるため、θの値にも制限があり、θを小さくしてＨ_１のサイズを削減するという手法には限界があった。

そこで、本発明は、ソースドライバなどのドライバチップの集積度を高めた場合であっても、ドライバチップからアクティブ領域までの額縁領域のサイズを狭小化することのできるソースラインの配線方式を提供することを目的とする。

本発明の発明者らは、上記問題の解決手段について鋭意検討した結果、額縁領域のうち、ファンアウト領域よりもアクティブ領域から遠位に位置するファンイン領域を有効活用し、ドライバチップの出力端に接続された信号ラインの一部を、ファンイン領域を通過させてからアクティブ領域へと向かうように配線することで、従来の設計上の制限を超えて、額縁領域のサイズを狭小化することができるという知見を得た。そして、本発明者らは上記知見に基づけば、従来技術の問題を解決できることに想到し、本発明を完成させた。以下、本発明の構成について具体的に説明する。

本発明の第１の側面は、液晶パネルなどのディスプレイパネルに描画データを出力するためのデータ出力装置に関する。本発明のデータ出力装置は、ドライバチップとこれに接続された複数のソースラインとを備える。ドライバチップは、ディスプレイパネルの額縁領域に配置されている。ドライバチップは、ソースドライバであってもよいし、ゲートドライバであってもよいし、ソースドライバとタイミングコントローラが統合されたいわゆるシステムドライバであってもよい。本発明において、ドライバチップは、額縁領域に一つのみ配置されていることが好ましいが、これに限定されず、額縁領域に複数（例えば２〜４個）配置されていてもよい。また、複数の信号ラインは、ドライバチップに一端が接続され、額縁領域を通り、額縁領域に隣接するアクティブ領域において平行に配線される。信号ラインは、ソースドライバに接続されたソースラインであってもよいし、ゲートドライバに接続されたゲートラインであってもよい。

ここで、額縁領域は、ファンアウト領域とファンイン領域とを有する。ファンアウト領域は、ドライバチップと信号ラインの接続部（すなわちドライバチップの出力端）からアクティブ領域までの間の領域である。また、ファンイン領域は、ファンアウト領域よりもアクティブ領域の遠位に位置する領域である。ファンイン領域には、一般的に、図６に示したように、ソースラインのテストラインやそのテストパッド、さらにはゲート駆動制御信号ラインやそのテストパッドなどが配置されている。この場合に、複数の信号ラインは、少なくとも、接続部からファンイン領域側に向かい、このファンイン領域及びファンアウト領域をこの順に通ってアクティブ領域に至るように配線された第１群の信号ラインを含む。

上記構成のように、本発明では、複数の信号ラインの一部（第１群の信号ライン）を額縁領域のファンイン領域を通過させるように配線構造を工夫し、従来の配線方式では信号ラインの配線には使用されていなかったファンイン領域を、信号ラインの配線領域として活用することとした。このように、ファンイン領域を通過するように複数の信号ラインの一部を配線することで、額縁領域のサイズ、特にファンアウト領域のサイズを狭小化することが可能である。

本発明において、複数の信号ラインは、額縁領域のうちのファンアウト領域のみを通ってアクティブ領域に至るように配線された第２群の信号ラインをさらに含むことが好ましい。このように、従来の配線方式と同様に、ファンアウト領域のみを通過する信号ラインを設けることで、ファンアウト領域とファンイン領域の両方を有効活用し、ファンアウト領域のサイズの狭小化をより効率的に実現することができる。

本願明細書において、アクティブ領域において信号ラインが延伸する方向を「延伸方向」（図中のｙ軸方向）とし、この延伸方向に直交する方向を「直交方向」（図中のｘ軸方向）と定義する。この場合に、アクティブ領域において、第１群の信号ラインは、直交方向にみて第２群の信号ラインの外側２箇所に位置し、第２群の信号ラインは、直交方向にみて２箇所の第１群の信号ラインの間に位置することが好ましい。このように、直交方向両外側に位置する第１群の信号ラインを、一旦ファンイン領域を通過させてからアクティブ領域に至るように配線し、直交方向中央に位置する第２群の信号ラインを、ファンアウト領域のみを通ってアクティブ領域に至るように配線することで、ファンアウト領域とファンイン領域からなる額縁領域のスペースを効率的に利用することができる。

本発明において、第１群の信号ラインは、第１部から第４部を有する。第１部は、ドライバチップとの接続部を始点としてアクティブ領域から離れる方向に向かって配線された部位である。第２部は、第１部に繋がっており、ファンイン領域において直交方向に向かって配線された部位である。なお、第２部は、ファンイン領域において直交方向と平行に延在していることが好ましいが、これに限定されず、多少傾斜があるとしても直交方向に向かって延びていればよい。第３部は、第２部に繋がっており、ファンイン領域からファンアウト領域を通ってアクティブ領域に近づく方向に向かって配線された部位である。第４部は、第３部に繋がっており、アクティブ領域上に配線された部位である。第１群の信号ラインを、上記第１部から第４部によって構成することで、最短でアクティブ領域にまで到達させることができるため、第１群の信号ラインの配線コストを削減できる。

本発明において、ドライバチップは、接続部間のピッチが、アクティブ領域における信号ライン間のピッチよりも狭いことが好ましい。この場合に、第２群の信号ラインのうちの少なくとも一部は、延伸方向及び直交方向に対して所定角度で傾斜するように配線された傾斜部を有する。また、第１群の信号ラインの第３部は、直交方向に対して所定角度で傾斜するように配線されている。このとき、第１群の信号ラインの第３部の傾斜角度θ_１は、第２群の信号ラインの傾斜部の傾斜角度θ_２よりも大きいことが好ましい（θ_２＞θ_１）。このように第１群の信号ラインを配線することで、ファンアウト領域のサイズの狭小化を効果的に実現できる。

本発明において、第１群の信号ラインは、直交方向の最も内側寄りの接続部においてドライバチップに接続されているものが、アクティブ領域において直交方向最も外側寄りに配線されている。また、第１の信号ラインは、直交方向の最も外側寄りの接続部においてドライバチップに接続されているものが、アクティブ領域において直交方向最も内側寄りに配線されている。本発明では、前述したように、第１の信号ラインが、部分的にドライバチップとの接続端を起点としてアクティブ領域とは反対方向に延在する。上記構成のように、第１の信号ラインについては、額縁領域ではドライバチップの内側寄りの出力端に接続されているものほど、アクティブ領域においては外側寄りの位置に配置するようにすることで、複数の第１群の信号ラインが混線する（交差する）ことを回避できる。

本発明の第２の側面は、ディスプレイモジュールに関する。本発明のディスプレイモジュールは、上記した第１の側面に係るデータ出力装置とディスプレイパネルとを備える。なお、ディスプレイパネルは、前述した通り、ドライバチップが配置された額縁領域と、当該額縁領域に隣接し複数の信号ラインが平行に配線されたアクティブ領域とを有する。

本発明によれば、ドライバチップの集積度を高めた場合であっても、ドライバチップからアクティブ領域までの額縁領域のサイズを狭小化することができる。

図１は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールの全体構成を示したブロック図である。 図２は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールの全体構成を示したブロック図である。 図３は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールの全体構成を示したブロック図である。 図４は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールにおいて、ディスプレイパネルのアクティブ領域と額縁領域を示す図である。 図５は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールにおいて、ディスプレイパネルのアクティブ領域と額縁領域を示す図である。 図６は、ディスプレイパネルのソースラインの従来の配線方式を示す図である。 図７は、図６に示したディスプレイパネルの中央から左側半分を拡大した図であり、従来の配線方式において額縁領域のサイズがどのように求められるか説明するための図である。 図８は、本発明のディスプレイモジュールにおけるソースラインの配線方式を示す図である。 図９は、図８に示したディスプレイパネルの中央から左側半分を拡大した図であり、額縁領域のサイズを狭小化できる本発明の効果を説明するための図である。 図１０は、図９に示した拡大図を簡略化したものである 図１１は、第１群の信号ラインによって接続されたドライバチップの出力端とアクティブ領域の入力端との対応関係を示した図である。 図１２は、従来の配線方式と比較した本発明に係る配線方式の効果を示した図である。

以下、図面を用いて本発明を実施するための形態について説明する。本発明は、以下に説明する形態に限定されるものではなく、以下の形態から当業者が自明な範囲で適宜変更したものも含む。本発明は、以下に説明する各実施形態を適宜組み合わせることもできるし、各実施形態を単独で利用することもできる。
なお、本願明細書において、「Ａ〜Ｂ」とは「Ａ以上Ｂ以下」であることを意味する。

図８は、本発明に係るディスプレイモジュール１の好ましい形態を示している。ディスプレイモジュールは、基本的に、ディスプレイパネル１０と、ドライバチップ２０と、複数のソースライン（信号ライン）３１，３２と、ゲート信号駆動ライン４１とを含んで構成されている。ディスプレイパネル１０の例は、液晶パネルや有機ＥＬパネルである。また、図８に示した例において、ドライバチップ２０は、タイミングコントローラ（ＴＣＯＮ）とソースドライバ（ＳＤ）とが統合されたものであり、ソースライン３１，３２に対して描画データを出力する機能と、その描画データを出力するタイミングを制御する機能を担う。ただし、ドライバチップ２０を、単にソースドライバの機能のみを持つものとし、タイミングコントローラを別に存在させてもよい。ソースライン３１，３２とゲート信号駆動ライン４１は、ドライバチップ２０の出力端に接続されている。ゲート信号駆動ライン４１は、図示しないゲートドライバに接続されている。なお、図８に示した例では、ドライバチップ２０がタイミングコントローラとソースドライバの両方の機能を担うものであるため、このドライバチップ２０にゲート信号駆動ライン４１が接続されている。ただし、ドライバチップ２０がソースドライバとしてのみ機能する場合には、ゲート信号駆動ライン４１は別途設けられたタイミングコントローラに接続すればよい。

上記したディスプレイモジュール１のうち、ドライバチップ２０とソースライン３１，３２とを含むものを、データ出力装置として観念することもできる。つまり、ディスプレイモジュール１からデータ出力装置（ドライバチップ２０とソースライン３１，３２）を分離して、このデータ出力装置のみを製造又は販売することも可能である。本発明に係るデータ出力装置は、例えばノートパソコンやタブレットパソコンにおいて、ディスプレイパネルにアナログ画像データを出力する回路として機能する。

ディスプレイパネル１０は、一般的に、ソースライン、ゲートライン、及び表示画素によって構成される。ソースラインは、ガラスなどで構成されたパネル基板上に、所定の間隔を空けて互いに平行に複数本設けられている。ゲートラインは、同じパネル基板上に、ソースラインと直交する方向に沿って、所定の間隔を空けて互いに平行に複数本設けられている。表示画素は、ソースラインとゲートラインとの各交差点に設けられている。各表示画素には、スイッチング素子としてのＴＦＴ（Thin Film Transistor）が接続されている。例えば、ＦＨＤの液晶パネルの場合、ソースラインは１９２０×３（ＲＧＢ）ライン必要となり、ゲートラインは１０８０ライン必要となる。

ソースドライバ（ドライバチップ２０）は、ディスプレイパネルのソースラインを駆動するための回路である。ソースドライバは、複数のソースラインに接続されており、各ソースラインに駆動電圧（階調表示電圧）を印加する。ソースドライバは、ガラスなどで構成されたパネル基板上に設けられていてもよい。本発明のディスプレイモジュールは、一つのディスプレイパネルに対して複数のソースドライバを備えることもできるが、部品点数削減及び消費電力削減の観点から、一つのディスプレイパネルに対してソースドライバ１２を一つのみ備えることが好適である。また、図示は省略するが、ディスプレイモジュールは、ディスプレイパネルのゲートラインを駆動するゲートドライバを備えていてもよい。ゲートドライバは、ＴＦＴをオンするための走査信号を各ゲートラインに順次印加する。ゲートドライバによってゲートラインに操作信号が印加されてＴＦＴがオン状態のときに、ソースドライバからソースラインに駆動電圧が印加されると、それらの交点に位置する表示素子に電荷が蓄積される。これにより、表示素子の光透過率がソースラインに印加された駆動電圧に応じて変化して、表示素子を介した画像表示が行われる。

図８に示されるように、ディスプレイパネル１０は、アクティブ領域１１と額縁領域１２とに区分される。アクティブ領域１１は、複数のソースラインと複数のゲートラインとが交差し、その交差点に表示素子が設けられた領域である。このアクティブ領域１１において映像が表示される。他方、額縁領域１２は、ドライバチップ２０が配置された領域であり、ドライバチップ２０の出力端に接続された各種のソースライン３１，３２がアクティブ領域１１へと繋がるように配線されている。この額縁領域１２は、映像を表示する部分ではないため、出来るだけそのサイズを狭小化することが求められる。

また、図８に示されるように、額縁領域１２は、ファンアウト領域１２ａとファンイン領域１２ｂとに区分される。ファンアウト領域１２ａは、ドライバチップ２０とソースライン３１，３２の接続部（つまりドライバチップ２０の出力端）からアクティブ領域１１までの間の領域である。また、ファンイン領域１２ｂは、ファンアウト領域１２ａよりもアクティブ領域１１の遠位に位置する領域である。ファンイン領域１２ｂには、例えば図６に示したように、ドライバチップ２０に接続された映像入力ラインや、電源入力ライン、ソースラインテストパッド、ゲート信号テストパッドなどが配置される。図８において、ファンアウト領域１２ａとファンイン領域１２ｂの境界線を、直交方向（アクティブ領域においてソースラインが延伸する延伸方向に直交する方向）に延びる破線で示している。また、図８では、ファンアウト領域１２ａの高さを符号Ｈ_１で示し、ファンイン領域１２ｂの高さを符号Ｈ_２で示している。本発明は、これらファンアウト領域１２ａとファンイン領域１２ｂのうち、ファンアウト領域１２ａの高さＨ_１を狭小化するためのソースラインの配線方式を提案する。

図８に示されるように、本発明において、複数のソースラインには、第１群のソースライン３１と第２群のソースライン３２とが含まれる。第１群のソースライン３１は、ドライバチップ２０の出力端からファンイン領域１２ｂに向かい、ファンイン領域１２ｂにおいて直交方向とほぼ平行に延在し、このファンイン領域１２ｂからファンアウト領域１２ａを通過してアクティブ領域１１へと到達するように配線されている。また、第２群のソースライン３２は、ドライバチップ２０の出力端から、ファンイン領域１２ｂは通過せず、ファンアウト領域１２ａのみを通過してアクティブ領域１１へと到達するように配線されている。

また、ドライバチップ２０は、複数の出力端が、直交方向（ｘ軸方向）に沿って一定間隔を置いて複数設けられている。それぞれの出力端にソースラインが接続されている。このとき、第１群のソースライン３１は、直交方向の左右外側に設けられたドライバチップ２０の出力端に接続されている。このため、第１群のソースライン３１は、ドライバチップ２０の左右両側の２箇所に位置する。また、第１群のソースライン３１は、ディスプレイパネル１０のアクティブ領域１１においても、直交方向の左右外側に配置される。他方で、第２群のソースライン３２は、２箇所の第１群のソースライン３１の間に位置する。つまり、第２群のソースライン３２は、直交方向の中央に設けられたドライバチップ２０の出力端に接続されている。また、第２群のソースライン３２は、ディスプレイパネル１０のアクティブ領域１１においても、直交方向の中央に配置される。このように配線することで、第１群のソースライン３１と第２群のソースライン３２は、いずれも額縁領域１２において交差することがなくなる。

また、第１群のソースライン３１の本数と第２群のソースライン３２の本数は、ディスプレイパネルの解像度や求められる額縁領域のサイズに応じて適宜調整すればよい。例えば、本実施形態では第１群のソースライン３１は２箇所に存在しているが、第１群のソースライン３１は、それぞれ、少なくとも２本以上のソースライン（合計４本）を含んでいればよく、４本以上（合計８本）又は１０本以上（合計２０本）を含んでいてもよい。また、例えば、第２群のソースライン３２の数を１００％とした場合に、２箇所の第１群のソースライン３１の合計数は、１０〜１００％、１５〜８０％、又は２０〜６０％程度とすることができる。なお、２箇所の第１群のソースライン３１の合計数は、第２群のソースライン３２の数以下であることが好ましい。

図９は、第１群及び第２群のソースライン３１，３２の配線構造を拡大して示している。図９に示されるように、第１群のソースライン３１は、それぞれ、第１部３１ａ、第２部３１ｂ、第３部３１ｃ、第４部３１ｄを含んで構成されている。なお、第１群に含まれる複数のソースライン３１は、第１部３１ａから第４部３１ｄのすべてが一定の間隔をおいて平行に配線されている。

第１部３１ａは、ドライバチップ２０との接続部（出力端）を始点として、アクティブ領域１１から離れる方向に向かって配線された部位である。このため、第１部３１ａは、その全体がファンイン領域１２ｂに配線される。第１部３１ａは、一端がドライバチップ２０の出力端に繋がり、他端が第２部３１ｂに繋がっている。図に示した例において、第１部３１ａは、延伸方向（ｙ軸方向）と平行に延在する。

第２部３１ｂは、ファンイン領域１２ｂにおいて直交方向（ｘ軸方向）に向かって配線された部位である。第２部３１ｂは、一端が第１部３１ａに繋がり、他端が第３部３１ｃに繋がっている。また、第２部３１ｂは、その全体がファンイン領域１２ｂに配線される。第２部３１ｂは、ファンイン領域１２ｂにおいて直交方向（ｙ軸方向）と平行に延在していることが好ましい。なお、第２部３１ｂの長さは、後述する第３部３１ｃの傾斜角度θ_１と第３部３１ｃ間のピッチＰ_ｗ１が適切な範囲となるように、ソースラインごとに調整すればよい。

第３部３１ｃは、ファンイン領域１２ｂからファンアウト領域１２ａを通ってアクティブ領域１１に近づく方向に向かって配線された部位である。第３部３１ｃは、一端が第２部３１ｂに繋がり、他端が第４部３１ｄに繋がっている。第３部３１ｃは、図９に示されるように、直交方向軸（ｙ軸）に対して所定角度θ_１で傾斜していることが好ましい。角度θ_１は、４５度以上であることが好ましく、例えば４５度〜９０度、５０度〜８５度、又は６０度〜８０度であることが好ましい。また、第３部３１ｃの傾斜角度θ_１は、少なくとも後述する第２群のソースライン３２の傾斜部３２ｂの傾斜角度θ_２よりも大きいことが好ましい（θ_１＞θ_２）。また、図９において、第１群のソースライン３１の第３部３１ｃ間のピッチが符号Ｐ_ｗ１で示されている。この第３部３１ｃのピッチＰ_ｗ１は、少なくとも５μｍ以上であることが好ましく、５〜１５μｍであることが特に好ましい。また、第３部３１ｃのピッチＰ_ｗ１は、少なくとも後述する第２群のソースライン３２の傾斜部３２ｂのピッチＰ_ｗ２よりも大きいことが好ましい（Ｐ_ｗ１＞Ｐ_ｗ２）。

第４部３１ｄは、アクティブ領域１１上に配線された部位である。このため、第４部３１ｄは、アクティブ領域１１上の表示画素のピッチに対応した間隔で配置される。アクティブ領域１１において、ソースラインはすべて平行である。

また、図９に示されるように、第２群のソースライン３２の一部は、ファンアウト領域１２ａに属する部分が、直線部３２ａと傾斜部３２ｂとを含んで構成されている。第２群のソースライン３２は、直線部３２ａと傾斜部３２ｂの両方又はいずれか一方と、アクティブ領域１１上に配置されたアクティブ部３２ｃとによって構成される。第２群のソースライン３２には、直線部３２ａとアクティブ部３２ｃのみからなるものや、傾斜部３２ｂとアクティブ部３２ｃのみからなるものが含まれていてもよい。基本的に、第２群のソースライン３２のうち、直交方向の中央に位置するものは直線部３２ａとアクティブ部３２ｃのみからなり、直交方向の最も左右外側に位置するものは傾斜部３２ｂとアクティブ部３２ｃのみからなり、それらの間に位置するものは直線部３２ａ、傾斜部３２ｂ、及びアクティブ部３２ｃを含んだ構成となる。なお、第２群に含まれる複数のソースライン３２は、直線部３２ａ、傾斜部３２ｂ、及びアクティブ部３２ｃが一定の間隔をおいて平行に配線されている。

直線部３２ａは、ドライバチップ２０との接続部（出力端）を始点として、アクティブ領域１１に近づく方向に向かって配線された部位である。このため、直線部３２ａは、その全体がファンアウト領域１２ａに配線される。直線部３２ａは、一端がドライバチップ２０の出力端に繋がり、他端が傾斜部３２ｂに繋がっている。図に示した例において、直線部３２ａは、延伸方向（ｙ軸方向）と平行に延在する。

傾斜部３２ｂは、一端が直線部３２ａに繋がり、他端がアクティブ部３２ｃに繋がっており、延伸方向（ｙ軸方向）及び直交方向（ｘ軸方向）に対して所定角度で傾斜した部位である。傾斜部３２ｂは、アクティブ領域１１に近づく方向に向かってファンアウト領域１２ａに配線されている。傾斜部３２ｂは、図９に示されるように、直交方向軸（ｙ軸）に対して所定角度θ_２で傾斜していることが好ましい。角度θ_２は、４５度以下であることが好ましく、例えば５度〜４５度、１０度〜３０度、又は１５度〜２０度であることが好ましい。傾斜部３２ｂの角度θ_２は、ファンアウト領域１２ａの高さＨ_１に影響するため、出来るだけ小さい角度であることが好ましい。また、傾斜部３２ｂｃの傾斜角度θ_２は、前述したとおり、少なくとも第１群のソースライン３１の第３部３１ｃの傾斜角度θ_１よりも小さくなる。また、図９において、第２群のソースライン３２の傾斜部３２ｂ間のピッチが符号Ｐ_ｗ２で示されている。この傾斜部３２ｂのピッチＰ_ｗ２は、少なくとも３μｍ以上であることが好ましく、３〜１０μｍであることが特に好ましい。また、傾斜部３２ｂのピッチＰ_ｗ２は、前述したとおり、少なくとも第１群のソースライン３１の第３部３１ｃのピッチＰ_ｗ１よりも小さくなる。

アクティブ部３２ｃは、アクティブ領域１１上に配線された部位である。このため、アクティブ部３２ｃは、アクティブ領域１１上の表示画素のピッチに対応した間隔で配置される。アクティブ領域１１において、ソースラインはすべて平行である。

図８及び図９に示されるように、第１群のソースライン３１は、ドライバチップ２０の左右外側に配置された一定数のソースラインであり、これらの第１群のソースライン３１は、アクティブ領域１１から離れる方向に向かって延伸した後、ファンイン領域１２ｂにおいて横方向に向かって延伸し、十分パネルの左右側に到達してから、アクティブ領域１１に近づく方向に向かって折れ曲がり、そしてファンアウト領域１２ａを通ってアクティブ領域１１のソースライン端と接続される。

図７を参照して説明したとおり、パネルサイズやパネル解像度との関係からソースラインの配線ピッチＰ_ｗが一定になることを考えると、ファンアウト領域１２ａの高さＨ_１は、一般的に、ドライバチップ２０の端部からアクティブ領域１１の端部までの距離Ｄ_ｘと、配線の角度θで決まる。よって、図７に示した距離Ｄｘを小さくするか、角度θを小さくすれば、ファンアウト領域１２ａの高さＨ_１も小さくできる。

図９及び図１０に本発明の配線方式の拡大図を示している。前述の通り、ファンアウト領域１２ａの高さＨ_１は、ドライバチップ２０の端部からアクティブ領域１１の端部までの距離Ｄ_ｘと配線の角度θで決まる。これに対して、本発明の配線方式では、第１群のソースライン３１は、ファンイン領域１２ｂを一旦通過した後、ファンアウト領域１２ａを通ってアクティブ領域１１に到達するように配線されており、その傾斜角度θ_１をある程度自由に調整できることから、この第１群のソースライン３１の配線はファンアウト領域１２ａの高さＨ_１を決定する際に無視できる。このため、本発明の配線方式では、第２群のソースライン３２のみが、ファンアウト領域１２ａの高さＨ_１を決定づける要因となる。ここで、ドライバチップ２０の端部から第２のソースライン３２が接続されたアクティブ領域１１の端部までの距離Ｄ_Ｂ（図９，図１０参照）は、図７に示した従来の配線方式における距離Ｄ_ｘより短くすることができる。このため、第２群のソースライン３２から決まるファンアウト領域１２ａの高さＨ_１は十分小さくすることが可能である。

言い換えると、図７に示したように、ソースラインの傾斜角度θを小さくすればファンアウト領域１２ａの高さＨ_１を小さくできる。しかし、設計上の問題から傾斜角度θは一定値以下とすることができず、傾斜角度θを小さくすることには限界がある。このため、この限界値の傾斜角度θにて傾斜しているソースラインの数が多いほど、図７に示した距離Ｄ_ｘが長くなり、結果として高さＨ_１が大きくなる。これに対して、図９及び図１０に示したように、本発明では、第１群のソースライン３１ａの配線をファンイン領域１２ｂへと逃しているため、限界値の傾斜角度θ_２（図７のθに相当）にて傾斜しているソースラインは、第２群のソースライン３２のみとなり、結果として図９に示したＤ_Ｂは、図７に示した距離Ｄ_ｘよりも短くなる。その結果、ファンイン領域１２ｂを有効活用し、ソースラインの一部がファンイン領域１２ｂを通過するように配線することで、ファンアウト領域１２ａの高さＨ_１を十分に小さくすることができる。このように、ファンイン領域１２ｂを有効活用することで、従来サイズからオーバヘッドなく同じ本数のソースラインを配線することが可能である。

図１０では、従来の配線方式によるディスプレイパネルと本発明の配線方式によるディスプレイパネルを並べて表示している。図１０に示したように、本発明の配線方式によれば、額縁領域、特にファンアウト領域の狭額縁化を達成できる。例えば、１３．３インチのＦＨＤパネルで、Ｐｗ＝７ｕｍである場合、従来の配線方式ではＨ_１＝６ｍｍが限界であったものを、Ｈ_１＝４ｍｍまで削減可能である。このように、ファンアウト領域の高さＨ_１＝６ｍｍが限界とされていた現状において、このＨ_１を２／３程度に削減することに成功したことに鑑みると、本技術分野における本発明の貢献は大きいといえる。

本発明は、例えばノートパソコンやタブレットパソコンにおいて、液晶パネルの狭額縁化技術に好適に利用しうる。

１…ディスプレイモジュール １０…ディスプレイパネル
１１…アクティブ領域 １２…額縁領域
１２ａ…ファンアウト領域 １２ｂ…ファンイン領域
２０…ドライバチップ ３１…第１群のソースライン（信号ライン）
３１ａ…第１部 ３１ｂ…第２部
３１ｃ…第３部 ３１ｄ…第４部
３２…第２群のソースライン（信号ライン）３２ａ…直線部
３２ｂ…傾斜部 ３２ｃ…アクティブ部
４１…ゲート制御ライン

Claims (7)

1. ディスプレイパネルの額縁領域に配置されたドライバチップと、
   前記ドライバチップに一端が接続され、前記額縁領域に隣接するアクティブ領域において平行に配線された複数の信号ラインと、を備えた
   データ出力装置において、
   前記額縁領域は、前記ドライバチップと前記信号ラインの接続部から前記アクティブ領域までの間のファンアウト領域と、前記ファンアウト領域よりも前記アクティブ領域の遠位に位置するファンイン領域と、を有するものであり、
   前記複数の信号ラインは、前記接続部から前記ファンイン領域側に向かい、前記ファンイン領域及び前記ファンアウト領域を通って前記アクティブ領域に至るように配線された第１群の信号ラインを含む
   データ出力装置。
2. 前記複数の信号ラインは、前記額縁領域のうちの前記ファンアウト領域のみを通って前記アクティブ領域に至るように配線された第２群の信号ラインをさらに含む
   請求項１に記載のデータ出力装置。
3. 前記アクティブ領域において前記信号ラインが延伸する方向を延伸方向とし、当該延伸方向に直交する方向を直交方向とした場合に、
   前記第１群の信号ラインは、前記直交方向にみて前記第２群の信号ラインの外側２箇所に位置し、
   前記第２群の信号ラインは、前記直交方向にみて２箇所の前記第１群の信号ラインの間に位置する
   請求項２に記載のデータ出力装置。
4. 前記第１群の信号ラインは、
   前記接続部を始点として前記アクティブ領域から離れる方向に向かって配線された第１部と、
   前記第１部に繋がっており、前記ファンイン領域において前記直交方向に向かって配線された第２部と、
   前記第２部に繋がっており、前記ファンイン領域から前記ファンアウト領域を通って前記アクティブ領域に近づく方向に向かって配線された第３部と、
   前記第３部に繋がっており、前記アクティブ領域上に配線された第４部と、を有する
   請求項３に記載のデータ出力装置。
5. 前記ドライバチップは、前記接続部間のピッチが、前記アクティブ領域における前記信号ライン間のピッチよりも狭く、
   前記第２群の信号ラインのうちの少なくとも一部は、前記延伸方向及び前記直交方向に対して所定角度で傾斜するように配線された傾斜部を有し、
   前記第１群の信号ラインの前記第３部は、前記直交方向に対して所定角度で傾斜するように配線されており、
   前記第１群の信号ラインの前記第３部の傾斜角度（θ_１）は、前記第２群の信号ラインの傾斜部の傾斜角度（θ_２）よりも大きい
   請求項４に記載のデータ出力装置。
6. 前記第１群の信号ラインは、
   前記直交方向の最も内側寄りの前記接続部において前記ドライバチップに接続されているものが、前記アクティブ領域において前記直交方向最も外側寄りに配線されており、
   前記直交方向の最も外側寄りの前記接続部において前記ドライバチップに接続されているものが、前記アクティブ領域において前記直交方向最も内側寄りに配線されている
   請求項３に記載のデータ出力装置。
7. 請求項１から請求項６のいずれかに記載の前記データ出力装置と、
   前記ドライバチップが配置された額縁領域、及び当該額縁領域に隣接し前記複数の信号ラインが平行に配線されたアクティブ領域を有する前記ディスプレイパネルと、を備える
   ディスプレイモジュール。

Images