KR101820382B1 - 협액자 디스플레이 모듈 및 데이터 출력 장치 - Google Patents

협액자 디스플레이 모듈 및 데이터 출력 장치 Download PDF

Info

Publication number
KR101820382B1
KR101820382B1 KR1020170108148A KR20170108148A KR101820382B1 KR 101820382 B1 KR101820382 B1 KR 101820382B1 KR 1020170108148 A KR1020170108148 A KR 1020170108148A KR 20170108148 A KR20170108148 A KR 20170108148A KR 101820382 B1 KR101820382 B1 KR 101820382B1
Authority
KR
South Korea
Prior art keywords
fan
region
group
driver chip
signal lines
Prior art date
Application number
KR1020170108148A
Other languages
English (en)
Inventor
히데오 나가노
켄조 코니시
신야 스즈키
마사히로 가토
Original Assignee
가부시키가이샤 세레브렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 세레브렉스 filed Critical 가부시키가이샤 세레브렉스
Application granted granted Critical
Publication of KR101820382B1 publication Critical patent/KR101820382B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Abstract

드라이브 칩에서 액티브 영역까지의 액자 영역의 크기(size)를 협소화한다.
데이터 출력 장치는, 디스플레이 패널(10)의 액자 영역(12)에 배치된 드라이버 칩(20), 그 드라이버 칩(20)에 일단이 접속된 액자 영역(12)에 인접한 액티브 영역(11)에 대해 평행하게 배선된 복수의 신호 라인(31, 32)을 구비한다. 액자 영역(12)은 드라이버 칩(20)과 신호 라인(31, 32)의 접속부에서 액티브 영역(11)까지 사이의 팬 아웃 영역(12a)과, 그 팬 아웃 영역(12a)보다 액티브 영역(11)의 원위(遠位)에 위치한 팬 인 영역(12b)를 가진다. 드라이버 칩과 신호 라인의 접속부(25)는, 드라이버 칩(20)의 액티브 영역(11)측에 위치하는 상변(21, 上)에 설치되어 있다. 상기 복수의 신호 라인(31, 32)은, 팬 인 영역(12b) 및 상기 팬 아웃 영역(12a)을 지나 상기 액티브 영역(11)에 이르도록, 상기 접속부(25)로부터 상기 팬 인 영역(12b) 측을 향해 배선된, 제 1 군의 신호 라인(31)을 포함한다.

Description

협액자 디스플레이 모듈 및 데이터 출력 장치{NARROW FRAME DISPLAY MODULE AND DATA OUTPUT DEVICE}
본 발명은 액정 패널 등의 디스플레이 패널에 있어서 액자의 배선 기술에 관한 것이다.
노트북과 태블릿 PC 등 모바일 기기 시장에서는 소비 전력 감소와 비용 절감이 항상 요구되고 있다. 한편, 패널의 해상도 향상과 디스플레이의 화질 향상에 따라 데이터 처리량 및 동작 주파수는 증가 일로를 걷고 있으며, 소비 전력 감소 및 비용 절감은 상반되는 큰 과제가 되고 있다. 노트북 및 태블릿 컴퓨터에 있어서, 디스플레이 패널의 비디오 데이터 신호를 입력하는 회로는, 비디오 데이터 자체의 연산이나 각종 연산 처리 또는 그래픽 처리를 담당하는 CPU (Central Processing Unit)나 GPU (Graphics Processing Unit) 등의 프로세서, 이 프로세서에서 전송된 비디오 데이터를 입력하고, 액정 패널의 타이밍 제어나 영상 처리를 하는 타이밍 컨트롤러 (Timing Controller: TCON), 타이밍 컨트롤러에서 출력된 비디오 데이터를 입력으로, 디스플레이 패널의 사양에 맞춰 비디오 데이터를 아날로그 출력하는 소스 드라이버 (Source Driver: SD) 등의 드라이버 칩으로 구성된다.
노트북과 태블릿 PC 등 모바일 기기 시장에서 타이밍 컨트롤러와 소스 드라이버가 분리되어 있는 경우가 많다. 예를 들어, 도 1에 나타낸 바와 같이, FHD(Full High Definition: 1920 × 1080 픽셀) 패널의 경우에는 하나의 타이밍 컨트롤러와 4개의 소스 드라이버가 필요한 경우가 많다. 또한, 4K2K 패널(4000 × 2000 픽셀에 가까운 해상도의 패널)의 경우에는 하나의 타이밍 컨트롤러에 대해 8개의 소스 드라이버가 필요한 경우가 많다. 또한, 도 1에 나타낸 바와 같이, 타이밍 컨트롤러와 소스 드라이버를 연결하는 FPC(Flexible Printed Cable)가 소스 드라이버의 개수만큼 필요하므로, 패널의 해상도가 높아짐에 따라 부품 수가 증가하여 비용 상승의 요인이 되고 있었다. 또한, 타이밍 컨트롤러와 소스 드라이버 사이에 인터페이스를 마련할 필요가 있어, 이 인터페이스에 의해 전력이 소비되어 버린다. 이러한 배경에서, 도 1에 나타낸 회로 구성에서는 비용 절감 및 소비 전력 감소가 어려운 상황이었다.
그래서 부품 수와 소비 전력을 줄이기 위해 도 2와 도 3과 같은 타이밍 컨트롤러와 소스 드라이버가 1개의 칩이 된 이른바 시스템 드라이버(TCON + SD)도 검토해 볼 수 있다. 도 2는 시스템 드라이버가 2 개 설치된 구성을 보여주고 도 3은 시스템 드라이버가 하나에 집적된 구성을 보여주고 있다. 시스템 드라이버화함으로써 부품의 개수가 줄어들어 비용 절감이 가능하게 된다. 또한, 타이밍 컨트롤러와 소스 드라이버 간의 인터페이스가 없기 때문에 소비 전력 감소도 가능하게 된다. 특히 부품 수 및 소비 전력 감소 관점에서, 도 3과 같이 시스템 드라이버는 하나뿐인 것이 바람직할 수 있다. 그러나, 시스템 드라이버는 종전의 소스 드라이버와 마찬가지로 액정 패널의 유리에 구현된다. 비디오 데이터는 CPU / GPU에서 시스템 드라이버로 직접 eDP 인터페이스 또는 mipi 인터페이스를 통해 시스템 드라이버에 입력된다.
여기서, 액정 패널은 소스 라인과 게이트 라인으로 구성된다. FHD 패널의 경우, 소스 라인은 1920 × 3 (RGB) 라인이 필요하고, 게이트 라인은 1080 라인이 필요하다. 소스 라인은 비디오 데이터를 소스 드라이버에서 아날로그 출력하는 라인 (데이터 라인)이며, 소정의 간격을 두고 서로 평행하게 배선되어 있다. 게이트 라인은 1 게이트 라인씩 시간적으로 쉬프트(shift)하면서 소스 라인의 비디오 데이터를 구동해 나갈 제어선이며, 소스 라인과 직교하는 방향으로 소정의 간격을 두고 서로 평행하게 배선되어 있다. 게이트 라인과 소스 라인의 각 교차점에서 표시 화소(픽셀)가 설치되어 있다. 또한, 현재는, 소스 드라이버 및 시스템 드라이버는 액정 유리에 구현되는 소위 COG (Chip On the Glass) 방식이 주류이다.
액정 패널(디스플레이 패널)의 소스 라인의 모델을 도 4에 나타낸다. 액정 패널 소스 드라이버가 구현되는 영역인 팬 아웃 영역(Fan out Area)과 액정 픽셀 어레이(array) 형태로 배열되어 있는 액티브 영역 (Active Area)으로 나뉜다. 이 액티브 영역으로부터 팬 아웃 영역을 포함하는 유리(glass) 모듈의 가장자리까지가 액정 패널의 액자 영역이라고 불리며, 이 액자 영역이 보다 좁은 쪽이 상품 가치가 높은 것으로 알려졌다.
도 4에 나타낸 바와 같이, 4 개의 소스 드라이버가 설치되어있는 경우, 하나의 소스 드라이버가 구동해야 하는 COG상의 소스 라인의 배선 수가 적어도 된다. 예를 들어, FHD 패널의 경우, 소스 라인은 1920 × 3 (RGB) = 5860 개 있지만, 소스 드라이버가 4 개 설치되어있는 경우, 1 개당 1440 개를 구동하게 된다. 예를 들어, 특허 문헌 1에는 소스 드라이버가 4 개 설치된 구성이 도시되어있다. 한편, 도 2, 도 3 및 도 5에 도시된 바와 같이, 타이밍 컨트롤러(TCON) 및 소스 드라이버(SD)가 통합되어 있거나 또는 소스 드라이버 집적화가 진행되어 부품 수가 1 개 또는 2 개가 되면 하나의 소스 드라이버가 구동할 필요가있는 COG의 소스 라인 배선 수가 많아지고, 액자 영역의 높이가 커져 버리는 문제가 발생한다.
여기서, 도 6을 참조하여, 디스플레이 패널(액정 패널)의 액자 영역의 구성에 대해 설명한다. 액자 영역의 중심에는 타이밍 컨트롤러와 소스 드라이버가 통합된 드라이버 칩이 있고, 이 드라이버 칩 위쪽에서 액티브 영역을 향해 소스 라인이 연결되어 있다. 또한, 소스 라인의 배선은 맨 왼쪽 끝 또는 오른쪽 끝의 라인으로부터 패널의 중심 라인에 대해, 모든 라인이 일정한 각도(θ)로 연결되어 있는 것이 일반적이다. 이 드라이버 칩과 소스 라인의 연결부로부터 액티브 영역 사이의 공간을, 본원 명세서에서는 "팬 아웃 영역”이라고 정의하고, 도면에서는 팬 아웃 영역의 높이를 H1으로 표시하고 있다. 또한, 액자 영역에는 팬 아웃 영역보다 액티브 영역의 원위(遠位)에 위치하는 영역이 존재하며, 본원 명세서에서는, 이 영역을 "팬 인 영역"이라고 정의하고 있다. 이 팬 인 영역에는 칩의 하변에서 좌우로 연장되는 게이트 신호 구동 라인이 패널의 좌우 방향으로 배선되어 있고, 액자 영역의 좌우 부분에 테스트 패드가 배치되어 있다. 또한, 팬 인 영역은 소스 라인의 테스트 라인과 그 테스트 패드, 나아가 게이트 구동 제어 신호 라인과 그 테스트 패드 등이 배치되어 있다. 이 팬 인 영역의 높이를 도면에서는 H2로 나타내고 있다. 상기 H1 + H2의 값이 액자 영역 전체의 높이가 된다. 본 발명은 이 액자 영역 중, 특히 H1에서 보여준 팬 아웃 영역의 높이를 줄일 수 있는 기술을 제공하는 것을 목적으로 하고 있다.
전술한 바와 같이, 도 2, 도 3 및 도 5 도시된 바와 같이, 타이밍 컨트롤러(TCON) 및 소스 드라이버(SD)가 통합되어 있거나 또는 소스 드라이버 집적화가 진행된 부품 수가 1 개 또는 2 개가 되면, 하나의 소스 드라이버가 구동할 필요가 있는 COG의 소스 라인 배선 수가 많아지고, 액자 영역의 높이가 커진다는 문제가 있다. 특히, 이러한 경우에는 액자 영역 중, H1에서 보여준 팬 아웃 영역의 높이를 줄이는 것이 어려워진다.
여기서, 도 7을 참조하여, 종래의 액정 패널의 배선 구조를 예로 들어, 액자 영역의 높이 H1을 구하는 방법을 설명한다.
우선, 액티브 영역의 소스 라인 배선 피치를 Ppix, 팬 아웃 영역의 소스 라인 배선 피치를 Pw, 드라이버 칩 소스 라인의 접속부(출력 패드)의 피치를 Pbp, 드라이버 칩의 가장 끝의 접속부로부터 디스플레이 패널의 맨 끝의 소스 라인까지의 거리를 Dx로한다. 여기서 Ppix> Pbp이기 때문에, 드라이버 칩과 액티브 영역을 연결하는 소스 라인의 일부는 일정한 각도로 기울일 필요가 있다. 팬 아웃 영역에 위치하는 맨 끝의 소스 라인의 배선과 액티브 영역의 소스 라인의 연장 방향과 직교하는 직교 방향의 방향 축과의 각도(θ)는 θ = sin-1(Pw/Ppix)로 표시 된다. 그러면, 액자 영역에 있어서의 팬 아웃 영역의 높이 H1은, H1 = Dx · tanθ = Dx · tan (sin-1(Pw/Ppix))가 된다.
이와 같이, H1 수치는 Dx에 따라, 이 Dx 값이 클수록 H1의 수치도 커지는 것을 알 수 있다. 또한, θ가 클수록 H1의 수치도 커지는 것을 알 수 있다. 나아가, Pw가 클수록 H1의 수치도 커진다. Ppix는, 디스플레이 패널의 크기(size)와 해상도로 결정되는 값이기 때문에, 소스 라인 배선을 할 때 변경할 수 없는 고정 값이라고 할 수 있다. Ppix가 일정할 경우, Pw가 클수록 θ가 커지고, 이에 따라 H1도 커진다. 이와 같이, θ는 Pw와 Ppix로 결정되는 값이다.
예를 들어, 13.3 인치 FHD 패널에서 Pw = 7um으로 한 경우, 소스 드라이버 4 개 구성의 경우에는 H1 = 1.5mm가 되지만, 소스 드라이버 2 개 구성의 경우에는 H1 = 3mm 되고, 소스 드라이버 1 개 구성의 경우에는 H1 = 6mm가 된다. H1의 크기는 칩의 맨 끝 쪽의 소스 라인과 액티브 영역과의 거리 Dx 및 각도 (θ)로 결정된다. 즉, 소스 드라이버의 집적도가 높아질수록 H1의 크기가 커지고, 소스 드라이버 1 개 구성의 경우, H1의 크기가 최대가 된다. 따라서, 부품 수가 줄어들면, 액자 영역(특히, 팬 아웃 영역)의 크기가 커지고, 상품 가치가 떨어진다는 큰 문제가 존재하고 있었다.
이에 대해, 팬 아웃 영역의 크기를 H1을 4mm 이하를 요청하는 요구가 존재한다. 그러나, 전술한 바와 같이, H1의 크기는 θ가 클수록 커지고, 또한, θ는 Pw와 Ppix로 결정되는 값이지만, Ppix은 고정 값이며 조정할 수 없으며, Pw를 좁혀, 너무 인접하는 소스 라인 사이에서는 소위 크로스 토크가 발생하는 등의 문제가 있기 때문에 Pw는 일정 값 이하로 할 수 없다. 더욱이, 유리 배선의 제조 상, 신호 배선을 일정 폭 이하로 하는 것은 곤란하기 때문에, θ의 값에도 제한이 있어, θ를 작게하여, H1의 크기를 감소하는 방법에는 한계가 있었다.
따라서, 본 발명은 소스 드라이버 등의 드라이버 칩의 집적도를 높인 경우에도 드라이버 칩에서 액티브 영역까지 액자 영역의 크기를 협소화 할 수 있는 소스 라인 배선 방식을 제공하는 것을 목적으로 한다.
본 발명의 발명자들은 상기 문제의 해결 방법에 대해 예의 검토한 결과, 액자 영역 중, 팬 아웃 영역보다 액티브 영역에서 원위(遠位)에 위치한 팬 인 공간을 효율적으로 사용하여 드라이버 칩의 출력단에 접속된 신호 라인의 일부를 팬 인 영역을 통과시킨 후 액티브 영역으로 향하도록 배선함으로써 종래의 설계상의 한계를 넘어, 액자 영역의 크기를 협소화할 수 있다는 연구 결과를 얻었다. 그리고, 본 발명자들은 상기 연구 결과에 근거하면, 종래 기술의 문제를 해결할 수 있다는 점에 생각이 미쳐, 본 발명을 완성시켰다. 이하, 본 발명의 구성에 대해 구체적으로 설명한다.
본 발명의 제 1 측면은 액정 패널 등의 디스플레이 패널에 비디오 데이터를 출력하는 데이터 출력 장치에 관한 것이다. 본 발명의 데이터 출력 장치는 드라이버 칩과 이에 연결된 복수의 소스 라인을 포함한다. 드라이버 칩은 디스플레이 패널의 액자 영역에 배치되어 있다. 이 액자 영역은 유리로 형성되는 것이 일반적이기 때문에 본 발명과 같은 구성은 COG(Chip On the Glass)방식 등으로 불린다(그러나 본 발명은 액자 영역이 유리하다는 것에 한정되지 않는다). 이러한 COG 방식은 베이스 필름에 접속 배선이 형성되는 COF(Chip On the Film)방식과는 명확하게 구별된다. 또한, 드라이버 칩은, 소스 드라이버여도 좋고, 게이트 드라이버여도 좋고, 소스 드라이버와 타이밍 컨트롤러가 통합된 이른바 시스템 드라이버여도 좋다. 본 발명에서 드라이버 칩은 액자 영역에 하나만 배치되는 것이 바람직하나, 이에 한정되지 않고, 액자 영역에 복수(예를 들면 2 ~ 4 개)배치되어 있어도 좋다. 또한, 여러 신호 라인은, 드라이버 칩에 일단이 연결되고, 액자 영역을지나 액자 영역에 인접한 액티브 영역에 평행하게 배선된다. 신호 라인은, 소스 드라이버에 접속된 소스 라인이여도 좋고, 게이트 드라이버에 접속된 게이트 라인이여도 좋다.
여기서 액자 영역은 팬 아웃 영역과 팬 인 영역을 갖는다. 팬 아웃 영역은 드라이버 칩과 신호 라인의 접속부(즉, 드라이버 칩의 출력단)에서 액티브 영역 사이의 영역이다. 또한, 팬 인 영역은 팬 아웃 영역보다 액티브 영역의 원위(遠位)에 위치하는 영역이다. 팬 인 영역에는 일반적으로 도 6에 나타낸 바와 같이, 소스 라인 테스트 라인과 그 테스트 패드, 나아가 게이트 구동 제어 신호 라인과 그 테스트 패드 등이 배치되어 있다. 이 경우, 드라이버 칩과 신호 라인의 접속부는, 드라이버 칩의 액티브 영역 측에 위치하는 상변에 설치되어 있다. 그리고, 여러 신호 라인은, 적어도 상기 접속부로부터 팬 인 영역 측을 향하고, 그 팬 인 영역 및 팬 아웃 영역을 이 순서로 지나, 액티브 영역에 이르도록, 배선된 제 1 군의 신호 라인 를 포함한다.
상기 구성과 같이, 본 발명에서는 복수의 신호 라인의 일부 (제 1 군의 신호 라인)을 액자 영역 팬 인 영역을 통과하도록 배선 구조를 연구하여, 종래의 배선 방식에서는 신호 라인의 배선으로 는 사용되지 않았던 팬 인 영역을 신호 라인의 배선 공간으로 활용하기로 했다. 이처럼 팬 인 영역을 통과하도록 복수의 신호 라인의 일부를 배선하여 액자 영역의 크기, 특히, 팬 아웃 영역의 크기를 협소화하는 것이 가능하다.
특히, 본 발명은 드라이버 칩과 신호 라인(적어도 제 1 군의 신호 라인)의 접속부가 드라이버 칩의 상변에 설치되어있다. 즉, 드라이버 칩은, 액티브 영역 측에 위치하는 상변과, 그 상변의 반대 측에 위치한 하변과, 그 상변과 하변을 잇는 좌변, 우변의 적어도 네 변을 갖는 형상이다. 예를 들어, 드라이버 칩은 상변과 하변을 장변으로, 좌변과 우변을 단변으로 한 넓고 평평한 사각형 모양으로 형성되어 있다. 그리고, 드라이버 칩과 신호 라인의 접속부는, 드라이버 칩의 네 변 중, 상변에 설치되어 있다. 이와 같이, 본 발명에서는 복수의 신호 라인 드라이버 칩의 상변에 설치된 접속부로부터 팬 인 영역 측을 향하고, 팬 인 영역 및 팬 아웃 영역을 통해서 액티브 영역에 이르도록 배선된 제 1 군의 신호 라인을 포함하도록 구성되어있다. 이와 같이, 드라이버 칩의 상변에서 가져온 제 1 군의 신호 라인을 일단 팬 인 영역으로 풀어 주고, 팬 인 영역 및 팬 아웃 영역을 통과하도록 우회시킨 후, 액티브 영역으로 인도하도록 배선하여 액자 영역 (특히, 팬 아웃 영역)의 크기를 협소화 할 수 있다. 즉, 본 발명과 같은 COG 방식의 디스플레이에서는, 드라이버 칩을 액자 영역에 배치할 필요가 있기 때문에, 협액자화에도 설계상의 한계가 있었지만, 본 발명에 의하면, COG 방식의 디스플레이 에서도, 이러한 설계상의 한계를 넘어 액자 영역의 협소화를 실현할 수 있다.
또한, 드라이버 칩의 좌우의 단변과 하변에 신호 라인을 접속하는 것도 생각할 수 있지만, 그 경우에는 협액자화의 효과는 한정적이며, 드라이버 칩의 상변에 신호 라인을 접속한 본 발명의 배선 구조만큼 액자 크기를 협소화 할 수 없다. 즉, 협액자화의 효과를 극대화하기 위해서는, 본 발명과 같이, 드라이버 칩의 상변에 접속부를 마련하고, 그 접속부로부터 끌어온 신호 라인을 팬 아웃 영역으로 우회하는 것이 중요하다.
본 발명에 있어서, 복수의 신호 라인은, 액자 영역 중의 팬 아웃 영역만을 지나 액티브 영역에 이르도록 배선된 제 2 군의 신호 라인을 더 포함하는 것이 바람직하다. 이와 같이, 종래의 배선 방식과 마찬가지로, 팬 아웃 영역만을 통과하는 신호 라인을 마련하는 것으로, 팬 아웃 영역과 팬 인 영역을 모두 활용하여, 팬 아웃 영역의 크기 협소화를 보다 효율적으로 실현하는 것이 가능하다.
본원 명세서에서, 액티브 영역에서 신호 라인이 연장하는 방향을 “연장 방향"(도면의 y 축 방향)으로, 이 연장 방향에 직교하는 방향을 “직교 방향”(도면의 x 축 방향)으로 정의한다. 이 경우, 액티브 영역에서, 제 1 군의 신호 라인은, 직교 방향으로 보아, 제 2 군의 신호 라인의 바깥 쪽 2 곳에 위치하고 있으며, 제 2 군의 신호 라인은, 직교 방향으로 보아, 2 곳의 제 1 군의 신호 라인 사이에 위치하는 것이 바람직하다. 이처럼, 직교 방향 양 바깥 쪽에 위치하는 제 1 군의 신호 라인을, 일단 팬 인 영역을 통과시킨 후 액티브 영역에 이르도록 배선하고, 직교 방향 중앙에 위치하는 제 2 군의 신호 라인을 팬 아웃 영역만을 지나 액티브 영역에 이르도록 배선하여, 팬 아웃 영역과 팬 인 영역으로 구성된 액자 영역의 공간을 효율적으로 이용할 수 있다.
본 발명에서, 제 1 군의 신호 라인은, 제 1 부에서 제 4 부를 갖는다. 제 1 부는 드라이버 칩과의 접속부를 시작점으로 액티브 영역으로부터 멀어 지는 방향으로 배선 된 부위이다. 제 2 부는 1 부에 연결되어 있으며, 팬 인 영역에서 직교 방향으로 배선된 부위이다. 또한, 제 2 부는, 팬 인 영역에서 직교 방향과 평행하게 연장하는 것이 바람직하나, 이에 한정되지 않고, 다소 경사가 있다고 해도 직교 방향으로 연장되어 있으면 된다. 제 3 부는, 제 2 부에 연결되어 있으며, 팬 인 영역에서 팬 아웃 영역을 지나 액티브 영역에 접근하는 방향으로 배선된 부위이다. 제 4 부는, 제 3 부에 연결되어 있으며, 액티브 영역 상에 배선된 부위이다. 제 1 군의 신호 라인을, 상기 제 1 부에서 제 4 부에 의해 구성함으로써, 최단(最短)으로 액티브 영역에 도달할 수 있기 때문에, 제 1 군의 신호 라인의 배선 비용(cost)을 줄일 수 있다.
본 발명에서, 드라이버 칩은, 접속부 사이의 피치가, 액티브 영역에서의 신호 라인 사이의 피치보다 좁은 것이 바람직하다. 이 경우, 제 2 군의 신호 라인 중 적어도 일부는, 연장 방향 및 직교 방향에 대해 소정 각도로 경사지게 배선되는 경사부를 갖는다. 또한, 제 1 군의 신호 라인의 제 3 부는 직교 방향에 대해 소정 각도로 경사지게 배선되어 있다. 이 때, 제 1 군의 신호 라인의 제 3 부의 경사 각도 θ1은, 제 2 군의 신호 라인의 경사 부의 경사 각도 θ2보다 큰 것이 바람직하다 (θ2> θ1). 이와 같이, 제 1 군의 신호 라인을 배선하여, 팬 아웃 영역의 크기의 협소화를 효과적으로 실현할 수 있다.
본 발명에서, 제 1 군의 신호 라인은, 직교 방향의 가장 안쪽 위치의 접속부에서 드라이버 칩에 접속되어있는 것이, 액티브 영역에서 직교 방향 가장 바깥쪽 위치에 배선되어 있다. 또한, 제 1 군의 신호 라인은, 직교 방향의 가장 바깥쪽 위치의 접속부에서 드라이버 칩에 접속되어있는 것이, 액티브 영역에서 직교 방향 가장 안쪽 위치에 배선되어 있다. 본 발명에서는 전술한 바와 같이, 제 1 군의 신호 라인이, 부분적으로 드라이버 칩과의 접속단을 기점으로 액티브 영역과는 반대 방향으로 연장된다. 상기 구성과 같이, 제 1 군의 신호 라인은, 액자 영역에서는 드라이버 칩의 안쪽 위치의 출력단에 연결되어 있는 것 일수록, 액티브 영역에서는 바깥쪽 위치에 배치하도록 함으로써, 복수의 제 1 군의 신호 라인이 혼선되는(교차) 것을 회피할 수 있다(도 11 참조).
본 발명의 제 2 측면은, 디스플레이 모듈에 관한 것이다. 본 발명의 디스플레이 모듈은, 상기 제 1 측면에 따른 데이터 출력 장치와 디스플레이 패널을 포함한다. 또한, 디스플레이 패널은, 전술한 바와 같이, 드라이버 칩이 배치된 액자 영역과, 해당 액자 영역에 인접한 복수의 신호 라인이 평행하게 배선된 액티브 영역을 갖는다.
본 발명에 의하면, 드라이버 칩의 집적도를 높인 경우에도, 드라이버 칩에서 액티브 영역까지의 액자 영역의 크기를 협소화하는 것이 가능하다.
도 1은, 타이밍 컨트롤러와 소스 드라이버가 분리된 디스플레이 모듈의 전체 구성을 나타낸 블록도이다.
도 2는, 타이밍 컨트롤러와 소스 드라이버가 통합된 디스플레이 모듈의 전체 구성을 나타낸 블록도이다.
도 3은, 타이밍 컨트롤러와 소스 드라이버가 통합된 디스플레이 모듈의 전체 구성을 나타낸 블록도이다.
도 4는, 타이밍 컨트롤러와 소스 드라이버가 분리된 디스플레이 모듈에서 디스플레이 패널의 액티브 영역과 액자 영역을 나타내는 도면이다.
도 5는, 타이밍 컨트롤러와 소스 드라이버가 통합된 디스플레이 모듈에서 디스플레이 패널의 액티브 영역과 액자 영역을 나타내는 도면이다.
도 6은, 디스플레이 패널의 소스 라인의 기존 배선 방식을 나타내는 도면이다.
도 7은, 도 6에 나타낸 디스플레이 패널의 중앙으로부터 좌측 절반을 확대한 도면이며, 기존의 배선 방식에서 액자 영역의 크기가 어떻게 구해질 수 있는지 설명하기 위한 도면이다 .
도 8은, 본 발명의 디스플레이 모듈에 있어서의 소스 라인 배선 방식을 나타내는 도면이다.
도 9는, 도 8에 나타낸 디스플레이 패널의 중앙으로부터 좌측 절반을 확대한 도면이며, 액자 영역의 크기를 협소화할 수 있는 본 발명의 효과를 설명하기 위한 도면이다.
도 10은, 도 9에 나타낸 확대도를 간략화한 것이다
도 11은, 제 1 군의 신호 라인에 의해 접속된 드라이버 칩의 출력단과 액티브 영역의 입력 단과의 대응 관계를 나타낸 도면이다.
도 12는, 종래의 배선 방식과 비교하여 본 발명에 따른 배선 방식의 효과를 나타낸 도면이다.
이하, 도면을 이용하여, 본 발명을 실시하기 위한 형태에 대해 설명한다. 본 발명은 다음에 설명하는 예에 한정되는 것은 아니고, 다음의 예로부터 당업자가 자명한 범위에서 적절하게 변경 한 것도 포함한다. 본 발명은 다음에 설명하는 각 실시예를 적절히 조합할 수 있으며, 각 실시 형태를 단독으로 사용할 수도 있다. 또한, 본원 명세서에서 "A ~ B"는 "A 이상 B 이하"임을 의미한다.
도 8은, 본 발명에 따른 디스플레이 모듈(1)의 바람직한 형태를 나타내고 있다. 디스플레이 모듈은, 기본적으로 디스플레이 패널(10), 드라이버 칩(20), 복수의 소스 라인(31, 32; 신호 라인)과 게이트 신호 구동 라인(41)을 포함하여 구성되어 있다. 디스플레이 패널(10)의 예는. 액정 패널이나 유기 EL 패널이다. 또한, 도 8의 예에서, 드라이버 칩(20)은, 타이밍 컨트롤러(TCON) 및 소스 드라이버(SD)가 통합 된 것이며, 소스 라인(31,32)에 비디오 데이터를 출력하는 기능과 그 비디오 데이터를 출력하는 타이밍을 제어하는 기능을 한다. 단, 드라이버 칩(20)을 단순히 소스 드라이버의 기능만을 가진 것으로 하고, 타이밍 컨트롤러를 따로 존재시켜도 좋다. 소스 라인(31,32)과 게이트 신호 구동 라인(41)은 드라이버 칩 (20)의 출력단에 접속되어 있다. 게이트 신호 구동 라인(41)은, 도시하지 않은 게이트 드라이버에 접속되어있다. 더욱이, 도 8의 예에서는, 드라이버 칩(20)이 타이밍 컨트롤러와 소스 드라이버의 두 기능을 담당하는 것이기 때문에 이 드라이버 칩(20)에 게이트 신호 구동 라인(41)이 연결되어있다. 단, 드라이버 칩(20)이 소스 드라이버로만 기능하는 경우, 게이트 신호 구동 라인(41)은 별도 마련된 타이밍 컨트롤러에 접속하면 된다.
상기한 디스플레이 모듈(1) 중, 드라이버 칩(20)과 소스 라인(31,32)을 포함하는 것을 데이터 출력 장치로 생각할 수 있다. 즉, 디스플레이 모듈(1)에서 데이터 출력 장치(드라이버 칩(20)과 소스 라인(31,32))를 분리하여 이 데이터 출력 장치만을 생산 또는 판매 할 수 있다. 본 발명에 따른 데이터 출력 장치는, 예를 들어, 노트북이나 태블릿 컴퓨터에서 디스플레이 패널에 아날로그 이미지 데이터를 출력하는 회로로서 기능한다.
디스플레이 패널(10)은 일반적으로 소스 라인, 게이트 라인 및 표시 화소로 구성된다. 소스 라인은, 유리(glass) 등으로 구성된 패널 기판 상에 소정의 간격을 두고 서로 평행하게 복수 개 설치되어 있다. 게이트 라인은 같은 패널 기판 상에 소스 라인과 직교하는 방향을 따라 소정의 간격을 두고 서로 평행하게 복수 개 설치되어 있다. 표시 화소는 소스 라인과 게이트 라인dml 각 교차점에 설치되어 있다. 각 표시 화소에는, 스위칭 소자로서 TFT(Thin Film Transistor)가 접속되어 있다. 예를 들어, FHD 액정 패널의 경우, 소스 라인은 1920 × 3 (RGB) 라인 필요하고, 게이트 라인은 1080 라인 필요하다.
소스 드라이버(드라이버 칩(20))는 디스플레이 패널의 소스 라인을 구동하기 위한 회로이다. 소스 드라이버는 여러 소스 라인에 연결되어 있으며, 각 소스 라인에 구동 전압(계조 표시 전압)을 인가한다. 소스 드라이버는 유리 등으로 구성된 패널 기판 상에 설치되어 있어도 좋다. 본 발명의 디스플레이 모듈은, 하나의 디스플레이 패널에 여러 소스 드라이버를 포함할 수도 있지만, 부품 수 절감 및 전력 절감의 관점에서 하나의 디스플레이 패널에 소스 드라이버(12)를 하나만 갖추는 것이 바람직하다. 또한, 도시는 생략하지만, 디스플레이 모듈은 디스플레이 패널의 게이트 라인을 구동하는 게이트 드라이버를 구비하고 있어도 좋다. 게이트 드라이버는 TFT를 ON하는 주사 신호를 각 게이트 라인에 순차적으로 인가한다. 게이트 드라이버에 의해 게이트 라인에 조작 신호가 인가되어, TFT가 ON상태일 때, 소스 드라이버에서 소스 라인에 구동 전압이 인가되면, 그 교차점에 위치하는 표시 소자에 전하가 축적된다. 이로써, 표시 소자의 광 투과율이 소스 라인에 인가된 구동 전압에 따라 변화하여, 표시 소자를 통해 화상 표시가 행해진다.
또한, 도 11에서는, 드라이버 칩(20; 소스 드라이버)의 구성을 단순화하여 확대하여 보여주고 있다. 도 11에 나타낸 바와 같이, 드라이버 칩(20)은, 액티브 영역 측에 위치하는 상변(21), 이 상변(21)의 반대편에 위치하는 하변(22), 이 상변(21)과 하변(22)을 잇는 좌변(23)과 우변(24) 적어도 네 변을 갖는 형상이다. 도시된 예에서는, 드라이버 칩(20)은, 상변(21)과 하변(22)을 장변으로, 좌변(23)과 우변(24)을 단변으로 하는 넓고 평평한 사각형 모양으로 형성되어 있다. 다만, 드라이버 칩(20)의 형상은 이에 한정되지 않고, 모서리가 둥글게 된 실질적으로 사각형 모양이나, 모서리를 잘라 실질적으로 사각형 모양(팔각형 모양), 기타의 다각형으로 하는 것이 가능하다. 또한, 일반적으로, 드라이버 칩(20)의 좌우의 단변(좌변(23), 우변(24))은 상하의 장변(상변(21), 하변(22))에 비해 매우 짧아지고 있다. 예를 들면, 장변 : 단변의 비율은 10 : 1 ~ 40 : 1 또는 20 : 1 ~ 30 : 1 정도가 된다. 구체적으로는 상하의 장변은 30mm 정도이며, 좌우의 단변은 1mm 정도이다. 또한, 드라이버 칩(20)은 신호 라인(소스 라인)과의 접속부(25; 접속 단자)를 가지고 있다. 예를 들어, 도 8 내지 도 11에 도시된 바와 같이, 드라이버 칩과 신호 라인의 접속부(25)는 드라이버 칩의 상변(21)에 배치되어 있다. 도시된 예에서는, 모든 접속부(25)가 드라이버 칩의 상변(21)에 위치하고 있다. 다만, 적어도 후술하는 제 1 군의 소스 라인(31)과 드라이버 칩(20)의 접속부(25)를 드라이버 칩의 상변(21)에 배치해 두면, 예를 들어, 후술하는 제 2 소스 라인(32)과 드라이버 칩(20)과의 접속부(25)를 드라이버 칩의 하변(22)에 배치하는 것도 가능하다.
도 8에 나타낸 바와 같이, 디스플레이 패널(10),은 액티브 영역(11)과 액자 영역(12)으로 구분된다.
액티브 영역(11)은 복수의 소스 라인과 복수의 게이트 라인이 교차하고, 그 교차점에 표시 소자가 설치된 공간이 있다. 이 액티브 영역(11)에서 영상이 표시된다. 한편, 액자 영역(12)은 드라이버 칩(20)이 배치된 영역이며, 드라이버 칩(20)의 출력단에 연결된 각종 소스 라인(31, 32)이 액티브 영역(11)에로 연결되도록 배선되어 있다. 이 액자 영역(12)은 영상을 표시하는 부분이 아니기 때문에 가능한한 그 크기를 협소화하는 것이 요구된다. 액자 영역(12)은 유리로 형성되는 것이 일반적이기 때문에 액자 영역(12)에 드라이버 칩(20)을 배치한 구성은 COG(Chip On the Glass) 방식으로 불린다. 이러한 COG 방식은, 베이스 필름에 연결 배선이 형성된 COF(Chip On the Film) 방식과는 명확하게 구별된다.
또한, 도 8에 도시된 바와 같이, 액자 영역(12)은 팬 아웃 영역(12a) 및 팬 인 영역(12b)으로 구분된다. 팬 아웃 영역(12)a은 드라이버 칩(20)과 소스 라인(31,32)의 접속부(25; 즉, 드라이버 칩(20)의 출력단)에서 액티브 영역(11)까지의 영역이다. 또한, 팬 인 영역(12b)은 팬 아웃 영역(12a)보다 액티브 영역(11)의 원위(遠位)에 위치하는 영역이다. 팬 인 영역(12b), 예를 들어, 도 6에 나타낸 바와 같이, 드라이버 칩(20)에 접속된 영상 입력 라인, 전원 입력 라인, 소스 라인 테스트 패드 및 게이트 신호 테스트 패드 등이 배치된다. 도 8에서, 팬 아웃 영역(12a) 및 팬 인 영역(12b)의 경계를 직교 방향(액티브 영역에서, 소스 라인이 연장되는 연장 방향에 직교하는 방향)으로 연장되는 점선으로 나타내고 있다. 또한, 도 8은 팬 아웃 영역(12a)의 높이를 부호 H1으로 나타내고, 팬 인 영역(12b)의 높이를 부호 H2로 나타내고 있다. 본 발명은 이러한 팬 아웃 영역(12a) 및 팬 인 영역(12b) 중, 팬 아웃 영역(12a)의 높이 H1을 협소화하는 소스 라인 배선 방식을 제안한다.
도 8에 나타낸 바와 같이, 본 발명에 있어서, 복수의 소스 라인은, 제 1 군의 소스 라인(31)과 제 2 군의 소스 라인(32)을 포함한다. 제 1 군의 소스 라인(31)은, 드라이버 칩(20)의 접속부(25; 출력단)로부터 팬 인 영역(12b)으로 건너가, 팬 인 영역(12b)에서 직교 방향과 실질적으로 평행하게 연장되고, 이 팬 인 영역(12b)으로부터 팬 아웃 영역(12a)을 통과하여 액티브 영역(11)으로 도달하도록 배선되어 있다. 또한, 제 2 군의 소스 라인(32)은 드라이버 칩(20)의 접속부(25; 출력단)로부터 팬 인 영역(12b)을 통과하지 않고, 팬 아웃 영역(12a)만을 통과하여 액티브 영역(11)으로 도달하도록 배선되어 있다.
또한, 드라이버 칩(20)에는, 복수의 접속부(25; 출력단)가, 직교 방향(x 축 방향)을 따라 일정 간격을 두고 복수 설치되어 있다. 각각의 접속부(25; 출력단)에 소스 라인이 접속되어 있다. 이 때, 제 1 군의 소스 라인(31)은 직교 방향의 좌우 바깥쪽에 설치된 드라이버 칩(20)의 접속부(25; 출력단)에 접속되어 있다. 이에 따라, 제 1 군의 소스 라인(31)은 드라이버 칩(20)의 좌우 양측 2 곳에 위치한다. 또한, 제 1 군의 소스 라인(31)은 디스플레이 패널(10)의 액티브 영역(11)에도 직교 방향의 좌우 바깥쪽에 배치된다. 한편, 제 2 군의 소스 라인(32)은 2 곳의 제 1 군의 소스 라인(31)의 사이에 위치한다. 즉, 제 2 군의 소스 라인(32)은 직교 방향의 중앙에 설치된 드라이버 칩(20)의 접속부(25; 출력단)에 접속되어 있다. 또한, 제 2 군의 소스 라인(32)은 디스플레이 패널(10)의 액티브 영역(11)에도 직교 방향의 중앙에 배치된다. 이와 같이, 배선하여 제 1 군의 소스 라인(31)과 제 2 군의 소스 라인(32)은, 어느 것도 액자 영역(12)에서 교차하는 것이 없게 된다.
또한, 제 1 군의 소스 라인(31)의 갯수와 제 2 군의 소스 라인(32)의 갯수는, 디스플레이 패널의 해상도와 요구되는 액자 영역의 크기에 따라 적절하게 조정하면 된다. 예를 들어, 본 실시 예에서는 제 1 군의 소스 라인(31)은 2 곳에 존재하고 있지만, 제 1 군의 소스 라인(31)은 각각 적어도 2 개 이상의 소스 라인(총 4 개)을 포함하면 좋고, 4 개 이상(총 8 개) 또는 10 개 이상(총 20 개)을 포함할 수도 있다. 또한, 예를 들어, 제 2 군의 소스 라인(32)의 수를 100 %로 했을 경우에, 2 곳의 제 1 군의 소스 라인(31)의 총 수는 10 ~ 100 %, 15 ~ 80 % 또는 20 ~ 60 % 정도로 하는 것이 가능하다. 또한, 2 곳의 제 1 군의 소스 라인(31)의 총 수는, 제 2 군의 소스 라인(32) 수 이하인 것이 바람직하다.
도 9는, 제 1 군과 제 2 군의 소스 라인(31,32) 배선 구조를 확대하여 보여주고 있다. 도 9에 도시된 바와 같이, 제 1 군의 소스 라인(31)은 각각 제 1 부(31a), 제 2 부(31b), 제 3 부(31c), 제 4 부(31d)를 포함하여 구성되어 있다. 또한, 제 1 군에 포함되는 복수의 소스 라인(31)은, 제 1 부(31a)부터 제 4 부(31d)의 전부가 일정한 간격을 두고 평행하게 연결되어 있다.
제 1 부(31a)는, 드라이버 칩(20)과의 접속부(25, 출력단)를 시작점으로 하여, 액티브 영역(11)으로부터 멀어지는 방향으로 배선된 부위이다. 따라서, 제 1 부(31a)는 그 전체가 팬 인 영역(12b)에 배선된다. 제 1 부(31a)는 일단이 드라이버 칩(20)의 접속부(25; 출력단)에 연결되어, 타단이 제 2 부(31b(에 연결되어 있다. 도면에 표시된 예에서, 제 1 부(31a)는 연장 방향(y 축 방향)과 평행하게 연장된다.
제 2 부(31b)는 팬 인 영역(12b)에서 직교 방향(x 축 방향)을 향해 배선된 부위이다. 제 2 부(31b)는 일단이 제 1 부(31a)에 연결되며, 타단이 제 3 부(31c)에 연결되어 있다. 또한, 제 2 부(31b)는 그 전체가 팬 인 영역(12b)에 배치된다. 제 2 부(31b)는, 팬 인 영역(12b)에서 직교 방향(x 축 방향)과 평행하게 연장되는 것이 바람직하다. 또한, 제 2 부(31b)의 길이는 후술하는 제 3 부(31c)의 경사 각도(θ1)와 제 3 부(31c) 사이의 피치(Pw1)가 적절한 범위가 되도록 소스 라인마다 조정하면 된다.
제 3 부(31c)는 팬 인 영역(12b)에서 팬 아웃 영역(12a)을 지나 액티브 영역 (11)에 접근하는 방향으로 배선된 부위이다. 제 3 부(31c)는 일단이 제 2 부(31b)에 연결되어, 타단이 제 4 부(31d)에 연결되어 있다. 제 3 부(31c)는 도 9에 도시된 바와 같이, 직교 방향 축(x 축)에 대해 소정 각도(θ1)로 기울어져 있는 것이 바람직하다. 각도(θ1)는 45도 이상인 것이 바람직하고, 예를 들어, 45도 ~ 90도, 50도 ~ 85도 또는 60도 ~ 80도인 것이 바람직하다. 또한, 제 3 부(31c)의 경사 각도(θ1)는 적어도 후술하는 제 2 군의 소스 라인(32)의 경사부 32b의 경사 각도(θ2)보다 큰 것이 바람직하다(θ1> θ2). 또한, 도 9에서, 제 1 군의 소스 라인(31)의 제 3 부(31c) 사이의 피치(pitch)는 부호 Pw1으로 나타내고 있다. 이 제 3 부(31c)의 피치(Pw1)는, 적어도 5μm 이상인 것이 바람직하고, 5 ~ 15μm 인 것이 특히 바람직하다. 또한, 제 3 부(31c)의 피치(Pw1)는, 적어도 후술하는 제 2 군의 소스 라인(32)의 경사 부(32b)의 피치(Pw2)보다 큰 것이 바람직하다(Pw1> Pw2).
제 4 부(31d)는 액티브 영역(11) 상에 배선된 부위이다. 따라서 제 4 부(31d)는 액티브 영역(11)에서의 표시 화소의 피치에 대응한 간격으로 배치된다. 액티브 영역(11)에서 소스 라인은 모든 평행이다.
또한, 도 9에 도시된 바와 같이, 제 2 군의 소스 라인(32)의 일부는 팬 아웃 영역(12a)에 속하는 부분이 직선부(32a)와 경사부(32b)를 포함하여 구성되어 있다. 제 2 군의 소스 라인(32)은 직선부(32a)와 경사부(32b) 둘 다 또는 어느 하나와 액티브 영역 (11) 상에 배치된 액티브부(32c; active 부)로 구성된다. 제 2 군의 소스 라인(32)은, 직선부(32a) 및 액티브부(32c)만으로 이루어진 것이나, 경사부(32b)와 액티브부(32c)만으로 이루어진 것이 포함되어 있다. 기본적으로, 제 2 군의 소스 라인(32) 중, 직교 방향의 중앙에 위치하는 것은 직선부(32a) 및 액티브부(32c) 만으로 이루어지며, 직교 방향의 좌우 가장 바깥쪽에 위치하는 것은 경사부(32b) 및 액티브부(32c) 만으로 이루어지고, 그 사이에 위치하는 것은 직선부(32a), 경사부(32b) 및 액티브부(32c)를 포함하여 구성된다. 또한, 제 2 군에 포함되는 복수의 소스 라인(32)은, 직선부(32a), 경사부(32b) 및 액티브부(32c)가 일정한 간격을 두고 평행하게 배선되어 있다.
직선부(32a)는 드라이버 칩(20)과의 접속부(출력단)를 시작점으로 하여, 액티브 영역(11)에 접근하는 방향으로 배선된 부위이다. 이에 따라, 직선부(32a)는 그 전체가 팬 아웃 영역(12a)에 배선된다. 직선부(32a)는 일단이 드라이버 칩(20)의 출력단에 연결되며, 타단이 경사부(32b)에 연결되어 있다. 도면에 표시된 예에서, 직선부(32a)는 연장 방향(y 축 방향)과 평행하게 연장된다.
경사부(32b)는 일단이 직선부(32a)에 연결되며, 타단이 액티브부(32c)에 연결되어 있으며, 연장 방향(y 축 방향)과 직교 방향(x 축 방향)에 대해 소정 각도로 경사진 부위이다. 경사부(32b)는 액티브 영역(11)에 접근하는 방향으로 팬 아웃 영역(12a)에 배선되어 있다. 경사부(32b)는, 도 9에 도시된 바와 같이, 직교 방향 축(x 축)에 대해, 소정 각도(θ2)로 경사진 것이 바람직하다. 각도(θ2)는 45도 이하인 것이 바람직하며, 예를 들어, 5도 ~ 45도, 10도 ~ 30도 또는 15도 ~ 20도인 것이 바람직하다. 경사부(32b)의 각도(θ2)는 팬 아웃 영역(12a)의 높이(H1)에 영향을 미치므로 가능한한 작은 각도 인 것이 바람직하다. 또한, 경사부(32b)의 경사각(θ2)dms 전술한 바와 같이, 적어도 제 1 군의 소스 라인(31)의 제 3 부(31c)의 경사 각도(θ1)보다 작아진다. 또한, 도 9에서, 제 2 군의 소스 라인(32)의 경사부(32b) 사이의 피치는 부호(Pw2)로 나타내고 있다. 이 경사부(32b)의 피치(Pw2)는 적어도 3μm 이상인 것이 바람직하고, 3 ~ 10μm인 것이 특히 바람직하다. 또한, 경사부(32b)의 피치(Pw2)는 전술한 바와 같이, 적어도 제 1 군의 소스 라인(31)의 제 3 부(31c)의 피치(Pw1)보다 작아진다.
액티브부(32c)는 액티브 영역(11) 상에 배선된 부위이다. 이에 따라, 액티브부(32c)는 액티브 영역(11)에서의 표시 화소의 피치에 대응한 간격으로 배치된다. 액티브 영역(11)에서 소스 라인은 모두 평행이다.
도 8 및 도 9에 도시된 바와 같이, 제 1 군의 소스 라인(31)은 드라이버 칩(20)의 좌우 바깥쪽에 위치한 일정 수의 소스 라인이며, 이러한 제 1 군의 소스 라인(31)은, 액티브 영역(11)으로부터 멀어지는 방향으로 연장된 후, 팬 인 영역(12b)에서 가로 방향으로 연장되고, 충분히 패널의 좌우 측에 도달한 후, 액티브 영역(11)에 접근하는 방향으로 꺾어지고, 그 다음, 팬 아웃 영역(12a)을 지나 액티브 영역(11)의 소스 라인 끝단과 접속된다.
도 7을 참조하여 설명한 바와 같이, 패널 크기와 패널 해상도와의 관계에서, 소스 라인 배선 피치(Pw)가 일정하게 되는 것을 생각하면, 팬 아웃 영역(12a)의 높이(H1)는 일반적으로 드라이버 칩(20)의 단부에서 액티브 영역(11)의 단부까지의 거리(Dx)와 배선의 각도(θ)로 결정된다. 따라서, 도 7에 도시 거리(Dx)를 줄이거나 각도(θ)를 작게 하면, 팬 아웃 영역(12a)의 높이(H1)도 작게 할 수 있다.
도 10 내지 도 12는 본 발명의 배선 방식의 확대도를 나타내고 있다. 전술한 바와 같이, 팬 아웃 영역(12a)의 높이(H1)는 드라이버 칩(20)의 단부에서 액티브 영역(11)의 단부까지의 거리(Dx)와 배선의 각도(θ)로 결정된다. 이에 대해, 본 발명의 배선 방식은, 제 1 군의 소스 라인(31)은 팬 인 영역(12b)을 일단 통과한 후, 팬 아웃 영역(12a)을 지나 액티브 영역(11)에 도달하도록 배선되어 있으며, 그 경사 각도(θ1)를 어느 정도 자유롭게 조정할 수 있기 때문에, 이 제 1 군의 소스 라인(31)의 배선은 팬 아웃 영역(12a)의 높이(H1)를 결정할 때, 무시할 수 있다. 따라서, 본 발명의 배선 방식은, 제 2 군의 소스 라인(32)만이 팬 아웃 영역(12a)의 높이(H1)를 결정 짓는 요인이 된다. 여기에서, 드라이버 칩(20)의 단부로부터 제 2의 소스 라인(32)이 접속된 액티브 영역(11)의 단부까지의 거리(DB; 도 9, 도 10 참조)는 도 7에 나타낸 종래의 배선 방식에 있어서 거리 (Dx)보다 단축할 수 있다. 따라서, 제 2 군의 소스 라인(32)에서 결정되는 팬 아웃 영역(12a)의 높이(H1)는 충분히 작게 하는 것이 가능하다.
즉, 도 7에 나타낸 바와 같이, 소스 라인의 경사 각도(θ)를 작게 하면, 팬 아웃 영역(12a)의 높이(H1)를 작게할 수 있다. 하지만, 설계상의 문제로, 경사 각도(θ)는 일정 값 이하로 할 수 없어, 경사 각도(θ)를 작게 하는 것에는 한계가 있다. 이에 따라, 이 한계 값의 경사 각도(θ)로 기울어져 있는 소스 라인의 수가 많을수록, 도 7에 나타낸 거리(Dx)가 길어지고, 결과적으로 높이(H1)가 커진다. 이에 대해, 도 9 및 도 10에 나타낸 바와 같이, 본 발명에서는, 제 1 군의 소스 라인(31a)의 배선을 팬 인 영역(12b)으로 풀어 주고 있기 때문에, 한계 경사각(θ2; 도 7 의 θ에 해당)에서 경 사진 소스 라인은, 제 2 군의 소스 라인(32)만 되므로, 결과적으로 도 9에 나타낸 DB는 도 7에 나타낸 거리(Dx)보다 짧아진다. 그 결과, 팬 인 영역(12b)을 활용하여, 소스 라인의 일부가 팬 인 영역(12b)을 통과하도록 배선하여, 팬 아웃 영역(12a)의 높이(H1)를 충분히 줄일 수 있다. 이처럼, 팬 인 영역(12b)을 활용하여, 기존 크기에서 오버 헤드(overhead)없이, 동일한 개수의 소스 라인을 배선하는 것이 가능하다.
또한, 도 11은, 제 1 군의 신호 라인에 의해 접속된 드라이버 칩의 출력단과 액티브 영역의 입력 단과의 대응 관계를 나타내고 있다. 제 1 군의 신호 라인은, 직교 방향의 가장 안쪽 위치의 접속부에서 드라이버 칩에 접속되어 있는 것이, 액티브 영역에서 직교 방향 가장 바깥쪽 위치에 배선되어 있다. 또한, 제 1 군의 신호 라인은, 직교 방향의 가장 바깥쪽의 접속부에서 드라이버 칩에 접속되어 있는 것이, 액티브 영역에서 직교 방향 가장 안쪽 위치에 배선되어 있다. 이와 같이, 제 1 군의 신호 라인은, 액자 영역에서는 드라이버 칩의 안쪽 위치의 출력단에 연결되어 있는 것 일수록, 액티브 영역에서는 바깥쪽의 위치에 배치되도록 함으로써, 복수의 제 1군의 신호 라인이 혼선(교차)되는 것을 회피 가능하다.
도 12는 종래의 배선 방식에 의한 디스플레이 패널과 본 발명의 배선 방식에 의한 디스플레이 패널을 나란히 표시하고 있다. 도 12에 나타낸 바와 같이, 본 발명의 배선 방식에 의하면, 액자 영역, 특히 팬 아웃 영역의 협액자화를 달성할 수 있다. 예를 들어, 13.3 인치 FHD 패널에서 Pw = 7um 인 경우, 기존의 배선 방식은 H1 = 6mm가 한계였던 것을, H1 = 4mm까지 절감할 수 있다. 이와 같이, 팬 아웃 영역의 높이, H1 = 6mm가 한계였던 상태에서, 이 H1을 2/3 정도 감소하는 데 성공한 것에 비추어 보면, 본 기술 분야에서 본 발명의 기여가 크다고 할 수 있다.
본 발명은, 예를 들어, 노트북이나 태블릿 컴퓨터에서 액정 패널의 협액자화 기술에 적합하게 이용될 수 있다.
1: 디스플레이 모듈 10: 디스플레이 패널
11: 액티브 영역 12: 액자 영역
12a: 팬 아웃 영역 12b: 팬 인 영역
20: 드라이버 칩 21: 상변
22: 하변 23: 좌변
24: 우변 25: 접속부
31: 제 1 군의 소스 라인(신호 라인) 31a: 제 1 부
31b: 제 2 부 31c: 제 3 부
31d: 제 4 부 32: 제 2 군의 소스 라인(신호 라인)
32a: 직선부 32b: 경사부
32c: 액티브 부 41: 게이트 제어 라인

Claims (7)

  1. 디스플레이 패널의 액자 영역에 배치된 드라이버 칩과
    상기 드라이버 칩에 일단이 접속되고, 상기 액자 영역에 인접한 액티브 영역에 대해 평행하게 배선된 복수의 신호 라인을 구비한 데이터 출력 장치에 있어서,
    상기 액자 영역은, 상기 드라이버 칩과 상기 신호 라인의 접속부에서 상기 액티브 영역까지 사이의 팬 아웃 영역과, 상기 팬 아웃 영역보다 상기 액티브 영역의 원위(遠位)에 위치한 팬 인 영역을 가지며,
    상기 접속부는, 상기 액티브 영역 측에 위치하는, 상기 드라이버 칩의 상변에 설치되어 있고,
    상기 복수의 신호 라인은, 상기 팬 인 영역 및 상기 팬 아웃 영역을 지나 상기 액티브 영역에 이르도록, 상기 접속부로부터 상기 팬 인 영역 측을 향해 배선된, 제 1 군의 신호 라인을 포함하는 데이터 출력 장치.
  2. 제 1 항에 있어서,
    상기 복수의 신호 라인은, 상기 액자 영역 중 상기 팬 아웃 영역만을 지나 상기 액티브 영역에 이르도록, 배선된 제 2 군의 신호 라인을 더 포함하는 것을 특징으로 하는 데이터 출력 장치.
  3. 제 2 항에 있어서,
    상기 액티브 영역에 대해 상기 신호 라인이 연장되는 방향을 연장 방향으로, 당해 연장 방향에 직교하는 방향을 직교 방향으로 한 경우,
    상기 제 1 군의 신호 라인은, 상기 직교 방향으로 보아, 상기 제 2 군의 신호 라인의 바깥 쪽 2 곳에 위치하고 있으며,
    상기 제 2 군의 신호 라인은, 상기 직교 방향으로 보아, 상기 2 곳의 제 1 군의 신호 라인 사이에 위치하는 것을 특징으로 하는 데이터 출력 장치.
  4. 제 3 항에 있어서,
    상기 제 1 군의 신호 라인은,
    상기 접속부를 시작점으로 상기 액티브 영역으로부터 멀어지는 방향으로 배선된 제 1 부와;
    상기 제 1 부에 연결되어 있으며, 상기 팬 인 영역에서 상기 직교 방향으로 배선된 제 2 부와;
    상기 제 2 부에 연결되어 있으며, 상기 팬 인 영역에서 상기 팬 아웃 영역을 지나 상기 액티브 영역에 접근하는 방향으로 배선된 제 3 부와;
    상기 제 3 부에 연결되어 있으며, 상기 액티브 영역 상에 배선된 제 4 부를 갖는 데이터 출력 장치.
  5. 제 4 항에 있어서,
    상기 드라이버 칩은, 상기 접속부 사이의 피치가, 상기 액티브 영역에서의 상기 신호 라인 사이의 피치보다 좁고,
    상기 제 2 군의 신호 라인 중 적어도 일부는, 상기 연장 방향 및 상기 직교 방향에 대해 소정 각도로 경사지게 배선되는 경사부를 가지며,
    상기 제 1 군의 신호 라인의 상기 제 3 부는, 상기 직교 방향에 대해 소정 각도로 경사지게 배선되어 있으며,
    상기 제 1 군의 신호 라인의 상기 제 3 부의 경사 각도(θ1)는, 상기 제 2 군의 신호 라인의 경사부의 경사 각도(θ2)보다 큰 것을 특징으로 하는 데이터 출력 장치.
  6. 제 3 항에 있어서,
    상기 제 1 군의 신호 라인은,
    상기 직교 방향의 가장 안쪽 위치의 상기 접속부에서 상기 드라이버 칩에 접속되어 있는 것이, 상기 액티브 영역에서 상기 직교 방향 가장 바깥쪽 위치에 배선되어 있으며,
    상기 직교 방향의 가장 바깥쪽 위치의 상기 접속부에서 상기 드라이버 칩에 접속되어 있는 것이, 상기 액티브 영역에서 상기 직교 방향 가장 안쪽 위치에 배선되어 있는 것을 특징으로 하는 데이터 출력 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 상기 데이터 출력 장치와;
    상기 드라이버 칩이 배치된 액자 영역 및 해당 액자 영역에 인접하여 상기 복수의 신호 라인이 평행하게 배선된 액티브 영역을 갖는 상기 디스플레이 패널; 을 구비하는 디스플레이 모듈.
KR1020170108148A 2016-11-05 2017-08-25 협액자 디스플레이 모듈 및 데이터 출력 장치 KR101820382B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016216810A JP6152464B1 (ja) 2016-11-05 2016-11-05 狭額縁ディスプレイモジュール及びデータ出力装置
JPJP-P-2016-216810 2016-11-05

Publications (1)

Publication Number Publication Date
KR101820382B1 true KR101820382B1 (ko) 2018-01-19

Family

ID=59081956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108148A KR101820382B1 (ko) 2016-11-05 2017-08-25 협액자 디스플레이 모듈 및 데이터 출력 장치

Country Status (4)

Country Link
JP (1) JP6152464B1 (ko)
KR (1) KR101820382B1 (ko)
CN (1) CN107490909B (ko)
TW (1) TWI617862B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985233B2 (en) 2019-06-03 2021-04-20 Samsung Display Co., Ltd. Display device
US11289567B2 (en) 2019-07-03 2022-03-29 Samsung Display Co., Ltd. Display device including color filter and light shielding layer
KR102450037B1 (ko) * 2022-03-25 2022-10-06 가부시키가이샤 세레브렉스 협액자 디스플레이 모듈 및 데이터 출력 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045777A (ja) * 2017-09-06 2019-03-22 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクター
CN108281089B (zh) * 2018-03-29 2020-04-24 上海天马微电子有限公司 柔性显示面板和柔性显示装置
CN109166457A (zh) * 2018-09-30 2019-01-08 武汉天马微电子有限公司 显示面板和显示装置
CN109493733B (zh) * 2018-10-23 2021-01-01 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN109557734A (zh) * 2018-10-31 2019-04-02 武汉华星光电技术有限公司 显示面板及显示模组
CN109283717B (zh) * 2018-11-26 2022-07-01 厦门天马微电子有限公司 显示模组和显示装置
CN109377932B (zh) * 2018-12-26 2022-08-16 厦门天马微电子有限公司 显示面板及显示装置
CN109634003B (zh) * 2019-02-21 2021-12-07 厦门天马微电子有限公司 一种显示面板及显示装置
TWI749501B (zh) * 2019-04-02 2021-12-11 力領科技股份有限公司 顯示裝置
CN110738934B (zh) * 2019-10-31 2022-11-04 上海中航光电子有限公司 显示装置
CN112002697B (zh) * 2020-07-27 2022-10-11 重庆惠科金渝光电科技有限公司 源极侧的扇出结构、阵列基板和显示装置
CN111883039B (zh) * 2020-07-31 2023-05-30 厦门天马微电子有限公司 一种驱动芯片及显示装置
CN111916019B (zh) * 2020-08-26 2022-11-01 上海中航光电子有限公司 驱动芯片及显示装置
CN112068366B (zh) * 2020-09-04 2021-08-24 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
CN112086026B (zh) * 2020-09-17 2022-04-26 Tcl华星光电技术有限公司 一种显示面板和显示装置
CN112927661A (zh) * 2021-03-02 2021-06-08 重庆先进光电显示技术研究院 显示驱动板及显示装置
CN113487971B (zh) * 2021-07-22 2023-05-30 武汉华星光电技术有限公司 显示面板及显示装置
CN114419996B (zh) * 2022-01-21 2023-07-25 武汉华星光电技术有限公司 显示面板
CN115241255A (zh) * 2022-07-29 2022-10-25 京东方科技集团股份有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284625A (ja) 2005-03-31 2006-10-19 Optrex Corp 表示パネル
WO2009139290A1 (ja) 2008-05-16 2009-11-19 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP2010123847A (ja) 2008-11-21 2010-06-03 Oki Semiconductor Co Ltd 半導体素子
JP2011059339A (ja) 2009-09-09 2011-03-24 Toshiba Mobile Display Co Ltd 液晶表示装置
JP5285119B2 (ja) 2008-03-14 2013-09-11 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
WO2014013945A1 (ja) 2012-07-20 2014-01-23 シャープ株式会社 表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864894B2 (ja) * 1992-09-30 1999-03-08 日本電気株式会社 液晶表示装置
JP2003295785A (ja) * 2002-04-03 2003-10-15 Optrex Corp 有機ｅｌ表示装置およびその駆動装置
KR100909417B1 (ko) * 2002-12-26 2009-07-28 엘지디스플레이 주식회사 액정표시패널의 검사용 패드 구조
JP2004212446A (ja) * 2002-12-27 2004-07-29 Casio Comput Co Ltd 液晶素子とその製造方法
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
JP4815868B2 (ja) * 2005-05-10 2011-11-16 三菱電機株式会社 表示装置
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
JP5264535B2 (ja) * 2009-01-30 2013-08-14 キヤノン株式会社 表示装置
TWI464484B (zh) * 2011-12-02 2014-12-11 Au Optronics Corp 扇出線路以及具有此扇出線路的電子裝置
JP2013182160A (ja) * 2012-03-02 2013-09-12 Stanley Electric Co Ltd Ｃｏｇ型表示装置
WO2014077175A1 (ja) * 2012-11-16 2014-05-22 シャープ株式会社 駆動モジュール、表示パネル、表示装置、およびマルチディスプレイ装置
KR101946061B1 (ko) * 2013-01-25 2019-02-08 엘지디스플레이 주식회사 액정표시장치 어레이 기판
JP2014157219A (ja) * 2013-02-15 2014-08-28 Renesas Sp Drivers Inc ドライバｉｃ及び画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284625A (ja) 2005-03-31 2006-10-19 Optrex Corp 表示パネル
JP5285119B2 (ja) 2008-03-14 2013-09-11 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
WO2009139290A1 (ja) 2008-05-16 2009-11-19 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP2010123847A (ja) 2008-11-21 2010-06-03 Oki Semiconductor Co Ltd 半導体素子
JP2011059339A (ja) 2009-09-09 2011-03-24 Toshiba Mobile Display Co Ltd 液晶表示装置
WO2014013945A1 (ja) 2012-07-20 2014-01-23 シャープ株式会社 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985233B2 (en) 2019-06-03 2021-04-20 Samsung Display Co., Ltd. Display device
US11683965B2 (en) 2019-06-03 2023-06-20 Samsung Display Co., Ltd. Display device
US11289567B2 (en) 2019-07-03 2022-03-29 Samsung Display Co., Ltd. Display device including color filter and light shielding layer
KR102450037B1 (ko) * 2022-03-25 2022-10-06 가부시키가이샤 세레브렉스 협액자 디스플레이 모듈 및 데이터 출력 장치

Also Published As

Publication number Publication date
CN107490909A (zh) 2017-12-19
JP2018072783A (ja) 2018-05-10
JP6152464B1 (ja) 2017-06-21
CN107490909B (zh) 2020-08-14
TWI617862B (zh) 2018-03-11
TW201818124A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
KR101820382B1 (ko) 협액자 디스플레이 모듈 및 데이터 출력 장치
US10510280B2 (en) Display panel and display apparatus having the same
KR100497047B1 (ko) 표시장치
US8314766B2 (en) Liquid crystal display panel
US20150355487A1 (en) Optimized lcd design providing round display module with maximized active area
KR20080000199A (ko) 표시 기판 및 이를 구비한 표시 장치
US10424603B2 (en) Display panel
KR20100053949A (ko) 액정 표시 장치
US10739894B2 (en) Display device
US11609445B2 (en) Display device
KR20120049322A (ko) 디바이스 기판
JP3708467B2 (ja) 表示装置
KR102608434B1 (ko) 표시 장치
JP4542202B2 (ja) 表示装置
KR102450037B1 (ko) 협액자 디스플레이 모듈 및 데이터 출력 장치
JP2013238829A (ja) 液晶表示装置
KR20160041133A (ko) 표시 장치
JP2008309825A (ja) 液晶表示装置
JP4541734B2 (ja) 表示装置
KR101296634B1 (ko) 액정 표시 장치
JP2008040510A (ja) 液晶表示装置及びその駆動回路
JP2008083223A (ja) 液晶駆動用半導体装置
KR20060055833A (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant