JP2018056393A - 電子部品の製造方法および成膜装置 - Google Patents

電子部品の製造方法および成膜装置 Download PDF

Info

Publication number
JP2018056393A
JP2018056393A JP2016192042A JP2016192042A JP2018056393A JP 2018056393 A JP2018056393 A JP 2018056393A JP 2016192042 A JP2016192042 A JP 2016192042A JP 2016192042 A JP2016192042 A JP 2016192042A JP 2018056393 A JP2018056393 A JP 2018056393A
Authority
JP
Japan
Prior art keywords
electronic component
electronic components
electronic
adjacent
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016192042A
Other languages
English (en)
Inventor
小田　哲也
Tetsuya Oda
哲也 小田
一生 山元
Kazuo Yamamoto
一生 山元
了 小松
Satoru Komatsu
了 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016192042A priority Critical patent/JP2018056393A/ja
Priority to KR1020170123194A priority patent/KR102044235B1/ko
Publication of JP2018056393A publication Critical patent/JP2018056393A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】複数の電子部品に金属膜を形成する場合の生産性を向上する。【解決手段】天面１０ｂおよび側面１０ｃを有する複数の電子部品１０に金属膜１８を形成する電子部品１０の製造方法であって、複数の電子部品１０を保持するホルダ２０の主面２０ａに、天面１０ｂおよび側面１０ｃが露出するように、かつ、複数組の電子部品群Ｐ１０内の電子部品１０が点対称となって隣り合うように、複数の電子部品１０を配置する配置工程と、複数の電子部品１０の天面１０ｂの方向から成膜を行うことで、複数の電子部品１０の天面１０および側面１０ｃに金属膜１８を形成する金属膜形成工程とを含む。【選択図】図５

Description

本発明は、複数の電子部品に金属膜を形成する電子部品の製造方法および成膜装置に関する。
従来、直方体状の電子部品の天面および側面に金属膜を形成する方法が知られている。
電子部品の天面および側面に金属膜を形成する方法の一例として、特許文献１には、図１の（ａ）〜（ｄ）に示すように、親基板ＭＢをダイシング用シート１３１に貼り付け、親基板ＭＢをダイシングにより個々に分割し、分割された状態で並ぶ電子部品１１０の天面１１０ｂおよび側面１１０ｃにスパッタ等により金属膜１８を形成し、その後、電子部品１１０をダイシング用シート１３１から取り外すことで、電子部品１１０に金属膜１８を形成する方法が開示されている。
特開２００９−４４１２３号公報
しかし、特許文献１に示されるような直方体状の電子部品１１０ではなく、例えばＬ字状の異形の電子部品に金属膜１８を形成する場合、複数の電子部品を同じ向きで並べると、隣り合う電子部品の隙間が大きくなる箇所ができ、空きスペースができる。このような空きスペースができると、成膜することができる電子部品の数が減り、生産性が低下するという問題がある。
そこで、本発明は、このような問題点に鑑みてなされたものであり、複数の電子部品に金属膜を形成する場合の生産性を向上することができる電子部品の製造方法等を提供すること目的とする。
上記目的を達成するために、本発明の一形態に係る電子部品の製造方法は、天面および側面を有する複数の電子部品に金属膜を形成する電子部品の製造方法であって、前記複数の電子部品は、２以上の前記電子部品からなる一組の電子部品群を複数組有することで構成され、前記複数の電子部品を保持するホルダの主面に、前記天面および前記側面が露出するように、かつ、複数組の前記電子部品群内の前記電子部品が点対称となって隣り合うように、前記複数の電子部品を配置する配置工程と、前記複数の電子部品の前記天面の方向から成膜を行うことで、前記複数の電子部品の前記天面および前記側面に前記金属膜を形成する金属膜形成工程とを含む。
この構成によれば、電子部品群内の電子部品が点対称となって隣り合うように配置されるので、ホルダ上に配置する電子部品の個数を増やすことができる。これにより、複数の電子部品に金属膜を形成する場合の生産性を向上させることができる。
また、前記配置工程では、隣り合う複数組の前記電子部品群の間隔が、前記電子部品群内で隣り合う前記電子部品の間隔と等しくなるように配置されていてもよい。
このように、隣り合う複数組の電子部品群の間隔、および、電子部品群内で隣り合う電子部品の間隔を等しくすることで、電子部品の側面における成膜レートの差を小さくし、電子部品の側面に形成される金属膜の膜厚差を小さくすることができる。
また、前記電子部品のそれぞれは、平面視した場合、矩形状の本体部と、前記本体部から突出する突出部とを有し、前記配置工程では、前記電子部品群内で隣り合う前記電子部品のそれぞれの前記突出部が、前記電子部品群内で隣り合う前記電子部品のそれぞれの前記本体部の間に位置するように配置されていてもよい。
これによれば、電子部品が突出部を有する異形状であっても、隣り合う電子部品の間隔の差を小さくし、ホルダ上の空きスペースを小さくすることができる。これにより、ホルダ上に配置する電子部品の数を増やし、複数の電子部品に金属膜を形成する場合の生産性を向上させることができる。
また、前記電子部品のそれぞれは、平面視した場合、斜辺を有する台形状であり、前記配置工程では、前記電子部品群内で隣り合う前記電子部品のそれぞれの前記斜辺が、互いに対向するように配置されていてもよい。
これによれば、電子部品が台形状であっても、隣り合う電子部品の間隔の差を小さくし、ホルダ上の空きスペースを小さくすることができる。これにより、ホルダ上に配置する電子部品の数を増やし、複数の電子部品に金属膜を形成する場合の生産性を向上させることができる。
また、複数組の前記電子部品群は、複数組の前記電子部品群が配置された領域の内側領域に位置する前記電子部品群と、前記内側領域よりも外側領域に位置する前記電子部品群とを含み、前記外側領域にて隣り合う前記電子部品群の間隔は、前記内側領域にて隣り合う前記電子部品群の間隔よりも広くてもよい。
このように、外側領域における電子部品の間隔を間隔よりも広げることで、外側領域の電子部品の側面の成膜レートを大きくすることができ、外側領域の電子部品の側面の膜厚を厚くすることができる。これにより、内側領域と外側領域とにおいて、電子部品の側面に形成される金属膜の膜厚差を小さくすることができる。
また、前記外側領域にて隣り合う前記電子部品群の間隔は、前記内側領域にて隣り合う前記電子部品群の間隔よりも、前記ホルダの前記主面に沿う所定の直線方向に広くてもよい。
これによれば、ホルダの主面に沿う上記直線方向において隣り合う複数の電子部品群の電子部品の側面に形成される金属膜の膜厚差を小さくすることができる。
また、前記外側領域にて前記電子部品群内で隣り合う前記電子部品の間隔は、前記内側領域にて前記電子部品群内で隣り合う前記電子部品の間隔よりも、前記ホルダの前記主面に沿う所定の直線方向に広くてもよい。
これによれば、ホルダの主面に沿う上記直線方向において電子部品群内で隣り合う電子部品の側面に形成される金属膜の膜厚差を小さくすることができる。
また、前記電子部品の前記天面の反対の面である実装面に外部端子が設けられ、前記電子部品の前記側面にはグランド電極が露出し、前記金属膜形成工程において、前記金属膜は、前記実装面に形成されず、前記側面に露出した前記グランド電極に電気的に接続するように前記側面および前記天面に形成されていてもよい。
このように、グランド電極に電気的に接続するように側面および天面に金属膜を形成することで、電子部品のシールド効果を向上させることができる。
また、発明の一形態に係る成膜装置は、天面および側面を有する複数の電子部品に金属膜を形成する成膜装置であって、チャンバと、前記チャンバ内に設けられた成膜用金属材料部と、前記チャンバ内に設けられ、前記複数の電子部品の前記天面が前記成膜用金属材料部に対向するように、前記複数の電子部品を保持するホルダとを備え、前記複数の電子部品は、２以上の前記電子部品からなる一組の電子部品群を複数組有することで構成され、前記ホルダは、複数組の前記電子部品群内の前記電子部品が点対称となって隣り合うように前記複数の電子部品を保持する。
上記成膜装置を用いることで、電子部品に金属膜を形成する場合の生産性を向上することができる。
本発明は、複数の電子部品に金属膜を形成する場合の生産性を向上することができる。
従来技術における電子部品の製造方法を示す模式図である。 実施の形態に係る製造方法にて作製される電子部品の斜視図である。 図２Ａに示す電子部品のＩＩＢ−ＩＩＢ線における断面図である。 実施の形態に係る電子部品の製造方法を示すフローチャートである。 実施の形態に係る電子部品の製造方法を示す模式図である。 実施の形態における複数の電子部品の配置を示す平面図である。 図３の金属膜形成工程で用いられる成膜装置を模式的に示す図である。 比較例における複数の電子部品の配置を示す平面図である。 実施の形態の変形例１における複数の電子部品の配置を示す平面図である。 実施の形態の変形例２における複数の電子部品の配置を示す平面図である。 実施の形態の変形例３における複数の電子部品の配置を示す平面図である。
［１−１．電子部品の構成］
まず、実施の形態に係る電子部品の製造方法にて作製される電子部品１０の構成について説明する。図２Ａは電子部品１０の斜視図であり、図２Ｂは、図２Ａに示す電子部品１０のＩＩＢ−ＩＩＢ線における断面図である。
電子部品１０は、例えば、移動体通信端末に内蔵される高周波回路モジュールである。電子部品１０は、基板１１と、基板１１の主面１１ｍに搭載された複数の電気素子１２と、複数の電気素子１２を覆うように基板１１の主面１１ｍに設けられた樹脂封止部１７とを備えている。電子部品１０は、電子部品１０を高さ方向から平面視した場合、矩形状ではなく、異形状である。具体的には、電子部品１０は、辺を６つ、９０°の内角を５つ、２７０°の内角を１つ有するＬ字状の形状であり、本体部１０ｄと、本体部１０ｄから主面１１ｍに沿う方向に突出する突出部１０ｅとを有している。電子部品１０は、例えば、レーザを用いてＬ字状の基板１１を形成し、基板１１上に電気素子１２を搭載した後、樹脂モールドすることで形成される。
また、電子部品１０は、実装面１０ａ、天面１０ｂおよび側面１０ｃを有している。電子部品１０の実装面１０ａには金属膜１８が形成されておらず、天面１０ｂおよび側面１０ｃにシールドとなる金属膜１８が形成されている。なお、電子部品１０の実装面１０ａは、天面１０ｂと反対の面であって、電子部品１０がはんだ等を介してプリント配線板の主面に実装される際の、プリント配線板の主面と対向する面である。
電子部品１０の基板１１としては、セラミック基板またはガラスエポキシ基板等が用いられる。基板１１は、複数の基材層により形成される多層基板であり、その厚みは、例えば、０．４ｍｍである。基板１１の主面１１ｍまたは内部には、複数の電気素子１２のそれぞれと接続する導体パターン１４が形成されている。導体パターン１４の材料としては、例えば、Ｃｕ等が用いられる。複数の電気素子１２の例としては、弾性波素子、ＩＣ素子、チップ状コンデンサ、チップ状インダクタ等が挙げられる。樹脂封止部１７は、主剤であるエポキシ樹脂等の熱硬化性樹脂材料と、この樹脂材料内に分散されたフィラーとを含む。樹脂封止部１７の厚みは、例えば、１．１ｍｍである。
金属膜１８は、スパッタ等により形成されるシールド膜である。天面１０ｂ側に形成される金属膜１８の厚みは、例えば３μｍ以上１２μｍ以下である。側面１０ｃ側に形成される金属膜１８の厚みは、天面１０ｂ側に形成される金属膜１８の厚みの３０％以上５０％以下である。金属膜１８の材料としては、例えば、Ｃｕ、Ａｇ、Ｎｉ等が用いられる。複数種類の金属膜を積層することで金属膜１８を形成してもよい。
電子部品１０の実装面１０ａには、外部端子１３ａ、１３ｂが設けられている。外部端子１３ａ、１３ｂは、はんだバンプまたは導電性樹脂であり、その厚み（高さ寸法）は、例えば、０．１ｍｍである。一方の外部端子１３ａは、ビア導体１６を介して基板１１の主面１１ｍの導体パターン１４に接続されている。他方の外部端子１３ｂは、ビア導体１６を介してグランド電極１５に接続されている。グランド電極１５は、電子部品１０の側面１０ｃに露出し、金属膜１８に電気的に接続されている。金属膜１８を、グランド電極１５を介して接地することでシールド膜となり、電子部品１０と外部機器との電磁波干渉を抑制することができる。なお、外部端子１３ａ、１３ｂは、ＬＧＡ（Land grid array）のような電極でもよい。
本発明の電子部品１０の製造方法は、以下で説明する工程を含むことにより、複数の電子部品１０に金属膜１８を形成する場合の生産性を向上することができる。
［１−２．電子部品の製造方法］
以下、本発明の実施の形態に係る電子部品の製造方法について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
図３は、電子部品１０の製造方法を示すフローチャートである。
実施の形態に係る電子部品１０の製造方法は、複数の電子部品１０をホルダ２０上に配置する配置工程（Ｓ１１）と、電子部品１０に金属膜１８を形成する金属膜形成工程（Ｓ１２）と、ホルダ２０から電子部品１０を分離する分離工程（Ｓ１３）とを含む。
図４は、電子部品１０の製造方法を示す模式図である。図５は、ホルダ２０に配置される複数の電子部品１０の配置を示す平面図である。なお、図４および図５では、電子部品１０の電気素子１２、導体パターン１４、グランド電極１５、ビア導体１６および外部端子１３ａ、１３ｂの記載を省略している。
まず、図４の（ａ）に示すように、成膜前の複数の電子部品１０をホルダ２０上に配置する（Ｓ１１）。電子部品１０をホルダ２０上に配置する際は、実装機等が用いられる。
複数の電子部品１０は、２以上の電子部品１０からなる一組の電子部品群Ｐ１０を複数組有することで構成される。電子部品群Ｐ１０は、例えば図５に示すように、一対のＬ字状の電子部品１０を一組として構成される。
複数の電子部品１０は、電子部品群Ｐ１０内の電子部品１０が互いに点対称となって隣り合うように配置される。具体的には、電子部品群Ｐ１０内のＬ字状の一対の電子部品１０は、互いの２７０°内角が向き合うように、１８０°回転対称となって配置されている。また、電子部品群Ｐ１０内で隣り合う電子部品１０のそれぞれの突出部１０ｅは、電子部品群Ｐ１０内で隣り合う電子部品１０のそれぞれの本体部１０ｄの間に位置するように配置されている。一対の電子部品１０間の隙間を無視して電子部品群Ｐ１０の最外縁を繋いで形成される形状は、矩形状である。
複数組の電子部品群Ｐ１０は、図５に示すように、６行６列で配置される。電子部品群Ｐ１０は一対の電子部品１０により構成されるので、ホルダ２０上には、合計７２個の電子部品１０が配置される。本実施の形態のように、電子部品群Ｐ１０内の電子部品１０を互いに点対称となるように配置することで、ホルダ２０上の空きスペースを小さくし、ホルダ２０上に配置する電子部品１０の数を増やすことができる。
隣り合う複数組の電子部品群Ｐ１０は、行並び方向（Ｙ方向）および列並び方向（Ｘ方向）に等しい間隔ｉ１で配置されている。また、電子部品群Ｐ１０内で隣り合う電子部品１０は、Ｘ方向およびＹ方向ともに間隔ｉ２で配置されている。複数組の電子部品群Ｐ１０の間隔ｉ１は、電子部品群Ｐ１０内で隣り合う電子部品１０の間隔ｉ２と等しい。
なお、間隔ｉ１、ｉ２は、金属膜形成工程Ｓ１２にて側面１０ｃに十分な厚みの金属膜１８が形成されるように、電子部品１０の高さｈ１よりも大きな値であってもよい。例えば、間隔ｉ１、ｉ２は、電子部品１０の高さｈ１の０．８倍以上２倍以下であってもよい。
複数の電子部品１０が配置されるホルダ２０は、ステンレス板等の金属板２１と、金属板２１の表面に設けられた粘着部２２とにより構成されている。粘着部２２は、電子部品１０を付着保持する両面粘着シートであり、真空中で使用でき、成膜時の温度上昇に耐え得るものが使用される。粘着部２２は、例えば、発泡剥離シート（日東電工株式会社製）であり、加熱することで一方の粘着面（電子部品１０を付着保持する面）に凹凸が形成され、粘着力が低下する性質を有している。電子部品１０は、実装面１０ａ側が粘着部２２の一方の粘着面に当接した状態で、かつ、天面１０ｂおよび側面１０ｃが露出した状態でホルダ２０に保持される。
図４に戻り、ホルダ２０に配置された複数の電子部品１０に金属膜１８を形成する工程について説明する。この工程では、図４の（ｂ）に示すように、電子部品１０それぞれの天面１０ｂおよび側面１０ｃに金属膜１８を形成する（Ｓ１２）。金属膜１８は、スパッタ装置等の成膜装置を用いて、電子部品１０の天面１０ｂの方向から成膜される。
図６は、成膜装置５０を模式的に示す図である。成膜装置５０は、チャンバ５１と、チャンバ５１内に設けられた成膜用金属材料部５２と、電子部品１０を保持するホルダ２０とを備えている。
チャンバ５１内は、図示しない減圧ポンプによって排気された後、アルゴンガス等の不活性ガスが導入され、例えば、１０−３Ｐａ〜１０−１Ｐａ程度の真空状態に保たれる。
成膜用金属材料部５２は、Ｃｕ、ＡｇまたはＮｉ等の金属材料を含むターゲットである。成膜用金属材料部５２のＸ方向の寸法は、電子部品１０が配置されている領域のＸ方向の長さ寸法の０．８倍以上１．５倍以下である。成膜用金属材料部５２と電子部品１０との距離（ＴＳ距離）は、電子部品１０が配置されている領域のＸ方向の長さ寸法よりも小さい。成膜用金属材料部５２の下側には電極板５３が設けられる。成膜用金属材料部５２は、電極板５３上に着脱可能に取り付けられる。
チャンバ５１の下部には、電子部品１０を保持しているホルダ２０が配置される。ホルダ２０の下側にはホルダ取付部５４が設けられる。ホルダ２０は、電子部品１０の天面１０ｂが成膜用金属材料部５２に対向するように、ホルダ取付部５４に保持される。ホルダ２０は、ホルダ取付部５４に対して着脱可能である。
ホルダ２０と電極板５３との間には、電源５５が設けられる。電源５５は、電極板５３および成膜用金属材料部５２側が陰極となるように接続される。ホルダ２０側は陽極であり、接地される。
ホルダ２０と電極板５３の間に高電圧を印加することで、陰極側となる成膜用金属材料部（ターゲット）５２にプラズマ中のイオンが衝突し、成膜用金属材料部５２の金属原子がたたき出される。たたき出された金属原子は電子部品１０の天面１０ｂおよび側面１０ｃに付着し、金属膜１８が形成される。また、側面１０ｃに形成された金属膜１８は、側面１０ｃに露出したグランド電極１５（図２Ｂ参照）に接続される。なお、金属膜１８は、電子部品１０が配置されずに露出している粘着部２２の表面にも形成される。
金属膜１８は１層でもよいし、複数層により構成されていてもよい。本実施の形態の金属膜１８は、密着層、導電層および耐食層の３層構造を有する。
密着層は、電子部品１０の天面１０ｂおよび側面１０ｃに直接形成される。密着層は、ステンレス材料を含むターゲットを用いて成膜される。密着層は、ステンレス材料の代わりに、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌ等の材料で形成してもよい。密着層としてメタルを使用した場合、電気伝導率が高くなり電気抵抗を小さくすることができる。ターゲットはメタルターゲットの他、燒結ターゲットを用いることができる。燒結ターゲットの場合、任意の組成比で金属比率を調整することができ、密着性や耐食性を最適化することが可能となる。
導電層は、密着層上に形成される。導電層は、Ｃｕ材料を含むターゲットを用いて成膜される。導電層は、Ｃｕ材料の代わりに、Ａｇ、Ａｌ等の材料で形成してもよい。
耐食層は、導電層上に形成される。耐食層は、ステンレス材料を含むターゲットを用いて成膜される。耐食層は、ステンレス材料の代わりに、Ｔｉ、Ｃｒ、ＴｉＡｌ等の材料で形成してもよい。また、その他、Ｎｉやパーマロイ等の透磁率の高い材料を用いてもよい。その場合、金属膜１８全体としての電磁界遮蔽効果を向上させることができる。
金属膜形成工程Ｓ１４が終了した後、図４の（ｃ）に示すように、ホルダ２０から複数の電子部品１０を分離する（Ｓ１３）。
具体的には、両面粘着シートである粘着部２２から、複数の電子部品１０を取り外す。粘着部２２として加熱によって粘着力が低下する発泡剥離シートを用いた場合は、熱処理を行うことで（例えば１２０℃）、電子部品１０を保持している一方の粘着面の粘着力を低下させる。その際、電子部品１０に形成された金属膜１８は側面１０ｃに密着した状態であり、一方、粘着部２２の表面に形成された金属膜１８は発泡剥離シートの凹凸に倣って引き込まれるので、金属膜１８は電子部品１０の側面１０ｃと粘着部２２の表面との境界に沿って分断されやすくなる。この熱処理により、粘着部２２から容易に電子部品１０を分離することが可能となる。これらの工程により、金属膜１８が形成された電子部品１０を作製することができる。
［１−３．効果等］
本実施の形態に係る電子部品１０の製造方法は、天面１０ｂおよび側面１０ｃを有する複数の電子部品１０に金属膜１８を形成する電子部品１０の製造方法であって、複数の電子部品１０は、２以上の電子部品１０からなる一組の電子部品群Ｐ１０を複数組有することで構成され、複数の電子部品１０を保持するホルダ２０の主面２０ａに、天面１０ｂおよび側面１０ｃが露出するように、かつ、複数組の電子部品群Ｐ１０内の電子部品１０が点対称となって隣り合うように、複数の電子部品１０を配置する配置工程と、複数の電子部品１０の天面１０ｂの方向から成膜を行うことで、複数の電子部品１０の天面１０ｂおよび側面１０ｃに金属膜１８を形成する金属膜形成工程とを含む。
この構成によれば、電子部品群Ｐ１０内の電子部品１０が点対称となって隣り合うように配置されるので、ホルダ２０上に配置する電子部品１０の個数を増やすことができる。これにより、複数の電子部品１０に金属膜１８を形成する場合の生産性を向上させることができる。
図７は、比較例における複数の電子部品１０の配置を示す平面図である。
図７の比較例では、Ｌ字状の電子部品１０が、１０行６列で同じ向きに配置されている。比較例のように、Ｌ字状の電子部品１０を同じ向きで並べると、隣り合う電子部品の隙間が大きくなる箇所ができ、大きな隙間に相当する空きスペースができる。ホルダ２０上に配置される電子部品１０の個数は、比較例では６０個であり、本実施の形態の個数（７２個）よりも少ない。
本実施の形態では、電子部品群Ｐ１０内の電子部品１０が点対称となって隣り合うように配置されるので、隣り合う複数組の電子部品群Ｐ１０の間隔ｉ１と、電子部品群Ｐ１０内で隣り合う電子部品１０の間隔ｉ２との差を可能な限り小さくし、空きスペースを小さくできる。これにより、ホルダ２０上に並べる電子部品１０の数を増やし、複数の電子部品１０に金属膜１８を形成する場合の生産性を向上することができる。
また、図７の比較例では、隣り合う電子部品１０の間隔が、間隔ｉ１である箇所と、間隔ｉ１よりも大きい間隔ｉａ、ｉｂである箇所が存在する。そのため、電子部品１０の側面１０ｃに形成される金属膜１８の膜厚が、１つの電子部品１０内で異なる場合がある。
本実施の形態では、電子部品群Ｐ１０内の電子部品１０が点対称となって隣り合うように配置されるので、電子部品群Ｐ１０内で隣り合う電子部品１０の間隔ｉ２と、隣り合う複数組の電子部品群Ｐ１０の間隔ｉ１とを等しくすることが可能となる。これにより、電子部品１０の側面１０ｃにおける成膜レートの差を小さくし、１つの電子部品１０の側面１０ｃに形成される金属膜１８の膜厚差を小さくすることができる。
また、本実施の形態に係る成膜装置５０は、天面１０ｂおよび側面１０ｃを有する複数の電子部品１０に金属膜１８を形成する成膜装置５０であって、チャンバ５１と、チャンバ５１内に設けられた成膜用金属材料部５２と、チャンバ５１内に設けられ、複数の電子部品１０の天面１０ｂが成膜用金属材料部に対向するように、複数の電子部品１０を保持するホルダ２０とを備え、複数の電子部品１０は、２以上の電子部品１０からなる一組の電子部品群Ｐ１０を複数組有することで構成され、ホルダ２０は、複数組の電子部品群Ｐ１０内の電子部品１０が点対称となって隣り合うように複数の電子部品１０を保持する。
この成膜装置５０を用いることで、複数の電子部品１０に金属膜１８を形成する場合の生産性を向上することができる。
［１−４．変形例］
次に、実施の形態１の変形例１〜３に係る電子部品１０の製造方法について説明する。
図８は、変形例１における複数の電子部品１０の配置を示す平面図である。
変形例１の電子部品１０は、電子部品１０を平面視した場合、斜辺１０ｆを有する台形状である。電子部品群Ｐ１０は、一対の台形状の電子部品１０を一組として構成される。
複数の電子部品１０は、電子部品群Ｐ１０内の電子部品１０が互いに点対称となって隣り合うように配置される。具体的には、電子部品群Ｐ１０内の一対の電子部品１０は、斜辺１０ｆが互いに対向するように、１８０°回転対称となって配置されている。一対の電子部品１０間の隙間を無視して電子部品群Ｐ１０の最外縁を繋いで形成される形状は、矩形状である。
隣り合う複数組の電子部品群Ｐ１０は、行並び方向（Ｙ方向）および列並び方向（Ｘ方向）に等しい間隔ｉ１で配置されている。電子部品群Ｐ１０内で隣り合う電子部品１０は、Ｘ方向（またはＹ方向）に対して斜め方向に間隔ｉ２で配置されている。複数組の電子部品群Ｐ１０の間隔ｉ１は、電子部品群Ｐ１０内で隣り合う電子部品１０の間隔ｉ２と等しい。
変形例１では、電子部品１０が台形のような異形状であっても、隣り合う電子部品１０の間隔ｉ１、ｉ２の差を可能な限り小さくし、ホルダ２０上の空きスペースを小さくすることができる。これにより、ホルダ２０上に配置する電子部品１０の数を増やすことができ、複数の電子部品１０に金属膜１８を形成する場合の生産性を向上させることができる。
図９は、変形例２における複数の電子部品１０の配置を示す平面図である。
変形例２の電子部品１０は、電子部品１０を平面視した場合、矩形状の本体部１０ｄと、本体部１０ｄから突出する突出部１０ｅとを有している。電子部品１０は、辺を６つ、９０°の内角を４つ、９０°以上１８０°以下の内角を１つ、１８０°以上２７０°以下の内角を１つ有する異形状の形状をしている。６辺のうちの１辺は、Ｘ方向に対して傾く斜辺となっている。電子部品群Ｐ１０は、一対の上記電子部品１０を一組として構成される。
複数の電子部品１０は、電子部品群Ｐ１０内の電子部品１０が互いに点対称となって隣り合うように配置される。具体的には、電子部品群Ｐ１０内の一対の電子部品１０は、９０°以上１８０°以下の内角と１８０°以上２７０°以下の内角とが向き合うように、また、互いの斜辺が対向するように、１８０°回転対称となって配置されている。また、電子部品群Ｐ１０内で隣り合う電子部品１０のそれぞれの突出部１０ｅは、電子部品群Ｐ１０内で隣り合う電子部品１０のそれぞれの本体部１０ｄの間に位置するように配置されている。一対の電子部品１０間の隙間を無視して電子部品群Ｐ１０の最外縁を繋いで形成される形状は、矩形状である。
隣り合う複数組の電子部品群Ｐ１０は、行並び方向（Ｙ方向）および列並び方向（Ｘ方向）に等しい間隔ｉ１で配置されている。電子部品群Ｐ１０内で隣り合う電子部品１０は、Ｙ方向に間隔ｉ２で、また、Ｘ方向に対して斜め方向に間隔ｉ２で配置されている。複数組の電子部品群Ｐ１０の間隔ｉ１は、電子部品群Ｐ１０内で隣り合う電子部品１０の間隔ｉ２と等しい。
変形例２では、電子部品１０が突出部１０ｅを有する異形状であっても、隣り合う電子部品１０の間隔ｉ１、ｉ２の差を可能なかぎり小さくし、ホルダ２０上の空きスペースを小さくすることができる。これにより、ホルダ２０上に配置する電子部品１０の数を増やすことができ、複数の電子部品１０に金属膜１８を形成する場合の生産性を向上させることができる。
図１０は、変形例３における複数の電子部品１０の配置を示す平面図である。
変形例３では、行並び方向（Ｙ方向）に隣り合う電子部品１０が異なる間隔を有するように配置されている。
ホルダ２０上に配置された複数の電子部品１０は、複数の電子部品１０が配置された領域の内側領域Ａ１に位置する電子部品１０と、内側領域Ａ１よりも外側領域Ａ２に位置する電子部品１０とを含み、外側領域Ａ２にて隣り合う電子部品１０の間隔ｉ３は、内側領域Ａ１にて隣り合う電子部品１０の間隔ｉ１よりも広い。
具体的には、複数組の電子部品群Ｐ１０は、行並び方向の内側領域Ａ１に位置する電子部品（２〜５列目の電子部品）と、行並び方向の外側領域Ａ２に位置する電子部品（１、２列目および５、６列目の電子部品）とに分けられ、内側領域Ａ１にて隣り合う電子部品群Ｐ１０は、間隔ｉ１で配置され、外側領域Ａ２にて隣り合う組の電子部品１０は、間隔ｉ３で配置されている。そして、外側領域Ａ２にて隣り合う組の電子部品１０の間隔ｉ２を、内側領域Ａ１にて隣り合う組の電子部品１０の間隔ｉ１よりも、ホルダ２０の主面２０ａに沿う所定の直線方向（Ｙ方向）に広くしている。また、外側領域Ａ２にて電子部品群Ｐ１０内で隣り合う電子部品１０の間隔ｉ４を、内側領域Ａ１にて電子部品群Ｐ１０内で隣り合う電子部品１０の間隔ｉ２よりも、Ｙ方向に広くしている。
なお、図１０において２列目および５列目に位置する電子部品群Ｐ１０は、内側領域Ａ１と外側領域Ａ２との境界に位置する電子部品群Ｐ１０である。変形例３では、図１０において２列目および５列目に位置する電子部品群Ｐ１０を、内側領域Ａ１および外側領域Ａ２の両方に属する電子部品群Ｐ１０としている。これによれば、１、２列目の電子部品群Ｐ１０の間隔および５、６列目の電子部品群Ｐ１０の間隔はｉ３となり、２〜５列目の電子部品群Ｐ１０の間隔はｉ１となる。
変形例３では、外側領域Ａ２の電子部品群Ｐ１０の間隔ｉ３を、内側領域Ａ１の電子部品群Ｐ１０の間隔ｉ１よりも広げている。また、変形例３では、外側領域Ａ２の電子部品群Ｐ１０内の電子部品１０の間隔ｉ４を、内側領域Ａ１の電子部品群Ｐ１０内の電子部品１０の間隔ｉ２よりも広げている。これにより、外側領域Ａ２における電子部品１０の側面１０ｃの成膜レートを大きくすることができ、外側領域Ａ２の電子部品１０の側面１０ｃの膜厚を厚くすることができる。これにより、内側領域Ａ１と外側領域Ａ２とにおいて、電子部品１０の側面１０ｃに形成される金属膜１８の膜厚差を小さくすることができる。
（他の形態）
以上、本発明に係る電子部品１０の製造方法等について、実施の形態および変形例に基づいて説明したが、本発明は、これらの実施の形態および変形例に限定されない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態および変形例に施したものや、実施の形態および変形例における一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲内に含まれる。
本実施の形態では、互いに点対称となる２つの電子部品１０を一組の電子部品群Ｐ１０としているが、それに限られず、電子部品群Ｐ１０は、点対称となる（公転させることで回転対称となる）３つ以上の電子部品により構成されていてもよい。
本実施の形態では、電子部品１０をホルダ２０に直接貼り付けているが、それに限られない。例えば、電子部品１０の実装面１０ａに樹脂層を設け、樹脂層を介して電子部品１０をホルダ２０に貼り付けてもよい。金属膜１８を形成した後、電子部品１０から樹脂層を分離することで、側面１０ｃの下部における金属膜１８の外縁を直線状に形成することができる。
また、粘着部２２は、金属板２１の一方主面の全てを覆うように、金属板２１に貼り付けられていてもよい。金属板２１の一方主面の全てを粘着部２２で覆うことにより、金属板２１への金属膜１８の付着を抑制することができる。
また、粘着部２２を、例えば、ローラ、プレスまたはテープマウンタ等を用いて金属板２１に貼り付けてもよい。また、金属板２１と粘着部２２との間のエア噛みを抑制するため、真空中で粘着部２２を貼り付けてもよい。粘着部２２に対する電子部品１０の密着力を上げるために、電子部品１０を配置した後に、粘着部２２を５０℃〜８０℃に加熱してもよい。
また、本実施の形態では、ホルダ２０を、金属板２１と粘着部（両面粘着シート）２２とで構成したが、それに限られず、リングフレームに片面粘着テープを貼り付けて構成してもよい。その場合、電子部品１０の実装面１０ａに当接する片面粘着テープの粘着面が、ホルダの主面となる。
また、粘着部２２は、両面粘着シートに限られず、金属板２１に塗布される接着剤であってもよい。この場合、接着剤として、熱処理または紫外線照射によって粘着力が低下する材料を用いてもよい。
また、成膜装置５０は、マグネトロンスパッタ、２極スパッタ、高周波スパッタ、反応性スパッタ等のスパッタ装置でもよいし、蒸発源である成膜用金属材料部を有する蒸着装置でもよい。
また、生産性を向上させるため、スパッタを行うチャンバ５１の他にロードロック室を設けてもよい。スパッタ装置は、バッチ型に限られず、インライン型、枚葉型であってもよい。電力供給方式は、ＤＣ方式に限られず、パルス方式やＲＦ方式であってもよい。パルス方式やＲＦ方式では、ターゲット表面に反応物（酸化物または窒化物）が形成され抵抗値が高くなった場合であっても安定して放電することが可能となる。
また、スパッタ前にチャンバ５１の外で、電子部品１０にドライエッチングを施してもよい。ドライエッチングにより、電子部品１０の表面が洗浄されるとともに、表面が粗化されるので、金属膜１８の密着性が向上する。Ａｒイオンガンを用いて電子部品１０の表面を洗浄してもよい。
また、成膜用金属材料部（ターゲット）５２の表面に形成された酸化物を除去するために、金属膜形成の前に、シャッターを閉じた状態でプリスパッタを行ってもよい。
本発明の電子部品の製造方法は、例えば、移動体通信端末の通信モジュールを構成する電子部品を製造する際に利用できる。また、本発明の成膜装置は、例えば、電子部品にシールドとなる金属膜を形成する成膜装置として利用できる。
１０ 電子部品
１０ａ 実装面
１０ｂ 天面
１０ｃ 側面
１０ｄ 本体部
１０ｅ 突出部
１０ｆ 斜辺
１１ 基板
１１ｍ 基板の主面
１２ 電気素子
１３ａ、１３ｂ 外部端子
１４ 導体パターン
１５ グランド電極
１６ ビア導体
１７ 樹脂封止部
１８ 金属膜
２０ ホルダ
２０ａ ホルダの主面
２１ 金属板
２２ 粘着部
５０ 成膜装置
５１ チャンバ
５２ 成膜用金属材料部
５３ 電極板
５４ ホルダ取付部
５５ 電源
Ａ１ 内側領域
Ａ２ 外側領域
ｉ１、ｉ２、ｉ３、ｉ４ 電子部品の間隔
Ｐ１０ 電子部品群

Claims (9)

  1. 天面および側面を有する複数の電子部品に金属膜を形成する電子部品の製造方法であって、
    前記複数の電子部品は、２以上の前記電子部品からなる一組の電子部品群を複数組有することで構成され、
    前記複数の電子部品を保持するホルダの主面に、前記天面および前記側面が露出するように、かつ、複数組の前記電子部品群内の前記電子部品が点対称となって隣り合うように、前記複数の電子部品を配置する配置工程と、
    前記複数の電子部品の前記天面の方向から成膜を行うことで、前記複数の電子部品の前記天面および前記側面に前記金属膜を形成する金属膜形成工程と
    を含む電子部品の製造方法。
  2. 前記配置工程では、隣り合う複数組の前記電子部品群の間隔が、前記電子部品群内で隣り合う前記電子部品の間隔と等しくなるように配置される
    請求項１に記載の電子部品の製造方法。
  3. 前記電子部品のそれぞれは、平面視した場合、矩形状の本体部と、前記本体部から突出する突出部とを有し、
    前記配置工程では、前記電子部品群内で隣り合う前記電子部品のそれぞれの前記突出部が、前記電子部品群内で隣り合う前記電子部品のそれぞれの前記本体部の間に位置するように配置される
    請求項１または２に記載の電子部品の製造方法。
  4. 前記電子部品のそれぞれは、平面視した場合、斜辺を有する台形状であり、
    前記配置工程では、前記電子部品群内で隣り合う前記電子部品のそれぞれの前記斜辺が、互いに対向するように配置される
    請求項１または２に記載の電子部品の製造方法。
  5. 複数組の前記電子部品群は、複数組の前記電子部品群が配置された領域の内側領域に位置する前記電子部品群と、前記内側領域よりも外側領域に位置する前記電子部品群とを含み、
    前記外側領域にて隣り合う前記電子部品群の間隔は、前記内側領域にて隣り合う前記電子部品群の間隔よりも広い
    請求項１に記載の電子部品の製造方法。
  6. 前記外側領域にて隣り合う前記電子部品群の間隔は、前記内側領域にて隣り合う前記電子部品群の間隔よりも、前記ホルダの前記主面に沿う所定の直線方向に広くなっている
    請求項５に記載の電子部品の製造方法。
  7. 前記外側領域にて前記電子部品群内で隣り合う前記電子部品の間隔は、前記内側領域にて前記電子部品群内で隣り合う前記電子部品の間隔よりも、前記ホルダの前記主面に沿う所定の直線方向に広くなっている
    請求項５または６に記載の電子部品の製造方法。
  8. 前記電子部品の前記天面の反対の面である実装面に外部端子が設けられ、前記電子部品の前記側面にはグランド電極が露出し、
    前記金属膜形成工程において、前記金属膜は、前記実装面に形成されず、前記側面に露出した前記グランド電極に電気的に接続するように前記側面および前記天面に形成される
    請求項１〜７のいずれか１項に記載の電子部品の製造方法。
  9. 天面および側面を有する複数の電子部品に金属膜を形成する成膜装置であって、
    チャンバと、
    前記チャンバ内に設けられた成膜用金属材料部と、
    前記チャンバ内に設けられ、前記複数の電子部品の前記天面が前記成膜用金属材料部に対向するように、前記複数の電子部品を保持するホルダと
    を備え、
    前記複数の電子部品は、２以上の前記電子部品からなる一組の電子部品群を複数組有することで構成され、
    前記ホルダは、複数組の前記電子部品群内の前記電子部品が点対称となって隣り合うように前記複数の電子部品を保持する
    成膜装置。
JP2016192042A 2016-09-29 2016-09-29 電子部品の製造方法および成膜装置 Pending JP2018056393A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016192042A JP2018056393A (ja) 2016-09-29 2016-09-29 電子部品の製造方法および成膜装置
KR1020170123194A KR102044235B1 (ko) 2016-09-29 2017-09-25 전자부품의 제조 방법 및 성막 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016192042A JP2018056393A (ja) 2016-09-29 2016-09-29 電子部品の製造方法および成膜装置

Publications (1)

Publication Number Publication Date
JP2018056393A true JP2018056393A (ja) 2018-04-05

Family

ID=61836010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016192042A Pending JP2018056393A (ja) 2016-09-29 2016-09-29 電子部品の製造方法および成膜装置

Country Status (2)

Country Link
JP (1) JP2018056393A (ja)
KR (1) KR102044235B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346368B2 (ja) * 2000-02-28 2002-11-18 日本電気株式会社 半導体装置およびその製造方法
JP2009044123A (ja) * 2007-07-19 2009-02-26 Citizen Finetech Miyota Co Ltd 電子部品の製造方法および電子部品。
JP6484019B2 (ja) * 2014-12-11 2019-03-13 アピックヤマダ株式会社 半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
KR102044235B1 (ko) 2019-11-13
KR20180035687A (ko) 2018-04-06

Similar Documents

Publication Publication Date Title
WO2016186103A1 (ja) 高周波モジュール
TW202121619A (zh) 用於基板支撐件的整合電極和接地平面
JP2013165180A (ja) 電子部品及び電子部品の製造方法
KR100976320B1 (ko) 정전척 및 정전척용 전극 시트
CN101276693A (zh) 电子元件及其制备方法
JPH11251303A (ja) プラズマ処理装置
KR102000954B1 (ko) 회로 모듈의 제조 방법 및 성막 장치
US20140361405A1 (en) Array type chip resistor and method of manufacturing thereof
KR20050029389A (ko) 전자제품의 보드내 부품들의 이엠아이 및 이에스디 차폐장치 및 그 제조방법
KR102044235B1 (ko) 전자부품의 제조 방법 및 성막 장치
KR100642201B1 (ko) 연성회로기판의 제조방법
KR102016980B1 (ko) 회로모듈의 제조 방법 및 성막 장치
KR102128294B1 (ko) 전자부품의 제조 방법 및 성막 장치
TWI424077B (zh) 射頻濺鍍配置
WO2011118307A1 (ja) コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
JP2001313444A (ja) フレキシブルプリント回路基板およびそのシールド方法
US10861683B2 (en) Vacuum device
JP2006299362A (ja) スパッタ成膜装置
CN106574362A (zh) 靶组件
JP7102260B2 (ja) 対向ターゲット式スパッタ成膜装置
JP2013127993A (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JP4030784B2 (ja) 層間接続方法と装置及び多層基板
JP2018536768A (ja) 基板上のスパッタ堆積用に構成されたシステム、スパッタ堆積チャンバ用のシールド装置、およびスパッタ堆積チャンバ内に電気シールドを設ける方法
JP2004119604A (ja) シールド型回路基板およびその製造方法
JP2007196122A (ja) プラズマ洗浄方法