JP2018037529A - 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 - Google Patents

半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 Download PDF

Info

Publication number
JP2018037529A
JP2018037529A JP2016169618A JP2016169618A JP2018037529A JP 2018037529 A JP2018037529 A JP 2018037529A JP 2016169618 A JP2016169618 A JP 2016169618A JP 2016169618 A JP2016169618 A JP 2016169618A JP 2018037529 A JP2018037529 A JP 2018037529A
Authority
JP
Japan
Prior art keywords
transistor
resistance
antifuse
antifuse element
liquid discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016169618A
Other languages
English (en)
Other versions
JP6789729B2 (ja
Inventor
一成 藤井
Kazunari Fujii
一成 藤井
俊雄 根岸
Toshio Negishi
俊雄 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016169618A priority Critical patent/JP6789729B2/ja
Priority to CN201710748982.6A priority patent/CN107799153B/zh
Priority to US15/689,823 priority patent/US10147720B2/en
Publication of JP2018037529A publication Critical patent/JP2018037529A/ja
Application granted granted Critical
Publication of JP6789729B2 publication Critical patent/JP6789729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04543—Block driving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/1433—Structure of nozzle plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2002/14491—Electrical connection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/13—Heads having an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 メモリ素子であるアンチヒューズ素子の読出しの信頼性を向上する。【解決手段】 本明細書に記載の一様態は、第１電位の端子に接続されたトランジスタと、前記トランジスタと、前記第１電位と異なる第２電位の端子の間に直列に接続されたアンチヒューズ素子と、前記アンチヒューズ素子と並列に接続された抵抗素子と、を有し、前記トランジスタから前記アンチヒューズ素子までの電気経路の長さが、前記トランジスタから前記抵抗素子までの電気経路の長さより小さい半導体装置。【選択図】 図６

Description

本発明は、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するアンチヒューズ素子を備えた半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置に関する。
近年、半導体装置は、製品完成後に、チップＩＤや設定パラメータ等の製品固有情報を記録するためＯＴＰ （Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）メモリが用いられている。ＯＴＰメモリには、ヒューズ素子とアンチヒューズ素子を用いた２種類がある。アンチヒューズ素子を用いた従来技術として、特許文献１の構成が示されている。
特開２０１４−５８１３０号公報
引用文献１には、アンチヒューズ素子、トランジスタ、及びアンチヒューズ素子に並列に接続されている抵抗素子を有する半導体装置が記載されている。しかし、このような半導体装置において、素子間の配線の寄生抵抗により、アンチヒューズ素子に書き込まれた情報の読出し精度が低下する可能性があることについては、何ら記載されていない。
本発明の一様態は、第１電位の端子に直列に接続されたトランジスタと、前記トランジスタと、前記第１電位と異なる第２電位の端子の間に接続されたアンチヒューズ素子と、前記アンチヒューズ素子と並列に接続された抵抗素子と、を有し、前記トランジスタから前記アンチヒューズ素子までの電気経路の長さが、前記トランジスタから前記抵抗素子までの電気経路の長さより小さい半導体装置に関する。
また、本発明の一様態は、第１電位の端子に接続されたトランジスタと、前記トランジスタと、前記第１電位と異なる第２電位の端子の間に接続されたアンチヒューズ素子と、前記アンチヒューズ素子と並列に接続された抵抗素子と、を有し、半導体基板の、前記トランジスタ、前記アンチヒューズ素子、及び前記抵抗素子が配されている面に対する平面視において、前記トランジスタと前記アンチヒューズ素子との距離は、前記トランジスタと前記抵抗素子との距離より小さいことを特徴とする半導体装置に関する。
また、本発明の別の一様態は、第１電位の端子に接続されたトランジスタと、前記トランジスタと、前記第１電位と異なる第２電位の端子の間に接続されたアンチヒューズ素子と、前記アンチヒューズ素子と並列に接続された抵抗素子と、を有し、前記トランジスタと前記アンチヒューズ素子とを接続する配線の抵抗が、前記トランジスタと前記抵抗素子とを接続する配線の抵抗より小さい半導体装置に関する。
メモリ素子であるアンチヒューズ素子の読出し精度を向上する。
実施の形態１に係る半導体装置の回路構成 実施の形態１に係る半導体装置の回路構成 半導体装置を有する液体吐出ヘッド用基板の一部の平面図 液体吐出ヘッド用基板の一部の断面の模式図 液体吐出ヘッド用基板の平面視における概念図 実施の形態２に係る液体吐出ヘッド用基板の一例の配置図 実施の形態２に係る液体吐出ヘッド用基板の回路構成の一例を示す図 実施の形態２に係る液体吐出ヘッド用基板の一例の配置図 実施の形態３に係る液体吐出装置を説明する図
（第１の実施の形態）
図１は、本発明の第１の実施の形態である半導体装置の回路構成の一例であり、アンチヒューズ素子に情報が書込まれる前の状態を示している。
本実施の形態の半導体装置は、トランジスタＭＰ１、トランジスタＭＮ１、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐ（抵抗部）を有するメモリ部１０、及び電源端子Ａ（第２電位端子）を有する。本実施例においては、情報の書き込み動作によって、アンチヒューズ素子１１の抵抗が変化する。情報が書き込まれる前は、アンチヒューズ素子１１は大きな抵抗値を持つ。例えば、アンチヒューズ素子１１は、情報が書き込まれる前は、容量素子Ｃａとして機能する。
図１では、アンチヒューズ素子１１に情報が書き込まれる前の状態を示しているため、アンチヒューズ素子１１は、容量素子Ｃａで表される。また、情報が書き込まれることによって、アンチヒューズ素子１１の抵抗値は下がり、アンチヒューズ素子１１は、抵抗素子として機能する。図２では、アンチヒューズ素子１１に情報が書き込まれた後の半導体装置の状態を示している。このような構成により、アンチヒューズ素子１１の抵抗の変化に基づいて、アンチヒューズ素子１１に書き込まれた情報を読み出すことができる。
図１及び図２において、トランジスタＭＰ１はＰ型トランジスタであり、トランジスタＭＮ１はＮ型トランジスタであり、トランジスタＭＰ１及びトランジスタＭＮ１のゲートには制御信号Ｓｉｇが入力されるよう構成されている。
また、トランジスタＭＰ１のソース及びドレインの一方の端子及びバックゲートには電源電圧ＶＤＤが供給され、もう一方の端子は、トランジスタＭＮ１のソース及びドレインの一方の端子及びトランジスタＭＤ１のゲートに接続されている。トランジスタＭＮ１のもう一方の端子及びバックゲートは、グランド配線ＧＮＤに接続されている。トランジスタＭＰ１及びトランジスタＭＮ１は、ロジック回路を形成する。ロジック回路を構成するトランジスタＭＰ１及びトランジスタＭＮ１の耐圧は、高耐圧トランジスタであるトランジスタＭＤ１より低いトランジスタを用いることができる。耐圧が低いトランジスタが用いられることで、ロジック回路を高速で動作させることができる。
トランジスタＭＤ１は、高耐圧トランジスタであり、アンチヒューズ素子１１への電圧の印加を制御する。例えば、トランジスタＭＤ１は、ＮＭＯＳトランジスタとすることができる。ここで高耐圧トランジスタとは、ロジック回路に用いられるトランジスタ（トランジスタＭＰ１やトランジスタＭＮ１など）より高い耐圧を有するトランジスタである。
アンチヒューズ素子１１は、トランジスタＭＤ１を介して第１電位の電源端子Ｂ（第１電位端子）に接続されている。アンチヒューズ素子１１としては、例えば、ＭＯＳ構造（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ構造）を有するアンチヒューズ素子を用いることができる。抵抗素子Ｒｐは、トランジスタＭＤ１を介して第１の電位の電源端子Ｂに接続され、アンチヒューズ素子１１と並列に接続されている。アンチヒューズ素子１１及び抵抗素子Ｒｐは、第１電位とは異なる第２電位の電源端子Ａに接続されている。
電源端子Ａ及び電源端子Ｂは、メモリ部１０と外部の素子を電気的に接続するためのパッドであり、アンチヒューズ素子１１に電圧を印加するための端子である。例えば、電源端子Ｂの電位は、接地電位（グランド電位）であり、電源端子Ａの電位は、情報書込み時に印加する高電圧ＶＨ（例えば、３２Ｖ等）である。図１では、トランジスタＭＤ１が直接電源端子Ｂに接続され、アンチヒューズ素子１１が直接電源端子Ａに接続されているが、本実施の形態で示す機能を損なわなければ、それぞれ、間に他の電気素子を介して接続されていてもよい。
具体的な接続としては、トランジスタＭＤ１のソース及びドレインの一方の端子は、アンチヒューズ素子１１の一方の端子及び抵抗素子Ｒｐの一方の端子に接続される。トランジスタＭＤ１の他方の端子は、ノードＮ１及びグランド配線ＧＮＤを介して、接地電位である電源端子Ｂに接続されている。アンチヒューズ素子１１の他方の端子は、ノードＮ２で、抵抗素子Ｒｐの他方の端子と接続され、電源端子Ａに接続されている。トランジスタＭＤ１は、例えばＮ型のＭＯＳトランジスタとすることができる。
トランジスタＭＤ１がオフ状態にある場合、アンチヒューズ素子と並列に配されている抵抗素子Ｒｐは、アンチヒューズ素子１１となる容量素子Ｃａの一方の端子と他方の端子の電位をほぼ同電位にする。
ここで、トランジスタＭＤ１とアンチヒューズ素子１１の間の電気経路は、寄生抵抗である抵抗Ｒ１を有し、トランジスタＭＤ１と抵抗素子Ｒｐとの間の電気経路は、寄生抵抗である抵抗Ｒ２を有する。本明細書において、抵抗値は、一般的な直流抵抗として求めることができる。
書込み時の半導体装置の動作を説明する。
アンチヒューズ素子１１に情報を書込みたいときは、制御信号ＳｉｇにＬｏレベルの信号（例えば接地電位の信号）を入力することにより、トランジスタＭＤ１をＯＮ状態にする。これにより、アンチヒューズ素子１１のゲート絶縁膜に、高電圧ＶＨが印加される。その結果、アンチヒューズ素子１１のゲート絶縁膜が絶縁破壊される。ゲート絶縁膜が破壊されることで、アンチヒューズ素子１１のゲートと半導体基板１１０と間の抵抗値が大きく下がる。即ち書き込み前にアンチヒューズ素子１１は容量素子Ｃａであったのに対し、書き込み後はアンチヒューズ素子１１は抵抗素子となる。このようにして、アンチヒューズ素子１１に情報が書き込まれる。
次に、読出し時の動作を説明する。読出しを行いたいアンチヒューズ素子１１に対応する制御信号ＳｉｇにＬｏｗレベルの信号（例えば接地電位の信号）を入力することにより、トランジスタＭＤ１をＯＮ状態にする。外部との接続端子から、アンチヒューズ素子の抵抗を測定することにより、アンチヒューズ素子１１が書き込みされているか否かを読みだすことができる。例えば、外部から端子Ａを介してアンチヒューズ素子１１に電流を印加し、端子Ａの電圧をモニタする。
アンチヒューズ素子１１が書き込み前の容量素子Ｃａである場合は、ノードＮ１とＮ２の間に、抵抗素子Ｒｐの抵抗、ＭＤ１のオン抵抗、及び抵抗Ｒ２の合成抵抗に対応する電圧が生じる。一方、アンチヒューズ素子１１が書き込み後である場合は、ノードＮ１とＮ２の間に、アンチヒューズ素子１１の書き込み後の抵抗、抵抗素子Ｒｐの抵抗、トランジスタＭＤ１のオン抵抗、抵抗Ｒ１及びＲ２の合成抵抗に対応する電圧が生じる。
よって、トランジスタＭＤ１のオン抵抗をＲｍｄ１、抵抗素子Ｒｐの抵抗値をＲｒｐ、アンチヒューズ素子１１の書き込み後の抵抗値をＲｃａとすると、
アンチヒューズ素子１１が書込まれる前の、ノードＮ１とＮ２の間の合成抵抗Ｒｃｏｍ０は、下記式（１）で表される。
Ｒｃｏｍ０＝Ｒｒｐ＋Ｒ２＋Ｒｍｄ１ 式（１）
アンチヒューズ素子１１が書き込まれた後の、ノードＮ１とＮ２の間の合成抵抗Ｒｃｏｍ１は、下記式で表される。
Figure 2018037529
よって、アンチヒューズ素子１１の書き込み前後での、ノードＮ１とＮ２の間の合成抵抗の差は、下記式（３）で表される。
Figure 2018037529
アンチヒューズ素子１１の読み出し特性として、書き込み前後での合成抵抗値の変化が大きい方が、読みだす電圧の差が大きくなり、読み出しの信頼性が良い。よって、上記式（３）において、右辺の値を大きくすることが好ましい。書き込み後のアンチヒューズ素子１１の抵抗値Ｒｃａ及び抵抗素子Ｒｐの抵抗値を所定の値とすると、抵抗Ｒ１の値が小さいほど、また、抵抗Ｒ２の値が大きいほど、式（３）の右辺の値は大きくなる。すなわち、抵抗Ｒ１の値が小さいほど、また、抵抗Ｒ２の値が大きいほど、アンチヒューズ素子１１の書き込み前後での、ノードＮ１とＮ２の間の合成抵抗の変化が大きくなる。
図３は、半導体装置を有する液体吐出ヘッド用基板の一部の平面図を示す。図３において、トランジスタＭＤ１は、ゲートとして機能する電極１０５ａを有する。トランジスタＭＤ１のソースは、コンタクト部１０８を介して配線１０９ａに接続され、ドレインは、コンタクト部１０８を介して配線１０９ｂに接続されている。アンチヒューズ素子１１は、Ｎウエル領域１０２ｂ、及び電極１０５ｂを有する。抵抗素子Ｒｐは、Ｎウエル領域１０２ｃを有する。詳細な構成については、図５を用いて後述する。
図３において、複数の抵抗素子ＲｐはＸ方向に並び、Ｘ方向と交差するＹ方向が長手方向となる形状を有している。このような構成により、短い周期で複数の抵抗素子Ｒｐを配置することができる。また、トランジスタＭＤ１は、大きな電流を流すためにチャネル幅が大きいことが好ましい。よって、トランジスタＭＤ１は、チャネル幅方向がＹ方向になるよう形成されている。チャネル幅方向がＹ方向であることで、複数のトランジスタＭＤ１を短い周期で配置することができる。このような構成とすることで、液滴吐出ヘッド用基板のＸ方向のサイズの増加を抑制しながら、抵抗素子Ｒｐの抵抗値やトランジスタＭＤ１のチャネル幅を好適に調整することができる。
例えば、吐出用素子及び、該吐出用素子に対応する駆動回路を有する吐出機構に対し、Ｙ方向で対応する位置に、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐを有するメモリ機構を配することができる。このような吐出機構とメモリ機構の組が、Ｘ方向に並んだ構成とすることができる。この時、上記のように、抵抗素子Ｒｐ及びトランジスタＭＤ１を、それぞれがＸ方向に短い周期で並ぶ向きに配置する。これにより、液体吐出ヘッド用基板のＸ方向の幅が、吐出機構によって規定される幅より大きくなるのを防ぐ、または大きくなる量を低減することができる。
また、抵抗素子Ｒｐは、直列に接続された複数のサブ抵抗素子を有していても良い。この場合、複数のサブ抵抗素子はそれぞれ、長手方向がＸ方向であり、Ｙ方向に並んでいてもよい。サブ抵抗素子の数が多い場合には、このように構成することで、複数の抵抗素子ＲｐをＸ方向において短い周期で配することができる。
アンチヒューズ素子１１の読み出し特性の観点から、トランジスタＭＤ１とアンチヒューズ素子１１の間の抵抗Ｒ１の値を小さく、トランジスタＭＤ１と抵抗素子Ｒｐの間の抵抗Ｒ２の値を大きくすることが好ましい。抵抗Ｒ１、Ｒ２は寄生抵抗であることから、トランジスタＭＤ１とアンチヒューズ素子１１の間の電気経路の長さを小さく、トランジスタＭＤ１と抵抗素子Ｒｐの間の電気経路の長さを大きくすることで、上記形態を達成することができる。ここで、素子Ａと素子Ｂの間の電気経路とは、素子Ａと素子Ｂを接続するための配線だけでなく、それぞれの素子と該配線を接続するための接続部（例えば、絶縁層内のコンタクト）がある場合には、該接続部も含む。
トランジスタＭＤ１とアンチヒューズ素子１１の間の配線とそれぞれの素子とを接続する接続部（コンタクト）、及びトランジスタＭＤ１と抵抗素子Ｒｐとの間の配線とそれぞれの素子とを接続する接続部は、同じ材料を用いて形成することができる。例えば、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐ上の絶縁膜に開口を形成し、開口内に導電層を配することで接続部を形成することができる。この時、各接続部の材料は同じであり、接続部の長さも、互いに略等しくなる。また、接続部の断面の大きさも、略等しくしてもよい。
この時、トランジスタＭＤ１とアンチヒューズ素子１１の間の電気経路における接続部の抵抗値は、トランジスタＭＤ１と抵抗素子Ｒｐとの間の電気経路における接続部の抵抗値と略等しい。このような場合には、トランジスタＭＤ１とアンチヒューズ素子１１の間の配線の寄生抵抗、及びトランジスタＭＤ１と抵抗素子Ｒｐとの間の配線の寄生抵抗を調整することで、抵抗Ｒ１及びＲ２の関係を調整することができる。
例えば、図３に示すように、半導体基板の、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐが配されている面に対する平面視において、Ｙ方向で、アンチヒューズ素子１１を、トランジスタＭＤ１と抵抗素子Ｒｐの間に配する。このように配置することで、トランジスタＭＤ１とアンチヒューズ素子１１の間の配線の長さＤ１は、トランジスタＭＤ１と抵抗素子Ｒｐの間の配線の長さＤ２より小さくなる。本明細書において、素子Ａと素子Ｂの間の配線の長さとは、該配線の、素子Ａに接続するためのコンタクトと接する位置から、素子Ｂに接続するためのコンタクトと接する位置までの長さとする。
該平面視において、抵抗素子ＲｐをトランジスタＭＤ１とアンチヒューズ素子１１の間に配すると、トランジスタＭＤ１とアンチヒューズ素子の間の配線の長さは、トランジスタＭＤ１と抵抗素子Ｒｐの間の配線の長さより大きくなる。それぞれの配線が同じ材料からなる導電層であり、配線幅も実質的に等しい場合、それぞれの配線の抵抗値の関係は、各配線の長さに依存する。よって、このように半導体装置を構成することで、式（３）における右辺が小さくなり、アンチヒューズ素子１１の書き込み前後におけるノードＮ１とＮ２の間の合成抵抗の変化が小さくなる。
一方、図３に示す構成とすることよって、トランジスタＭＤ１とアンチヒューズ素子１１の間の配線の長さＤ１を、トランジスタＭＤ１と抵抗素子Ｒｐの間の配線の長さＤ２より小さくすることができる。すなわち、トランジスタＭＤ１とアンチヒューズ素子１１の間の電気経路の長さを小さく、トランジスタＭＤ１と抵抗素子Ｒｐの間の電気経路の長さを大きくすることで、アンチヒューズ素子１１に対する読み出しの信頼性を向上することができる。よって、トランジスタＭＤ１とアンチヒューズ素子１１とを接続する配線の抵抗を、トランジスタＭＤ１と抵抗素子Ｒｐとを接続する配線の抵抗より小さくすることで、アンチヒューズ素子１１の読み出しの信頼性を向上することができる。
具体例を以下に示す。ここで、図１及び２に示す半導体装置において、抵抗素子Ｒｐの抵抗値Ｒｒｐを１０００Ω、書き込み後のアンチヒューズ素子１１の抵抗値Ｒｃｐを１０Ω、トランジスタＭＤ１のオン抵抗Ｒｍｄ１を１Ωとした場合を例として説明する。トランジスタＭＤ１とアンチヒューズ素子１１の間の抵抗Ｒ１＝１Ω、トランジスタＭＤ１と抵抗素子Ｒｐの間の抵抗Ｒ２＝１０Ωの時と、抵抗Ｒ１＝１０Ω、抵抗Ｒ２＝１Ωの時とのＲｃｏｍ０およびＲｃｏｍ１を下表に示す。
Figure 2018037529
上述の通り、アンチヒューズの読出し特性として、書き込み前後の合成抵抗値の変化（Ｒｃｏｍ０−Ｒｃｏｍ１）が大きいほど、読出し信頼性が良い。表より、抵抗Ｒ１＝１Ω、抵抗Ｒ２＝１０Ωの場合には、書き込み前後の合成抵抗値の変化（Ｒｃｏｍ０−Ｒｃｏｍ１）は、９９９Ωである。一方、抵抗Ｒ１＝１０Ω、抵抗Ｒ２＝１Ωの場合には、書き込み前後の合成抵抗値の変化（Ｒｃｏｍ０−Ｒｃｏｍ１）は、９８１Ωである。
よって、抵抗Ｒ１＝１０Ω、抵抗Ｒ２＝１Ωの場合よりも、抵抗Ｒ１＝１Ω、抵抗Ｒ２＝１０Ωの場合の方が、書き込み前後での合成抵抗値の変化が大きく、読出し特性の信頼性が高いことがわかる。すなわち、トランジスタＭＤ１とアンチヒューズ素子１１とを接続する配線の抵抗が、トランジスタＭＤ１と抵抗素子Ｒｐとを接続する配線の抵抗より小さい場合に、読み出しの信頼性が向上している。特に書き込み後の合成抵抗Ｒｃｏｍ１を比較すると、抵抗Ｒ１＝１Ω、抵抗Ｒ２＝１０Ωの場合は、抵抗Ｒ１＝１０Ω、抵抗Ｒ２＝１Ωの場合に対し、６０％以下の抵抗値に抑えられている。
よって、本実施の形態では、半導体基板の、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐが配されている面に対する平面視において、Ｙ方向で、アンチヒューズ素子１１を、トランジスタＭＤ１と抵抗素子Ｒｐの間に配する。上記配置では、トランジスタＭＤ１とアンチヒューズ素子１１の間の配線の長さＤ１が、トランジスタＭＤ１と抵抗素子Ｒｐの間の配線の長さＤ２より小さい。すなわち、トランジスタＭＤ１とアンチヒューズ素子１１の間の電気経路の長さが、トランジスタＭＤ１と抵抗素子Ｒｐの間の電気経路の長さより小さい。このような構成とすることによって、メモリ素子であるアンチヒューズ素子の読出し信頼性を向上させることができる。
トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐを、Ｙ方向に沿って配置し、Ｘ方向において、吐出用素子及び吐出用素子の駆動回路の幅以下の範囲に配する。これにより、Ｘ方向において、液体吐出ヘッド用基板の大きさの増大を抑制することができる。
なお、アンチヒューズ素子には、例えば、製品出荷時に工場にて検査機等を用いて情報の書込みが行われる。或は、製品本体に搭載され、ユーザが製品の使用開始後に情報を書込む場合は、製品本体から高電圧ＶＨに相当する電圧が供給される。
図３に示した液体吐出ヘッド用基板のＡ−Ｂ線及びＣ−Ｄ線に沿った断面の模式図を図４に示す。
半導体基板１１０において、Ｐ型シリコン基板１００上に、Ｐウエル領域１０１とＮウエル領域１０２ａ、１０２ｂ、及び１０２ｃが形成されている。Ｐウエル領域１０１は、ロジック回路を構成するＮＭＯＳトランジスタのＰウエルと同じ工程で形成することができる。また、Ｎウエル領域１０２ａ、１０２ｂ、及び１０２ｃは、ロジック回路を構成するＰＭＯＳトランジスタのＮウエルと同じ工程で形成することができる。
なお、Ｐ型シリコン基板１００に対するＮウエル領域の不純物濃度は、Ｎウエル領域１０２ａ、１０２ｂ、及び１０２ｃとＰ型シリコン基板１００とのブレイクダウン電圧が、高電圧ＶＨより高くなる濃度となっている。また、Ｐウエル領域１０１とＮウエル領域１０２ａ、１０２ｂ、及び１０２ｃの不純物濃度は、Ｐウエル領域１０１とＮウエル領域１０２ａ、１０２ｂとのブレイクダウン電圧が、高電圧ＶＨより高くなる濃度となっている。
Ｐウエル領域１０１及びＮウエル領域１０２ａ、１０２ｂ、及び１０２ｃに、フィールド酸化膜１０３、高濃度のＮ型拡散領域１０６ａ〜１０６ｅ、及び高濃度Ｐ型拡散領域１０７が形成されている。フィールド酸化膜１０３は、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法で形成することができる。
高耐圧ＮＭＯＳトランジスタであるトランジスタＭＤ１の構成を説明する。ゲート電極１０５ａは、ゲート絶縁膜１０４を介して、隣接するＰウエル領域１０１とＮウエル領域１０２ａの上に配置される。Ｐウエル領域１０１とゲート電極１０５ａの重なる領域がチャネル形成領域となる。
高濃度のＮ型拡散領域１０６ａはトランジスタＭＤ１のソースであって、高濃度Ｐ型拡散領域１０７はバックゲート電極である。Ｎウエル領域１０２ａは、ドレインの電界緩和領域として、ゲート電極１０５ａの下部まで延在している部分を有する。Ｎウエル領域１０２ａ内に形成された高濃度のＮ型拡散領域１０６ｂが、トランジスタＭＤ１のドレイン電極となる。更に、ゲート電極１０５ａのドレイン側は、Ｎウエル領域１０２内に形成されたフィールド酸化膜１０３上に乗り上げた構造、所謂、ＬＯＣＯＳオフセット構造を有している。
これにより、トランジスタＭＤ１がＯＦＦ状態、すなわち、ゲート電極の電圧がＧＮＤで、ドレイン電極の電圧が高電圧ＶＨまで上昇しても、ゲート−ドレイン耐圧が確保できる。
次に、アンチヒューズ素子１１の構造を説明する。アンチヒューズ素子１１は、上部電極、下部電極、及びその間の絶縁層を有する。たとえば、Ｎウエル領域１０２ｂの上にゲート絶縁膜１０４を介して設けられた電極１０５ｂが、アンチヒューズ素子１１の上部電極として機能する。また、Ｎウエル領域１０２ｂにおいて、高濃度のＮ型拡散領域１０６ｃに接続され、半導体基板１１０のトランジスタＭＤ１等の素子が配される面に対する平面視で、上部電極と重複する部分が、下部電極として機能する。なお、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐ等の素子が配される面に対する平面視とは、例えば、トランジスタＭＤ１のチャネル形成領域の表面に対する平面視である。
図４では、Ｎウエル領域１０２ｂの、平面視において上部電極と重ならない領域のみに高濃度のＮ型拡散領域１０６ｃが形成されているが、高濃度のＮ型拡散領域１０６ｃはこれに限定されない。例えば、上部電極と重複する部分の一部、または重複する部分全域に高濃度のＮ型拡散領域１０６ｂが形成されている工程としてもよい。平面視において上部電極と重なる領域に高濃度のＮ型拡散領域１０６ｃも形成されている場合には、高濃度のＮ型拡散領域１０６ｃの重複部分もアンチヒューズ素子１１の下部電極として機能する。
さらに、図４では、アンチヒューズ素子１１の下部電極がトランジスタＭＤ１のドレインに接続されているが、上部電極が第３のトランジスタＭＤ１のドレインに接続され、下部電極が高電圧ＶＨに接続されていてもよい。
ゲート絶縁膜１０４は、ロジック回路を構成するトランジスタＭＰ１及びＭＮ１のゲート絶縁膜の形成工程で形成することができ、例えば酸化膜で形成することができる。また、電極１０５ａ、１０５ｂは、例えばポリシリコン層とすることができる。ポリシリコン層、高濃度のＮ型拡散領域１０６ａ〜１０６ｃ、及び、高濃度Ｐ型拡散領域１０７は、低耐圧ロジック回路を構成するトランジスタＭＰ１及びＭＮ１の、各要素の形成工程と同じ工程で形成することができる。
このように、アンチヒューズ素子１１をＭＯＳ構造を有するアンチヒューズ素子とし、アンチヒューズ素子１１への書き込みを制御するトランジスタをＭＯＳトランジスタとすることで、アンチヒューズ素子とトランジスタを同じ工程で形成することができる。このため、少ない工程数で安価に半導体装置を形成することができる。
高濃度のＰ型拡散領域１０７、Ｎ型拡散領域１０６ａ〜１０６ｅ、及びフィールド酸化膜１０３上には複数のコンタクト部１０８が設けられた絶縁膜が設けられ、絶縁膜上には、導電層１０９ａ〜１０９ｅが設けられている。導電層１０９ａ〜１０９ｅは、例えばアルミ等の金属から形成することができる。なお、導電層１０９ａ〜１０９ｅと各電極、配線は、電気的に接続されていれば、その製造手法、材料、および構造は限定されない。
図４では、アンチヒューズ素子１１として、下部電極及び上部電極がＮウエル領域とポリシリコンで形成される容量素子を例として示しているが、アンチヒューズ素子１１はこの構造に限定されず、例えばＰＭＯＳトランジスタを用いた容量素子であってもよい。アンチヒューズ素子１１の下部電極及び上部電極の一方が一方の端子、他方が他方の端子として機能する。
抵抗素子Ｒｐは、半導体基板１１０内の半導体領域である、Ｎウエル領域１０２ｃを有し、１０９ｄおよび１０９ｅの導電層に、それぞれ高濃度のＮ型拡散領域１０６ｄおよび１０６ｅを介して接続される。抵抗素子Ｒｐはこの構造に限定されない。例えば、導電層による抵抗体、ポリシリコンによる抵抗体が、抵抗素子Ｒｐとして用いられてもよい。
導電層１０９ａは、コンタクト部１０８を介してトランジスタＭＤ１のソースとバックゲートに接続されており、接地電位が与えられる。導電層１０９ｂは、コンタクト部１０８を介してトランジスタＭＤ１のドレインとアンチヒューズ素子１１の下部電極に接続されている。導電層１０９ｃは、コンタクト部１０８を介してアンチヒューズ素子１１の上部電極及び抵抗Ｒｐに接続され、書込み時には、高電圧ＶＨが印加される。導電層１０９ｄは、図３に示すように、導電層１０９ｂから延在しており、導電層１０９ｂと１０９ｄは、同じ導電層である。
トランジスタＭＤ１のドレイン電極１０６ｂとアンチヒューズ素子１１の下部電極１０６ｃを接続する導電層１０９ｂ（配線）において、コンタクト部１０８と接する部分同志の間の寄生抵抗が抵抗Ｒ１である。また、抵抗素子Ｒｐに接して形成されるＮ型拡散領域１０６ｅとトランジスタＭＤ１のドレイン電極１０６ｂと接続する導電層１０９ｄ及び導電層１０９ｂの一部の寄生抵抗、及び、Ｎ型拡散領域１０６ｅと導電層１０９ｄとの接続抵抗が、抵抗Ｒ２である。本明細書において、トランジスタＭＤ１とアンチヒューズ素子１１の間の配線の抵抗とは、上記抵抗Ｒ１を指し、トランジスタＭＤ１と抵抗素子Ｒｐの間の配線の抵抗とは、上記抵抗Ｒ２を指す。
本実施の形態では、トランジスタＭＤ１とアンチヒューズ素子１１の間の配線の長さＤ１が、トランジスタＭＤ１と抵抗素子Ｒｐの間の配線の長さＤ２より小さい。すなわち、トランジスタＭＤ１とアンチヒューズ素子１１の間の電気経路の長さが、トランジスタＭＤ１と抵抗素子Ｒｐの間の電気経路の長さより小さい。例えば、半導体基板の、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐが配されている面に対する平面視において、アンチヒューズ素子１１を、トランジスタＭＤ１と抵抗素子Ｒｐの間に配している。すなわち、該平面視において、トランジスタＭＤ１とアンチヒューズ素子１１との距離は、トランジスタＭＤ１と抵抗素子Ｒｐとの距離より小さい。
このような構成とすることによって、メモリ素子であるアンチヒューズ素子の読出し信頼性を向上させることができる。この場合、トランジスタＭＤ１とアンチヒューズ素子１１の間の配線の抵抗（抵抗Ｒ１）は、トランジスタＭＤ１と抵抗素子Ｒｐの間の配線の抵抗（抵抗Ｒ２）より小さい。
（実施の形態２）
本実施の形態では、実施の形態１に記載の半導体装置の適用例として、半導体装置を液体吐出装置に適用した例について説明する。
本実施の形態の半導体装置を有する液体吐出ヘッド用基板の、半導体基板１１０の、素子が形成される面に対する平面視における概念図を図５に示す。液体吐出ヘッド用基板３００は、供給口３０１、複数の吐出用素子を有する吐出用素子群３０２ａ、３０２ｂ、駆動回路部３０３ａ、３０３ｂ、アンチヒューズ素子群３０４、及び抵抗素子群３０５を有する。
供給口３０１は、Ｘ方向に延在しており、吐出用素子群３０２ａ及び３０２ｂは、それぞれ、Ｘ方向に並んだ複数の吐出用素子を有し、供給口３０１を間に挟んでＸと交差する方向であるＹ方向に配置されている。ここでは、Ｙ方向はＸ方向に対して垂直な例を示す。駆動回路部３０３ａ、３０３ｂは、それぞれ複数の駆動回路を有し、複数の駆動回路は、それぞれ、吐出用素子群３０２ａ、３０２ｂ中の対応する吐出用素子を駆動する。駆動回路は、例えば、ＡＮＤ回路やＭＯＳトランジスタを有する。
アンチヒューズ素子群３０４は、半導体基板１１０のＸ方向に延びる辺に沿って配され、Ｘ方向に並んだ複数のアンチヒューズ素子１１を有する。抵抗素子群３０５は、Ｙ方向においてアンチヒューズ素子群３０４と駆動回路部３０３ｂの間に配され、それぞれ対応するアンチヒューズ素子１１に並列に接続され、Ｘ方向に並んだ複数の抵抗素子Ｒｐを有する。
半導体基板１１０のＹ方向に延びる辺に沿って、複数の電源端子３０６が配されている。調整手段１２は、抵抗素子Ｒｐの温度を調整することができる位置に配されていればよく、例えば、半導体基板１１０の素子が形成される面に対する平面視において、複数の抵抗素子Ｒｐを有する抵抗素子群３０５と重なる位置に配されていてもよい。図３は、図５の破線で示した、半導体装置を有する記録用ヘッド基板の一部の領域の詳細な平面図である。
図６は、実施の形態１に記載の半導体装置を有する液体吐出ヘッド用基板の配置図である。抵抗素子Ｒｐ、アンチヒューズ素子１１、及びトランジスタＭＤ１は、吐出用素子Ｒｈであるヒータと、Ｘ方向におけるピッチが等しく配置されている。トランジスタＭＤ１およびトランジスタＭＤ２は、図６に示す制御回路２０３、信号２０４、２０５，２０６，２０７及びＮＡＮＤを含む制御部２０８により制御される。
トランジスタＭＤ１に近接してアンチヒューズ素子１１が配置される。具体的には、トランジスタＭＤ１とアンチヒューズ素子１１との距離が、トランジスタＭＤ１と抵抗素子Ｒｐとの距離より小さい。このように構成することにより、トランジスタＭＤ１とアンチヒューズ素子１１の間の電気経路の長さが、トランジスタＭＤ１と抵抗素子Ｒｐの間の電気経路の長さより小さくなる。すなわち、トランジスタＭＤ１とアンチヒューズ素子１１とを接続する配線の長さが、トランジスタＭＤ１と抵抗素子Ｒｐとを接続する配線の長さより小さくなる。
よって、トランジスタＭＤ１とアンチヒューズ素子１１とを接続する配線の抵抗が、トランジスタＭＤ１と抵抗素子Ｒｐとを接続する配線の抵抗より小さくなるように液体吐出ヘッド用基板を構成することが可能となる。それにより、メモリ素子であるアンチヒューズ素子１１の読出し信頼性を向上させることができる。
図７は、第１及び第２の実施の形態のいずれかに記載の半導体装置（メモリ部１０）を有する液体吐出ヘッド用基板の回路構成の一例を示す。液体吐出ヘッド用基板は、メモリ部１０及び論理回路ＮＡＮＤ回路と、記録ユニット２０１を有する。
メモリ部１０は、トランジスタＭＰ１及びトランジスタＭＮ１からなるインバータ、トランジスタＭＤ１、アンチヒューズ素子Ｃａ、抵抗素子Ｒｐを有する。また、記録ユニット２０１は、吐出用素子であるヒータＲｈ（電気熱変換素子）と、ヒータＲｈを駆動する駆動部（例えば、トランジスタＭＤ２及び論理積回路ＡＮＤ）と、を有する。ヒータＲｈを駆動することにより、即ち、ヒータＲｈを通電させて熱を発生させることにより、記録剤が吐出され、記録を行うことが可能である。
制御回路２０３は、例えば、不図示のシフトレジスタやラッチ回路等によって構成することができる。制御回路２０３には、例えば、不図示のホストＰＣ等を介して、クロック信号ＣＬＫ、画像データ信号ＤＡＴＡ、ラッチ信号ＬＴ、ヒータ制御信号ＨＥが入力されてもよい。また、論理積回路ＡＮＤ及びＮＡＮＤ、並びに制御回路２０３には、ロジック用の電源電圧として、第１の電源電圧ＶＤＤ（例えば、３〜５Ｖ）が供給される。記録ユニット２０１とメモリ部１０は、それぞれ制御回路２０３に電気的に接続されている。
ここで、制御回路２０３は、例えば、其々がｎ個の記録ユニット２０１を有するｍ個のグループについて、グループごとに記録ユニット２０１の動作を制御してヒータＲｈを駆動する時分割駆動を為しうる。時分割駆動は、制御回路２０３が、ｍビットのブロック選択信号２０４と、ｎビットの時分割選択信号２０５とを出力して為されうる。
論理積回路ＡＮＤには、対応するブロック選択信号２０４及び時分割選択信号２０５が入力され、それに応答してトランジスタＭＤ２を導通状態にし、トランジスタＭＤ２と直列に接続されたヒータＲｈを駆動する。ここで、記録ユニット２０１には、ヒータ駆動用の電源電圧として第２の電源電圧ＶＨ１（例えば、２４Ｖ）が供給され、接地電位をＧＮＤとする。
論理積回路ＮＡＮＤには、制御信号２０６及び時分割選択信号２０５が入力され、それに応じた信号がインバータからトランジスタＭＤ１に出力され、トランジスタＭＤ１の導通状態／非導通状態が切り替えられる。メモリ部１０には、アンチヒューズ素子Ｃａに情報を書き込むための第３の電源電圧ＶＨ２が供給され、接地電位をＧＮＤとする。
本実施の形態では、Ｘ方向において、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子Ｒｐを吐出用素子Ｒｈと等ピッチで配置したが、本実施の形態の液体吐出ヘッド用基板は、この形態に限定されない。例えば、図８に示すように、Ｘ方向において、トランジスタＭＤ１、アンチヒューズ素子１１、及び抵抗素子ＲｐをヒータＲｈのピッチの倍のピッチで配置してもよいし、一部にアンチヒューズ素子１１が無い領域があってもよい。また、制御部２０８の機能の全てがアンチヒューズと記録素子の間に配置される必要はなく、アンチヒューズと記録素子の制御に共用される機能の一部が配置されていても良い。
（実施の形態３）
本実施の形態では、実施の形態１の半導体装置、または実施の形態２の液体吐出ヘッド用基板を液体吐出装置に搭載した例について、図９を参照して、インクジェット記録方式のものを例示して説明する。しかし、液体吐出装置はこの形態には限定されず、例えば、溶融型や昇華型等の熱転写方式の液体吐出装置についても同様である。
液体吐出装置は、例えば、記録機能のみを有するシングルファンクションプリンタであっても良いし、例えば、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、液体吐出装置は、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。
「記録」は、記録媒体上に画像、模様、パターン、構造物等、人間が視覚で知覚し得るように顕在化したものを形成する場合だけでなく、媒体の加工を行う場合をも含みうる。「記録媒体」とは、一般的な液体吐出装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、記録剤を付することが可能なものをも含みうる。「記録剤」は、記録媒体に付されることにより、画像、模様、パターン等の形成又は記録媒体の加工に供されうるインク等の液体だけでなく、記録剤の処理（例えば、記録剤が含有する色剤の凝固又は不溶化）に供されうる液体をも含みうる。
図９（ａ）は、液体吐出ヘッド１８１０の主要部を示している。液体吐出ヘッド１８１０は、インク供給口１８０３を備える。上述の実施例のヒータ１０１は、発熱部１８０６として示されている。図９（ａ）に示すように、基体１８０８は、複数の吐出口１８００に連通した液路１８０５を形成するための流路壁部材１８０１と、インク供給口１８０３を有する天板１８０２とを組み付けることにより、液体吐出ヘッド１８１０を構成できる。この場合、インク供給口１８０３から注入されるインクが内部の共通液室１８０４へ蓄えられてそれぞれの液路１８０５へ供給され、その状態で基体１８０８、発熱部１８０６を駆動することで、吐出口１８００からインクの吐出がなされる。
図９（ｂ）は、このような液体吐出ヘッド１８１０の全体構成を示す図である。液体吐出ヘッド１８１０は、上述した複数の吐出口１８００、実施の形態１または２の液体吐出ヘッド用基板３００を有する記録部１８１１と、この記録部１８１１に供給するためのインクを保持するインク容器１８１２とを備えている。インク容器１８１２は、境界線Ｋを境に記録部１８１１に着脱可能に設けられている。液体吐出ヘッド１８１０には、図９（ｃ）に示す液体吐出装置に搭載された時にキャリッジ側からの電気信号を受け取るための電気的コンタクト（不図示）が設けられている。この電気信号に基づいて発熱部１８０６が発熱する。インク容器１８１２内部には、インクを保持するために繊維質状若しくは多孔質状のインク吸収体が設けられており、これらのインク吸収体によってインクが保持されている。
図９（ｂ）に示す液体吐出ヘッド１８１０をインクジェット方式の液体吐出装置の本体に装着し、本体から液体吐出ヘッド１８１０へ付与される信号をコントロールする。このような構成により、高速記録、高画質記録を実現できるインクジェット方式の液体吐出装置を提供することができる。以下、このような液体吐出ヘッド１８１０を用いたインクジェット方式の液体吐出装置について説明する。
図９（ｃ）は、本発明に係る実施形態のインクジェット方式の液体吐出装置１９００を示す外観斜視図である。図９（ｃ）において、液体吐出ヘッド１８１０は、駆動モータ１９０１の正逆回転に連動して駆動力伝達ギア１９０２、１９０３を介して回転するリードスクリュー１９０４の螺旋溝１９２１に対して係合するキャリッジ１９２０上に搭載されている。このような構成により、液体吐出ヘッド１８１０は、駆動モータ１９０１の駆動力によってキャリッジ１９２０と共にガイド１９１９に沿って矢印ａ又はｂ方向に往復移動可能となっている。不図示の記録媒体給送装置によってプラテン１９０６上に搬送される記録用紙Ｐ用の紙押え板１９０５は、キャリッジ移動方向に沿って記録用紙Ｐをプラテン１９０６に対して押圧する。
フォトカプラ１９０７、１９０８は、キャリッジ１９２０に設けられたレバー１９０９のフォトカプラ１９０７、１９０８が設けられた領域での存在を確認して駆動モータ１９０１の回転方向の切換等を行うためのホームポジション検知手段である。支持部材１９１０は液体吐出ヘッド１８１０の全面をキャップするキャップ部材１９１１を支持し、吸引手段１９１２はキャップ部材１９１１内を吸引し、キャップ内開口１９１３を介して液体吐出ヘッド１８１０の吸引回復を行う。移動部材１９１５は、クリーニングブレード１９１４を前後方向に移動可能にし、クリーニングブレード１９１４及び移動部材１９１５は、本体支持板１９１６に支持されている。クリーニングブレード１９１４は、図示の形態でなく周知のクリーニングブレードを本実施の形態に適用してもよい。また、レバー１９１７は、吸引回復の吸引を開始するために設けられ、キャリッジ１９２０と係合するカム１９１８の移動に伴って移動し、駆動モータ１９０１からの駆動力がクラッチ切換等の公知の伝達手段で移動制御される。液体吐出ヘッド１８１０に設けられた発熱部１８０６に信号を供給し、駆動モータ１９０１等の各機構の駆動制御を司る記録制御部（不図示）は、装置本体側に設けられている。
上述のような構成のインクジェット方式の液体吐出装置１９００は、記録媒体給送装置によってプラテン１９０６上に搬送される記録用紙Ｐに対し、液体吐出ヘッド１８１０が記録用紙Ｐの全幅にわたって往復移動しながら記録を行う。液体吐出ヘッド１８１０は、前述の実施例の液体吐出用基板を用いているため、インクの吐出精度の向上と、低電圧での駆動とを両立することが可能となる。
次に、上述した装置の記録制御を実行するための制御回路の構成について説明する。図９（ｄ）はインクジェット方式の液体吐出装置１９００の制御回路の構成を示すブロック図である。制御回路は、記録信号が入力するインタフェース１７００、ＭＰＵ（マイクロプロセッサ）１７０１、プログラムＲＯＭ１７０２、ダイナミック型のＲＡＭ（ランダムアクセスメモリ）１７０３と、ゲートアレイ１７０４とを備えている。プログラムＲＯＭ１７０２は、ＭＰＵ１７０１が実行する制御プログラムを格納する。ダイナミック型のＲＡＭ１７０３は、上記記録信号やヘッドに供給される記録データ等の各種データを保存する。ゲートアレイ１７０４は、液体吐出ヘッド部１７０８に対する記録データの供給制御を行う。ゲートアレイ１７０４は、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。さらにこの制御回路は、液体吐出ヘッド部１７０８を搬送するためのキャリアモータ１７１０と、記録紙搬送のための搬送モータ１７０９と、を備える。また、この制御回路は、液体吐出ヘッド部１７０８を駆動するヘッドドライバ１７０５、搬送モータ１７０９及びキャリアモータ１７１０をそれぞれ駆動するためのモータドライバ１７０６、１７０７を備えている。
上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されるとともに、ヘッドドライバ１７０５に送られた記録データに従って液体吐出ヘッドが駆動され、印字が行われる。
また、上記液体吐出装置は、３Ｄデータを有し、３次元の像を形成する装置としても用いることができる。
このように、第１の実施の形態の半導体装置、または第２の実施の形態の液体吐出ヘッド用基板を液体吐出装置に適用することによって、信頼性が向上した液体吐出装置を提供することができる。
ＭＤ１ トランジスタ
１１ アンチヒューズ素子
Ｒｐ 抵抗素子

Claims (14)

  1. 第１電位の端子に接続されたトランジスタと、
    前記トランジスタと、前記第１電位と異なる第２電位の端子の間に直列に接続されたアンチヒューズ素子と、
    前記アンチヒューズ素子と並列に接続された抵抗素子と、
    を有し、
    前記トランジスタから前記アンチヒューズ素子までの電気経路の長さが、前記トランジスタから前記抵抗素子までの電気経路の長さより小さいことを特徴とする半導体装置。
  2. 第１電位の端子に接続されたトランジスタと、
    前記トランジスタと、前記第１電位と異なる第２電位の端子の間に接続されたアンチヒューズ素子と、
    前記アンチヒューズ素子と並列に接続された抵抗素子と、
    を有し、
    前記トランジスタ、前記アンチヒューズ素子、及び前記抵抗素子は半導体基板に配され、
    前記半導体基板の、前記トランジスタ、前記アンチヒューズ素子、及び前記抵抗素子が配されている面に対する平面視において、前記トランジスタと前記アンチヒューズ素子との距離は、前記トランジスタと前記抵抗素子との距離より小さいことを特徴とする半導体装置。
  3. 前記トランジスタと前記アンチヒューズ素子とを接続する配線の長さが、前記トランジスタと前記抵抗素子とを接続する配線の長さより小さいことを特徴とする請求項２に記載の半導体装置。
  4. 前記トランジスタのチャネル形成領域は前記半導体基板に形成され、
    前記抵抗素子は、前記半導体基板に形成された半導体領域を有することを特徴とする請求項２または３に記載の半導体装置。
  5. 第１電位の端子に接続されたトランジスタと、
    前記トランジスタと、前記第１電位と異なる第２電位の端子の間に接続されたアンチヒューズ素子と、
    前記アンチヒューズ素子と並列に接続された抵抗素子と、
    を有し、
    前記トランジスタと前記アンチヒューズ素子とを接続する配線の抵抗が、前記トランジスタと前記抵抗素子とを接続する配線の抵抗より小さいことを特徴とする半導体装置。
  6. 前記トランジスタと前記アンチヒューズ素子とを接続する前記配線の長さが、前記トランジスタと前記抵抗素子とを接続する前記配線の長さより小さいことを特徴とする請求項５に記載の半導体装置。
  7. 前記トランジスタのチャネル形成領域は半導体基板に形成され、
    前記抵抗素子は、前記半導体基板に形成された半導体領域を有することを特徴とする請求項１、５、及び６のいずれか１項に記載の半導体装置。
  8. 前記アンチヒューズ素子はＭＯＳ構造を有し、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊することによって情報が書き込まれるように構成されている請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 液体を吐出するための複数の吐出用素子と、
    前記複数の吐出用素子と電気的に接続された制御回路と、
    前記制御回路と電気的に接続された請求項１乃至８のいずれか１項に記載の半導体装置と、
    を有する液体吐出ヘッド用基板。
  10. 前記複数の吐出用素子が第１方向に並んで配されることを特徴とする請求項９に記載の液体吐出ヘッド用基板。
  11. 前記抵抗素子は、前記第１方向と交差する第２方向が長手方向となる形状を有することを特徴とする請求項１０に記載の液体吐出ヘッド用基板。
  12. 前記吐出用素子は、ヒータであることを特徴とする請求項９乃至１１のいずれか１項に記載の液体吐出ヘッド用基板。
  13. 請求項９乃至１２のいずれか１項に記載の液体吐出ヘッド用基板と、
    前記液体吐出ヘッド用基板の前記複数の吐出用素子のそれぞれ異なる１つに対応するように配された複数の吐出口と、
    を有する記録部と、
    前記記録部に取り付けられたインク容器と、
    を有する液体吐出ヘッド。
  14. 請求項１３に記載の液体吐出ヘッドと、
    前記液体吐出ヘッドが搭載されるキャリッジと、
    前記キャリッジを移動するためのガイドと、
    を有する液体吐出装置。
JP2016169618A 2016-08-31 2016-08-31 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 Active JP6789729B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016169618A JP6789729B2 (ja) 2016-08-31 2016-08-31 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
CN201710748982.6A CN107799153B (zh) 2016-08-31 2017-08-28 半导体器件、排液头基板、排液头以及排液设备
US15/689,823 US10147720B2 (en) 2016-08-31 2017-08-29 Semiconductor device, liquid-discharge head substrate, liquid-discharge head, and liquid-discharge device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016169618A JP6789729B2 (ja) 2016-08-31 2016-08-31 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置

Publications (2)

Publication Number Publication Date
JP2018037529A true JP2018037529A (ja) 2018-03-08
JP6789729B2 JP6789729B2 (ja) 2020-11-25

Family

ID=61243456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016169618A Active JP6789729B2 (ja) 2016-08-31 2016-08-31 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置

Country Status (3)

Country Link
US (1) US10147720B2 (ja)
JP (1) JP6789729B2 (ja)
CN (1) CN107799153B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11020966B2 (en) 2018-04-27 2021-06-01 Canon Kabushiki Kaisha Liquid ejection head substrate, method of manufacturing liquid ejection head substrate, and liquid ejection head
US20220037312A1 (en) * 2020-07-29 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device, method, layout, and system
JP2022128224A (ja) * 2021-02-22 2022-09-01 キヤノン株式会社 素子基板、液体吐出ヘッドおよび液体吐出装置
CN116013376B (zh) * 2023-03-27 2023-08-04 长鑫存储技术有限公司 存储器版图及存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923982B2 (ja) * 2005-01-12 2007-06-06 株式会社東芝 半導体集積回路
CN100438020C (zh) * 2005-09-13 2008-11-26 联华电子股份有限公司 半导体元件的熔丝
WO2010038581A1 (en) * 2008-10-02 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8400860B2 (en) * 2010-07-20 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse memory
US8507326B2 (en) * 2011-09-14 2013-08-13 Globalfoundries Inc. BEOL anti-fuse structures for gate last semiconductor devices
JP5981815B2 (ja) 2012-09-18 2016-08-31 キヤノン株式会社 記録ヘッド用基板及び記録装置

Also Published As

Publication number Publication date
JP6789729B2 (ja) 2020-11-25
CN107799153B (zh) 2021-10-22
US10147720B2 (en) 2018-12-04
US20180061826A1 (en) 2018-03-01
CN107799153A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
JP6622745B2 (ja) 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
US10226921B2 (en) Printhead substrate and printing apparatus
JP6789729B2 (ja) 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
JP6843649B2 (ja) 記録素子基板、液体吐出ヘッド及び記録装置
JP6827740B2 (ja) 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
JP6843648B2 (ja) 半導体基板、液体吐出ヘッド及び記録装置
US9895879B2 (en) Semiconductor device and recording device
CN100434276C (zh) 具有高效逻辑和驱动电路的微流体喷出装置
JP6362376B2 (ja) 液体吐出用基板、液体吐出用ヘッド、および、記録装置
JP7195921B2 (ja) 記録素子基板、液体吐出ヘッド及び記録装置
JP6470858B2 (ja) 基板、液体吐出ヘッドおよび液体吐出装置
JP6302513B2 (ja) 記録ヘッド用基板及び記録装置
US11837301B2 (en) Substrate, printing apparatus, and manufacturing method
US8777356B2 (en) Fluid discharge head semiconductor device, fluid discharge head, and fluid discharge apparatus
CN115071274A (zh) 元件基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201104

R151 Written notification of patent or utility model registration

Ref document number: 6789729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151