CN100438020C - 半导体元件的熔丝 - Google Patents

Abstract

一种半导体元件的熔丝结构，包括在半导体基底上，夹于上下绝缘层中的一熔丝层，其借着介层洞与其它金属层电性相连，熔丝层的电阻系数可以藉其形成材料而调整。熔丝层具有多个互相分离的区块，至少一连结区块与至少一热缓冲区块，而热缓冲区块与烧熔点附近的区块或具烧熔点的区块相耦接，而提供一条新的热传导路径。当面积较狭窄的连结区块因为流经电流密度较高而有过热之虞时，热缓冲区块与其相耦接的区块，则可将烧熔点附近所产生的热均匀分布，而有助于散热。

Description

半导体元件的熔丝

技术领域

本发明涉及半导体元件的一种熔丝结构，特别是涉及半导体元件中一种具有至少一个热缓冲区块的熔丝结构。

背景技术

随着持续增加的尺寸，半导体元件变得更容易受硅晶体中缺陷或杂质所影响。单一二极管或晶体管的失效往往构成整个芯片的缺陷。为解决这个问题，在半导体元件中常形成一些包括连接熔丝的冗余电路。如果在工艺之后发现一个电路具有缺陷，可以用一个熔丝转换以将其禁能，并至能一冗余电路。对于存储器元件，缺陷存储单元可以在其地址重新设置一个好的存储单元。在集成电路中使用熔丝的另一个理由是可以将例如是辨识码的控制字符永久地程序化至芯片中。

通常，熔丝是由多晶硅或金属线所形成的，但是，熔丝又可依照其被烧断(blown)成断路(open)的方式，而分为激光熔丝(Laser fuse)，乃利用激光而以激光束来割断熔丝，与电子熔丝(Electronic fuse)，经由电流通入烧熔或烧断熔丝而成断路；电子熔丝多应用于如EEPROM的存储元件中，而激光熔丝多应用于如DRAM的存储元件中。

对于激光熔丝的设计而言，首先，一般的集成电路最上层都覆盖有氮化硅、二氧化硅或两者堆栈而成的保护层，在以激光烧熔多晶硅熔丝或金属熔丝时，为避免损及该保护层，故以激光方式烧熔熔丝通常需要在顶层中形成一开口，且激光需准确对准熔丝而不得摧毁其它邻近元件，但是，仍常常因能量过强而对上下层的保护层形成凹洞等损伤。

对于多晶硅熔丝而言，需施予一电压而通入一足够大的电流以使其加热，并使熔丝断裂开来(rupture)，但是这种技术需要施予相当大的电压以烧熔熔丝；而随着集成电路的尺寸日渐缩小，则能提供的电压也日益变小，所以设计于多晶硅熔丝上添加一硅化金属层(Silicide layer)，而仅需外加一足够电压，即可造成断路的效果。其机制是利用通入电流加热而加速电子迁徙，进而使熔丝上的硅化金属层与多晶硅产生凝聚作用，而造成硅化金属层烧熔，并导致多晶硅晶粒再成长。

而所谓烧断熔丝成为断路，可代表实际上将熔丝烧断裂开，造成熔丝结构不连续(断裂)而为断路，也可能是仅将熔丝上的硅化金属层烧熔，或造成多晶硅熔丝的烧断后电阻(post-burn resistance)增加至一相当高的地步，而被视为断路。

但是，随着工艺条件与电压范围的变动，常在施予电压烧断熔丝后，却发现仍有残余熔融熔丝，或熔丝烧断后电阻并不稳定，而影响元件可靠性、降低整体电性表现。此外，熔丝通入电流时产生的高热，也常会导致周围其它元件结构过热，而降低元件稳定性。

发明内容

因此，需要一个可以低电压烧熔，稳定且不会造成过热而损坏到周围元件的熔丝结构。

本发明的一目的在提供半导体元件中一种具热缓冲区块的熔丝结构，避免过热而提高熔丝结构可靠性。

本发明的另一目的在提供一种可以以相当低的电压/电流烧熔的熔丝结构，其中的热缓冲区块可有效分散烧熔时所产生的过热现象，而在被入电流或烧熔时不会负面影响周围半导体结构的电性表现，提升半导体元件稳定度。

依照本发明一优选实施例，提供一种熔丝结构，形成于半导体元件或是一集成电路中，熔丝结构包括：一第一绝缘层，在一半导体基底上形成；一熔丝层，形成于第一绝缘层上，其中熔丝层具有多个区块，包括一第一区块、一第二区块、一第三区块、一第四区块以及连接第一区块与第四区块的一连结区块，其中第二区块与第三区块位于第一区块与第四区块之间，连结区块位于第二区块与第三区块之间，但与第二区块与第三区块并不相连，而除了连结区块连接第一区块与第四区块外，其它区块彼此并不相连；一第二绝缘层，形成在熔丝层上，其中第二绝缘层包含多个介层插塞；以及一顶部层，形成在第二绝缘层上而与些介层插塞相连接，其中顶部层包括一热缓冲区块，而热缓冲区块透过多个介层插塞与第二区块与第三区块耦接，但热缓冲区域与第一区块与第四区块并不耦接。

为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。

附图说明

图1为熔丝结构的剖面图。

图2为图1的熔丝结构的熔丝层的上视图。

图3为依照本发明一实施例所绘示的熔丝结构中具热缓冲区块的熔丝层的上视图。

图4为图3的熔丝结构的剖面图。

图5A为依照本发明一实施例所绘示出的具有热缓冲区块的熔丝结构的剖面图。

图5B为依照本发明一实施例所绘示出的具有热缓冲区块的熔丝结构的剖面图。

图6为图3的熔丝结构沿着剖面线I-I’的剖面图。

简单符号说明

10、40：熔丝结构

100、400、600：基底

110、410：下绝缘层

120、300、500、500’：熔丝层

122a、122b：较宽区域

124：较窄区域

130、430：上绝缘层

135、435：介层洞

140、440：介层插塞

150：第一顶部金属垫层

160：第二顶部金属垫层

300：熔丝结构

310、510、510’：第一区块

315：连结区块

320、520、520’：第二区块

330：第三区块

340：第四区块

350：热缓冲区块

450：顶部金属层

515、515’：第一热缓冲区块

525、525’：第二热缓冲区块

530、530’：第一内区块

530a、530’a：第一端区块

530b、530’b：第一连结区块

530c、530’c：第二端区块

535：第三热缓冲区块

540：第二内区块

540a：第三端区块

540b：第二连结区块

540c：第四端区块

545：第四热缓冲区块

550：第三内区块

550a：第五端区块

550b：第三连结区块

550c：第六端区块

具体实施方式

实施例

下例实施例将参考附图做一详细说明，以使本领域技术人员得以充分了解，并可在不脱离本发明的精神及保护范围下加以修改，以下的说明其非本发明的限制，本发明的保护范围仅由权利要求所定义。

图1是一种熔丝结构的剖面示意图，其是沿着图2所示的上视图中I-I’方向所得的剖面结构。以下将叙述图1所绘示的熔丝结构10及其相关制造流程，其中该熔丝结构10乃形成于一半导体元件中或一集成电路中；其形成于一半导体基底100之上，该基底100还可包括有半导体元件(未绘示)形成于其中。接着，于该基底100之上形成一下绝缘层110。下绝缘层110包括一氧化层，例如是氧化硅层或是旋涂式玻璃层的组合。然后再于下绝缘层110上形成一熔丝层120。通常该熔丝层120可以为多晶硅与金属硅化合物的复合层，金属硅化合物包括硅化钛、硅化钴、硅化镍或硅化铂，也可是一金属层或一金属合金层，金属包括钛、钨、铝或铜等，而该熔丝层120的厚度可调整；事实上本发明中熔丝层的电阻系数可以借着改变其材料，长度，宽度或厚度而调整。一般而言，熔丝层的电阻系数较其它金属线及内连线为高，以做为一理想的熔丝结构。

然后，形成一上绝缘层130覆盖该熔丝层120，而该上绝缘层130包括一氧化层，例如是氧化硅层或是旋涂式玻璃层的组合。接着，形成一光致抗蚀剂层(未显示)并以其为掩模进行光刻工艺而定义出介层洞135的位置。介层洞的数目及大小可依据实际所需而决定。多个介层洞135是位于上绝缘层130中，用来连接后续形成的顶部金属垫层150、160与该熔丝层120。接着，移除未被光致抗蚀剂层覆盖的部分上绝缘层130后，形成介层插塞140于介层洞135中。形成介层插塞的方法包括以溅射法形成填充介层洞的一金属层(未图示)，然后借着回蚀工艺以去除多余的金属层，以形成介层插塞。然后，再形成一第一顶部金属垫层150与一第二顶部金属垫层160于上绝缘层130及介层插塞140上。

当施予一电流于该第一顶部金属垫层150，电流经过介层插塞140而进入熔丝层120，再经介层插塞140而传导至该第二顶部金属垫层160；而电流亦可反向传导，端视半导体元件的设计。图2所示乃是该熔丝层的上视图，熔丝层120具有两边宽中间窄的形状，也就是包含两个较宽区域122a、122b与介于其间的一个较窄区域124；当电流(以虚线箭头表示)由较宽区域122a经由其间的较窄区域124而流向较宽区域122b时，由于较窄区域124的面积较为狭小，而导致其单位面积内所通过的电流密度较高。而若电流反方向由较宽区域122b经由其间的较窄区域124而流向较宽区域122a时，同样地，较窄区域124单位面积内所通过的电流密度较高。

因此相对于两端较宽的区域122a、122b，其中间窄的部分124可视为一个高阻抗的窄通道，使得在此区通过的电流密度提高，而造成局部温度增加，得以使局部区域的电子迁移加速，该局部区域也就是烧熔点，故熔丝层120的细窄部分124会烧熔断裂，或是该局部区域的烧断后电阻增高至一程度，而造成断路使电性中断。由于上述熔丝层的形状设计，只需要一相对较小的电流/电压即可烧熔熔丝的局部。

但此种形状设计仍有其它问题，包括在窄通道区域，因此区通过的电流密度甚高(大电流)而使局部温度升高，而有过热的情况发生，并使熔丝因高热断裂开来(thermal rupture)。

因此，本发明发展出一种具热缓冲区块的熔丝结构，可在不增加整体熔丝结构电阻的情况下，避免熔丝过热或烧熔情况的产生。

在一优选实施例中，熔丝结构乃形成于一半导体元件中或一集成电路中，但是熔丝结构的设计乃包括一具热缓冲区块的熔丝层。

图3所示是依照另一优选实施例所形成熔丝结构中一具有热缓冲区的熔丝层的上视图。如图3所示，熔丝层300包括一第一区块310、一第二区块320、一第三区块330、一第四区块340与连接第一区块310与第四区块340的一连结区块315，其中第二区块320与第三区块330位于第一区块310与第四区块340之间，连结区块315位于第二区块320与第三区块330之间，但与第二区块320与第三区块330并不相连，而除了连结区块315连接第一区块310与第四区块340外，其它区块彼此并不相连。而第二区块320与第三区块330透过介层插塞(未显示)与一热缓冲区块350相耦接，该热缓冲区块350与该熔丝层300位于不同层，其仅透过介层插塞与第二区块320与第三区块330耦接，而与第一区块310与第四区块340并不相连或耦接。

大体上，依照此一优选实施例所形成熔丝结构，若是沿着图3所示上视图中剖面线I-I’所得的剖面结构，则与图1所示大致相同，而工艺步骤亦大致类似，故在此省略而不赘述。而图4所示乃是依照一优选实施例所形成熔丝结构的剖面图，其是沿着图3所示的上视图中剖面线II-II’所得的剖面结构，熔丝结构40乃位于一半导体基底400之上，包括一下绝缘层410覆盖于基底之上，一熔丝层300位于该下绝缘层410上，以及一上绝缘层430覆盖该熔丝层300，其中该熔丝层300可以例如光刻蚀刻方式形成所需的图案，并可依照工艺设计所需调整其尺寸大小。通常该熔丝层300可以为多晶硅与金属硅化合物的复合层，金属硅化合物包括硅化钛、硅化钴、硅化镍或硅化铂，也可是一金属层或一金属合金层，金属包括钛、钨、铝或铜等，而该熔丝层300的厚度可调整；事实上本发明中熔丝层的电阻系数可以借着改变其材料，长度，宽度或厚度而调整。一般而言，该熔丝层的电阻系数较其它金属线及内连线为高，以做为一理想的熔丝结构。该上绝缘层430中并包括介层洞435，以例如光刻工艺而定义出其位置，并在介层洞435中形成介层插塞440。介层插塞440所使用的材料可以是钛、钨或铜等，插塞数目及大小可依据实际所需而决定。如图4所示，多个介层插塞440是位于上绝缘层430中，用来连接其上的一热缓冲区块350与其下的该熔丝层300。该热缓冲区块350位于该上绝缘层430及介层插塞440上。该热缓冲区块350的形成方法，包括形成一顶部金属层450于该上绝缘层430及介层插塞440上，再以例如光刻蚀刻方式图案化该顶部金属层450，而形成包括该热缓冲区块350与其它顶部金属垫层(未显示)的图案；该顶部金属层450所使用的金属材料包括钛、钨、铝或铜等，而该顶部金属层的厚度可调整，而其图案可依照工艺设计所需调整其尺寸大小。该热缓冲区块350相较于该熔丝层的材料，具有较良好的热传导能力，而帮助热的传导而散热，而其它顶部金属垫层(如图1所示)，可作为熔丝结构的电流输入垫，或连结熔丝结构至集成电路的其它元件。

请参见图3，当电流通入时，电流(以虚线箭头表示)的流动路径为由第一区块310经该连结区块315，而流至第四区块340；由于该连结区块315的面积远较其所连接的第一与第四区块来的狭小，而导致其单位面积内所通过的电流密度较高。所以相对于两端较宽的区块310、340，其中间连接较窄的连结区块315视为一个高阻抗的窄通道，使得在连结区块通过的电流密度提高，局部温度增加而得以稳定烧熔熔丝的局部或导致局部的烧断后电阻变高，该局部区域315也就是所谓的烧熔点。而若电流反方向由第四区块340经由其间的该连结区块315而流向第一区块310时，同样地，中间连接较窄的连结区块315的单位面积内所通过的电流密度较高，而形成所谓的烧熔点。

由于熔丝通入电流时常会产生高热，常会导致周围其它元件结构过热，而降低元件稳定性。故相较于图2的设计，此一优选实施例的熔丝层300由于具有与一热缓冲区块，其与电流路径并不耦接，但与第一、第四区块并不相连的第二与第三区块相耦接，而提供一条新的热传导路径，以帮助通入电流时所产生高热能有效地发散；故当面积较狭窄的该连结区块315因为流经电流密度较高而有过热之虞时，由该热缓冲区块350与其相耦接的第二与第三区块，则提供一高效率的热传导路径，可将烧熔点附近所产生的热均匀分布，而有助于散热。

在另一优选实施例中，熔丝结构同样可形成于一半导体元件中或一集成电路中，但是熔丝结构的设计乃包括具有至少一个热缓冲区块的熔丝层，优选的是具有多个热缓冲区块的熔丝层。

图5A所示是依照另一优选实施例所形成熔丝结构中一具有多个热缓冲区的熔丝层的上视图。如图5A所示，熔丝层500包括一第一区块510、一第二区块520，以及介于第一区块510与第二区块520之间的一第一内区块530、一第二内区块540与一第三内区块550，而各区块彼此并不相连。而第一内区块530较靠近第一区块510，第二内区块540较靠近第二区块520，而第三内区块550介于第一内区块530与第二内区块540之间。

其中每一内区块的形状为两端宽大而中间段细窄，类似哑铃形；每一内区块530、540、550是由三个区块所组成，也就是第一内区块530是由两端较宽的第一端区块530a、第二端区块530c与连接第一端区块530a与第二端区块530c的第一连结区块530b所组成，第二内区块540是由两端较宽的第三端区块540a、第四端区块540c与连接第三端区块540a与第四端区块540c的第二连结区块540b所组成，而第三内区块550是由两端较宽的第五端区块550a、第六端区块550c与连接第五端区块550a与第六端区块550c的第三连结区块550b所组成。各端区块的形状可为多边形，而不一定限为方形，且各连结区块相对于其连结的各端区块较为窄细，但是其长度尺寸可调整。而虽然各内区块的形状可类似哑铃形，但各连结区块与端区块的连接相对位置亦不一定要位于中间，而可视设计需要任意调整。

虽然第一区块510、第二区块520以及介于第一区块510与第二区块520之间的第一内区块530、第二内区块540与第三内区块550彼此并不相连，但是有位于另一层的多个热缓冲区块会透过介层插塞(未显示)耦接到熔丝层的各区块，因此电连接到熔丝层的各区块。亦即，如图5A所示，一第一热缓冲区块515连接第一区块510与第一内区块530的第一端区块530a，一第二热缓冲区块525连接第一内区块530的第二端区块530c与第三内区块550的第六端区块550c，一第三热缓冲区块535连接第三内区块550的第五端区块550a与第二内区块540的第三端区块540a，以及一第四热缓冲区块545连接第二内区块540的第四端区块540c与第二区块520。各区块透过介层插塞(未显示)与不同层的热缓冲区块515、525、535、545相耦接，该些热缓冲区块515、525、535、545与该熔丝层500位于不同层。

图5B所示乃是依照另一优选实施例所形成熔丝结构中一具有多个热缓冲区的熔丝层的上视图。请参照图5B，在另一实施例中，熔丝层500’包括一第一区块510、一第二区块520及沉积在第一区块510与第二区块之间的一内区块530’，而各区块彼此并不相连。其中，内区块530’是由三个区块所组成，且其形状例如是哑铃形等具有一颈部或腰部的矩形或椭圆形。此内区块530’是由第一端区块530a、第二端区块530c与连接第一端区块530a与第二端区块530c的连结区块530b所组成，而两端的第一端区块530a及第二端区块比连结区块530b宽。同样地，不同层的热缓冲区块会透过介层插塞(未显示)耦接到熔丝层的各区块，因此电连接到熔丝层的各区块。

接着，请继续参考图5B，一第一热缓冲区块515’连接第一区块510与第一内区块530’的第一端区块530’a，而一第二热缓冲区块525’连接第一内区块530’的第二端区块530’c与第二区块520。

若是沿着图5A所示上视图中I-I’方向所得的剖面结构，如图6所示，乃是依照另一优选实施例所形成熔丝结构的剖面图，熔丝结构60乃位于一半导体基底600之上，包括一下绝缘层610覆盖于基底之上，一熔丝层500位于该下绝缘层610上，以及一上绝缘层630覆盖该熔丝层500，其中该熔丝层500可以例如光刻蚀刻方式形成所需的图案，并可依照工艺设计所需调整其尺寸大小。通常该熔丝层500可以为多晶硅与金属硅化合物的复合层，金属硅化合物包括硅化钛、硅化钴、硅化镍或硅化铂，也可是一金属层或一金属合金层，金属包括钛、钨、铝或铜等，而该熔丝层500的厚度可调整；事实上本发明中熔丝层的电阻系数可以借着改变其材料，长度，宽度或厚度而调整。一般而言，该熔丝层的电阻系数较其它金属线及内连线为高，以做为一理想的熔丝结构。该上绝缘层630中并包括介层洞635，以例如光刻工艺而定义出其位置，并在介层洞635中形成介层插塞640。介层插塞640所使用的材料可以是钛、钨或铜等，插塞数目及大小可依据实际所需而决定。如图6所示，多个介层插塞640是位于上绝缘层630中，用来连接其上的热缓冲区块与其下的熔丝层。例如：该些热缓冲区块位于该上绝缘层630及介层插塞640上。该些热缓冲区块的形成方法，包括例如：形成一顶部层660于该上绝缘层630及介层插塞640上，再以光刻蚀刻方式图案化该顶部层660，而形成包括该些热缓冲区块如525、535与其它顶部金属垫层(未显示)的图案；该顶部层660所使用的例如是金属，如钛、钨、铝或铜等，或是可为多晶硅。而该顶部层660的厚度可调整，而其图案可依照工艺设计所需调整其尺寸大小。该些热缓冲区块相较于该熔丝层的材料，具有较良好的热传导能力，而帮助热的传导而散热，而其它顶部金属垫层(如图1所示)，可作为熔丝结构的电流输入垫，或连结熔丝结构至集成电路的其它元件。

请参见图5A或图5B，当电流通入时，电流(以虚线箭头表示)的流动路径，例如为由第一区块510经该些热缓冲区块与该些内区块，而流至第二区块520；由于该些内区块的该些连结区块530b、550b、540b及530’b的面积远较其所连接的该些内区块的该些端区块来的狭小，而导致其单位面积内所通过的电流密度较高。所以相对于两端较宽的端区块530a、530c、550c、550a、540a、540c，各内区块的中间连接较窄的连结区块530b、550b、540b及530’b视为一个高阻抗的窄通道，使得在连结区块通过的电流密度提高，局部温度增加而导致局部的烧断后电阻变高，该局部区域530b、550b、540b及530’b也就是所谓的烧熔点。而若电流反方向由第二区块520经由其间的该些热缓冲区块与该些内区块，而流向第一区块510时，同样地，中间各内区块的连接较窄的连结区块530b、550b、540b及530’b的单位面积内所通过的电流密度较高，而形成所谓的烧熔点。

此外，基于工艺设计需要，任何热缓冲区块的形状也可进行调整。因此，流过热缓冲区块的特定区域(例如是较窄区域)的电流密度较高，则热缓冲区块的特定区域成为烧熔点。另一方面，用以连接的介层插塞的电阻会被小心地进行设计，因此，如果有必要的话，也可成为烧熔点。

由于熔丝通入电流时常会产生高热而常有过热之虞，并降低元件稳定性。故相较于图2的设计，图5A中的熔丝层500由于具有多个内区块，并透过多个热缓冲区块与第一与第二区块连接而形成一条较长且曲折的电流途径。因此，本发明的设计将电流途径拉长，可使流经熔丝结构的电流较小于图2的设计，且具有多个烧熔点。而由于流经的电流较小(中电流)，若熔丝层为多晶硅与金属硅化合物的复合层，本发明此一优选实施例中熔丝结构的烧熔点多仅发生电子迁徙，造成硅化金属层烧熔而使烧断后电阻增加至一相当高的地步，而被视为断路。而较不会如图2有大电流流过而使局部温度升高，而过热并使熔丝因高热断裂开来。若熔丝层为一金属层结构，则更可容许通过较大的电流，使烧熔点局部温度升高而熔丝因高热断裂开来。而多个烧熔点更可使熔丝结构的敏感度升高，并提高熔丝结构的可信赖度。

此外，由于具有多个热缓冲区块，其耦接第一与第二区块与各内区块，而形成电流路径，而该电流路径上、位于另一层的热缓冲区域可视为一条新的热传导路径，帮助通入电流时所产生高热能有效地发散；故当各内区块的面积较狭窄的该连结区块因为流经电流密度较高而有过热之虞时，与其耦接的该些热缓冲区块，则提供一高效率的热传导路径，可将烧熔点附近所产生的热均匀分布，甚至传导致另一层，而有助于散热。

所以本发明的熔丝结构由于具有一或多个热缓冲区块与多个互相分离的区块，而得以提供更有效的热传导路径，不但改善散热率，避免过热，更可降低熔丝过热造成的负面影响，而对于周围其它元件而言，降低过热的风险，可使其工艺余裕增大。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (29)

1、一种半导体元件的熔丝，包括：

一第一绝缘层，形成在一半导体基底上；

一熔丝层，形成于该第一绝缘层上，其中该熔丝层为具有多个区块，包括一第一区块、一第二区块、一第三区块、一第四区块以及连接第一区块与第四区块的一连结区块，其中第二区块与第三区块为位于第一区块与第四区块之间，该连结区块位于第二区块与第三区块之间，但与第二区块与第三区块并不相连，而除了该连结区块连接第一区块与第四区块外，其它区块彼此并不相连；

一第二绝缘层，形成在该熔丝层上，其中该第二绝缘层包含多个介层插塞；以及

一顶部金属层，形成在该第二绝缘层上而与该些介层插塞相连接，其中该顶部金属层包括一热缓冲区块，而该热缓冲区块透过多个介层插塞与第二区块与第三区块耦接，但该热缓冲区域与第一区块与第四区块并不耦接。

2、如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一多晶硅层与一金属硅化合物层。

3、如权利要求2所述的半导体元件的熔丝，其中金属硅化合物为选自于包括硅化钛、硅化钴、硅化镍和硅化铂的群组。

4、如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一多晶硅层。

5、如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一金属层。

6、如权利要求5所述的半导体元件的熔丝，其中该金属层的材料为选自于包括钛、钨、铝与铜的群组。

7、如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一金属合金层。

8、如权利要求7所述的半导体元件的熔丝，其中金属合金所使用的材料为选自于包括钛、钨、铝与铜的群组。

9、如权利要求1所述的半导体元件的熔丝，其中该第一绝缘层至少包括氧化硅层。

10、如权利要求1所述的半导体元件的熔丝，其中该第二绝缘层至少包括氧化硅层。

11、如权利要求1所述的半导体元件的熔丝，其中该顶部金属层至少包括一金属层，而该金属层的材料为选自于下列群组包括钛、钨、铝与铜。

12、如权利要求1所述的半导体元件的熔丝，其中该些介层插塞所使用的金属材料为选自于包括钛、钨、铝与铜的群组。

13、一种半导体元件的熔丝，包括：

一第一绝缘层，形成在一半导体基底上；

一熔丝层，形成于该第一绝缘层上，该熔丝层包括至少一第一区块、一第二区块、介于该第一与该第二区块之间的至少一内区块，而该第一区块、该第二区块与该内区块彼此之间不互相连接，其中该内区块的形状为两端宽而中间窄；

一第二绝缘层，形成在该熔丝层上，其中该第二绝缘层包含多个介层插塞；以及

一顶部金属层，形成在该第二绝缘层上而与该些介层插塞相连接，其中该顶部金属层至少包括多个热缓冲区块，而该些热缓冲区块彼此并不相连，其中该些热缓冲区块包括连接到该第一区块及该内区块的一第一热缓冲区块，及连接到该第二区块及该内区块的一第二热缓冲区块。

14、如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括多晶硅层与金属硅化合物层。

15、如权利要求14所述的半导体元件的熔丝，其中金属硅化合物为选自于包括硅化钛、硅化钴、硅化镍和硅化铂的群组。

16、如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括多晶硅层。

17、如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括金属层。

18、如权利要求17所述的半导体元件的熔丝，其中该金属层的材料为选自于包括钛、钨、铝与铜的群组。

19、如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括金属合金层。

20、如权利要求19所述的半导体元件的熔丝，其中金属合金所使用的材料为选自于包括钛、钨、铝与铜的群组。

21、如权利要求13所述的半导体元件的熔丝，其中该第一绝缘层至少包括氧化硅层。

22、如权利要求13所述的半导体元件的熔丝，其中该第二绝缘层至少包括氧化硅层。

23、如权利要求13所述的半导体元件的熔丝，其中该顶部金属层至少包括金属层，而该金属层的材料为选自于包括钛、钨、铝与铜的群组。

24、如权利要求13所述的半导体元件的熔丝，其中该些介层插塞所使用的材料为选自于包括钛、钨、铝与铜的群组。

25、一种半导体元件的熔丝，包括：

一第一绝缘层，形成在一半导体基底上；

一多晶硅熔丝层，形成于该第一绝缘层上，该多晶硅熔丝层包括一第一区块、一第二区块、介于该第一与该第二区块之间的一第一内区块与一第二内区块以及介于该第一内区块与该第二内区块之间的至少一第三内区块，其中第一内区块靠近第一区块，第二内区块靠近第二区块，而该第三内区块介于该第一内区块与该第二内区块之间，其中各该区块与各该内区块之间互不相连，而各该内区块的形状为两端宽而中间窄；

一第二绝缘层，形成在该多晶硅熔丝层上，其中该第二绝缘层包含多个介层插塞；以及

一顶部层，形成在该第二绝缘层上而与该些介层插塞相连接，其中该顶部层包括多个热缓冲区块，而该些热缓冲区块彼此并不相连，该顶部层包括一第一热缓冲区块与该第一区块与该第一内区块耦接、一第二热缓冲区块与该第一内区块与该第三内区块耦接、一第三热缓冲区块与该第三内区块与该第二内区块耦接以及一第四热缓冲区块与该第二内区块与该第二区块耦接，其中该些热缓冲区块是透过该些介层插塞与该多晶硅熔丝层的该些区块电连接。

26、如权利要求25所述的半导体元件的熔丝，其中该多晶硅熔丝层还包括金属硅化合物层。

27、如权利要求25所述的半导体元件的熔丝，其中该顶部层包括一金属层，而该金属层的材料为选自于包括钛、钨、铝与铜的群组。

28、如权利要求25所述的半导体元件的熔丝，其中该顶部层包括一多晶硅层与一金属硅化合物层，而该金属硅化合物层的材料为选自于包括硅化钛、硅化钴、硅化镍和硅化铂的群组。

29、如权利要求25所述的半导体元件的熔丝，其中该些介层插塞所使用的材料为选自于包括钛、钨、铝与铜的群组。

Images