JP2018022632A - リレー駆動回路 - Google Patents

Abstract

【課題】本発明は、リレースイッチの駆動条件を一定にすることを目的とする。
【解決手段】リレー駆動回路は、カレントミラー回路、電流抑制回路２６、およびトランジスタＱ３を備える。カレントミラー回路は、トランジスタＱ１、第１抵抗素子Ｒ１、トランジスタＱ２および第２抵抗素子Ｒ２によって構成されている。リレーコイル１８は、トランジスタＱ１のコレクタ端子から接地導体に至る電流供給路に設けられている。カレントミラー回路は、第１抵抗素子Ｒ１、トランジスタＱ１、およびリレーコイル１８が形成する第１電流路に流れる電流を、第２抵抗素子Ｒ２、トランジスタＱ２、電流抑制回路２６およびトランジスタＱ３が形成する第２電流路に流れる電流に応じて調整する。電流抑制回路２６は、トランジスタＱ２のエミッタ端子とコレクタ端子との間が導通した後に、その導通時に比べて自らに流れる電流を抑制する電流抑制素子としてキャパシタＣ１を備える。
【選択図】図１

Description

本発明は、リレー駆動回路に関し、特に、半導体素子を用いてリレースイッチを駆動する回路に関する。

リレースイッチを用いた電気機器が広く用いられている。リレースイッチには、リレーコイルと可動切片を備えるものがある。リレーコイルは電磁石として動作し、リレーコイルに電流を流すことで可動切片がリレーコイルに吸着される。また、リレーコイルに流れる電流を遮断することで可動切片がバネによってリレーコイルから離れる。可動切片がリレーコイルに吸着されたときは、リレースイッチに設けられた複数の端子が可動切片によって電気的に接続され、可動切片がリレーコイルから離れたときは、これら複数の端子が電気的に切り離される。

このように、リレースイッチは、リレーコイルに流れる電流に応じて端子間がオンオフされるため、電流の供給または遮断をするトランジスタを用いた制御が容易である。以下の特許文献１〜７には、トランジスタを用いてリレースイッチを制御する技術が記載されている。

特開２０１４−１１６１９７号公報 特開平１０−２５５６２７号公報 特開２０１５−１５３５５５号公報 特開２０１５−０９５４３２号公報 特開２００５−２６８１３４号公報 特開平１１−２２４５８０号公報 実開平１１−２２４５８０号公報

リレースイッチを制御するトランジスタ回路には、所定の駆動電圧をリレーコイルに印加してリレースイッチをオンにするものがある。しかし、リレースイッチの可動切片がリレーコイルに吸着するか否かは、リレーコイルに流れる電流に依存することが多い。したがって、発熱による温度変化等によってリレーコイルの抵抗値が変動した場合には、駆動電圧を一定としても同一条件でリレースイッチが駆動されることとはならず、消費電流や動作タイミング等にばらつきが生じることがある。

本発明は、リレースイッチの駆動条件を一定にすることを目的とする。

本発明は、第１半導体素子および第２半導体素子を備えるカレントミラー回路であって、前記第１半導体素子が含まれる第１電流路に流れる電流を、前記第２半導体素子が含まれる第２電流路に流れる電流に応じて調整するカレントミラー回路と、前記第２電流路に設けられた制御スイッチと、を備え、前記第１電流路にリレーコイルが設けられていることを特徴とする。

望ましくは、前記第２電流路に設けられ、前記第２半導体素子が導通した後に、前記第２半導体素子が導通した時に比べて前記第２電流路に流れる電流を抑制する電流抑制回路を備える。

望ましくは、前記電流抑制回路は、前記第２半導体素子が導通した後に、前記第２半導体素子が導通した時に比べて自らに流れる電流を抑制する電流抑制素子と、前記電流抑制素子に対して電流を分流させると共に前記第２電流路に流れる電流を定める電流決定素子と、を備える。

望ましくは、前記電流抑制回路は、キャパシタと、前記キャパシタに対して電流を分流させ前記第２電流路に流れる電流を定める電流決定素子と、を備える。

望ましくは、前記電流抑制回路は、前記キャパシタに直列に接続された抵抗素子を備え、前記電流決定素子は、直列接続された前記キャパシタおよび前記抵抗素子に対して電流を分流させるように並列接続されている。

望ましくは、前記カレントミラー回路は、前記第１電流路のうち直流電源から前記第１半導体素子に至る区間に設けられた第１抵抗素子と、前記第２電流路のうち前記直流電源から前記第２半導体素子に至る区間に設けられた第２抵抗素子と、を備える。

望ましくは、前記第２抵抗素子の抵抗値が前記第１抵抗素子の抵抗値よりも大きい。

本発明によれば、リレースイッチの駆動条件を一定にすることができる。

リレー駆動回路を示す図である。 コレクタ電流Ｉ２と時間との関係を示す図である。 コレクタ電流Ｉ１およびＩ２と時間との関係を示す図である。 リレー駆動回路を示す図である。

図１には、本発明の実施形態に係るリレー駆動回路が示されている。このリレー駆動回路は、ＰＮＰ型のトランジスタＱ１、第１抵抗素子Ｒ１、ＰＮＰ型のトランジスタＱ２および第２抵抗素子Ｒ２が構成するカレントミラー回路によってリレースイッチ１６を駆動するものである。トランジスタＱ１のコレクタ端子にリレースイッチ１６が接続されており、トランジスタＱ１のコレクタ端子に流れる電流に応じてリレースイッチ１６がオンオフされる。

リレー駆動回路の構成について説明する。制御端子１０とＮＰＮ型のトランジスタＱ３のベース端子との間には、第５抵抗素子Ｒ５が接続されている。トランジスタＱ３のベース端子とエミッタ端子との間には、第６抵抗素子Ｒ６が接続されている。トランジスタＱ３のエミッタ端子は接地導体に接続されている。

トランジスタＱ３のコレクタ端子は、第３抵抗素子Ｒ３および第４抵抗素子Ｒ４のそれぞれの一端に接続されている。第４抵抗素子Ｒ４の他端にはキャパシタＣ１の一端が接続され、直列に接続された第４抵抗素子Ｒ４およびキャパシタＣ１は、第３抵抗素子Ｒ３の両端に接続されている。

第３抵抗素子Ｒ３およびキャパシタＣ１の接続端には、トランジスタＱ２のコレクタ端子が接続されている。トランジスタＱ２のベース端子は、自らのコレクタ端子に接続されている。トランジスタＱ２のエミッタ端子と電源端子１４との間には、第２抵抗素子Ｒ２が接続されている。

第３抵抗素子Ｒ３、第４抵抗素子Ｒ４およびキャパシタＣ１は電流抑制回路２６を構成し、後述のように、トランジスタＱ３およびＱ２がオンになった後に、時間経過と共にトランジスタＱ２のコレクタ端子に流れる電流を抑制する。

トランジスタＱ２のベース端子とトランジスタＱ１のベース端子は共通に接続されている。トランジスタＱ１のエミッタ端子と電源端子１４との間には、第１抵抗素子Ｒ１が接続されている。トランジスタＱ１のコレクタ端子と接地導体との間にはリレースイッチ１６が接続されている。

リレースイッチ１６は、リレーコイル１８、ダイオード２０、およびスイッチ２２を備える。リレーコイル１８の一端はトランジスタＱ１のコレクタ端子に接続され、他端は接地導体に接続されている。ダイオード２０のアノード端子は接地導体に接続され、カソード端子は、トランジスタＱ１のコレクタ端子に接続されている。すなわち、ダイオード２０は、接地導体側にアノード端子を向けてリレーコイル１８に並列接続されている。

電源端子１４には、直流電源１２の正極が接続されている。直流電源１２の負極は接地導体に接続されている。

次に、リレー駆動回路の動作について説明する。初期の状態では制御端子１０の電圧は０であり、キャパシタＣ１の充電電圧は０である。トランジスタＱ１〜Ｑ３はオフになっており、リレーコイル１８には電流が流れずリレースイッチ１６はオフである

制御端子１０に印加される制御電圧Ｃｔｌが０からハイ電圧になると、第５抵抗素子Ｒ５を介してベース端子からトランジスタＱ３に電流が流入しトランジスタＱ３がオンになる。これによって、トランジスタＱ３がオンになりコレクタ端子とエミッタ端子との間が導通する。なお、第６抵抗素子Ｒ６から接地導体には、トランジスタＱ３のベース端子とエミッタ端子との間に現れる電圧を抵抗値Ｒ６で除した値の電流が流れる。

トランジスタＱ３がオンになることで、第２抵抗素子Ｒ２および電流抑制回路２６を介して、トランジスタＱ２のエミッタ端子とベース端子との間には、トランジスタＱ２をオンにする電圧が印加される。これによって、トランジスタＱ２のエミッタ端子とコレクタ端子との間が導通する。

トランジスタＱ２がオンになった時、キャパシタＣ１の充電電圧は０でありキャパシタＣ１は短絡状態となっている。したがって、トランジスタＱ２オン時には、電流抑制回路２６は第３抵抗素子Ｒ３と第４抵抗素子Ｒ４とが並列に接続された抵抗値（Ｒ３／／Ｒ４）＝１／（１／Ｒ３＋／Ｒ４）を有する。そのため、トランジスタＱ２がオンになった当初には、直流電源１２が出力する電源電圧をＥとして、（数１）で表される初期電流Ｉ２ｓがトランジスタＱ２のエミッタ端子からコレクタ端子に流れる。

（数１）Ｉ２ｓ＝Ｅ／［Ｒ２＋（Ｒ３／／Ｒ４）］
＝Ｅ／［Ｒ２＋Ｒ３・Ｒ４／（Ｒ３＋Ｒ４）］

トランジスタＱ２がオンになった後、第２抵抗素子Ｒ２、第３抵抗素子Ｒ３および第４抵抗素子Ｒ４の各抵抗値Ｒ２、Ｒ３およびＲ４と、キャパシタＣ１の静電容量Ｃ１で定まる特性でキャパシタＣ１が充電され、キャパシタＣ１の充電電圧は、第３抵抗素子Ｒ３の端子間電圧に達する。これによって、キャパシタＣ１および第４抵抗素子Ｒ４に流れる電流は０となり、電流抑制回路２６を構成する回路素子のうち第３抵抗素子Ｒ３のみに電流が流れる。キャパシタＣ１の充電が終了した後にトランジスタＱ２のエミッタ端子からコレクタ端子へと流れる電流Ｉ２ｅは、（数２）で表される収束電流Ｉ２ｅとなる。ただし、トランジスタＱ２のエミッタコレクタ間電圧が、電源電圧Ｅに比べて十分小さいものとしている。

（数２）Ｉ２ｅ＝Ｅ／（Ｒ２＋Ｒ３）

図２には、トランジスタＱ２のエミッタ端子からコレクタ端子に流れる電流（コレクタ電流Ｉ２）と時間ｔとの関係が概念的に示されている。制御端子１０の電圧が０からハイ電圧になりトランジスタＱ２がオンになった時間ｔ＝０では、コレクタ電流Ｉ２は初期電流Ｉ２ｓである。その後、第２抵抗素子Ｒ２、第３抵抗素子Ｒ３および第４抵抗素子Ｒ４の各抵抗値Ｒ２、Ｒ３およびＲ４と、キャパシタＣ１の静電容量Ｃ１で定まる特性でコレクタ電流Ｉ２は減少し、収束電流Ｉ２ｅに収束する。

次に、カレントミラー回路の動作について説明する。カレントミラー回路は、トランジスタＱ１、第１抵抗素子Ｒ１、トランジスタＱ２および第２抵抗素子Ｒ２によって構成されている。トランジスタＱ２のベース端子は自らのコレクタ端子に接続されている。トランジスタＱ２のコレクタ端子は、電流制限回路２６の上端に接続されていることから、トランジスタＱ２のベース端子の電位は電流制限回路２６の上端の電位に等しい。この電位は、第２抵抗素子Ｒ２での電圧降下と、トランジスタＱ２のエミッタベース間電圧とを電源電圧Ｅから減算した電位にも等しい。

このような回路構成では、コレクタ電流Ｉ２が増加するとトランジスタＱ２のエミッタベース間電圧が減少し、コレクタ電流Ｉ２が減少する状態に転ずる。同様に、コレクタ電流Ｉ２が減少するとトランジスタＱ２のエミッタベース間電圧が増加し、コレクタ電流Ｉ２が増加する状態に転ずる。すなわち、トランジスタＱ２のエミッタベース間電圧と、コレクタ電流Ｉ２との間には負帰還の関係が成立し、エミッタベース間電圧の増減とコレクタ電流Ｉ２の増減とが釣り合った状態で、エミッタベース間電圧およびコレクタ電流Ｉ２が定まり、さらにはベース端子の電位が定まる。

トランジスタＱ１のベース端子は、トランジスタＱ２のベース端子に接続されており、そのエミッタ端子と電源端子１４との間には第１抵抗素子Ｒ１が接続されている。トランジスタＱ１のベース端子の電位は、第１抵抗素子Ｒ１での電圧降下と、トランジスタＱ１のエミッタベース間電圧とを電源電圧Ｅから減算した電位に等しい。また、トランジスタＱ１のベース端子の電位は、トランジスタＱ２のベース端子によって、トランジスタＱ２のコレクタ電流Ｉ２に依存する電位に維持されている。このような回路構成では、トランジスタＱ１のコレクタ電流Ｉ１（トランジスタＱ１のエミッタ端子からコレクタ端子に流れる電流）が増加するとトランジスタＱ１のエミッタベース間電圧が減少し、コレクタ電流Ｉ１が減少する状態に転ずる。同様に、コレクタ電流Ｉ１が減少するとトランジスタＱ１のエミッタベース間電圧が増加し、コレクタ電流Ｉ１が増加する状態に転ずる。すなわち、トランジスタＱ１のエミッタベース間電圧と、コレクタ電流Ｉ１との間には負帰還の関係が成立し、エミッタベース間電圧の増減とコレクタ電流Ｉ１の増減とが釣り合った状態で、エミッタベース間電圧およびコレクタ電流Ｉ１が定まり、さらにはベース端子の電位が定まる。

このように、（ｉ）トランジスタＱ２のエミッタベース間電圧の増減とコレクタ電流Ｉ２の増減とが釣り合った状態で、トランジスタＱ２のベース端子の電位が定まり、（ｉｉ）トランジスタＱ１のエミッタベース間電圧の増減とコレクタ電流Ｉ１の増減とが釣り合った状態で、トランジスタＱ１のベース端子の電位が定まり、（ｉｉｉ）トランジスタＱ１およびＱ２のベース端子の電位が等しい。

したがって、トランジスタＱ１およびＱ２のエミッタベース間電圧が等しいという条件の下、あるいは、トランジスタＱ１およびＱ２のエミッタベース間電圧が第１抵抗素子Ｒ１での電圧降下および第２抵抗素子Ｒ２での電圧降下のいずれよりも十分小さいという条件の下で、Ｒ１・Ｉ１＝Ｒ２・Ｉ２が成立する。この場合、コレクタ電流Ｉ１はコレクタ電流Ｉ２の（Ｒ２／Ｒ１）倍となり、（数３）が成立する。

（数３）Ｉ１＝（Ｒ２／Ｒ１）・Ｉ２

図３には、コレクタ電流Ｉ１と時間ｔとの関係が概念的に示されている。制御端子１０の電圧が０からハイ電圧になりトランジスタＱ３およびＱ２がオンになった時間ｔ＝０では、コレクタ電流Ｉ１は（数４）で表される初期電流Ｉ１ｓとなる。

（数４）Ｉ１ｓ＝（Ｒ２／Ｒ１）・Ｉ２ｓ
＝（Ｒ２／Ｒ１）・Ｅ／［Ｒ２＋Ｒ３・Ｒ４／（Ｒ３＋Ｒ４）］

その後、第２抵抗素子Ｒ２、第３抵抗素子Ｒ３および第４抵抗素子Ｒ４の各抵抗値Ｒ２、Ｒ３およびＲ４と、キャパシタＣ１の静電容量Ｃ１で定まる特性でコレクタ電流Ｉ１は減少し、（数５）で表される収束電流Ｉ１ｅに収束する。

（数５）Ｉ１ｅ＝（Ｒ２／Ｒ１）・Ｉ２ｅ
＝（Ｒ２／Ｒ１）・Ｅ／（Ｒ２＋Ｒ３）

図３には、コレクタ電流Ｉ１に併せてコレクタ電流Ｉ２が示されている。この図に示されている例では、第２抵抗素子Ｒ２の抵抗値Ｒ２は、第１抵抗素子Ｒ１の抵抗値Ｒ１の２．５倍であり、コレクタ電流Ｉ１は、コレクタ電流Ｉ２の２．５倍である。

トランジスタＱ１のコレクタ端子と接地導体との間にはリレーコイル１８が接続されており、リレーコイル１８にはコレクタ電流Ｉ１が流れる。トランジスタＱ１がオンになった時間には初期電流Ｉ１ｅが流れ、リレーコイル１８には最大の電流が流れる。これによってスイッチ２２が備える可動切片２４がリレーコイル１８に吸着され、スイッチ２２がオンになる。スイッチ２２がオンになった後、コレクタ電流Ｉ１は減少し、収束電流Ｉ１ｅに収束する。したがって、可動切片２４がリレーコイル１８に吸着した後は、リレーコイル１８に流れる電流が減少し、収束電流Ｉ１ｅに収束する。

一般に、リレースイッチでは、可動切片をリレーコイルに吸着させる駆動時に、可動切片を運動させるための大きい電流をリレーコイルに流す必要がある。一方、可動切片がリレーコイルに吸着した後の定常オン時には、吸着状態を維持するための電流がリレーコイルに流れていればよい。

本実施形態に係るリレー駆動回路によれば、駆動時にはリレーコイル１８に流れる電流が最大になり、定常オン時にはリレーコイル１８に流れる電流が低減される。これによって、定常オン時の消費電力が低減され、リレーコイル１８の発熱が抑えられる。

また、カレントミラー回路の動作により、コレクタ電流Ｉ１の時間経過に対する特性は、コレクタ電流Ｉ２の特性を（Ｒ１／Ｒ２）倍したものとなる。リレーコイル１８による可動切片２４の吸着を確実にするために、コレクタ電流Ｉ１が、初期電流Ｉ１ｓから収束電流Ｉ１ｅに収束するまでの時間を長くする場合には、コレクタ電流Ｉ２が初期電流Ｉ２ｓからＩ２ｅに収束するまでの時間を長くすればよい。この時間は、第３抵抗素子Ｒ３の抵抗値Ｒ３またはキャパシタＣ１の静電容量を大きくする程長くなる。

ここで、第３抵抗素子Ｒ３を大きくすると、（数２）および（数５）から明らかなように、収束電流Ｉ２ｅおよび収束電流Ｉ１ｅが小さくなり、定常オン時に可動切片２４の吸着状態を維持するために十分な電流がリレーコイルに流れない可能性が生じる。

そこで、本実施形態に係るリレー駆動回路では、第１抵抗素子Ｒ１および第２抵抗素子Ｒ２の各抵抗値を、第３抵抗素子Ｒ３の抵抗値Ｒ３と収束電流Ｉ２ｅとの関係に基づいて定めてもよい。すなわち、抵抗値Ｒ３と収束電流Ｉ２ｅとの間には、（数２）に示されているようにＩ２ｅ＝Ｅ／（Ｒ２＋Ｒ３）の関係があるため、第３抵抗素子Ｒ３を大きくすることによって収束電流Ｉ２ｅが小さくなる比率だけ、抵抗値Ｒ１に対する抵抗値Ｒ２の比率Ｒ２／Ｒ１を大きくしてもよい。これによって定常オン時に十分な電流がリレーコイル１８に流れる。さらに、初期電流Ｉ１ｓから収束電流Ｉ１ｅに収束するまでの時間を長くするために、キャパシタＣ１の静電容量を大きくしなくてもよく、キャパシタＣ１の規模が抑えられる。

また、本実施形態に係るリレー駆動回路では、リレーコイル１８に流れる電流はコレクタ電流Ｉ１によって定まり、コレクタ電流Ｉ１はコレクタ電流Ｉ２によって定まる。コレクタ電流Ｉ２は、電源電圧Ｅ、第２抵抗素子Ｒ２の抵抗値Ｒ２、および、電流抑制回路２６を構成する各素子の回路定数によって定まり、リレーコイル１８の抵抗値への依存度が小さい。したがって、コレクタ電流Ｉ１もまた、リレーコイル１８の抵抗値への依存度が小さく、カレントミラー回路はリレーコイル１８に対して定電流源として動作する。そのため、温度変化等によってリレーコイル１８の抵抗値が変動した場合であっても、一定の条件でリレースイッチ１６が駆動される。また、製品ごとにリレーコイル１８の抵抗値にばらつきがあったとしても、各製品のリレースイッチ１６の動作条件が一定となる。

なお、リレースイッチ１６をオフにする動作では、制御端子１０に印加される制御電圧Ｃｔｌがハイ電圧から０になる。これによって、トランジスタＱ３がオフになってコレクタ電流Ｉ２が遮断され、さらには、コレクタ電流Ｉ１も遮断される。コレクタ電流Ｉ１が遮断されることで、リレーコイル１８には接地導体側を正極とする誘電起電力が発生し、リレーコイル１８は電流を流し続けようとする。この誘導起電力に基づく電流は、ダイオード２０をアノード端子からカソード端子に向かう方向に流れ、ダイオード２０およびリレーコイル１８で形成される閉路を環流し、リレーコイル１８が含む抵抗成分によって減少する。また、トランジスタＱ２およびＱ３がオフになることで、キャパシタＣ１は第３抵抗素子Ｒ３および第４抵抗素子Ｒ４に電荷を放電する。

このように、本実施形態に係るリレー駆動回路は、カレントミラー回路、電流抑制回路２６、および制御スイッチとしてのトランジスタＱ３を備える。カレントミラー回路は、トランジスタＱ１（第１半導体素子）、第１抵抗素子Ｒ１、トランジスタＱ２（第２半導体素子）および第２抵抗素子Ｒ２によって構成されている。リレーコイル１８は、トランジスタＱ１のコレクタ端子から接地導体に至る電流供給路に設けられている。

カレントミラー回路は、第１抵抗素子Ｒ１、トランジスタＱ１、およびリレーコイル１８が形成する第１電流路に流れる電流を、第２抵抗素子Ｒ２、トランジスタＱ２、電流抑制回路２６および制御スイッチ（トランジスタＱ３）が形成する第２電流路に流れる電流に応じて調整する。

電流抑制回路２６は、トランジスタＱ２のエミッタ端子とコレクタ端子との間が導通した後に、その導通時に比べて自らに流れる電流を抑制する電流抑制素子としてキャパシタＣ１を備える。この電流抑制素子はスイッチやその他の容量性の素子等であってもよい。電流抑制素子としてスイッチを用いる場合、例えば、トランジスタＱ３がオンになったときにはオンとなり、その後所定時間が経過したときにオフとなる制御回路が設けられる。また、電流抑制回路２６は、電流抑制素子に対して電流を分流させてトランジスタＱ３側に流すと共に、上記の第２電流路に流れる電流を定める電流決定素子として第３抵抗素子Ｒ３を備える。

電流決定素子としては、第３抵抗素子Ｒ３の他、定電流ダイオードが用いられてもよい。この場合、定電流ダイオードのアノード端子は、トランジスタＱ２のコレクタ端子に接続され、定電流ダイオードのカソード端子はトランジスタＱ３のコレクタ端子に接続される。この場合コレクタ電流Ｉ２の収束電流Ｉ２ｅは、定電流ダイオードによって規定される。

上記では、電流抑制回路２６として、キャパシタＣ１と第４抵抗素子Ｒ４が直列接続され、直列接続されたキャパシタＣ１および第４抵抗素子Ｒ４に、第３抵抗素子Ｒ３が並列接続された回路について説明した。電流抑制回路２６は、第４抵抗素子Ｒ４を用いず、この部分を短絡したものであってもよい。この場合、コレクタ電流Ｉ２およびコレクタ電流Ｉ１の初期電流は、それぞれ、上記（数１）および（数４）においてＲ４＝０とした式によって表される。

上記では、トランジスタＱ１およびトランジスタＱ２にＰＮＰ型のトランジスタを用い、トランジスタＱ３にＮＰＮ型のトランジスタを用いた回路構成について説明した。このような回路構成の他、トランジスタＱ１およびＱ２にＮＰＮ型のトランジスタを用い、トランジスタＱ３にＰＮＰ型のトランジスタを用いてもよい。この場合、図４に示されているように、直流電源１２およびダイオード２０の極性を逆にする。

また、上記では、トランジスタＱ３のように、制御スイッチとして動作するトランジスタが電流抑制回路２６と接地導体との間に設けられる回路構成について説明した。このような制御スイッチ用のトランジスタは、電源端子１４と第２抵抗素子Ｒ２との間、第２抵抗素子Ｒ２とトランジスタＱ２のエミッタ端子の間、または、トランジスタＱ２のコレクタ端子と電流抑制回路２６との間のいずれかに設けられてもよい。

さらに、上記では、トランジスタＱ１およびトランジスタＱ２にＰＮＰ型のトランジスタを用い、トランジスタＱ３にＮＰＮ型のトランジスタを用いた回路構成について説明した。このような回路構成の他、トランジスタＱ１およびＱ２にＮチャネル型の電界効果トランジスタを用い、トランジスタＱ３にＰチャネル型の電界効果トランジスタを用いてもよい。あるいは、トランジスタＱ１およびＱ２にＰチャネル型の電界効果トランジスタを用い、トランジスタＱ３にＮチャネル型の電界効果トランジスタを用いてもよい。この場合、各トランジスタのベース端子、コレクタ端子、およびエミッタ端子が接続されている箇所に、それぞれ、ゲート端子、ドレイン端子、およびソース端子が接続される。

本実施形態に係るリレー駆動回路が駆動するリレースイッチ１６は、オーディオパワーアンプのスピーカリレースイッチであってもよい。一般に、スピーカリレースイッチは、最終段のパワートランジスタからスピーカに至る経路に設けられている。スピーカリレーは、例えば、オーディオパワーアンプの電源スイッチがオンにされた後、オーディオパワーアンプが過渡状態から定常状態に遷移した後にオンに制御される。これによって、オーディオパワーアンプの電源スイッチをオンにしたときに、スピーカが大きな雑音を発することが回避される。

この場合、本実施形態に係るリレー駆動回路の制御端子１０には、オーディオパワーアンプの電源スイッチがオンにされた後、オーディオパワーアンプが過渡状態から定常状態に遷移する時間が経過した後に、０からハイ電圧となる制御信号が入力される。リレー駆動回路は、制御端子１０の電圧がハイ電圧になると共に、スピーカリレースイッチをオンにする。

また、スピーカに短絡異常が生じた場合には、パワートランジスタに対する電気的負担が大きくなり、パワートランジスタの寿命が短縮することがある。そこで、スピーカリレーは、パワートランジスタに流れる電流が所定値を超えたときにオンからオフに制御してもよい。この場合、本実施形態に係るリレー駆動回路の制御端子１０には、パワートランジスタに流れる電流が所定値を超えたときに、ハイ電圧から０となる制御信号が入力される。リレー駆動回路は、制御端子１０の電圧が０になると共に、スピーカリレースイッチをオフにする。

オーディオパワーアンプの直流電源には、交流の商用電源の電圧を降圧した後に整流し、レギュレータＩＣを用いることなく、キャパシタによって整流後の電圧を平滑化して電源電圧とするものがある。このような直流電源では、スピーカリレーを一定の電流で駆動することが困難な場合がある。本実施形態に係るリレー駆動回路によれば、直流電源としてレギュレータＩＣが用いられていない場合であっても、スピーカリレーが定電流駆動され、駆動条件が一定となる。

１０ 制御端子、１２ 直流電源、１４ 電源端子、１６ リレースイッチ、１８ リレーコイル、２０ ダイオード、２２ スイッチ、２４ 可動切片、２６ 電流抑制回路、Ｒ１ 第１抵抗素子、Ｒ２ 第２抵抗素子、Ｒ３ 第３抵抗素子、Ｒ４ 第４抵抗素子、Ｒ５ 第５抵抗素子、Ｒ６ 第６抵抗素子、Ｑ１〜Ｑ３ トランジスタ、Ｃ１ キャパシタ。

Claims (7)

1. 第１半導体素子および第２半導体素子を備えるカレントミラー回路であって、前記第１半導体素子が含まれる第１電流路に流れる電流を、前記第２半導体素子が含まれる第２電流路に流れる電流に応じて調整するカレントミラー回路と、
   前記第２電流路に設けられた制御スイッチと、を備え、
   前記第１電流路にリレーコイルが設けられていることを特徴とするリレー駆動回路。
2. 請求項１に記載のリレー駆動回路において、
   前記第２電流路に設けられ、前記第２半導体素子が導通した後に、前記第２半導体素子が導通した時に比べて前記第２電流路に流れる電流を抑制する電流抑制回路を備えることを特徴とするリレー駆動回路。
3. 請求項２に記載のリレー駆動回路において、
   前記電流抑制回路は、
   前記第２半導体素子が導通した後に、前記第２半導体素子が導通した時に比べて自らに流れる電流を抑制する電流抑制素子と、
   前記電流抑制素子に対して電流を分流させると共に前記第２電流路に流れる電流を定める電流決定素子と、
   を備えることを特徴とするリレー駆動回路。
4. 請求項２に記載のリレー駆動回路において、
   前記電流抑制回路は、
   キャパシタと、
   前記キャパシタに対して電流を分流させ前記第２電流路に流れる電流を定める電流決定素子と、を備えることを特徴とするリレー駆動回路。
5. 請求項４に記載のリレー駆動回路において、
   前記電流抑制回路は、
   前記キャパシタに直列に接続された抵抗素子を備え、
   前記電流決定素子は、直列接続された前記キャパシタおよび前記抵抗素子に対して電流を分流させるように並列接続されていることを特徴とするリレー駆動回路。
6. 請求項１から請求項５のいずれか１項に記載のリレー駆動回路において、
   前記カレントミラー回路は、
   前記第１電流路のうち直流電源から前記第１半導体素子に至る区間に設けられた第１抵抗素子と、
   前記第２電流路のうち前記直流電源から前記第２半導体素子に至る区間に設けられた第２抵抗素子と、を備えることを特徴とするリレー駆動回路。
7. 請求項６に記載のリレー駆動回路において、
   前記第２抵抗素子の抵抗値が前記第１抵抗素子の抵抗値よりも大きいことを特徴とするリレー駆動回路。

Images