JP2018022147A5 - 半導体装置 - Google Patents

Claims (5)

1. 第１コントローラと、
   第２コントローラと、
   フレームメモリと、
   レジスタと、
   画像処理部と、を有し、
   前記フレームメモリは、画像データを格納する機能を有し、
   前記画像処理部は、前記画像データを処理する機能を有し、
   前記レジスタは、前記画像処理部が処理を行うためのパラメータを格納する機能を有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
   前記レジスタは、前記レジスタへの電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
   前記第１コントローラは、前記フレームメモリ、前記レジスタ、および前記画像処理部に対する電源供給を制御する機能を有し、
   前記第２コントローラは、前記レジスタに対し、前記レジスタへの電源供給が遮断される前に、前記レジスタへの電源供給遮断に対する準備動作を行うタイミングを指示する機能を有する、半導体装置。
2. 請求項１において、
   第３コントローラを有し、
   前記第３コントローラは、タッチセンサからの第１信号を受け取る機能と、前記第１信号をもとに第２信号を生成する機能と、を有し、
   前記第２信号は、前記タッチセンサが感知した情報を含み、
   前記第２コントローラは、前記第２信号および前記フレームメモリの消費電流をもとに、前記レジスタへの電源供給遮断に対する準備動作を行うタイミングを指示する機能を有する、半導体装置。
3. 請求項１において、
   前記レジスタは、スキャンチェーンレジスタと、第１レジスタと、第２レジスタと、を有し、
   前記スキャンチェーンレジスタは、第３レジスタと、第４レジスタと、を有し、
   前記第３レジスタの出力端子は、前記第４レジスタの入力端子に電気的に接続され、
   前記第１レジスタは、前記第３レジスタに格納されたデータを読み込む機能を有し、
   前記第２レジスタは、前記第４レジスタに格納されたデータを読み込む機能を有し、
   前記第１レジスタおよび前記第２レジスタに読み込まれたデータは、前記パラメータとして、前記画像処理部に出力され、
   前記第３レジスタは、第１保持回路を有し、
   前記第４レジスタは、第２保持回路を有し、
   前記第１保持回路は、前記第３レジスタのデータを格納する機能を有し、
   前記第３レジスタは、前記第１保持回路が格納したデータを読み込む機能を有し、
   前記第２保持回路は、前記第４レジスタのデータを格納する機能を有し、
   前記第４レジスタは、前記第２保持回路が格納したデータを読み込む機能を有し、
   前記レジスタへの電源供給が遮断されている状態で、前記第１保持回路および前記第２保持回路は、格納したデータを保持する機能を有し、
   前記第２コントローラは、前記第１保持回路が前記第３レジスタのデータを格納するタイミング、および、前記第２保持回路が前記第４レジスタのデータを格納するタイミングを指示する機能を有する、半導体装置。
4. 請求項３において、
   第３コントローラを有し、
   前記第３コントローラは、タッチセンサからの第１信号を受け取る機能と、前記第１信号をもとに第２信号を生成する機能と、を有し、
   前記第２信号は、前記タッチセンサが感知した情報を含み、
   前記第２コントローラは、前記第２信号および前記フレームメモリの消費電流をもとに、前記第１保持回路が前記第３レジスタのデータを格納するタイミング、および、前記第２保持回路が前記第４レジスタのデータを格納するタイミングを指示する機能を有する、半導体装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記第２コントローラは、アナログメモリを用いた積和演算回路を有する、半導体装置。