JP2017537588A5 - - Google Patents

Claims (9)

1. 共振回路を介して接続された少なくとも２つのスイッチを備える誘導受電器であって、前記共振回路は、インダクタンス及びキャパシタンスを含み、
   前記少なくとも２つのスイッチのうちの第１スイッチは、受電器変数に依存した第１イベントに基づいて第１状態に切り替わるように構成され、
   前記第１スイッチは、受電器変数に依存しない第２イベントに基づいて第２状態に切り替わるように構成され、
   前記第２イベントは、目標出力電圧に基づく遅延の終わりである、受電器。
2. 請求項１に記載の受電器であって、前記第１イベントは、前記第１スイッチの両端電圧又は電流が、０に到達すること、０を横切ること、又は０から立ち上がることである、受電器。
3. 請求項１に記載の受電器であって、前記遅延は、前記少なくとも２つのスイッチのうちの第２スイッチが、前記第２状態に切り替わった時から始まる、受電器。
4. 請求項１に記載の受電器であって、前記目標出力電圧は、バック電圧及びブースト電圧から成るグループから選択される、受電器。
5. 請求項１に記載の受電器であって、前記遅延は、予め定められた基準に基づいて定められる、受電器。
6. 請求項１〜５のいずれか１項に記載の受電器であって、前記共振回路は、コンデンサと並列に、直列の一対の受信コイル又は分割された受信コイルを含み、コイル間の共有点は、ＤＣ負荷に接続されている、受電器。
7. 請求項１〜５のいずれか１項に記載の受電器であって、前記共振回路は、コンデンサと並列の受信コイルを含み、前記受電器は、各スイッチとＤＣ負荷との間にそれぞれ接続された２つのインダクタを更に備える、受電器。
8. 請求項１〜７のいずれか１項に記載の受電器であって、共振回路を介して接続された前記少なくとも２つのスイッチの組み合わせは、修正されたプッシュプル型コンバータ、又は修正された倍電流整流回路である、受電器。
9. 請求項１〜８のいずれか１項に記載の受電器であって、前記第１状態はオン状態であり、前記第２状態はオフ状態である、受電器。