JP2017537556A - 低電力演算トランスコンダクタンス増幅器 - Google Patents
低電力演算トランスコンダクタンス増幅器 Download PDFInfo
- Publication number
- JP2017537556A JP2017537556A JP2017530765A JP2017530765A JP2017537556A JP 2017537556 A JP2017537556 A JP 2017537556A JP 2017530765 A JP2017530765 A JP 2017530765A JP 2017530765 A JP2017530765 A JP 2017530765A JP 2017537556 A JP2017537556 A JP 2017537556A
- Authority
- JP
- Japan
- Prior art keywords
- ota
- pair
- transistor pair
- coupled
- output nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/45—Indexing scheme relating to amplifiers the load of the amplifier being a capacitive element, e.g. CRT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45034—One or more added reactive elements, capacitive or inductive elements, to the amplifying transistors in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45058—Indexing scheme relating to differential amplifiers the cascode stage of the differential amplifier comprising a reactive element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45194—At least one active load circuit of the two load circuits in a differential amplifier being realised with a combination of more than one transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45296—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete capacitive elements, e.g. a transistor coupled as capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
Abstract
Description
BW=gm/CL
ここで、BWは、OTA400の帯域幅である。一例では、位相マージンは、90度をターゲットとしている。応答における誤差は、以下の通りである:
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
演算トランスコンダクタンス増幅器(OTA)であって、
第1のノード及び第2のノードと、
入力を受けるための差動トランジスタ対と、ここにおいて、前記差動トランジスタ対は、前記第1のノード及び前記第2のノードに結合される、
前記入力に対する応答を出力するための一対の出力ノードと、ここにおいて、前記一対の出力ノードにおける前記応答は、第1の周波数ポールを備える、
前記第1のノードと前記第2のノードとの間に結合された容量性素子と、ここにおいて、前記応答は、第2の周波数ポールを含み、前記第2の周波数ポールは、前記容量性素子の関数であり、前記第2の周波数ポールは、前記第1の周波数ポールよりも大きい周波数にある、
を備えるOTA。
[C2]
前記一対の出力ノードに結合された少なくとも1つの容量性負荷を更に備え、ここにおいて、前記第2の周波数ポールは、前記少なくとも1つの容量性負荷の関数である、C1に記載のOTA。
[C3]
前記一対の出力ノードに結合されたカスコードトランジスタ対を更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、C2に記載のOTA。
[C4]
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第1のタイプの金属酸化膜半導体(MOS)トランジスタを備える、C3に記載のOTA。
[C5]
前記カスコードトランジスタ対に結合された第2のカスコードトランジスタ対を更に備え、ここにおいて、前記第2のカスコードトランジスタ対は、第2のタイプの金属酸化膜半導体(MOS)トランジスタを備える、C4に記載のOTA。
[C6]
前記容量性素子及び前記少なくとも1つの容量性負荷は、同じタイプのキャパシタを備える、C2に記載のOTA。
[C7]
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも1つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ40〜90度となるように設定される、C2に記載のOTA。
[C8]
前記OTAは、シグマ−デルタアナログ/デジタル変換の積分機能を実行するように構成される、C1に記載のOTA。
[C9]
前記OTAは、単一段である、C1に記載のOTA。
[C10]
演算トランスコンダクタンス増幅器(OTA)のための方法であって、
差動トランジスタ対において入力を受けることと、
一対の出力ノードを通して電流を流すことと、ここにおいて、容量性素子は、前記一対の出力ノードに結合される、
第1の周波数ポール及び第2の周波数ポールを有する応答を、前記一対の出力ノードにおいて、出力することと、ここで、前記第2の周波数ポールは、前記容量性素子の関数であり、ここにおいて、前記第2の周波数ポールは、前記第1の周波数ポールよりも大きい周波数にある、
を備える方法。
[C11]
前記第2の周波数ポールは、前記一対の出力ノードに結合された少なくとも1つの容量性負荷の関数である、C10に記載の方法。
[C12]
前記一対の出力ノードに結合されたカスコードトランジスタ対を通して電流を流すことを更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、C11に記載の方法。
[C13]
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第1のタイプの金属酸化膜半導体(MOS)トランジスタを備える、C12に記載の方法。
[C14]
前記カスコードトランジスタ対に結合された第2のカスコードトランジスタ対を通して電流を流すことを更に備え、ここにおいて、前記第2のカスコードトランジスタ対は、第2のタイプの金属酸化膜半導体(MOS)トランジスタを備える、C13に記載の方法。
[C15]
前記容量性素子及び前記少なくとも1つの容量性負荷は、同じタイプのキャパシタを備える、C11に記載の方法。
[C16]
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも1つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ40〜90度となるように設定される、C11に記載の方法。
[C17]
前記入力を積分することと、
前記積分に基づいて、シグマ−デルタアナログ/デジタル変換を実行することと
を更に備える、C10に記載の方法。
[C18]
演算トランスコンダクタンス増幅器(OTA)であって、
差動トランジスタ対において入力を受けるための手段と、
一対の出力ノードを通して電流を流すための手段と、ここにおいて、容量性素子は、前記一対の出力ノードに結合される、
第1の周波数ポール及び第2の周波数ポールを有する応答を、前記一対の出力ノードにおいて、出力するための手段と、ここで、前記第2の周波数ポールは、前記容量性素子の関数であり、ここにおいて、前記第2の周波数ポールは、前記第1の周波数ポールよりも大きい周波数にある、
を備えるOTA。
[C19]
前記第2の周波数ポールは、前記一対の出力ノードに結合された少なくとも1つの容量性負荷の関数である、C18に記載のOTA。
[C20]
前記一対の出力ノードに結合されたカスコードトランジスタ対を通して電流を流すための手段を更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、C19に記載のOTA。
[C21]
前記差動トランジスタ対及び前記カスコードトランジスタ対は、第1のタイプの金属酸化膜半導体(MOS)トランジスタを備える、C20に記載のOTA。
[C22]
前記カスコードトランジスタ対に結合された第2のカスコードトランジスタ対を通して電流を流すための手段を更に備え、ここにおいて、前記第2のカスコードトランジスタ対は、第2のタイプの金属酸化膜半導体(MOS)トランジスタを備える、C21に記載のOTA。
[C23]
前記容量性素子及び前記少なくとも1つの容量性負荷は、同じタイプのキャパシタを備える、C19に記載のOTA。
[C24]
前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも1つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ40〜90度となるように設定される、C19に記載のOTA。
[C25]
シグマ−デルタアナログ/デジタル変換の積分機能を実行するための手段を更に備える、C18に記載のOTA。
[C26]
前記OTAは、単一段である、C18に記載のOTA。
Claims (26)
- 演算トランスコンダクタンス増幅器(OTA)であって、
第1のノード及び第2のノードと、
入力を受けるための差動トランジスタ対と、ここにおいて、前記差動トランジスタ対は、前記第1のノード及び前記第2のノードに結合される、
前記入力に対する応答を出力するための一対の出力ノードと、ここにおいて、前記一対の出力ノードにおける前記応答は、第1の周波数ポールを備える、
前記第1のノードと前記第2のノードとの間に結合された容量性素子と、ここにおいて、前記応答は、第2の周波数ポールを含み、前記第2の周波数ポールは、前記容量性素子の関数であり、前記第2の周波数ポールは、前記第1の周波数ポールよりも大きい周波数にある、
を備えるOTA。 - 前記一対の出力ノードに結合された少なくとも1つの容量性負荷を更に備え、ここにおいて、前記第2の周波数ポールは、前記少なくとも1つの容量性負荷の関数である、請求項1に記載のOTA。
- 前記一対の出力ノードに結合されたカスコードトランジスタ対を更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、請求項2に記載のOTA。
- 前記差動トランジスタ対及び前記カスコードトランジスタ対は、第1のタイプの金属酸化膜半導体(MOS)トランジスタを備える、請求項3に記載のOTA。
- 前記カスコードトランジスタ対に結合された第2のカスコードトランジスタ対を更に備え、ここにおいて、前記第2のカスコードトランジスタ対は、第2のタイプの金属酸化膜半導体(MOS)トランジスタを備える、請求項4に記載のOTA。
- 前記容量性素子及び前記少なくとも1つの容量性負荷は、同じタイプのキャパシタを備える、請求項2に記載のOTA。
- 前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも1つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ40〜90度となるように設定される、請求項2に記載のOTA。
- 前記OTAは、シグマ−デルタアナログ/デジタル変換の積分機能を実行するように構成される、請求項1に記載のOTA。
- 前記OTAは、単一段である、請求項1に記載のOTA。
- 演算トランスコンダクタンス増幅器(OTA)のための方法であって、
差動トランジスタ対において入力を受けることと、
一対の出力ノードを通して電流を流すことと、ここにおいて、容量性素子は、前記一対の出力ノードに結合される、
第1の周波数ポール及び第2の周波数ポールを有する応答を、前記一対の出力ノードにおいて、出力することと、ここで、前記第2の周波数ポールは、前記容量性素子の関数であり、ここにおいて、前記第2の周波数ポールは、前記第1の周波数ポールよりも大きい周波数にある、
を備える方法。 - 前記第2の周波数ポールは、前記一対の出力ノードに結合された少なくとも1つの容量性負荷の関数である、請求項10に記載の方法。
- 前記一対の出力ノードに結合されたカスコードトランジスタ対を通して電流を流すことを更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、請求項11に記載の方法。
- 前記差動トランジスタ対及び前記カスコードトランジスタ対は、第1のタイプの金属酸化膜半導体(MOS)トランジスタを備える、請求項12に記載の方法。
- 前記カスコードトランジスタ対に結合された第2のカスコードトランジスタ対を通して電流を流すことを更に備え、ここにおいて、前記第2のカスコードトランジスタ対は、第2のタイプの金属酸化膜半導体(MOS)トランジスタを備える、請求項13に記載の方法。
- 前記容量性素子及び前記少なくとも1つの容量性負荷は、同じタイプのキャパシタを備える、請求項11に記載の方法。
- 前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも1つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ40〜90度となるように設定される、請求項11に記載の方法。
- 前記入力を積分することと、
前記積分に基づいて、シグマ−デルタアナログ/デジタル変換を実行することと
を更に備える、請求項10に記載の方法。 - 演算トランスコンダクタンス増幅器(OTA)であって、
差動トランジスタ対において入力を受けるための手段と、
一対の出力ノードを通して電流を流すための手段と、ここにおいて、容量性素子は、前記一対の出力ノードに結合される、
第1の周波数ポール及び第2の周波数ポールを有する応答を、前記一対の出力ノードにおいて、出力するための手段と、ここで、前記第2の周波数ポールは、前記容量性素子の関数であり、ここにおいて、前記第2の周波数ポールは、前記第1の周波数ポールよりも大きい周波数にある、
を備えるOTA。 - 前記第2の周波数ポールは、前記一対の出力ノードに結合された少なくとも1つの容量性負荷の関数である、請求項18に記載のOTA。
- 前記一対の出力ノードに結合されたカスコードトランジスタ対を通して電流を流すための手段を更に備え、ここにおいて、前記一対の出力ノードは、前記カスコードトランジスタ対を介して前記差動トランジスタ対に結合される、請求項19に記載のOTA。
- 前記差動トランジスタ対及び前記カスコードトランジスタ対は、第1のタイプの金属酸化膜半導体(MOS)トランジスタを備える、請求項20に記載のOTA。
- 前記カスコードトランジスタ対に結合された第2のカスコードトランジスタ対を通して電流を流すための手段を更に備え、ここにおいて、前記第2のカスコードトランジスタ対は、第2のタイプの金属酸化膜半導体(MOS)トランジスタを備える、請求項21に記載のOTA。
- 前記容量性素子及び前記少なくとも1つの容量性負荷は、同じタイプのキャパシタを備える、請求項19に記載のOTA。
- 前記応答のゲイン、前記容量性素子のキャパシタンス及び前記少なくとも1つの容量性負荷のキャパシタンスは、前記応答の位相マージンがおおよそ40〜90度となるように設定される、請求項19に記載のOTA。
- シグマ−デルタアナログ/デジタル変換の積分機能を実行するための手段を更に備える、請求項18に記載のOTA。
- 前記OTAは、単一段である、請求項18に記載のOTA。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/566,539 US9369099B1 (en) | 2014-12-10 | 2014-12-10 | Low power operational transconductance amplifier |
US14/566,539 | 2014-12-10 | ||
PCT/US2015/057366 WO2016093966A1 (en) | 2014-12-10 | 2015-10-26 | Low power operational transconductance amplifier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017537556A true JP2017537556A (ja) | 2017-12-14 |
JP2017537556A5 JP2017537556A5 (ja) | 2018-11-08 |
JP6692815B2 JP6692815B2 (ja) | 2020-05-13 |
Family
ID=54477328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017530765A Active JP6692815B2 (ja) | 2014-12-10 | 2015-10-26 | 低電力演算トランスコンダクタンス増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9369099B1 (ja) |
EP (1) | EP3231087B1 (ja) |
JP (1) | JP6692815B2 (ja) |
KR (1) | KR20170093130A (ja) |
CN (1) | CN107005203B (ja) |
WO (1) | WO2016093966A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11016519B2 (en) * | 2018-12-06 | 2021-05-25 | Stmicroelectronics International N.V. | Process compensated gain boosting voltage regulator |
JP2020184665A (ja) | 2019-05-07 | 2020-11-12 | 株式会社村田製作所 | 送受信回路 |
CN112865800B (zh) * | 2020-12-31 | 2024-04-02 | 瑞声科技(南京)有限公司 | 一种优化OTA的sigma-delta ADC调制器及电子设备 |
US11736071B2 (en) * | 2021-03-22 | 2023-08-22 | Qualcomm Incorporated | Wideband amplifier |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068761A (ja) * | 1998-08-18 | 2000-03-03 | Fujitsu Ltd | 半導体増幅回路 |
JP2000183671A (ja) * | 1998-12-08 | 2000-06-30 | Natl Semiconductor Corp <Ns> | 動的補償を有する増幅器及び方法 |
JP2010519857A (ja) * | 2007-02-23 | 2010-06-03 | クゥアルコム・インコーポレイテッド | 集積フィルタを備えた増幅器 |
JP2010521127A (ja) * | 2007-03-09 | 2010-06-17 | クゥアルコム・インコーポレイテッド | 広帯域インピーダンスおよびノイズ整合を備えた周波数選択性増幅器 |
JP2011530246A (ja) * | 2008-08-01 | 2011-12-15 | クゥアルコム・インコーポレイテッド | スイッチトキャパシタ回路用の適応型バイス電流発生 |
JP2014509136A (ja) * | 2011-02-14 | 2014-04-10 | ノルディック セミコンダクタ アーエスアー | アナログデジタル変換器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5384501A (en) * | 1990-06-15 | 1995-01-24 | Kabushiki Kaisha Toshiba | Integration circuit including a differential amplifier having a variable transconductance |
US5631598A (en) * | 1995-06-07 | 1997-05-20 | Analog Devices, Inc. | Frequency compensation for a low drop-out regulator |
DE69529908T2 (de) * | 1995-11-30 | 2003-12-04 | St Microelectronics Srl | Frequenzselbstkompensierter Operationsverstärker |
JP3361021B2 (ja) * | 1996-12-16 | 2003-01-07 | 株式会社東芝 | フィルタ回路 |
US6191637B1 (en) * | 1999-03-05 | 2001-02-20 | National Semiconductor Corporation | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency |
US7049894B1 (en) | 2004-02-27 | 2006-05-23 | Marvell International Ltd. | Ahuja compensation circuit with enhanced bandwidth |
US7248117B1 (en) | 2005-02-04 | 2007-07-24 | Marvell International Ltd. | Frequency compensation architecture for stable high frequency operation |
US7639078B2 (en) * | 2006-07-27 | 2009-12-29 | Linear Technology Corporation | Class AB folded-cascode amplifier having cascode compensation |
US7760019B2 (en) * | 2008-03-04 | 2010-07-20 | Micron Technology, Inc. | Adaptive operational transconductance amplifier load compensation |
US7646247B2 (en) * | 2008-06-02 | 2010-01-12 | Mediatek Singapore Pte Ltd. | Ahuja compensation circuit for operational amplifier |
CN101615894B (zh) * | 2008-06-27 | 2013-06-19 | 深圳赛意法微电子有限公司 | 可调线性运算跨导放大器 |
KR20100021938A (ko) | 2008-08-18 | 2010-02-26 | 삼성전자주식회사 | 개선된 위상 마진을 갖는 폴디드 캐스코드 연산 증폭기 |
IT1392081B1 (it) | 2008-12-05 | 2012-02-09 | St Wireless Sa | "amplificatore operazionale a trasconduttanza a due stadi di amplificazione" |
US8072267B2 (en) * | 2009-06-09 | 2011-12-06 | Infineon Technologies Ag | Phase margin modification in operational transconductance amplifiers |
US7889004B1 (en) * | 2009-09-30 | 2011-02-15 | Analog Devices, Inc. | Operational amplifiers with enhanced parameters |
CN103929138B (zh) * | 2014-04-24 | 2016-08-31 | 东南大学 | 一种低功耗高增益高摆率的运算跨导放大器 |
-
2014
- 2014-12-10 US US14/566,539 patent/US9369099B1/en active Active
-
2015
- 2015-10-26 EP EP15790771.8A patent/EP3231087B1/en active Active
- 2015-10-26 KR KR1020177014796A patent/KR20170093130A/ko unknown
- 2015-10-26 CN CN201580065176.8A patent/CN107005203B/zh not_active Expired - Fee Related
- 2015-10-26 WO PCT/US2015/057366 patent/WO2016093966A1/en active Application Filing
- 2015-10-26 JP JP2017530765A patent/JP6692815B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068761A (ja) * | 1998-08-18 | 2000-03-03 | Fujitsu Ltd | 半導体増幅回路 |
JP2000183671A (ja) * | 1998-12-08 | 2000-06-30 | Natl Semiconductor Corp <Ns> | 動的補償を有する増幅器及び方法 |
JP2010519857A (ja) * | 2007-02-23 | 2010-06-03 | クゥアルコム・インコーポレイテッド | 集積フィルタを備えた増幅器 |
JP2010521127A (ja) * | 2007-03-09 | 2010-06-17 | クゥアルコム・インコーポレイテッド | 広帯域インピーダンスおよびノイズ整合を備えた周波数選択性増幅器 |
JP2011530246A (ja) * | 2008-08-01 | 2011-12-15 | クゥアルコム・インコーポレイテッド | スイッチトキャパシタ回路用の適応型バイス電流発生 |
JP2014509136A (ja) * | 2011-02-14 | 2014-04-10 | ノルディック セミコンダクタ アーエスアー | アナログデジタル変換器 |
Also Published As
Publication number | Publication date |
---|---|
WO2016093966A1 (en) | 2016-06-16 |
US9369099B1 (en) | 2016-06-14 |
CN107005203B (zh) | 2020-06-26 |
KR20170093130A (ko) | 2017-08-14 |
CN107005203A (zh) | 2017-08-01 |
EP3231087B1 (en) | 2022-01-05 |
EP3231087A1 (en) | 2017-10-18 |
JP6692815B2 (ja) | 2020-05-13 |
US20160173044A1 (en) | 2016-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6290247B2 (ja) | 非起動の受信機からのlo信号による受信機較正 | |
JP5951906B2 (ja) | 出力ごとに独立した利得制御を備える単一入力多出力増幅器 | |
JP6522666B2 (ja) | オンチップ二重供給マルチモードcmosレギュレータ | |
US10715094B2 (en) | Amplification circuit, apparatus for amplifying, low noise amplifier, radio receiver, mobile terminal, base station, and method for amplifying | |
US9154170B2 (en) | TIA-to-ADC interface with low-noise and a wide-range of passive gain control | |
JP6692815B2 (ja) | 低電力演算トランスコンダクタンス増幅器 | |
TW201722092A (zh) | 低雜訊放大器和陷波濾波器 | |
US20160181983A1 (en) | Low power operational transconductance amplifier | |
JP6625564B2 (ja) | コモンモード補償を用いた差動モード帯域幅拡張技法 | |
US11632098B2 (en) | Polyphase filter with interphase coupling | |
CN106233620B (zh) | 用于偏置电压生成的传输门 | |
US20220094310A1 (en) | Active splitting amplifier circuit | |
US10790805B2 (en) | Impedance converter to achieve negative capacitance and/or negative inductance for radio frequency front end matching | |
Fan et al. | A reconfigurable 0.7–2.6 GHz wideband mixer for multi-mode multi-standard receivers in 0.18 μm RF CMOS | |
Zhang et al. | A 0.1–4 GHz SDR receiver with reconfigurable 10–100 MHz signal bandwidth in 65 nm CMOS | |
JP2024041965A (ja) | 低電圧クラスab演算相互コンダクタンス増幅器 | |
US20170054415A1 (en) | Differential voltage reference buffer with resistor chopping |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6692815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |