JP2017532789A - バリア層の除去方法及び半導体構造体の形成方法 - Google Patents

バリア層の除去方法及び半導体構造体の形成方法 Download PDF

Info

Publication number
JP2017532789A
JP2017532789A JP2017520881A JP2017520881A JP2017532789A JP 2017532789 A JP2017532789 A JP 2017532789A JP 2017520881 A JP2017520881 A JP 2017520881A JP 2017520881 A JP2017520881 A JP 2017520881A JP 2017532789 A JP2017532789 A JP 2017532789A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
semiconductor structure
metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017520881A
Other languages
English (en)
Other versions
JP6438131B2 (ja
Inventor
ジョウウェイ ジャ
ジョウウェイ ジャ
ドンフェン シャオ
ドンフェン シャオ
ジエン ワン
ジエン ワン
ホイ ワン
ホイ ワン
Original Assignee
エーシーエム リサーチ （シャンハイ） インコーポレーテッド
エーシーエム リサーチ （シャンハイ） インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーシーエム リサーチ （シャンハイ） インコーポレーテッド, エーシーエム リサーチ （シャンハイ） インコーポレーテッド filed Critical エーシーエム リサーチ （シャンハイ） インコーポレーテッド
Publication of JP2017532789A publication Critical patent/JP2017532789A/ja
Application granted granted Critical
Publication of JP6438131B2 publication Critical patent/JP6438131B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、ルテニウム又はコバルトからなる少なくとも１層を含むバリア層の除去方法を提供し、該除去方法は、熱流エッチングにより、半導体構造体における非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層を除去する工程を備えている。本発明は、さらに、半導体構造体の形成方法を提供し、該形成方法は、誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する工程と、非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す工程と、熱流エッチングにより、非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層と、ハードマスク層とを除去する工程とを備えている。

Description

本発明は、通常、集積回路製造プロセスに関し、特に、バリア層の除去方法及び半導体構造体の形成方法に関する。
半導体構造体において、電子回路の構成要素を形成する従来の材料は、アルミニウムである。しかし、集積回路の特徴であるサイズは小さくなっているため、アルミニウムは、その抵抗が大きいことから、半導体構造体に電子回路の構成要素を形成することは、もはや適当ではない。良好な電気伝導率を持つ銅は、アルミニウムに置き換わり、集積回路に使用されている。しかしながら、銅は、ＳｉＯ２に容易に拡散するという欠点を持っており、この欠点は、集積回路に重大な悪影響を及ぼす。従って、この問題を解決するために、銅のＳｉＯ２への拡散を防止するバリア層が用いられている。
現在、バリア層の材料は、通常、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）又は窒化チタン（ＴｉＮ）が選ばれており、半導体構造体における非凹部領域の上に形成されたバリア層は、主に化学機械研磨（ＣＭＰ）により除去される。２０ｎｍ又は２０ｎｍ以下のノードプロセスでは、バリア層の厚さは十分に小さくなければならない。タンタル、窒化タンタル、チタン又は窒化チタンからなるバリア層にとって、もし、このバリア層の厚さが小さ過ぎる場合には、バリア層における銅のＳｉＯ２への拡散を防止するという能力が減じてしまい、従って、タンタル、窒化タンタル、チタン又は窒化チタンからなるバリア層は、２０ｎｍ又は２０ｎｍ以下のノードプロセスでは適当ではない。
このため、２０ｎｍ又は２０ｎｍ以下のノードプロセスにおいて、バリア層を形成するための新材料を見つけ出す必要がある。コバルト（Ｃｏ）又はルテニウム（Ｒｕ）がバリア層の形成に用いることができるという事実が証明された。コバルト又はルテニウムにおける銅のＳｉＯ２への拡散を防止するという能力は、タンタル、窒化タンタル、チタン又は窒化チタンにおける当該能力よりも極めて強い。半導体構造体においてバリア層としてコバルトを用いる際に、コバルト下地がスラリと接触している場合には、該バリア層を化学機械研磨している間に、トレンチ又はヴィアのような凹部領域の側面に沿って、コバルト下地に対する電位化学腐食（potential chemical corrosion）が生じる。ガルバニック腐食（異種金属接触腐食）は、銅がコバルト下地と共にガルバニック対を形成する場所に存在する凹部領域の上面に生じる。ルテニウムの硬度は、比較的に高い。ルテニウムからなるバリア層を化学機械研磨する際には、引っ掻き傷が生じやすい。
それ故に、新材料の特性により、バリア層はＣＭＰによって除去しにくく、従って、新材料における工業化の障害を含んでいる。
本発明は、ルテニウム又はコバルトからなる少なくとも１層を含むバリア層の除去方法を提供し、該除去方法は、熱流エッチング（thermal flow etching）により、半導体構造体における非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層を除去する工程を備えている。
本発明は、さらに、半導体構造体の形成方法を提供し、該形成方法は、誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する工程と、非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す工程と、熱流エッチングにより、非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層と、ハードマスク層とを除去する工程とを備えている。
本発明は、ルテニウム又はコバルトを含むバリア層が、熱流エッチングによって除去される。該熱流エッチングは、ルテニウム又はコバルトからなるバリア層に対する化学機械研磨による不具合を克服することができる。その上、半導体構造体の形成プロセスにおいて、バリア層とハードマスク層とを除去するのに熱流エッチングを用いると、機械的な力を生じない。さらに、非凹部領域の上に形成された金属層は電解研磨によって除去が可能となり、該電解研磨は機械的な力を生じることがない。半導体構造体の形成プロセス中に、誘電体層には機械的な力が生じないため、半導体構造体には、ローｋ（low k）又は超ローｋ（ultra low k）の誘電体を用いることができる。
図１−１は本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図１−２は本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図１−３は本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図２は本発明の一例示的実施形態に係る半導体構造体の形成方法を示すフローチャート図である。 図３−１は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図３−２は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図３−３は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図３−４は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図４は本発明の他の例示的実施形態に係る半導体構造体の形成方法を示すフローチャート図である。 図５−１は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図５−２は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図５−３Ａは本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図５−３Ｂは本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図５−４は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。 図６は本発明の他の例示的実施形態に係る半導体構造体の形成方法を示すフローチャート図である。
本発明は、ルテニウム又はコバルトからなる少なくとも１層を含むバリア層の除去方法を提供する。ルテニウム又はコバルトを含み、半導体構造体における非凹部領域の上に形成されたバリア層は、熱流エッチングによって除去される。以下の例示は、バリア層の除去方法及び半導体構造体の形成方法を示している。
図１−１から図１−３は、本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示している。半導体構造体は、ウェーハのような基板１０１を含んでいる。基板１０１は、図示はしないが、該基板１０１の中に、ＩＣ装置及び必要な接続構造体を既に含んでいてもよい。ある用途では、絶縁層１０２が基板１０１の上に形成される。絶縁層１０２はＳｉＣＮであり得る。誘電体層が絶縁層１０２の上に形成される。絶縁層１０２が基板１０１の上に形成されない場合は、誘電体層が基板１０１の上に直接に形成され得る。誘電体層は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＢＤ（Black Diamond）、ＢＤII、又はＢＤIIのような材料を含んでいてもよい。半導体装置には、半導体構造体同士の間の容量を低減するローｋ誘電体材料を選択するのが好ましい。異なる構造体の要求によると、誘電体層は２層又は２層以上から構成され得る。図に示す実施形態においては、該誘電体層は、絶縁層１０２の上に形成された第１誘電体層１０３と、該第１誘電体層１０３の上に形成された第２誘電体層１０４との２層を含む。第１誘電体層１０３はローｋ誘電体層であり得る。第２誘電体層１０４はＴＥＯＳであり得る。ハードマスク層１０５が第２誘電体層１０４の上に堆積される。ハードマスク層１０５の材料は、窒化チタン、窒化タンタル、タングステン又は窒化タングステンを含んでいてもよい。凹部領域、例えばトレンチ又はヴィア等は、公知の方法を用いて、ハードマスク層１０５、第２誘電体層１０４、第１誘電体層１０３及び絶縁層１０２に形成されており、その一例として、凹部領域１０８が図中に示されている。
バリア層１０６が、ハードマスク層１０５の上、並びに凹部領域１０８の側面上及び底面上に堆積される。バリア層１０６の材料は、２０ｎｍ又は２０ｎｍ以下のノードプロセスの要求を満たす、少なくともルテニウム又はコバルトを含む。バリア層１０６と、ハードマスク層１０５、第２誘電体層１０４、第１誘電体層１０３及び絶縁層１０２との間の付着性を改善するために、該バリア層１０６は、第１バリア層と第２バリア層との２層を含むことが好ましい。第１バリア層は、ハードマスク層１０５の上、並びに凹部領域１０８の側面上及び底面上に形成される。第１バリア層の材料は、チタン、窒化チタン、タンタル又は窒化タンタルを選択することができる。第２バリア層は第１バリア層の上に形成され、且つ、その材料はルテニウム又はコバルトである。一般的には、第２バリア層がコバルトであるなら、第１バリア層は窒化チタンを選ぶのが好ましく、第２バリア層がルテニウムであるなら、第１バリア層は窒化タンタルを選ぶのが好ましい。
金属層１０７がバリア層１０６の上に形成され、且つ凹部領域１０８を埋めている。ある用途においては、金属層１０７を堆積するよりも前に、バリア層１０６の上に金属シード層を堆積し得る。該金属シード層は、バリア層１０６の上への金属層１０７の堆積及び結合が容易となるように、金属層１０７と同じ材料を含んでいてもよい。図１−１に示すように、金属層１０７は、凹部領域１０８を埋めると共に、非凹部領域を覆っている。金属層１０７は、銅層であることが好ましい。
図１−２に示すように、非凹部領域の上に形成された金属層１０７を除去すると共に、凹部領域１０８の金属を除去する。これにより、凹部領域１０８の中には、ある程度の量、すなわち所定量の金属が残る。本実施形態においては、凹部領域１０８の金属表面は、第２誘電体層１０４の上面と同一の高さである。非凹部領域の上に形成された金属層１０７と、凹部領域１０８の金属とは、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去され得る。金属層１０７の大部分はＣＭＰによって除去され、半導体構造体上の連続的な金属層１０７が約５００オングストロームから１０００オングストロームの厚さで残るのが好ましく、その後、電解研磨を用いて、非凹部領域の上に形成された金属層１０７の残部と、凹部領域１０８の金属とを除去するのが好ましい。ＣＭＰプロセス中に、チップ内の異なる段差の高さは最小化される。電解研磨法及び電界研磨装置は、ここにレファレンスとして参照し得る国際特許出願ＰＣＴ／ＣＮ２０１２／０７５９９０に開示されている。
図１−３に示すように、熱流エッチングにより、非凹部領域の上に形成されたバリア層１０６とハードマスク層１０５とを除去する。熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスを選択し得る。例えば、ＸｅＦ２を選んだ場合のＸｅＦ２と、ルテニウム（Ｒｕ）又はコバルト（Ｃｏ）との化学式は、以下となる。
Ｒｕ＋３ＸｅＦ２−> ＲｕＦ６(揮発)＋３Ｘｅ(気体）
Ｃｏ＋２ＸｅＦ２−> ＣｏＦ４(揮発)＋２Ｘｅ(気体）
ルテニウムを含むバリア層１０６に対する熱流エッチングの温度は、０℃から４００℃であり、１００℃から３５０℃がより良い。ルテニウムを含むバリア層１０６に対する熱流エッチングの圧力は、１０ｍＴｏｒｒから２０Ｔｏｒｒである。ＸｅＦ２の流量は、０ｓｃｃｍから５０ｓｃｃｍであり、該流量は、質量流量計によって調節され得る。これらの条件下において、Ｒｕのエッチングレートは、Ｔａ、ＴａＮ、Ｔｉ又はＴｉＮのエッチングレートとほぼ同一である。１１０℃において、Ｒｕのエッチングレートは、流量が９ｓｃｃｍの場合に、約２５０オングストローム／分である。Ｃｏを含むバリア層１０６に対する熱流エッチングの条件は、温度が１２０℃から６００℃であり、２００℃から４００℃が好ましい。バリア層１０６とハードマスク層１０５とが除去された後は、図１−３に示すように、金属線が分離される。
バリア層１０６が熱流エッチングによって除去されるよりも前に、基板１０１の表面は、ＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理が必要となることがある。これは、電解研磨による金属除去プロセス中に、バリア層１０６の上面に酸化膜からなる層が形成される場合があり、該酸化膜は、その下のバリア層１０６に対するエッチング効率を低下させるおそれがあるからである。従って、熱流エッチングによってバリア層１０６が除去されるよりも前に、基板１０１の表面に対して、該酸化膜を除去する処理を行うことが好ましい。
従って、図２に示すように、本発明の一例示的実施形態に係る半導体構造体の形成方法は、以下のように要約することができる。
ステップ２０１：誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する。
ステップ２０３：非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す。
ステップ２０５：熱流エッチングにより、非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層と、ハードマスク層とを除去する。
本実施形態においては、凹部領域の金属表面は、誘電体層の上面の高さと同一である。
図３−１から図３−４には、本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示している。半導体構造体は、ウェーハのような基板３０１を含んでいる。基板３０１は、図示はしないが、該基板３０１の中に、ＩＣ装置及び必要な接続構造体を既に含んでいてもよい。ある用途では、絶縁層３０２が基板３０１の上に形成される。絶縁層３０２はＳｉＣＮであり得る。誘電体層が絶縁層３０２の上に形成される。絶縁層３０２が基板３０１の上に形成されない場合は、誘電体層が基板３０１の上に直接に形成され得る。誘電体層は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＢＤ、ＢＤII、又はＢＤIIのような材料を含んでいてもよい。半導体装置においては、半導体構造体同士の間の容量を低減するローｋ誘電体材料を選択するのが好ましい。異なる構造体の要求によると、誘電体層は２層又は２層以上から構成され得る。図に示す実施形態においては、該誘電体層は、絶縁層３０２の上に形成された第１誘電体層３０３と、該第１誘電体層３０３の上に形成された第２誘電体層３０４との２層を含む。第１誘電体層３０３はローｋ誘電体層であり得る。第２誘電体層３０４はＴＥＯＳであり得る。ハードマスク層３０５が第２誘電体層３０４の上に堆積される。ハードマスク層３０５の材料は、窒化チタン、窒化タンタル、タングステン又は窒化タングステンを含んでいてもよい。凹部領域、例えばトレンチ又はヴィア等は、公知の方法を用いて、ハードマスク層３０５、第２誘電体層３０４、第１誘電体層３０３及び絶縁層３０２に形成されており、その一例として、凹部領域３０８が図中に示されている。
バリア層３０６が、ハードマスク層３０５の上、並びに凹部領域３０８の側面上及び底面上に堆積される。バリア層３０６の材料は、２０ｎｍ又は２０ｎｍ以下のノードプロセスの要求を満たす、少なくともルテニウムを含む。バリア層３０６と、ハードマスク層３０５、第２誘電体層３０４、第１誘電体層３０３及び絶縁層３０２との間の付着性を改善するために、該バリア層３０６は、第１バリア層と第２バリア層との２層を含むことが好ましい。第１バリア層は、ハードマスク層３０５の上、並びに凹部領域３０８の側面上及び底面上に形成される。第１バリア層の材料は、チタン、窒化チタン、タンタル又は窒化タンタルを選択することができる。第２バリア層は第１バリア層の上に形成され、且つ、その材料はルテニウムである。一般的には、第２バリア層がルテニウムであるなら、第１バリア層は窒化タンタルを選ぶのが好ましい。
金属層３０７がバリア層３０６の上に形成され、且つ凹部領域３０８を埋めている。ある用途においては、金属層３０７を堆積するよりも前に、バリア層３０６の上に金属シード層を堆積し得る。該金属シード層は、バリア層３０６の上への金属層３０７の堆積及び結合が容易となるように、金属層３０７と同じ材料を含んでいてもよい。図３−１に示すように、金属層３０７は、凹部領域３０８を埋めると共に、非凹部領域を覆っている。金属層３０７は、銅層であることが好ましい。
図３−２に示すように、非凹部領域の上に形成された金属層３０７を除去すると共に、凹部領域３０８の金属を除去する。これにより、凹部領域３０８の中には、ある程度の量、すなわち所定量の金属が残る。本実施形態においては、凹部領域３０８の金属表面は、第２誘電体層３０４の上面よりも低い。非凹部領域の上に形成された金属層３０７と、凹部領域３０８の金属とは、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去され得る。金属層３０７の大部分はＣＭＰによって除去され、半導体構造体上の連続的な金属層３０７が約５００オングストロームから１０００オングストロームの厚さで残るのが好ましく、その後、電解研磨を用いて、非凹部領域の上に形成された金属層３０７の残部と、凹部領域３０８の金属とを除去するのが好ましい。ＣＭＰプロセス中に、チップ内の異なる段差の高さは最小化される。電解研磨法及び電界研磨装置は、ここにレファレンスとして参照し得る国際特許出願ＰＣＴ／ＣＮ２０１２／０７５９９０に開示されている。
図３−３に示すように、凹部領域３０８の金属表面をキャップ層３０９によって選択的に覆う。ここで、「選択的に覆う」とは、キャップ層３０９が、凹部領域３０８の金属表面上のみを覆う一方、非凹部領域の上に形成されたバリア層３０６の表面上は覆わないということを意味する。凹部領域３０８におけるキャップ層３０９の上面は、第２誘電体層３０４の上面の高さと同一である。キャップ層３０９は、通常、コバルト材料を選択する。但し、他の材料を使用することも可能である。
図３−４に示すように、熱流エッチングにより、非凹部領域の上に形成されたバリア層３０６とハードマスク層３０５とを除去する。熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスを選択し得る。例えば、ＸｅＦ２を選んだ場合、ルテニウムを含むバリア層３０６に対する熱流エッチングの温度は、０℃から４００℃であり、５０℃から１２０℃がより良い。ルテニウムを含むバリア層３０６に対する熱流エッチングの圧力は、１０ｍＴｏｒｒから２０Ｔｏｒｒである。ＸｅＦ２の流量は、０ｓｃｃｍから５０ｓｃｃｍであり、該流量は、質量流量計によって調節され得る。これらの条件下において、Ｒｕのエッチングレートは、Ｔａ、ＴａＮ、Ｔｉ又はＴｉＮのエッチングレートとほぼ同一である。１１０℃において、Ｒｕのエッチングレートは、約２５０オングストローム／分である。また、温度が１２０℃よりも低い場合には、ＸｅＦ２とＣｏとの間の反応は無視し得る。
バリア層３０６が熱流エッチングによって除去されるよりも前に、基板３０１の表面は、ＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理が必要となることがある。これは、電解研磨による金属除去プロセス中に、バリア層３０６の上面に酸化膜からなる層が形成される場合があり、該酸化膜は、その下のバリア層３０６に対するエッチング効率を低下させるおそれがあるからである。従って、熱流エッチングによってバリア層３０６が除去されるよりも前に、基板３０１の表面に対して、該酸化膜を除去する処理を行うことが好ましい。
従って、図４に示すように、本発明の他の例示的実施形態に係る半導体構造体の形成方法は、以下のように要約することができる。
ステップ４０１：誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウムからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する。
ステップ４０３：非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す。ここで、凹部領域内の金属表面は、誘電体層の上面よりも低い。
ステップ４０４：凹部領域内の金属表面をキャップ層により選択的に覆う。ここで、凹部領域内のキャップ層の上面は、誘電体層の上面の高さと同一である。
ステップ４０５：熱流エッチングにより、非凹部領域の上に形成されたルテニウムを含むバリア層と、ハードマスク層とを除去する。
図５−１から図５−４には、本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示している。半導体構造体は、ウェーハのような基板５０１を含んでいる。ある用途では、絶縁層５０２が基板５０１の上に形成される。絶縁層５０２はＳｉＣＮであり得る。誘電体層が絶縁層５０２の上に形成される。絶縁層５０２が基板５０１の上に形成されない場合は、誘電体層が基板５０１の上に直接に形成され得る。誘電体層は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＢＤ、ＢＤII、又はＢＤIIのような材料を含んでいてもよい。半導体装置においては、半導体構造体同士の間の容量を低減するローｋ誘電体材料を選択するのが好ましい。異なる構造体の要求によると、誘電体層は２層又は２層以上から構成され得る。図に示す実施形態においては、該誘電体層は、絶縁層５０２の上に形成された第１誘電体層５０３と、該第１誘電体層５０３の上に形成された第２誘電体層５０４との２層を含む。第１誘電体層５０３はローｋ誘電体層であり得る。第２誘電体層５０４はＴＥＯＳであり得る。ハードマスク層５０５が第２誘電体層５０４の上に堆積される。ハードマスク層５０５の材料は、窒化チタン、窒化タンタル、タングステン又は窒化タングステンを含んでいてもよい。凹部領域、例えばトレンチ又はヴィア等は、公知の方法を用いて、ハードマスク層５０５、第２誘電体層５０４、第１誘電体層５０３及び絶縁層５０２に形成されており、その一例として、凹部領域５０８が図中に示されている。
バリア層５０６が、ハードマスク層５０５の上、並びに凹部領域５０８の側面上及び底面上に堆積される。バリア層５０６の材料は、２０ｎｍ又は２０ｎｍ以下のノードプロセスの要求を満たす、少なくともルテニウム又はコバルトを含む。バリア層５０６と、ハードマスク層５０５、第２誘電体層５０４、第１誘電体層５０３及び絶縁層５０２との間の付着性を改善するために、該バリア層５０６は、第１バリア層と第２バリア層との２層を含むことが好ましい。第１バリア層は、ハードマスク層５０５の上、並びに凹部領域１０８の側面上及び底面上に形成される。第１バリア層の材料は、チタン、窒化チタン、タンタル又は窒化タンタルを選択することができる。第２バリア層は第１バリア層の上に形成され、且つ、その材料はルテニウム又はコバルトである。一般的には、第２バリア層がコバルトであるなら、第１バリア層は窒化チタンを選ぶのが好ましく、また、第２バリア層がルテニウムであるなら、第１バリア層は窒化タンタルを選ぶのが好ましい。
金属層５０７がバリア層５０６の上に形成され、且つ凹部領域５０８を埋めている。ある用途においては、金属層５０７を堆積するよりも前に、バリア層５０６の上に金属シード層を堆積し得る。該金属シード層は、バリア層５０６の上への金属層５０７の堆積及び結合が容易となるように、金属層５０７と同じ材料を含んでいてもよい。図５−１に示すように、金属層５０７は、凹部領域５０８を埋めると共に、非凹部領域を覆っている。金属層５０７は、銅層であることが好ましい。
図５−２に示すように、非凹部領域の上に形成された金属層５０７を除去すると共に、凹部領域５０８の金属を除去する。これにより、凹部領域５０８の中には、ある程度の量、すなわち所定量の金属が残る。本実施形態においては、凹部領域５０８の金属表面は、第２誘電体層５０４の上面よりも低い。非凹部領域の上に形成された金属層５０７と、凹部領域５０８の金属とは、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去され得る。金属層５０７の大部分はＣＭＰによって除去され、半導体構造体上の連続的な金属層５０７が約５００オングストロームから１０００オングストロームの厚さで残るのが好ましく、その後、電解研磨を用いて、非凹部領域の上に形成された金属層５０７の残部と、凹部領域５０８の金属とを除去するのが好ましい。ＣＭＰプロセス中に、チップ内の異なる段差の高さは最小化される。電解研磨法及び電界研磨装置は、ここにレファレンスとして参照し得る国際特許出願ＰＣＴ／ＣＮ２０１２／０７５９９０に開示されている。
熱流エッチングにより、非凹部領域の上に形成されたバリア層５０６とハードマスク層５０５とを除去する。バリア層５０６及びハードマスク層５０５を除去するプロセス中に、凹部領域５０８の側面上に形成されたバリア層５０６が部分的にエッチングされてもよい。図５−３Ａ及び図５−３Ｂは、非凹部領域の上に形成されたバリア層５０６とハードマスク層５０５とが熱流エッチングによって除去される後の両極端の状態を表している。
バリア層５０６が熱流エッチングによって除去されるよりも前に、基板５０１の表面は、ＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理が必要となることがある。これは、電解研磨による金属除去プロセス中に、バリア層５０６の上面に酸化膜からなる層が形成される場合があり、該酸化膜は、その下のバリア層５０６に対するエッチング効率を低下させるおそれがあるからである。従って、熱流エッチングによってバリア層３０６が除去されるよりも前に、基板５０１の表面に対して、該酸化膜を除去する処理を行うことが好ましい。
図５−４に示すように、凹部領域５０８の金属表面をキャップ層５０９によって選択的に覆う。凹部領域５０８におけるキャップ層５０９の上面は、第２誘電体層５０４の上面の高さと同一である。キャップ層５０９は、通常、コバルト材料を選択する。但し、他の材料を使用することも可能である。なぜなら、凹部領域５０８の金属表面の上にはそれを覆うキャップ層５０９があり、従って、バリア層５０６は、非凹部領域の上にバリア層５０６の残渣を残さないように、オーバエッチングが可能となるからである。
従って、図６に示すように、本発明の他の例示的実施形態に係る半導体構造体の形成方法は、以下のように要約することができる。
ステップ６０１：誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する。
ステップ６０３：非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す。ここで、凹部領域内の金属表面は、誘電体層の上面よりも低い。
ステップ６０５：熱流エッチングにより、非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層と、ハードマスク層とを除去する。
ステップ６０６：凹部領域内の金属表面をキャップ層により選択的に覆う。ここで、凹部領域内のキャップ層の上面は、誘電体層の上面の高さと同一である。
発明に係る上記の記載は、図面及び明細書のために呈示されている。ここに開示された正確な形状によって、本発明を完全なものにすること又は制限することを意図しない。また、多くの変更及び変形は、上記の教示に照らして明らかに可能である。当業者にとって明白であるはずの、このような変更及び変形は、添付の特許請求の範囲によって定義されるように、本発明の範囲に含まれ得る。

Claims (23)

  1. ルテニウム又はコバルトからなる少なくとも１層を含むバリア層の除去方法であって、
    熱流エッチングにより、半導体構造体における非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層を除去する工程を備えている、バリア層の除去方法。
  2. 請求項１に記載の除去方法において、
    熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスである、バリア層の除去方法。
  3. 請求項１に記載の除去方法において、
    Ｒｕを含む前記バリア層に対する熱流エッチングの温度は、０℃から４００℃である、バリア層の除去方法。
  4. 請求項３に記載の除去方法において、
    Ｒｕを含む前記バリア層に対する熱流エッチングの温度は、１００℃から３５０℃である、バリア層の除去方法。
  5. 請求項３に記載の除去方法において、
    Ｒｕを含む前記バリア層に対する熱流エッチングの温度は、５０℃から１２０℃である、バリア層の除去方法。
  6. 請求項１に記載の除去方法において、
    Ｒｕを含む前記バリア層に対する熱流エッチングの圧力は、１０ｍＴｏｒｒから２０Ｔｏｒｒである、バリア層の除去方法。
  7. 請求項２に記載の除去方法において、
    熱流エッチングの流量は、０ｓｃｃｍから５０ｓｃｃｍである、バリア層の除去方法。
  8. 請求項１に記載の除去方法において、
    Ｃｏを含む前記バリア層に対する熱流エッチングの温度は、１２０℃から６００℃である、バリア層の除去方法。
  9. 請求項８に記載の除去方法において、
    Ｃｏを含む前記バリア層に対する熱流エッチングの温度は、２００℃から４００℃である、バリア層の除去方法。
  10. 請求項１に記載の除去方法において、
    前記バリア層は、材料がチタン、窒化チタン、タンタル又は窒化タンタルである他の層を含む、バリア層の除去方法。
  11. 誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び前記誘電体層に形成された凹部領域と、前記ハードマスク層、前記凹部領域の側面及び該凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に前記凹部領域を埋める金属層とを含む半導体構造体を用意する工程と、
    非凹部領域の上に形成された前記金属層及び前記凹部領域の金属を除去し、前記凹部領域内に所定量の金属を残す工程と、
    熱流エッチングにより、前記非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層と、前記ハードマスク層とを除去する工程とを備えている、半導体構造体の形成方法。
  12. 請求項１１に記載の形成方法において、
    前記凹部領域の金属表面は、前記誘電体層の上面と同一の高さである、半導体構造体の形成方法。
  13. 請求項１１に記載の形成方法において、
    前記凹部領域の金属表面は、前記誘電体層の上面よりも低い、半導体構造体の形成方法。
  14. 請求項１３に記載の形成方法において、
    前記凹部領域における前記金属表面をキャップ層によって選択的に覆う工程をさらに備えている、半導体構造体の形成方法。
  15. 請求項１４に記載の形成方法において、
    前記凹部領域における前記キャップ層の上面は、前記誘電体層の上面と同一の高さである、半導体構造体の形成方法。
  16. 請求項１４に記載の形成方法において、
    前記キャップ層は、材料にコバルトを選択する、半導体構造体の形成方法。
  17. 請求項１４に記載の形成方法において、
    前記凹部領域における前記金属表面を前記キャップ層によって選択的に覆う工程は、熱流エッチングにより、前記非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層と、前記ハードマスク層とを除去する工程よりも前に実行される、半導体構造体の形成方法。
  18. 請求項１４に記載の形成方法において、
    前記凹部領域における前記金属表面を前記キャップ層によって選択的に覆う工程は、熱流エッチングにより、前記非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層と、前記ハードマスク層とを除去する工程よりも後に実行される、半導体構造体の形成方法。
  19. 請求項１１に記載の形成方法において、
    前記バリア層は、材料がチタン、窒化チタン、タンタル又は窒化タンタルである他の層を含む、半導体構造体の形成方法。
  20. 請求項１１に記載の形成方法において、
    前記非凹部領域の上に形成された前記金属層、及び前記凹部領域の金属は、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去される、半導体構造体の形成方法。
  21. 請求項１１に記載の形成方法において、
    前記金属層は銅層である、半導体構造体の形成方法。
  22. 請求項１１に記載の形成方法において、
    熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスである、半導体構造体の形成方法。
  23. 請求項１１に記載の形成方法において、
    前記バリア層を除去するよりも前に、前記基板の表面に対してＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理を行う工程をさらに備えている、半導体構造体の形成方法。
JP2017520881A 2014-10-17 2014-10-17 バリア層の除去方法及び半導体構造体の形成方法 Active JP6438131B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/088812 WO2016058175A1 (en) 2014-10-17 2014-10-17 Barrier layer removal method and semiconductor structure forming method

Publications (2)

Publication Number Publication Date
JP2017532789A true JP2017532789A (ja) 2017-11-02
JP6438131B2 JP6438131B2 (ja) 2018-12-12

Family

ID=55745986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520881A Active JP6438131B2 (ja) 2014-10-17 2014-10-17 バリア層の除去方法及び半導体構造体の形成方法

Country Status (6)

Country Link
US (2) US10453743B2 (ja)
JP (1) JP6438131B2 (ja)
KR (1) KR102274848B1 (ja)
CN (1) CN107078040B (ja)
SG (1) SG11201703033RA (ja)
WO (1) WO2016058175A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106538A (ja) * 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201706167QA (en) * 2015-02-15 2017-09-28 Acm Res (Shanghai) Inc Method for removing barrier layer for minimizing sidewall recess
US10950444B2 (en) * 2018-01-30 2021-03-16 Tokyo Electron Limited Metal hard mask layers for processing of microelectronic workpieces
CN110534642B (zh) * 2018-05-25 2023-03-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
WO2021080726A1 (en) 2019-10-21 2021-04-29 Applied Materials, Inc. Method of depositing layers

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528389A (en) * 1978-08-21 1980-02-28 Ibm Surface etching method
JP2001189303A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001284317A (ja) * 2000-03-29 2001-10-12 Hitachi Ltd 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
JP2007042662A (ja) * 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
JP2008244039A (ja) * 2007-03-27 2008-10-09 Fujitsu Ltd 半導体装置の製造方法
JP2009506536A (ja) * 2005-08-26 2009-02-12 フリースケール セミコンダクター インコーポレイテッド キャップ層を半導体素子の上に形成するための方法
JP2011134771A (ja) * 2009-12-22 2011-07-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011134885A (ja) * 2009-12-24 2011-07-07 Panasonic Corp 半導体装置およびその製造方法
WO2013148880A1 (en) * 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730592B2 (en) 2001-12-21 2004-05-04 Micron Technology, Inc. Methods for planarization of metal-containing surfaces using halogens and halide salts
US20080148649A1 (en) * 2006-12-21 2008-06-26 Zhendong Liu Ruthenium-barrier polishing slurry
US8017523B1 (en) * 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US8598039B2 (en) * 2008-08-20 2013-12-03 Acm Research (Shanghai) Inc. Barrier layer removal method and apparatus
US20100096360A1 (en) 2008-10-20 2010-04-22 Applied Materials, Inc. Compositions and methods for barrier layer polishing
JP4968861B2 (ja) 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
WO2013173998A1 (en) 2012-05-24 2013-11-28 Acm Research (Shanghai) Inc. Method and apparatus for pulse electrochemical polishing
US8772158B2 (en) * 2012-07-20 2014-07-08 Globalfoundries Inc. Multi-layer barrier layer stacks for interconnect structures
CN103000575A (zh) 2012-09-20 2013-03-27 上海集成电路研发中心有限公司 一种铜互连结构及其形成方法
CN103700615B (zh) * 2012-09-27 2018-11-06 盛美半导体设备（上海）有限公司 二氟化氙气相刻蚀阻挡层的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528389A (en) * 1978-08-21 1980-02-28 Ibm Surface etching method
JP2001189303A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001284317A (ja) * 2000-03-29 2001-10-12 Hitachi Ltd 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
JP2007042662A (ja) * 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
JP2009506536A (ja) * 2005-08-26 2009-02-12 フリースケール セミコンダクター インコーポレイテッド キャップ層を半導体素子の上に形成するための方法
JP2008244039A (ja) * 2007-03-27 2008-10-09 Fujitsu Ltd 半導体装置の製造方法
JP2011134771A (ja) * 2009-12-22 2011-07-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011134885A (ja) * 2009-12-24 2011-07-07 Panasonic Corp 半導体装置およびその製造方法
WO2013148880A1 (en) * 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106538A (ja) * 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法

Also Published As

Publication number Publication date
US20190393074A1 (en) 2019-12-26
KR102274848B1 (ko) 2021-07-12
SG11201703033RA (en) 2017-05-30
JP6438131B2 (ja) 2018-12-12
US10453743B2 (en) 2019-10-22
WO2016058175A1 (en) 2016-04-21
US20170221753A1 (en) 2017-08-03
CN107078040A (zh) 2017-08-18
KR20170073627A (ko) 2017-06-28
CN107078040B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
US11011414B2 (en) Multi-barrier deposition for air gap formation
JP6438131B2 (ja) バリア層の除去方法及び半導体構造体の形成方法
US20070059919A1 (en) Method of manufacturing semiconductor device
JPH10178096A (ja) アルミニウム接点の製造法
US6908863B2 (en) Sacrificial dielectric planarization layer
US10497614B2 (en) Semiconductor structure and fabrication method thereof
JP2005340808A (ja) 半導体装置のバリア構造
US6495448B1 (en) Dual damascene process
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
JP2006294815A (ja) 半導体装置及びその製造方法
KR101569587B1 (ko) 하드 마스크 제거 기법
KR20170030522A (ko) 금속 상호접속을 형성하는 방법
JP2005038999A (ja) 半導体装置の製造方法
US20170148735A1 (en) Interconnect Structure for Semiconductor Devices
TWI717346B (zh) 阻擋層的去除方法和半導體結構的形成方法
TWI705162B (zh) 阻擋層的去除方法和半導體結構的形成方法
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法
JP2009094274A (ja) 半導体装置の製造方法
TW201725655A (zh) 形成金屬互連結構的方法
WO2016058174A1 (en) Barrier layer removal method and semiconductor structure forming method
JP2006140373A (ja) 半導体装置の製造方法
TWI621234B (zh) Method of forming interconnect structure
JP2015133382A (ja) 半導体装置の製造方法
JP2011155074A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181115

R150 Certificate of patent or registration of utility model

Ref document number: 6438131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250